WO2014141492A1 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
WO2014141492A1
WO2014141492A1 PCT/JP2013/066037 JP2013066037W WO2014141492A1 WO 2014141492 A1 WO2014141492 A1 WO 2014141492A1 JP 2013066037 W JP2013066037 W JP 2013066037W WO 2014141492 A1 WO2014141492 A1 WO 2014141492A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
conductor
surface layer
main surface
cross
Prior art date
Application number
PCT/JP2013/066037
Other languages
English (en)
French (fr)
Inventor
幸郎 逢阪
浩文 山口
信介 矢野
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to JP2014505439A priority Critical patent/JPWO2014141492A1/ja
Priority to US14/219,412 priority patent/US20140251664A1/en
Publication of WO2014141492A1 publication Critical patent/WO2014141492A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Definitions

  • the present invention relates to a circuit board. More specifically, the present invention relates to a circuit board having a surface conductor having a thickness sufficient for flowing a large current.
  • circuit elements for example, power semiconductor elements
  • a large current circuit constituting a large capacity (large current) module
  • a power module such as an inverter
  • the temperature of the module may rise due to heat generated by the operation of the circuit element.
  • the resin when used as the base material of the circuit board of the large current circuit constituting the module, when the temperature rise as described above occurs, for example, the material of the wafer of the power semiconductor element (for example, silicon (Si ) Etc.) and the base material (resin) of the high-current circuit board, stress resulting from the difference in thermal expansion coefficient acts on the joint between the power semiconductor element and the substrate, and as a result, the power semiconductor element near the joint, There is a possibility that problems such as cracks and disconnections may occur in the substrate and the joint.
  • the material of the wafer of the power semiconductor element for example, silicon (Si ) Etc.
  • the base material (resin) of the high-current circuit board stress resulting from the difference in thermal expansion coefficient acts on the joint between the power semiconductor element and the substrate, and as a result, the power semiconductor element near the joint, There is a possibility that problems such as cracks and disconnections may occur in the substrate and the joint.
  • a dielectric layer mainly containing ceramics is widely used as the base material of the large current circuit board.
  • ceramic board a circuit board that employs a dielectric layer mainly comprising ceramics as a base material
  • resin board a circuit board employs a resin as a base material.
  • a large current flows through a surface layer conductor (for example, a surface electrode) provided on the surface of a large current circuit board used in the large capacity module as described above. Therefore, in such a surface layer conductor, it is desirable that at least a portion where a large current flows has a cross-sectional area or a thickness sufficient to allow a large current to flow. Thereby, the resistance loss as the whole module including the electronic circuit using such a large current circuit board can be reduced.
  • a surface layer conductor for example, a surface electrode
  • the surface conductor having a sufficient cross-sectional area or thickness for flowing a large current as described above is, for example, laminated on the surface of the target circuit board a sheet in which slits corresponding to the surface conductor are formed, It can be formed by filling the recess formed by the slit with a conductive paste (see, for example, Patent Document 1).
  • thermo expansion and contraction behavior a stress generated due to the difference
  • the present invention has been made to meet such a demand. More specifically, the present invention is used as a substrate for a large current circuit constituting a large capacity (large current) module including a power module such as an inverter, for example, and has a thickness sufficient for flowing a large current.
  • a large capacity (large current) module including a power module such as an inverter, for example, and has a thickness sufficient for flowing a large current.
  • One object of the present invention is to effectively suppress cracks that occur with a change in temperature of a substrate in a ceramic substrate having a surface layer conductor having a surface embedded therein.
  • a circuit board comprising: a base material composed of at least one dielectric layer mainly including ceramics; and at least one surface layer conductor formed on a first main surface which is one main surface of two main surfaces. There, A part of the surface layer conductor is exposed from the base material on the first main surface, and the remaining part of the surface layer conductor is embedded in the base material, At least a part of the surface layer conductor has a thickness of 60 ⁇ m or more in a direction orthogonal to the first main surface,
  • the side E1 and the side where the shape of the cross section by the specific plane perpendicular to the first main surface of the portion embedded in the base material of the surface layer conductor is an intersection line of the cross section and the first main surface
  • a side E2 parallel to E1 The length L1 of the side E1 is longer than the length L2 of the side E2, In the projection plane parallel to the first main surface, both ends of the side E2 are located between both ends of the side E1. Achieved by the circuit board.
  • the present invention is used as a substrate for a large current circuit that constitutes a large capacity (large current) module such as a power module such as an inverter.
  • An object of the present invention is to effectively suppress cracks that occur with a change in temperature of a substrate in a ceramic substrate having a surface layer conductor embedded in the surface.
  • the present inventor has found that a surface layer conductor based on a plane orthogonal to the surface of a ceramic substrate in which a surface layer conductor having a sufficient thickness to allow a large current to flow is embedded in the surface.
  • the cross-sectional shape of the portion embedded in the material is generated in accordance with the temperature change of the substrate by configuring the surface side end so that it is wider than the end opposite to the surface.
  • the inventors have found that cracks can be effectively suppressed and have arrived at the present invention.
  • the first embodiment of the present invention is: A circuit board comprising: a base material composed of at least one dielectric layer mainly including ceramics; and at least one surface layer conductor formed on a first main surface which is one main surface of two main surfaces. There, A part of the surface layer conductor is exposed from the base material on the first main surface, and the remaining part of the surface layer conductor is embedded in the base material, At least a part of the surface layer conductor has a thickness of 60 ⁇ m or more in a direction orthogonal to the first main surface,
  • the side E1 and the side where the shape of the cross section by the specific plane perpendicular to the first main surface of the portion embedded in the base material of the surface layer conductor is an intersection line of the cross section and the first main surface
  • a side E2 parallel to E1 The length L1 of the side E1 is longer than the length L2 of the side E2, In the projection plane parallel to the first main surface, both ends of the side E2 are located between both ends of the side E1. Circuit board.
  • the circuit board according to the present embodiment is formed on the base material composed of at least one dielectric layer mainly including ceramics and the first main surface which is one main surface of the two main surfaces. And at least one surface layer conductor.
  • the substrate may be composed of one dielectric layer or may be composed of two or more dielectric layers.
  • the said surface layer conductor may be one, or may be two or more, and other than the 2nd main surface which is the other main surface of the two main surfaces which the circuit board which concerns on this embodiment has,
  • a surface layer conductor may be formed, and further, an inner layer conductor embedded in the circuit board according to the present embodiment, a via conductor that electrically connects these conductors, and the like may be formed.
  • a part of the surface layer conductor is exposed from the base material on the first main surface, and the remaining part of the surface layer conductor is embedded in the base material.
  • the part of the surface conductor exposed from the base material on the first main surface is such that the surface of the surface conductor (a part thereof) and the first main surface of the circuit board exist on the same plane (that is, “surface It may be exposed (so as to be “one”) or may be exposed so that a part of the surface conductor protrudes from the first main surface of the circuit board.
  • the remaining portion of the surface layer conductor is embedded in the base material of the circuit board.
  • the surface layer conductor has a thickness of 60 ⁇ m or more in a direction orthogonal to the first main surface.
  • the part which is not assumed that a heavy current flows does not necessarily need to have the above large thickness, for example.
  • the circuit board according to the present embodiment includes, for example, other surface layer conductors, inner layer conductors, or via conductors as described above, a large current may flow among the conductor patterns constituting these conductors. It is desirable that the assumed portion has a large thickness as described above. Conversely, a portion where a large current is not expected to flow does not necessarily have the large thickness as described above.
  • the circuit board according to this embodiment includes a molding step of preparing a molded body in which a material constituting the surface conductor is disposed on a surface corresponding to the first main surface of the material constituting the base material; A co-firing step of obtaining the fired body of the molded body by firing the molded body thus obtained at a predetermined temperature over a predetermined period of time in a predetermined environment; Can be manufactured by a process including:
  • the circuit board according to the present embodiment is another surface layer conductor formed on the second main surface, an inner layer conductor embedded in the circuit board, or electrically connecting these conductors.
  • a material constituting the other surface conductor is further disposed on the surface corresponding to the second main surface of the material constituting the base material, or a base conductor is provided.
  • doctor blade method for example, a slurry obtained by mixing a raw material powder containing a dielectric (ceramics) and a sintering aid such as glass, an organic binder, a plasticizer, a solvent, etc.
  • a slurry obtained by mixing a raw material powder containing a dielectric (ceramics) and a sintering aid such as glass, an organic binder, a plasticizer, a solvent, etc.
  • the prepared slurry thus obtained is formed into a sheet-like molded body (green sheet) having a desired thickness using a doctor blade molding machine, and the green sheet is punched to a desired size.
  • a via through hole
  • a paste containing a conductive material such as silver is printed on the surface of the green sheet and the via to form an electrode (conductive pattern) by a method such as screen printing.
  • the said green body can be obtained by accumulating the some green sheet obtained in this way correctly, laminating
  • a conductor pattern is disposed on the surface of a protective substrate in the form of a film or a thin plate by a printing method such as a screen printing method, and the conductor pattern is disposed.
  • a dielectric material (for example, ceramics) slurry is poured into the unexposed portion, and a required number of sheets of dielectric material embedded with a conductive pattern obtained by solidifying the slurry are laminated to form a conductor.
  • the said molded object can be obtained by comprising a pattern as a surface electrode and / or an inner layer electrode.
  • the protective substrate it is desirable to use a resin film such as a polyethylene terephthalate (PET) film or a polyethylene naphthalate (PEN) film.
  • a resin film such as a polyethylene terephthalate (PET) film or a polyethylene naphthalate (PEN) film.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • a film or plate such as a glass plate, paper, or metal is used.
  • Various materials can be used.
  • a release agent or the like is applied to the surface of the protective base material for the purpose of easily peeling the sheet of the dielectric material from the protective base material.
  • release agents include, for example, various chemicals known in the art as release agents. More specifically, as such a release agent, a known silicone release agent, fluorine release agent, or the like can be used.
  • the conductor pattern includes, as a main component, a conductor paste containing at least one metal selected from gold, silver, copper, and the like and a thermosetting resin precursor, for example, by a method such as screen printing. It is desirable to be disposed by forming on the surface of the protective substrate.
  • a thermosetting resin precursor a phenol resin, a resol resin, a urethane resin, an epoxy resin, a melamine resin, or the like can be used. Of these, phenol resins and resol resins are particularly preferable. After printing such a conductor paste on the surface of the protective substrate, a conductor pattern can be obtained by curing the binder contained in the conductor paste.
  • the slurry of the dielectric material examples include a slurry containing a resin, a ceramic powder, and a solvent.
  • the resin functions as a so-called “binder”, and for example, a thermosetting resin such as a phenol resin, a resole resin, or a polyurethane resin, or a polyurethane precursor including a polyol and a polyisocyanate is used. be able to.
  • the thermosetting resin precursor which comprises a polyol and polyisocyanate is especially preferable.
  • oxide ceramics or non-oxide ceramics may be used.
  • alumina (Al 2 O 3 ), zirconia (ZrO 2 ), barium titanate (BaTiO 3 ), silicon nitride (Si 3 N 4 ), silicon carbide (SiC), barium oxide (BaO), titanium oxide (TiO 2) ), Silicon oxide (SiO 2 ), zinc oxide (ZnO 2 ), neodymium oxide (Nd 2 O 3 ), and the like can be used.
  • the particle diameter of the ceramic material is not particularly limited as long as the slurry can be prepared.
  • the solvent is not particularly limited as long as it dissolves the resin as the binder (and a dispersant when used).
  • Specific examples of the solvent include two or more ester bonds in the molecule, such as polybasic acid ester (for example, dimethyl glutarate), polyhydric alcohol acid ester (for example, triacetin (glyceryl triacetate)), and the like.
  • polybasic acid ester for example, dimethyl glutarate
  • polyhydric alcohol acid ester for example, triacetin (glyceryl triacetate)
  • the solvent which has can be mentioned.
  • the slurry of the dielectric material may contain a dispersant in addition to the above-described resin, ceramic powder, and solvent.
  • a dispersant include, for example, polycarboxylic acid copolymers and polycarboxylates.
  • the molded body thus obtained is fired in a predetermined environment at a predetermined temperature for a predetermined period in the next simultaneous baking step (co-firing). Then, the circuit board according to this embodiment is obtained as a fired body of the molded body.
  • maintained for 5 to 40 hours at the temperature of 700 to 900 degreeC can be mentioned, for example.
  • examples of the firing condition include a condition of holding at a temperature of 900 ° C. to 1100 ° C. for 1 hour to 10 hours.
  • the surface conductor formed on the first main surface of the circuit board according to the present embodiment may be disposed so as to be exposed on the first main surface when the molded body is prepared in the molding step described above, for example. .
  • the surface layer conductor formed on the first main surface of the circuit board according to the present embodiment may be arranged so as not to be exposed on the first main surface when the molded body is prepared in the molding step described above, for example. Good.
  • the surface on the first main surface side of the molded body is polished, etc. Can be exposed.
  • the surface conductor can be exposed by polishing the surface on the first main surface side of the obtained fired body. .
  • a part of the surface layer conductor is exposed from the base material on the first main surface, and the remaining part of the surface layer conductor is embedded in the base material.
  • at least a part of the surface conductor has a thickness of 60 ⁇ m or more in a direction orthogonal to the first main surface.
  • the shape of the cross section by a specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface conductor is generally rectangular, and such a configuration
  • the surface conductor having a large thickness and the base material are fired at the same time, it is caused by the difference in thermal expansion and contraction behavior between the surface conductor and the base material.
  • cracks may occur in the base material of the substrate near the surface conductor.
  • the temperature change of the board occurs not only in the baking process of the board but also in the mounting process of the module including the board and the operation period after completion of the module including the board, for example. In this case, due to the difference in thermal expansion and contraction behavior between the surface layer conductor and the base material, there is a possibility that cracks may occur in the base material of the substrate in the vicinity of the surface layer conductor, for example.
  • the shape of the cross section by the specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface conductor is the cross section.
  • both ends of the side E2 are located between both ends of the side E1.
  • the surface of the surface layer conductor (a part thereof) and the first main surface of the circuit board are present on the same plane (that is, so as to be “planar”).
  • the side E1 corresponds to the surface of the surface conductor exposed from the base material on the first main surface.
  • the side E1 corresponds to a cross section by the first main surface of the surface layer conductor.
  • the side E2 is a side parallel to the side E1 among the sides that define the cross-sectional outline of a specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface conductor. Generally, it is the side farthest from the first main surface.
  • the length L1 of the side E1 is longer than the length L2 of the side E2, and both ends of the side E2 are located between both ends of the side E1 in the projection plane parallel to the first main surface. That is, the shape of the cross section by a specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface conductor is widened from the side E2 side to the side E1 side as a whole.
  • FIG. 1 is a schematic perspective view showing the appearance of a large current circuit board to which the present invention is applied.
  • a plurality of conductor patterns 110 are formed as surface layer conductors on the first main surface (upper surface in FIG. 1) of the circuit board 100 shown in FIG. 1 so as to be exposed from the base material 120 in the same plane as the main surface.
  • the shape of the cross section of the surface conductor by a plane orthogonal to the first main surface passing through the alternate long and short dash line AA ′ shown in FIG. Is generally rectangular, as indicated by the shaded area 210 in FIG.
  • FIG. 2 is a schematic diagram showing a cross section of a surface conductor in a large current circuit board according to the prior art, as described above, by a plane orthogonal to the main surface of the board.
  • the high current substrate according to the related art having such a configuration, as shown in FIG. 2, not only the baking process of the substrate 200 but also the mounting process of the module including the substrate and the completion of the module including the substrate, for example.
  • the surface conductor and the base material when the temperature change of the substrate occurs, for example, in the vicinity of the surface conductor 210, There is a possibility that a crack 230 may occur in the base material 220.
  • the shape of the cross section by a specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface layer conductor is the cross section and the first cross section.
  • a projection plane that includes a side E1 that is an intersection line with the main surface and a side E2 that is parallel to the side E1 the length L1 of the side E1 is longer than the length L2 of the side E2, and is parallel to the first main surface
  • both ends of the side E2 are located between both ends of the side E1.
  • the cross-sectional shape of the specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface conductor is the side as a whole. It widens from the E2 side toward the side E1 side.
  • An example of such a cross-sectional shape is a trapezoid (inverted trapezoid) as shown in FIG.
  • FIG. 3 is a schematic diagram showing a cross section of a surface conductor in a large-current circuit board according to one embodiment of the present invention, as described above, by a plane orthogonal to the main surface of the board.
  • the cross section of the surface conductor 310 has an inverted trapezoidal shape. That is, in the cross section of the surface layer conductor 310, the upper base (side E1) and the lower base (side E2) are parallel, and the length L1 of the upper base (side E1) is greater than the length L2 of the lower base (side E2). And both ends of the lower base (side E2) are located between both ends of the upper base (side E1) in the projection plane parallel to the first main surface.
  • the cross section of the surface conductor 310 satisfies such a requirement, so that not only the firing process of the substrate 300 is different from the large current circuit board according to the prior art. For example, even when a temperature change of the substrate occurs in the mounting process of the module including the substrate and the operation period after completion of the module including the substrate, the heat between the surface conductor 310 and the base material 320 is increased. Due to the difference in expansion and contraction behavior, for example, occurrence of cracks in the base material near the surface conductor 310 is reduced.
  • the mechanism that can suppress the occurrence of cracks in the base material in the vicinity of the surface conductor has not been elucidated in detail.
  • the length L1 of the side E1 is longer than the length L2 of the side E2, and both ends of the side E2 are positioned between both ends of the side E1 in a projection plane parallel to the first main surface.
  • the shape of a cross section by a plane includes a side E1 that is an intersection line of the cross section and the first main surface, and a side E2 that is parallel to the side E1, and the length L1 of the side E1 is longer than the length L2 of the side E2.
  • the condition that both ends of the side E2 are located between both ends of the side E1 in the projection plane parallel to the first main surface is not particularly limited.
  • the shape of the cross-section of the surface layer conductor in the circuit board according to the present embodiment can be appropriately selected from various shapes according to, for example, required specifications of the circuit board to which the present invention is to be applied.
  • buried in the base material of the surface layer conductor in the circuit board which concerns on this embodiment it connects between the edge parts of the edge
  • the line may be, for example, a straight line (reverse trapezoidal shape), a stepped shape (reverse stepped shape), or a curved line.
  • protruding portion when a part of the surface layer conductor is exposed so as to protrude from the first main surface of the circuit board, a portion protruding from the first main surface of the surface layer conductor (hereinafter referred to as “protruding portion”). May be formed integrally with the portion of the surface conductor embedded in the base material (hereinafter sometimes referred to as “embedded portion”), or may be formed as a separate member. May be. In the former case, the protruding portion can be formed, for example, by molding and firing together with the embedded portion. In the latter case, the protruding portion can be formed, for example, separately from the embedded portion, and after forming and firing the embedded portion, the protruding portion is joined to the embedded portion. The protruding portion may be made of the same material as that of the embedded portion, or may be made of a material different from that of the embedded portion (for example, a lead frame or a metal foil may be used).
  • the size and shape of the protruding portion are embedded in the projection plane parallel to the first main surface.
  • the size and shape of the protruding portion may be the same, or either or both of the size and shape of the protruding portion may be different from either or both of the size and shape of the embedded portion.
  • the thickness of the protruding portion in the direction orthogonal to the first main surface can be appropriately designed according to, for example, the required specifications of the circuit board to which the present invention is to be applied.
  • the length L1 of the side E1 is longer than the length L2 of the side E2. If the difference between the length L1 and the length L2 is excessively small, it is not desirable because a crack reduction effect cannot be obtained sufficiently. On the contrary, when the difference between the length L1 and the length L2 is excessively large, the cross-sectional area of the surface layer conductor is decreased, and resistance loss when a large current is passed through the surface layer conductor is not desirable. . Thus, there is a suitable range for the difference between the length L1 and the length L2, and the range varies depending on the thickness of the surface conductor (in the direction orthogonal to the first main surface). A preferable range of the difference between the length L1 and the length L2 in the circuit board according to the embodiment is 10 ⁇ m or more and 300 ⁇ m or less.
  • the second embodiment of the present invention provides: A circuit board according to the first embodiment of the present invention, The difference between the length L1 and the length L2 is 10 ⁇ m or more and 300 ⁇ m or less. Circuit board.
  • the difference between the length L1 and the length L2 is 10 ⁇ m or more and 300 ⁇ m or less.
  • side E2 may be, for example, a straight line (reverse trapezoidal shape), a stepped shape (reverse stepped shape), or a curved line.
  • the third embodiment of the present invention A circuit board according to any one of the first and second embodiments of the present invention,
  • the shape of the cross section is an inverted trapezoid having the side E1 and the side E2 as an upper base and a lower base, Circuit board.
  • the shape of the cross section is an inverted trapezoid (the trapezoid whose upper base is longer than the lower base) having the side E1 and the side E2 as upper and lower bases.
  • the shape of the cross section by the specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface layer conductor is from the side E2 side to the side E1 side as a whole. It is getting wider.
  • circuit board including a surface layer conductor having a reverse trapezoidal cross-sectional shape by a specific plane orthogonal to the first main surface of the portion embedded in the base material has already been described in detail with reference to FIG. 3 and will not be repeated here.
  • side E2 may be, for example, a straight line (reverse trapezoidal shape), a stepped shape (reverse stepped shape), or a curved line.
  • the fourth embodiment of the present invention is A circuit board according to any one of the first and second embodiments of the present invention
  • the shape of the cross section is an inverted staircase shape obtained by laminating a plurality of quadrilaterals including at least a quadrilateral having the side E1 as one side and a quadrangle having the side E2 as a side, In a plane including a plane in which two adjacent quadrangles out of a plurality of quadrangles constituting the inverted stepped shape are in contact with each other, both ends of the quadrangular side closer to the side E2 are the sides. Located between the ends of the side of the quadrangle closer to E1, Circuit board.
  • the cross-sectional shape includes a plurality of quadrilaterals including at least a quadrilateral having the side E1 as one side and a quadrangle having the side E2 as one side.
  • a plane including a plane in which two adjacent quadrilaterals out of a plurality of quadrilaterals constituting the staircase shape are in contact with each other the side closer to the side E2 Both sides of the quadrilateral are positioned between both ends of the side of the quadrilateral that is closer to the side E1.
  • the inverted stepped shape refers to a shape obtained by inverting the stepped shape upside down.
  • the shape of the cross-section is replaced by a step-like line at the side connecting the upper base and the lower base of the inverted trapezoid whose upper base is longer than the lower base. It has a different shape.
  • the shape of the cross section by the specific plane perpendicular to the first main surface of the portion embedded in the base material of the surface layer conductor is from the side E2 side to the side E1 side as a whole. Widening towards.
  • the circuit board according to the present embodiment not only in the firing process of the circuit board but also in the mounting process of the module including the circuit board and the operation period after completion of the module including the circuit board, etc. Even when the temperature change of the circuit board occurs, the occurrence of cracks in the base material near the surface conductor is reduced due to the difference in thermal expansion and contraction behavior between the surface conductor and the base material, for example.
  • a person skilled in the art can easily form the surface layer conductor having the reverse step-like cross-sectional shape as described above in the circuit board according to the present embodiment by, for example, the ceramic substrate manufacturing method and other methods described above. Can be formed. Therefore, although a specific procedure method is not described in this specification, for example, when forming a conductor pattern to be a surface layer conductor, the width of the conductor pattern to be a surface layer conductor becomes wider as it becomes closer to the first main surface. By printing the conductor paste by the screen printing method, the surface layer conductor having the reverse step-like cross-sectional shape can be formed on the circuit board according to this embodiment.
  • FIG. 4 is a schematic diagram showing a cross section of a surface conductor in a large current circuit board according to another embodiment of the present invention, as described above, by a plane orthogonal to the main surface of the board.
  • the cross section of the surface layer conductor 410 has an inverted stepped shape. More specifically, the cross-sectional shape of the surface layer conductor 410 is a quadrilateral 411 having the side E1 as one side, a quadrilateral 412 having the side E2 as one side, and a quadrilateral interposed between the quadrilateral 411 and the quadrilateral 412.
  • the 413 is an inverted staircase shape obtained by stacking a quadrilateral 411, a quadrilateral 413, and a quadrilateral 412 in this order from the first main surface side (the upper side in FIG. 4). Note that the length of the side of the quadrilateral 413 that is in contact with the quadrilateral 411 and the quadrilateral 412 is shorter than the side E1 and longer than the side E2.
  • the shape of the cross section includes a plurality of quadrilaterals including at least a quadrilateral having the side E1 as one side and a quadrangle having the side E2 as one side.
  • the cross section of the surface conductor 410 satisfies such a requirement, and therefore, unlike the large current circuit board according to the prior art, the other embodiments of the present invention described above. Similar to the circuit board according to the above, the temperature change of the board occurred not only in the baking process of the board 400 but also in the mounting process of the module including the board and the operation period after completion of the module including the board, for example. Even in this case, due to the difference in thermal expansion and contraction behavior between the surface layer conductor 410 and the base material 420, for example, occurrence of cracks in the base material in the vicinity of the surface layer conductor 410 is reduced.
  • side E2 may be, for example, a straight line (reverse trapezoidal shape), a stepped shape (reverse stepped shape), or a curved line.
  • a conductor pattern to be a surface layer conductor when forming a conductor pattern to be a surface layer conductor as described above, by printing a conductor paste by screen printing so that the width of the conductor pattern to be a surface layer conductor becomes wider as it approaches the first main surface
  • the portion corresponding to the corner of the step is adjusted.
  • the ridge angle is not sharp but can be rounded (blunted).
  • the surface layer when the temperature change of the board occurs Since the number of corners where the stress generated due to the difference in thermal expansion and contraction behavior between the conductor and the substrate tends to concentrate decreases, the relaxation and / or dispersion of the stress is promoted. Generation of cracks due to stress is more effectively reduced.
  • the fifth embodiment of the present invention provides: A circuit board according to the fourth embodiment of the present invention, At least one of a plurality of corners corresponding to two corners closer to the side E2 out of four corners of each of the plurality of quadrilaterals constituting the inverted stepped shape is rounded. Yes, Circuit board.
  • the shape of the cross section by a specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface conductor is generally a reverse stepped shape.
  • the ridge angle of at least one portion among the plurality of portions corresponding to the corners of the stairs is not sharp but is rounded (blunted).
  • the curvature of the rounded corner is not particularly limited.
  • the rounded corner portion is, for example, a portion corresponding to the corner of the staircase without being actively processed in the process of forming the surface layer conductor having the reverse staircase shape as described above.
  • the ridge angle may not be a sharp state but may be a rounded (blunted) state.
  • the corners thus rounded are formed by, for example, forming a surface layer conductor having an inverted stepped cross-sectional shape as described above, and then performing positive processing such as polishing, for example. There may be.
  • the shape of the cross section by a specific plane orthogonal to the first main surface of the portion embedded in the base material of the surface layer conductor is as a whole as described above. It widens from the side E2 side toward the side E1 side.
  • FIG. 5 is a schematic diagram showing a cross section of a surface conductor in a large current circuit board according to still another embodiment of the present invention, taken along a plane orthogonal to the main surface of the board.
  • the cross-section of the surface layer conductor 510 has a substantially inverted staircase shape, but the ridge angles of a plurality of portions corresponding to the corners of the staircase are sharp. It is not round and is in a dull state.
  • the cross-sectional shape of the surface layer conductor 510 includes a figure 511 in which two corners closer to the side E2 of the four corners of the quadrilateral having the side E1 as one side are rounded, and the side E2 Similar to the figure 512 in which two corners closer to the side E2 of the four corners of the quadrilateral as one side are rounded, and the figure 511 and the figure 512 interposed between the figure 511 and the figure 512
  • the figure 513 having a shape is a generally reverse step shape obtained by stacking the figure 511, the figure 513, and the figure 512 in this order from the first main surface side (upper side in FIG. 5). Note that the length of the side of the figure 513 in contact with the figure 511 and the figure 512 is shorter than the side E1 and longer than the side E2.
  • the cross section of the surface layer conductor 510 of the large current circuit board 500 according to the embodiment shown in FIG. 5 is shown in FIG. 4 except that the ridge angles of a plurality of portions corresponding to the corners of the staircase are rounded.
  • the cross section of the surface layer conductor 410 of the high-current circuit board 400 according to the embodiment basically has the same reverse staircase shape.
  • the circuit board according to the other embodiment described above of the present invention The surface conductor 510 and the base material not only in the firing process of 500, but also in the case where the temperature change of the board occurs in the mounting process of the module including the board and the operation period after completion of the module including the board, for example. Due to the difference in thermal expansion and contraction behavior with respect to 520, for example, the occurrence of cracks in the base material near the surface conductor 510 is reduced.
  • the high-current circuit board including the surface layer conductor having the three-step reverse step shape and the reverse step shape having a rounded ridge angle has been described.
  • the number of steps in the cross-sectional shape of the inverted stepped shape is not limited to three, and may be two or four or more.
  • the reverse step-like cross-sectional shape is configured. This is undesirable because the number of quadrilaterals to be increased excessively increases the complexity and redundancy of the process for forming the surface conductor, for example.
  • the thickness per step in the reverse step-like cross-sectional shape is excessively large, the number of quadrilaterals constituting the reverse step-like cross-sectional shape decreases, and the cross-sectional shape of the surface conductor as a whole becomes side E2. Since it becomes difficult to make it wide from the side toward the side E1, and as a result, the above-described crack reduction effect cannot be obtained sufficiently, it is not desirable.
  • Each has a preferred range.
  • a preferable range of thickness per step in an inverted step-like cross-sectional shape is 40 ⁇ m or more and 100 ⁇ m or less, and a plurality of quadrilaterals constituting the reverse step-like cross-sectional shape. It has been found that a preferable range of the difference in length of the side where two adjacent quadrilaterals contact each other is 40 ⁇ m or more and 150 ⁇ m or less.
  • the sixth embodiment of the present invention provides: A circuit board according to any one of the fourth and fifth embodiments of the present invention,
  • the thickness of each quadrilateral that forms the inverted staircase shape is 40 ⁇ m or more and 100 ⁇ m or less in a direction orthogonal to the first main surface,
  • the difference between the length of the side of the quadrilateral that is closer to is 40 ⁇ m or more and 150 ⁇ m or less. Circuit board.
  • the thickness of each quadrilateral constituting the inverted stepped shape is 40 ⁇ m or more and 100 ⁇ m or less in the direction orthogonal to the first main surface. It is. Moreover, in the circuit board according to the present embodiment, the two adjacent quadrangles out of the plurality of quadrilaterals forming the inverted staircase shape are close to the side E2 in a plane including a surface in contact with each other. The difference between the length of the side of the quadrilateral and the length of the side of the quadrangle closer to the side E1 is 40 ⁇ m or more and 150 ⁇ m or less. Thereby, in the circuit board according to the present embodiment, the above-described crack reduction effect can be sufficiently obtained while avoiding an increase in resistance loss when a large current is passed through the surface layer conductor.
  • the present invention relates to a circuit board having a surface layer conductor having a thickness sufficient for flowing a large current. That is, it is assumed that the circuit board according to the present invention is used as a board for a large current circuit that handles a large current. Therefore, from the viewpoint of reducing the resistance loss in the circuit board according to the present invention, the surface layer conductors (and other surface layer conductors, inner layer conductors, or via conductors as described above, etc.) included in the circuit board may be used. It is desirable to reduce the electrical resistance of the conductor as much as possible to reduce the wiring resistance in at least a portion where a large current is assumed to flow among the constituent conductor patterns. As the main component of such a conductor pattern, it is desirable to use gold, silver, copper, and alloys containing these metals, which are low resistance conductors.
  • the seventh embodiment of the present invention is A circuit board according to any one of the first to sixth embodiments of the present invention,
  • the surface layer conductor comprises at least one metal selected from gold, silver, and copper; Circuit board.
  • the surface layer conductor includes at least one metal selected from gold, silver, and copper.
  • the circuit board since the electrical resistance of a surface layer conductor is low, resistance loss in a large current module which uses the board concerned can be reduced.
  • the circuit board includes other surface layer conductors, inner layer conductors, or via conductors as described above in addition to the surface layer conductors disposed on the first main surface, the conductors constituting these conductors Of the pattern, at least a portion where a large current is assumed to flow includes a low-resistance conductor as described above (for example, at least one metal selected from gold, silver, and copper), and reduces wiring resistance. It goes without saying that it is desirable to make it low.
  • low resistance conductors such as gold, silver, copper, and alloys containing these metals used for the purpose of reducing the wiring resistance as described above are relatively low compared to other metals.
  • a sheet (dielectric layer) of a dielectric material in which a conductor pattern including a metal having a low melting point is embedded is baked at a temperature equal to or higher than the melting point of the metal, the metal is melted and the conductor pattern is desired. It may be difficult to maintain the shape. Accordingly, when such a low resistance conductor is used as a conductor constituting a surface layer conductor (and other surface layer conductors, inner layer conductors, via conductors, etc. as described above depending on the configuration), the melting point of the low resistance conductor used. It is desirable to use ceramics in the dielectric layer that can be fired at temperatures below.
  • LTCC low temperature co-fired ceramics
  • the eighth embodiment of the present invention is: A circuit board according to the seventh embodiment of the present invention,
  • the surface conductor comprises copper;
  • the ceramic is a ceramic that can be sintered at a temperature of less than 1080 ° C., Circuit board.
  • the ninth embodiment of the present invention provides A circuit board according to the seventh embodiment of the present invention,
  • the surface conductor comprises silver;
  • the ceramic is a ceramic that can be sintered at a temperature of less than 960 ° C., Circuit board.
  • examples of the ceramic constituting the base material of the circuit board according to the two embodiments include LTCC.
  • LTCC for example, a raw material obtained by mixing glass powder and inorganic powder such as alumina, aluminum nitride, silicon nitride, silica, mullite, etc., for example, BaO, Al 2 O 3 , SiO 2 And an inorganic composition containing as a main component.
  • a raw material made of a mixture of glass powder and inorganic powder include, for example, borosilicate glass mainly composed of B 2 O 3 —SiO 2 , borosilicate glass, such as CaO, MgO, and the like.
  • Alkaline earth metal element oxides, alkali metal oxides as main components, ZnO, ZrO 2 etc. as subcomponents, SiO 2 and alkali metal oxides as main components, ZnO, ZrO as above Glass etc. containing 2 etc. as a subcomponent can be used.
  • the glass for example, a crystallized glass such as a diopside composition system, a cordierite composition system, and a spodumene composition system may be used.
  • glass powder may be used alone.
  • a low resistance as a conductor constituting a surface layer conductor (and other surface layer conductor, inner layer conductor, or via conductor as described above depending on the configuration). Ceramics that can be fired at a temperature lower than the melting point of the low-resistance conductor are selected. Thereby, in the circuit board which concerns on these embodiments, wiring resistance can be suppressed and the resistance loss in the large current module which uses the said board
  • the ceramics constituting the base material of the board can be fired at a temperature lower than the melting point of the low-resistance conductor, and therefore includes a dielectric layer containing the ceramics.
  • firing the base material it is possible to avoid the problem that the metal is melted and it is difficult to maintain the desired shape of the conductor pattern.
  • the surface layer conductor was configured not to protrude from the first main surface and to be exposed flush with the first main surface.
  • a ceramic that becomes the dielectric layer (base material) a mixture of alumina and glass was used, and a conductor paste containing copper was used to form a conductor pattern that became a surface layer conductor.
  • a molded body obtained by embedding a conductor pattern serving as a surface layer conductor in a sheet of dielectric material was molded by the “gel cast method” described above. The molded body thus obtained was degreased by holding at 780 ° C. for 20 hours and fired by holding at 960 ° C. for 5 hours.
  • the cross-sectional shape of the surface conductor by a plane orthogonal to the first main surface is an inverted trapezoidal shape, an inverted staircase shape, and a staircase shape, respectively.
  • a plurality of sample substrates having an inverted stepped cross-sectional shape in which a ridge angle corresponding to a corner is rounded (blunted) and a rectangular shape were prepared.
  • a plurality of modified sample substrates were created. Each sample group will be described in detail below.
  • a plurality of sample substrates having a reverse trapezoidal cross-sectional shape of a surface conductor formed by a plane orthogonal to the first main surface was prepared.
  • the surface conductor having such a cross-sectional shape was formed by using a metal mask in which the cross-sectional shape of the opening formed by a plane orthogonal to the main surface was processed into a trapezoid when forming a conductor pattern to be a surface layer conductor.
  • the thickness of the surface layer conductor was variously changed within the range of 60 ⁇ m or more and 300 ⁇ m or less, which is a preferable range in the present invention.
  • the difference between the length L1 of the side E1 and the length L2 of the side E2 was variously changed within a range of 10 ⁇ m or more and 300 ⁇ m or less which is a preferable range in one embodiment of the present invention.
  • the sample group according to Example 2 as described above, a plurality of sample substrates in which the shape of the cross-section of the surface layer conductor by the plane orthogonal to the first main surface is a reverse step shape was created.
  • the surface layer conductor having such a cross-sectional shape is obtained by applying the conductor paste a plurality of times by screen printing so that the width of the conductor pattern to be the surface layer conductor becomes wider as it approaches the first main surface. It was formed by printing over.
  • the thickness of the surface layer conductor was variously changed within the range of 60 ⁇ m or more and 300 ⁇ m or less, which is a preferable range in the present invention.
  • the shape of the cross-section of the surface conductor by the plane orthogonal to the first main surface is rounded (blunted) at the ridge angle corresponding to the corner of the staircase.
  • a plurality of sample substrates having a reverse staircase shape were prepared.
  • the surface layer conductor having such a cross-sectional shape is adjusted to a property (viscosity) suitable for rounding (blunting) the ridge angle of the portion corresponding to the corner of the step when forming the conductor pattern to be the surface layer conductor.
  • the conductor paste was printed a plurality of times by a screen printing method so that the width of the conductor pattern to be a surface layer conductor became wider as it approached the first main surface.
  • the thickness of the surface layer conductor was variously changed within the range of 60 ⁇ m or more and 300 ⁇ m or less, which is a preferable range in the present invention.
  • the thickness per step in the reverse step shape is The number of steps in the reverse step-like cross section was changed according to the thickness of the surface layer conductor so as to be within a range of 40 ⁇ m or more and 100 ⁇ m or less, which is a preferable range in one embodiment of the present invention.
  • the number of steps in the reverse stepped cross section of the surface layer conductor is two steps, and in a sample substrate having a surface layer conductor thickness of 200 ⁇ m or more, the reverse stepped cross section of the surface layer conductor is used.
  • the number of stages in was three.
  • a preferable range of the difference in length between sides where two adjacent quadrilaterals out of a plurality of quadrilaterals constituting an inverted stepped cross-sectional shape contact each other is 40 ⁇ m or more and 150 ⁇ m.
  • the number of steps in the reverse step-like cross section of the surface layer conductor is two (hereinafter, when the difference is evenly distributed between both ends, it is 20 ⁇ m or more and 75 ⁇ m or less at each end).
  • the difference between the length L1 of the side E1 and the length L2 of the side E2 is not less than 80 ⁇ m and not more than 300 ⁇ m.
  • each sample group according to Comparative Example 1 a plurality of sample substrates in which the cross-sectional shape of the surface conductor by a plane orthogonal to the first main surface was rectangular was created.
  • the surface conductor having such a cross-sectional shape was formed by using a metal mask in which the cross-sectional shape of the opening formed by a plane orthogonal to the main surface was processed into a rectangle when forming a conductor pattern to be a surface layer conductor.
  • the thickness of the surface layer conductor was variously changed within the range of 60 ⁇ m or more and 300 ⁇ m or less, as in Examples 1 and 2 described above.
  • test condition 1 corresponding to general durability test conditions, various sample substrates were exposed to a temperature change from ⁇ 50 ° C. to 150 ° C. for 1000 cycles.
  • test condition 2 corresponding to more severe durability test conditions, various sample substrates were exposed to a temperature change from ⁇ 50 ° C. to 200 ° C. for 1000 cycles.
  • test condition 3 corresponding to more severe durability test conditions, various sample substrates were exposed to a temperature change from ⁇ 50 ° C. to 250 ° C. for 1000 cycles.
  • the sample group according to Example 2 in which the shape of the cross-section of the surface conductor by the plane orthogonal to the first main surface, which corresponds to the embodiment of the present invention, is a reverse stepped shape corresponds to general durability test conditions.
  • the test condition 1 and the test condition 2 corresponding to the stricter durability test condition no crack was observed, but the test condition 3 corresponding to the more severe durability test condition
  • generation of cracks was observed on the sample substrate having the thickest surface conductor (300 ⁇ m).
  • the shape of the cross section of the surface layer conductor by the plane orthogonal to the first main surface is a reverse staircase shape in which the ridge angle of the portion corresponding to the corner of the staircase is rounded (blunted).
  • the cross section of the portion embedded in the base material of the surface conductor by the plane orthogonal to the surface Confirming that cracks that occur due to temperature changes of the substrate can be effectively suppressed by configuring the shape so that the end on the surface side is wider than the end on the opposite side of the surface It was done.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

　大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制する。　大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該表面と直交する平面による表層導体の基材中に埋設されている部分の断面の形状を、当該表面側の端部が当該表面とは反対側の端部よりも広いように構成する。

Description

回路基板
　本発明は回路基板に関する。より詳細には、本発明は、大電流を流すのに十分な厚みを有する表層導体を有する回路基板に関する。
　例えばインバータ等のパワーモジュールを始めとする大容量（大電流）モジュールを構成する大電流回路において使用される回路素子（例えば、パワー半導体素子等）には作動時に大きな発熱を伴うものが多く、かかる回路素子の作動に伴う発熱に起因して当該モジュールの温度が上昇する場合がある。従って、当該モジュールを構成する大電流回路の回路基板の基材として樹脂を採用した場合、上記のような温度上昇が発生した際に、例えば、パワー半導体素子のウェーハの素材（例えば、シリコン（Ｓｉ）等）と大電流回路基板の基材（樹脂）との熱膨張係数の違いに起因する応力がパワー半導体素子と基板との接合部に作用し、結果として当該接合部近傍のパワー半導体素子、基板、及び当該接合部において、例えば亀裂、断線等の問題が生ずる虞がある。
　そこで、大電流回路基板の基材としては、より耐熱性の高い材料を選択することが望ましい。かかる観点から、大電流回路基板の基材としては、主としてセラミックスを含んでなる誘電体層が広く採用されている。かかる主としてセラミックスを含んでなる誘電体層を基材として採用する回路基板（以降、単に「セラミック基板」と称する場合がある）においては、セラミックスが樹脂と比較して高い耐熱性及び小さい熱膨張係数を有することから、樹脂を基材として採用する回路基板（以降、単に「樹脂基板」と称する場合がある）と比較して、より高い信頼性が達成され得る。
　ところで、上述したような大容量モジュールにおいて使用される大電流回路基板の表面に設けられる表層導体（例えば、表面電極等）には、大電流が流れることが想定される。従って、かかる表層導体において、少なくとも大電流が流れる部分は、大電流を流すのに十分な断面積又は厚みを有することが望ましい。これにより、かかる大電流回路基板を使用する電子回路を含むモジュール全体としての抵抗損失を小さくすることができる。
　上記のような大電流を流すのに十分な断面積又は厚みを有する表層導体は、例えば、対象となる回路基板の表面に、当該表層導体に相当するスリットが形成されているシートを積層し、当該スリットによって形成される凹部に導電ペーストを充填することによって形成することができる（例えば、特許文献１を参照）。
　しかしながら、大電流に対応するために十分な厚み（例えば、５０μｍ以上）を有する表層導体をセラミック基板の表面に埋設すると、当該表層導体の厚みが大きいため、例えば、当該基板の焼成工程、当該基板を含むモジュールの実装工程、及び当該基板を含むモジュールの完成後の稼働期間等において当該基板の温度変化が生じた際に、当該基板の基材と表層導体との温度変化に伴う寸法変化の仕方（以降、「熱膨張収縮挙動」と称する場合がある）の違いに起因して発生する応力が大きくなり、例えば表層導体の近傍における当該基板の基材にクラック（亀裂）が発生する場合がある。かかるクラックが発生すると、例えば、高湿環境下における基板の信頼性（高湿信頼性）の低下等の問題を招く虞がある。
　一方、大電流回路基板とは逆に微細な配線が求められる小電流回路基板においては、微細な配線を構成する導体と基板の基材との間の接着強度を高めることを目的として、表層導体の断面形状を逆台形とすることが提案されている（例えば、特許文献２及び３を参照）。しかしながら、これらの先行技術は、上述したような大電流に対応するための十分な厚みを有する表層導体が表面に形成されたセラミック基板において懸念される上述したような温度変化に伴って発生するクラックについては何ら考慮されていないばかりか、かかる大きな厚みを有する表層導体をセラミック基板に埋設することには適していない（特に、特許文献３には、当該先行技術が採用する転写法によっては、５０μｍ以上の厚みを有する表層導体をセラミック基板に埋設することはできない旨の記載がある）。
　このように、当該技術分野においては、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制することができる新たな技術が要求されている。
特開平０５－６３３７３公報 特開昭６２－３５６９３公報 特開２００１－０１５８９５号公報
　前述のように、当該技術分野においては、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制することができる新たな技術が要求されている。
　本発明は、かかる要求に応えるために為されたものである。より具体的には、本発明は、例えば、インバータ等のパワーモジュールを始めとする大容量（大電流）モジュールを構成する大電流回路の基板として使用される、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制することを１つの目的とする。
　上記目的は、
　主としてセラミックスを含んでなる少なくとも１層の誘電体層からなる基材と、２つの主面の一方の主面である第１主面に形成された少なくとも１つの表層導体と、を備える回路基板であって、
　前記表層導体の一部が前記第１主面において前記基材から露出し、前記表層導体の残る部分が前記基材中に埋設されており、
　前記表層導体の少なくとも一部が、前記第１主面と直交する方向において、６０μｍ以上の厚みを有し、
　前記表層導体の前記基材中に埋設されている部分の前記第１主面と直交する特定平面による断面の形状が、当該断面と前記第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、
　前記辺Ｅ１の長さＬ１が前記辺Ｅ２の長さＬ２よりも長く、
　前記第１主面に平行な投影面内において、前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置する、
回路基板によって達成される。
　本発明によれば、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制することができる。
本発明が適用される大電流回路基板の外観を表す模式的な斜視図である。 従来技術に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。 本発明の１つの実施態様に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。 本発明のもう１つの実施態様に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。 本発明の更にもう１つの実施態様に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。
　前述のように、本発明は、例えば、インバータ等のパワーモジュールを始めとする大容量（大電流）モジュールを構成する大電流回路の基板として使用される、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該基板の温度変化に伴って発生するクラックを有効に抑制することを１つの目的とする。
　本発明者は、上記目的を達成すべく鋭意研究の結果、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該表面と直交する平面による表層導体の基材中に埋設されている部分の断面の形状を、当該表面側の端部が当該表面とは反対側の端部よりも広いように構成することにより、当該基板の温度変化に伴って発生するクラックを有効に抑制することができることを見出し、本発明を想到するに至ったものである。
　即ち、本発明の第１の実施態様は、
　主としてセラミックスを含んでなる少なくとも１層の誘電体層からなる基材と、２つの主面の一方の主面である第１主面に形成された少なくとも１つの表層導体と、を備える回路基板であって、
　前記表層導体の一部が前記第１主面において前記基材から露出し、前記表層導体の残る部分が前記基材中に埋設されており、
　前記表層導体の少なくとも一部が、前記第１主面と直交する方向において、６０μｍ以上の厚みを有し、
　前記表層導体の前記基材中に埋設されている部分の前記第１主面と直交する特定平面による断面の形状が、当該断面と前記第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、
　前記辺Ｅ１の長さＬ１が前記辺Ｅ２の長さＬ２よりも長く、
　前記第１主面に平行な投影面内において、前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置する、
回路基板である。
　上記のように、本実施態様に係る回路基板は、主としてセラミックスを含んでなる少なくとも１層の誘電体層からなる基材と、２つの主面の一方の主面である第１主面に形成された少なくとも１つの表層導体と、を備える。上記基材は、１層の誘電体層から構成されていても、２層以上の誘電体層から構成されていてもよい。また、上記表層導体は、１つであっても、２つ以上であってもよく、本実施態様に係る回路基板が有する２つの主面の他方の主面である第２主面に他の表層導体が形成されていてもよく、更には、本実施態様に係る回路基板の内部に埋設された内層導体、これらの導体を電気的に接続するビア導体等が形成されていてもよい。
　また、本実施態様に係る回路基板においては、上述したように、前記表層導体の一部が前記第１主面において前記基材から露出し、前記表層導体の残る部分が前記基材中に埋設されている。第１主面において基材から露出している表層導体の一部は、表層導体の表面（の一部）と回路基板の第１主面とが同一平面に存在するように（つまり、「面一（つらいち）」になるように）露出されていてもよく、あるいは表層導体の一部の領域が回路基板の第１主面から突出するように露出されていてもよい。何れにせよ、表層導体の残る部分は回路基板の基材中に埋設されている。
　更に、本実施態様に係る回路基板においては、上述したように、前記表層導体の少なくとも一部が、前記第１主面と直交する方向において、６０μｍ以上の厚みを有する。これにより、本実施態様に係る回路基板においては、表層導体に大電流が流れても、抵抗損失を小さくすることができるので、結果として、当該基板を含むモジュール全体としての抵抗損失を小さくすることができる。かかる観点からは、表層導体の少なくとも一部の厚みは６０μｍ以上、より好ましくは８０μｍ以上であることが望ましい。尚、表層導体を構成する導体パターンであっても、例えば、大電流が流れることが想定されない部分は、必ずしも上記のような大きい厚みを有していなくてもよい。また、本実施態様に係る回路基板が、例えば、前述したような他の表層導体、内層導体、又はビア導体等を備える場合、これらの導体を構成する導体パターンのうち、大電流が流れることが想定される部分は上記のような大きい厚みを有していることが望ましく、逆に、大電流が流れることが想定されない部分は、必ずしも上記のような大きい厚みを有していなくてもよい。
　かかる回路基板は、当該技術分野において周知の種々の製造方法の何れによっても製造することができる。例えば、本実施態様に係る回路基板は、基材を構成する材料の上記第１主面に該当する表面に表層導体を構成する材料を配設してなる成形体を調製する成形ステップと、斯くして得られた成形体を、予め定められた温度において、予め定められた期間に亘って、予め定められた環境下において焼成することにより、当該成形体の焼成体を得る同時焼成ステップと、を含む工程によって製造することができる。
　また、上述したように、本実施態様に係る回路基板が上記第２主面に形成された他の表層導体、当該回路基板の内部に埋設された内層導体、又はこれらの導体を電気的に接続するビア導体等を備える場合は、上記成形ステップにおいて、例えば、基材を構成する材料の上記第２主面に該当する表面に上記他の表層導体を構成する材料を更に配設したり、基材を構成する材料の間又は内部に内層導体又はビア導体を構成する材料を更に配設したりすることにより、これらの導体が所望の位置に配設された成形体を調製することができる。
　上記成形ステップを実行するための手法の具体例としては、例えば、所謂「ドクターブレード法」及び「ゲルキャスト法」等を挙げることができる。前者の「ドクターブレード法」を採用する場合は、例えば、誘電体（セラミックス）とガラス等の焼結助剤を含んでなる原料粉末、有機バインダー、可塑剤、溶剤等を混合してなるスラリーを調製し、斯くして得られたスラリーを、ドクターブレード成形機を用いて、所望の厚みを有するシート状の成形体（グリーンシート）に成形し、当該グリーンシートを所望の大きさに打ち抜き、必要に応じてビア（貫通孔）を開け、例えばスクリーン印刷法等の手法により、銀等の導体材料を含んでなるペーストをグリーンシートの表面及びビアの中に印刷して電極（導体パターン）を形成し、斯くして得られた複数のグリーンシートを正確に積み重ねて、加熱加圧により積層して一体化することによって、上記成形体を得ることができる。
　一方、上記「ゲルキャスト法」を採用する場合は、例えば、フィルム状または薄板状の保護基材の表面に、例えばスクリーン印刷法等の印刷法によって導体パターンを配設し、導体パターンが配設されなかった部分には誘電体材料（例えば、セラミックス等）のスラリーを注入し、当該スラリーを固化させて得られる導体パターンが埋設された誘電体材料のシートを必要な枚数だけ積層して、導体パターンを表面電極及び／又は内層電極として構成することによって、上記成形体を得ることができる。
　上記保護基材としては、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム等の樹脂フィルムを用いることが望ましく、また樹脂フィルム以外にも、ガラス板や紙、金属などのフィルム状または板状の種々の材料を用いることができる。但し、保護基材としては、剥離操作の容易性の観点から、可撓性を備えたものを用いることが好ましい。
　また、例えば、上記誘電体材料のシートを保護基材から容易に剥離することができるようにすること等を目的として、上記保護基材の表面には、例えば、剥離剤等が塗布されていてもよい。かかる剥離剤には、例えば、当該技術分野において離型剤として知られている各種薬剤が含まれる。より具体的には、かかる剥離剤としては、公知のシリコーン系剥離剤、フッ素系剥離剤等を使用することができる。
　上記導体パターンは、主成分として、例えば、金、銀、銅等から選ばれる少なくとも１種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷等の方法により上記保護基材の表面上に形成することによって配設されることが望ましい。かかる熱硬化性樹脂前駆体としては、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂であることが特に好ましい。かかる導体ペーストを上記保護基材の表面上に印刷した後、この導体ペーストに含まれるバインダーを硬化させることによって、導体パターンを得ることができる。
　上記誘電体材料のスラリーとしては、例えば、樹脂、セラミック粉末、及び溶剤を含んでなるスラリーを挙げることができる。ここで、樹脂は所謂「バインダー」として機能するものであり、例えば、フェノール樹脂、レゾール樹脂、若しくはポリウレタン樹脂等の熱硬化性樹脂、又はポリオール及びポリイソシアネートを含んでなるポリウレタン前駆体等を使用することができる。これらの中では、ポリオール及びポリイソシアネートを含んでなる熱硬化性樹脂前駆体が特に好ましい。
　セラミック粉末として使用されるセラミック材料としては、酸化物系セラミックス又は非酸化物系セラミックスの何れを使用してもよい。例えば、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）、チタン酸バリウム（ＢａＴｉＯ３）、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、酸化バリウム（ＢａＯ）、酸化チタン（ＴｉＯ２）、酸化ケイ素（ＳｉＯ２）、酸化亜鉛（ＺｎＯ２）、酸化ネオジム（Ｎｄ２Ｏ３）等を使用することができる。また、これらの材料は、１種類単独で、または２種以上を組み合わせて使用してもよい。更に、スラリーを調製可能な限りにおいて、セラミック材料の粒子径は特に限定されない。
　また、上記溶剤としては、上記バインダーとしての樹脂（及び、使用する場合には分散剤）を溶解するものであれば特に限定されない。溶剤の具体例としては、例えば、多塩基酸エステル（例えば、グルタル酸ジメチル等）、多価アルコールの酸エステル（例えば、トリアセチン（グリセリルトリアセテート）等）等、分子内に２つ以上のエステル結合を有する溶剤を挙げることができる。
　更に、上記誘電体材料のスラリーは、上述の樹脂、セラミック粉末、及び溶剤以外に、分散剤を含んでいてもよい。分散剤の具体例としては、例えば、ポリカルボン酸系共重合体、ポリカルボン酸塩等を挙げることができる。かかる分散剤を添加することにより、成形前のスラリーを低粘度とし、且つ高い流動性を有するものとすることができる。
　斯くして得られた成形体は、上述のように、次の同時焼成ステップにおいて、予め定められた温度において、予め定められた期間に亘って、予め定められた環境下において焼成（同時焼成）され、当該成形体の焼成体として、本実施態様に係る回路基板が得られる。尚、同時焼成ステップにおいて脱脂を行う条件としては、例えば、７００℃乃至９００℃の温度において５時間乃至４０時間に亘って保持する条件を挙げることができる。また、焼成条件としては、例えば、９００℃乃至１１００℃の温度において１時間乃至１０時間に亘って保持する条件を挙げることができる。
　尚、本実施態様に係る回路基板の第１主面に形成される表層導体は、例えば、上述した成形ステップにおいて成形体を調製する際に第１主面において露出するように配置してもよい。あるいは、本実施態様に係る回路基板の第１主面に形成される表層導体は、例えば、上述した成形ステップにおいて成形体を調製する際には第１主面において露出しないように配置してもよい。後者の場合、上述した成形ステップにおいて成形体を調製した後、次の同時焼成ステップにおいて成形体を焼成する前に、成形体の第１主面側の面を研磨する等して、表層導体を露出させることができる。あるいは、上述した成形ステップにおいて調製した成形体を次の同時焼成ステップにおいて焼成した後に、得られた焼成体の第１主面側の面を研磨する等して、表層導体を露出させることもできる。
　ところで、前述したように、本実施態様に係る回路基板においては、前記表層導体の一部が前記第１主面において前記基材から露出し、前記表層導体の残る部分が前記基材中に埋設されており、且つ前記表層導体の少なくとも一部が、前記第１主面と直交する方向において、６０μｍ以上の厚みを有する。これにより、本実施態様に係る回路基板においては、表層導体に大電流が流れても、抵抗損失を小さくすることができるので、結果として、当該基板を含むモジュール全体としての抵抗損失を小さくすることができる。
　しかしながら、従来技術に係るセラミック基板においては、表層導体の基材中に埋設されている部分の第１主面と直交する特定平面による断面の形状は矩形であることが一般的であり、かかる構成を有する従来技術に係るセラミック基板においては、前述したように、大きな厚みを有する表層導体と基材とを同時焼成すると、表層導体と基材との間での熱膨張収縮挙動の違いに起因して、例えば表層導体の近傍において、当該基板の基材にクラックが発生する虞がある。また、前述したように、当該基板の焼成工程のみならず、例えば、当該基板を含むモジュールの実装工程及び当該基板を含むモジュールの完成後の稼働期間等においてもまた、当該基板の温度変化が生じた際に、表層導体と基材との間での熱膨張収縮挙動の違いに起因して、例えば表層導体の近傍において、当該基板の基材にクラックが発生する虞がある。
　そこで、本実施態様に係る回路基板においては、上述したように、前記表層導体の前記基材中に埋設されている部分の前記第１主面と直交する特定平面による断面の形状が、当該断面と前記第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、前記辺Ｅ１の長さＬ１が前記辺Ｅ２の長さＬ２よりも長く、前記第１主面に平行な投影面内において、前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置する。
　具体的には、前述したように表層導体の表面（の一部）と回路基板の第１主面とが同一平面に存在するように（つまり、「面一（つらいち）」になるように）露出されている場合、辺Ｅ１は、第１主面において基材から露出している表層導体の面に対応する。一方、表層導体の一部の領域が回路基板の第１主面から突出するように露出されている場合、辺Ｅ１は、表層導体の第１主面による断面に対応する。
　何れにせよ、辺Ｅ２は、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の輪郭を規定する辺のうち、辺Ｅ１に平行な辺であり、一般的には、第１主面から最も遠い辺である。また、辺Ｅ１の長さＬ１は辺Ｅ２の長さＬ２よりも長く、第１主面に平行な投影面内において、辺Ｅ２の両端は辺Ｅ１の両端の間に位置する。つまり、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状は、全体として、辺Ｅ２側から辺Ｅ１側に向かって広くなっている。
　ここで、上記につき、添付図面を参照しながら、更に詳しく説明する。先ず、図１は、前述したように、本発明が適用される大電流回路基板の外観を表す模式的な斜視図である。図１に示す回路基板１００の第１主面（図１における上面）には、複数の導体パターン１１０が表層導体として、当該主面と同一の面内において、基材１２０から露出するように形成されている。かかる構成を有する大電流回路基板を従来技術に係るセラミック基板において達成しようとする場合、図１に示した一点鎖線Ａ－Ａ′を通る第１主面と直交する平面による表面導体の断面の形状は、図２における斜線部２１０によって示されるように、矩形であることが一般的である。
　図２は、前述したように、従来技術に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。かかる構成を有する従来技術に係る大電流基板においては、図２に示すように、当該基板２００の焼成工程のみならず、例えば、当該基板を含むモジュールの実装工程及び当該基板を含むモジュールの完成後の稼働期間等においてもまた、当該基板の温度変化が生じた際の表層導体と基材との間での熱膨張収縮挙動の違いに起因して、例えば表層導体２１０の近傍において、当該基板の基材２２０にクラック２３０が発生する虞がある。
　一方、本実施態様に係る回路基板においては、前述したように、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状が当該断面と第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、辺Ｅ１の長さＬ１が辺Ｅ２の長さＬ２よりも長く、第１主面に平行な投影面内において前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置する。つまり、本実施態様に係る回路基板においては、前述したように、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状は、全体として、辺Ｅ２側から辺Ｅ１側に向かって広くなっている。かかる断面形状の一例としては、例えば、図３に示すような台形（逆台形）を挙げることができる。
　図３は、前述したように、本発明の１つの実施態様に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。図３に示す実施態様に係る大電流回路基板３００においては、表層導体３１０の断面は逆台形の形状を有する。即ち、表層導体３１０の断面において、上底（辺Ｅ１）と下底（辺Ｅ２）とが平行であり、上底（辺Ｅ１）の長さＬ１が下底（辺Ｅ２）の長さＬ２よりも長く、第１主面に平行な投影面内において下底（辺Ｅ２）の両端が上底（辺Ｅ１）の両端の間に位置する。図３に示す実施態様に係る大電流回路基板３００においては、表層導体３１０の断面がかかる要件を満たすことにより、従来技術に係る大電流回路基板とは異なり、当該基板３００の焼成工程のみならず、例えば、当該基板を含むモジュールの実装工程及び当該基板を含むモジュールの完成後の稼働期間等において当該基板の温度変化が生じた場合においても、表層導体３１０と基材３２０との間での熱膨張収縮挙動の違いに起因して、例えば表層導体３１０の近傍の基材においてクラックが発生することが低減される。
　尚、本実施態様に係る回路基板において温度変化が生じた際に例えば表層導体の近傍の基材にクラックが発生することを抑制することができるメカニズムは詳細には解明されていないが、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状が当該断面と第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、辺Ｅ１の長さＬ１が辺Ｅ２の長さＬ２よりも長く、第１主面に平行な投影面内において前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置するという条件を満足することにより、表層導体と基材との間での熱膨張収縮挙動の違いに起因して発生する応力が緩和及び／又は分散され、その結果、クラックの発生が低減されるものと考えられる。
　ところで、上記においては、本実施態様に係る回路基板の１つの具体例として、図３を参照しながら、基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状が逆台形状である表層導体を備える回路基板について説明した。しかしながら、本実施態様に係る回路基板における表層導体の基材中に埋設されている部分の断面の形状は、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状が当該断面と第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、辺Ｅ１の長さＬ１が辺Ｅ２の長さＬ２よりも長く、第１主面に平行な投影面内において前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置するという条件を満足する限り、特に限定されるものではない。
　即ち、本実施態様に係る回路基板における表層導体の断面の形状は、例えば、本発明を適用しようとする回路基板の要求仕様等に応じて、種々の形状の中から適宜選択することができる。例えば、本実施態様に係る回路基板における表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面において、辺Ｅ１と辺Ｅ２との端部の間を結ぶ線は、例えば、直線であってもよく（逆台形状）、階段状であってもよく（逆階段状）、又は曲線であってもよい。
　また、表層導体の一部の領域が回路基板の第１主面から突出するように露出されている場合、表層導体の第１主面から突出している部分（以降、「突出部分」と称する場合がある）は、表層導体の基材中に埋設されている部分（以降、「埋設部分」と称する場合がある）と一体として形成されていてもよく、あるいは別体として形成されたものが接合されていてもよい。前者の場合、突出部分は、例えば、埋設部分と共に成形及び焼成することによって形成することができる。後者の場合、突出部分は、例えば、埋設部分とは別途形成しておき、埋設部分を成形及び焼成した後に、突出部分を埋設部分に接合することによって形成することができる。かかる突出部分は、埋設部分と同様の材質によって構成されていてもよく、あるいは、埋設部分とは異なる材質によって構成されていてもよい（例えば、リードフレーム、金属箔等であってもよい）。
　更に、表層導体の一部の領域が回路基板の第１主面から突出するように露出されている場合、第１主面に平行な投影面内において、突出部分の大きさ及び形状は埋設部分の大きさ及び形状と同じであってもよく、あるいは、突出部分の大きさ及び形状の何れか又は両方が埋設部分の大きさ及び形状の何れか又は両方と異なっていてもよい。加えて、突出部分の第１主面と直交する方向における厚みについても、例えば、本発明を適用しようとする回路基板の要求仕様等に応じて適宜設計することができる。
　ところで、本実施態様に係る回路基板においては、前記辺Ｅ１の長さＬ１が前記辺Ｅ２の長さＬ２よりも長い。前記長さＬ１と前記長さＬ２との差が過度に小さい場合、クラック低減効果が十分に得られないので望ましくない。逆に、前記長さＬ１と前記長さＬ２との差が過度に大きい場合、表層導体の前記断面の面積が小さくなり、当該表層導体に大電流を流す際の抵抗損失が大きくなるので望ましくない。このように、前記長さＬ１と前記長さＬ２との差には好適な範囲があり、その範囲は表層導体の（第１主面と直交する方向における）厚みによって変化するが、本実施態様に係る回路基板における前記長さＬ１と前記長さＬ２との差の好適な範囲は、１０μｍ以上であり且つ３００μｍ以下である。
　従って、本発明の第２の実施態様は、
　本発明の前記第１の実施態様に係る回路基板であって、
　前記長さＬ１と前記長さＬ２との差が１０μｍ以上であり且つ３００μｍ以下である、
回路基板である。
　上記のように、本実施態様に係る回路基板においては、前記長さＬ１と前記長さＬ２との差が１０μｍ以上であり且つ３００μｍ以下である。これにより、本実施態様に係る回路基板においては、当該表層導体に大電流を流す際の抵抗損失の増大を回避しつつ、上述したようなクラック低減効果を十分に得ることができる。
　ところで、上述したように、本発明に係る回路基板における表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面において、辺Ｅ１と辺Ｅ２との端部の間を結ぶ線は、例えば、直線であってもよく（逆台形状）、階段状であってもよく（逆階段状）、又は曲線であってもよい。
　従って、本発明の第３の実施態様は、
　本発明の前記第１又は前記第２の実施態様の何れか１つに係る回路基板であって、
　前記断面の形状が、前記辺Ｅ１及び前記辺Ｅ２を上底及び下底とする逆台形である、
回路基板である。
　上記のように、本実施態様に係る回路基板においては、前記断面の形状が、前記辺Ｅ１及び前記辺Ｅ２を上底及び下底とする逆台形（上底が下底より長い台形）である。この場合も、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状は、前述したように、全体として辺Ｅ２側から辺Ｅ１側に向かって広くなっている。これにより、本実施態様に係る回路基板においても、当該回路基板の焼成工程のみならず、例えば、当該回路基板を含むモジュールの実装工程及び当該回路基板を含むモジュールの完成後の稼働期間等において当該回路基板の温度変化が生じた場合においても、表層導体と基材との間での熱膨張収縮挙動の違いに起因して、例えば表層導体の近傍の基材においてクラックが発生することが低減される。
　尚、当業者であれば、例えば、前述したようなセラミック基板の製造方法及びその他の方法によって、本実施態様に係る回路基板において上述したような逆台形の断面形状を有する表層導体を容易に形成することができる。従って、本明細書において具体的な手順方法は説明しないが、例えば、表層導体となる導体パターンを形成する際に、主面と直交する平面による開口部の断面形状が台形に加工されたメタルマスク等を使用することにより、本実施態様に係る回路基板において逆台形の断面形状を有する表層導体を形成することができる。
　また、本実施態様に係る回路基板のように、基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状が逆台形状である表層導体を備える回路基板については、図３を参照しながら既に詳細に説明したので、ここでは繰り返して説明しない。
　ところで、上述したように、本発明に係る回路基板における表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面において、辺Ｅ１と辺Ｅ２との端部の間を結ぶ線は、例えば、直線であってもよく（逆台形状）、階段状であってもよく（逆階段状）、又は曲線であってもよい。
　従って、本発明の第４の実施態様は、
　本発明の前記第１又は前記第２の実施態様の何れか１つに係る回路基板であって、
　前記断面の形状が、少なくとも前記辺Ｅ１を一辺とする四辺形及び前記辺Ｅ２を一辺とする四辺形を含む複数の四辺形を積層することによって得られる逆階段状の形状であり、
　前記逆階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の両端が、前記辺Ｅ１に近い方の四辺形の辺の両端の間に位置している、
回路基板である。
　上記のように、本実施態様に係る回路基板においては、前記断面の形状が、少なくとも前記辺Ｅ１を一辺とする四辺形及び前記辺Ｅ２を一辺とする四辺形を含む複数の四辺形を積層することによって得られる逆階段状の形状であり、前記階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の両端が、前記辺Ｅ１に近い方の四辺形の辺の両端の間に位置している。本明細書において、逆階段状の形状とは、階段状の形状の上下を反転させた形状を指す。換言すれば、本実施態様に係る回路基板においては、前記断面の形状が、上底の方が下底よりも長い逆台形の上底と下底とを結ぶ辺が階段状の線に置き換えられた形状になっている。
　即ち、この場合もまた、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状は、前述したように、全体として辺Ｅ２側から辺Ｅ１側に向かって広くなっている。これにより、本実施態様に係る回路基板においても、当該回路基板の焼成工程のみならず、例えば、当該回路基板を含むモジュールの実装工程及び当該回路基板を含むモジュールの完成後の稼働期間等において当該回路基板の温度変化が生じた場合においても、表層導体と基材との間での熱膨張収縮挙動の違いに起因して、例えば表層導体の近傍の基材においてクラックが発生することが低減される。
　尚、当業者であれば、例えば、前述したようなセラミック基板の製造方法及びその他の方法によって、本実施態様に係る回路基板において上述したような逆階段状の断面形状を有する表層導体を容易に形成することができる。従って、本明細書において具体的な手順方法は説明しないが、例えば、表層導体となる導体パターンを形成する際に、表層導体となる導体パターンの幅が第１主面に近くなるほど広くなるようにスクリーン印刷法によって導体ペーストを印刷することにより、本実施態様に係る回路基板において逆階段状の断面形状を有する表層導体を形成することができる。
　ここで、添付図面を参照しながら、本実施態様に係る回路基板について、以下に詳しく説明する。図４は、前述したように、本発明のもう１つの実施態様に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。図４に示す実施態様に係る大電流回路基板４００においては、表層導体４１０の断面は逆階段状の形状を有する。より詳しくは、表層導体４１０の断面の形状は、辺Ｅ１を一辺とする四辺形４１１と、辺Ｅ２を一辺とする四辺形４１２と、四辺形４１１と四辺形４１２との間に介在する四辺形４１３とが、第１主面側（図４に向かって上側）から四辺形４１１、四辺形４１３、四辺形４１２の順に積層することによって得られる逆階段状の形状である。尚、四辺形４１３の四辺形４１１及び四辺形４１２と接する辺の長さは、辺Ｅ１よりも短く、辺Ｅ２よりも長い。
　即ち、図４に示す実施態様に係る大電流回路基板４００においても、前記断面の形状が、少なくとも前記辺Ｅ１を一辺とする四辺形及び前記辺Ｅ２を一辺とする四辺形を含む複数の四辺形を積層することによって得られる逆階段状の形状であり、且つ前記逆階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の両端が、前記辺Ｅ１に近い方の四辺形の辺の両端の間に位置している。図４に示す実施態様に係る大電流回路基板４００においては、表層導体４１０の断面がかかる要件を満たすことにより、従来技術に係る大電流回路基板とは異なり、本発明の前述した他の実施態様に係る回路基板と同様に、当該基板４００の焼成工程のみならず、例えば、当該基板を含むモジュールの実装工程及び当該基板を含むモジュールの完成後の稼働期間等において当該基板の温度変化が生じた場合においても、表層導体４１０と基材４２０との間での熱膨張収縮挙動の違いに起因して、例えば表層導体４１０の近傍の基材においてクラックが発生することが低減される。
　ところで、上述したように、本発明に係る回路基板における表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面において、辺Ｅ１と辺Ｅ２との端部の間を結ぶ線は、例えば、直線であってもよく（逆台形状）、階段状であってもよく（逆階段状）、又は曲線であってもよい。例えば、上記のように、表層導体となる導体パターンを形成する際に、表層導体となる導体パターンの幅が第１主面に近くなるほど広くなるようにスクリーン印刷法によって導体ペーストを印刷することにより、本実施態様に係る回路基板において逆階段状の断面形状を有する表層導体を形成する場合、例えば、導体ペーストの性状（例えば、粘度等）を調整することにより、階段の角に相当する部分の稜角を鋭利な状態とはせず、丸まった（鈍った）状態とすることができる。
　上記のように本実施態様に係る回路基板において逆階段状の断面形状における階段の角に相当する部分の稜角を丸まった（鈍った）状態とすると、当該基板の温度変化が生じた際に表層導体と基材との間での熱膨張収縮挙動の違いに起因して発生する応力が集中しがちな角部の個数が減少することから、当該応力の緩和及び／又は分散が促進され、当該応力に起因するクラックの発生がより効果的に低減される。
　従って、本発明の第５の実施態様は、
　本発明の前記第４の実施態様に係る回路基板であって、
　前記逆階段状の形状を構成する前記複数の四辺形がそれぞれ有する４つの角部のうちの前記辺Ｅ２に近い方の２つの角部に該当する複数の角部のうち少なくとも１つが丸められている、
回路基板である。
　上記のように、本実施態様に係る回路基板においては、前記逆階段状の形状を構成する前記複数の四辺形がそれぞれ有する４つの角部のうちの前記辺Ｅ２に近い方の２つの角部に該当する複数の角部のうち少なくとも１つが丸められている。換言すれば、本実施態様に係る回路基板においては、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状が、概ね逆階段状であるものの、階段の角に相当する複数の部分のうち少なくとも１つの部分の稜角が鋭利な状態になっておらず、丸まった（鈍った）状態となっている。
　斯くして丸められた角部の曲率については、特に限定されるものではない。従って、斯くして丸められた角部は、例えば、上述したように逆階段状の断面形状を有する表層導体を形成する過程において、積極的な加工を施すこと無く、階段の角に相当する部分の稜角が鋭利な状態にならず、丸まった（鈍った）状態となったものであってもよい。あるいは、斯くして丸められた角部は、例えば、上述したように逆階段状の断面形状を有する表層導体を形成した後に、例えば研磨等の積極的な加工を施すことによって形成されたものであってもよい。
　何れにせよ、本実施態様に係る回路基板においても、表層導体の基材中に埋設されている部分の第１主面と直交する特定の平面による断面の形状は、前述したように、全体として辺Ｅ２側から辺Ｅ１側に向かって広くなっている。これにより、本実施態様に係る回路基板においても、当該回路基板の焼成工程のみならず、例えば、当該回路基板を含むモジュールの実装工程及び当該回路基板を含むモジュールの完成後の稼働期間等において当該回路基板の温度変化が生じた場合においても、表層導体と基材との間での熱膨張収縮挙動の違いに起因して、例えば表層導体の近傍の基材においてクラックが発生することが低減される。
　ここで、添付図面を参照しながら、本実施態様に係る回路基板について、以下に詳しく説明する。図５は、前述したように、本発明の更にもう１つの実施態様に係る大電流回路基板における表層導体の当該基板の主面と直交する平面による断面を表す模式図である。図５に示す実施態様に係る大電流回路基板５００においては、表層導体５１０の断面は概ね逆階段状の形状を有するものの、階段の角に相当する複数の部分の稜角が鋭利な状態になっておらず、丸まった（鈍った）状態となっている。より詳しくは、表層導体５１０の断面の形状は、辺Ｅ１を一辺とする四辺形の４つの角部のうちの辺Ｅ２に近い方の２つの角部が丸められた図形５１１と、辺Ｅ２を一辺とする四辺形の４つの角部のうちの辺Ｅ２に近い方の２つの角部が丸められた図形５１２と、図形５１１と図形５１２との間に介在する図形５１１及び図形５１２と類似する形状を有する図形５１３とが、第１主面側（図５に向かって上側）から図形５１１、図形５１３、図形５１２の順に積層することによって得られる概ね逆階段状の形状である。尚、図形５１３の図形５１１及び図形５１２と接する辺の長さは、辺Ｅ１よりも短く、辺Ｅ２よりも長い。
　即ち、図５に示す実施態様に係る大電流回路基板５００の表層導体５１０の断面は、階段の角に相当する複数の部分の稜角が丸まった状態となっている点を除き、図４に示す実施態様に係る大電流回路基板４００の表層導体４１０の断面と、基本的には同様の逆階段状の形状を有する。その結果、図５に示す実施態様に係る大電流回路基板５００においても、従来技術に係る大電流回路基板とは異なり、本発明の前述した他の実施態様に係る回路基板と同様に、当該基板５００の焼成工程のみならず、例えば、当該基板を含むモジュールの実装工程及び当該基板を含むモジュールの完成後の稼働期間等において当該基板の温度変化が生じた場合においても、表層導体５１０と基材５２０との間での熱膨張収縮挙動の違いに起因して、例えば表層導体５１０の近傍の基材においてクラックが発生することが低減される。
　尚、図４及び図５においては、上述したように、それぞれ３段の逆階段状及び丸まった稜角を有する逆階段状の断面形状を呈する表層導体を備える大電流回路基板について説明したが、当然のことながら、かかる逆階段状の断面形状における段数は３段に限定されるものではなく、２段であっても、あるいは４段以上であってもよい。
　しかしながら、かかる逆階段状の断面形状における１段当たりの（第１主面と直交する方向における）厚み（階段における蹴上げの長さに相当）が過度に小さい場合、逆階段状の断面形状を構成する四辺形の数が過度に増大し、例えば、表層導体を形成する工程が複雑且つ冗長となるので望ましくない。逆に、かかる逆階段状の断面形状における１段当たりの厚みが過度に大きい場合は、逆階段状の断面形状を構成する四辺形の数が少なくなり、表層導体の断面形状を全体として辺Ｅ２側から辺Ｅ１側に向かって広くなるように構成することが困難となり、結果として上述したようなクラック低減効果が十分に得られないので望ましくない。
　また、逆階段状の断面形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する辺の長さの差（階段における踏み面の奥行きに相当）が過度に小さい場合、表層導体の断面形状を全体として辺Ｅ２側から辺Ｅ１側に向かって広くなるように構成することが困難となり、結果として上述したようなクラック低減効果が十分に得られないので望ましくない。逆に、逆階段状の断面形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する辺の長さの差が過度に大きい場合、表層導体の前記断面の面積が小さくなり、当該表層導体に大電流を流す際の抵抗損失が大きくなるので望ましくない。
　以上のように、逆階段状の断面形状における１段当たりの厚み及び逆階段状の断面形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する辺の長さの差にはそれぞれ好適な範囲がある。本発明者は、鋭意研究の結果、逆階段状の断面形状における１段当たりの厚みの好適な範囲が４０μｍ以上であり且つ１００μｍ以下であり、逆階段状の断面形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する辺の長さの差の好適な範囲が４０μｍ以上であり且つ１５０μｍ以下であることを見出した。
　従って、本発明の第６の実施態様は、
　本発明の前記第４又は前記第５の実施態様の何れか１つに係る回路基板であって、
　前記逆階段状の形状を構成する個々の四辺形の厚みが、前記第１主面と直交する方向において、４０μｍ以上であり且つ１００μｍ以下であり、
　前記逆階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の長さと前記辺Ｅ１に近い方の四辺形の辺の長さとの差が４０μｍ以上であり且つ１５０μｍ以下である、
回路基板である。
　上記のように、本実施態様に係る回路基板においては、前記逆階段状の形状を構成する個々の四辺形の厚みが、前記第１主面と直交する方向において、４０μｍ以上であり且つ１００μｍ以下である。また、本実施態様に係る回路基板においては、前記逆階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の長さと前記辺Ｅ１に近い方の四辺形の辺の長さとの差が４０μｍ以上であり且つ１５０μｍ以下である。これにより、本実施態様に係る回路基板においては、当該表層導体に大電流を流す際の抵抗損失の増大を回避しつつ、上述したようなクラック低減効果を十分に得ることができる。
　ところで、冒頭において述べたように、本発明は、大電流を流すのに十分な厚みを有する表層導体を有する回路基板に関する。即ち、本発明に係る回路基板は、大電流を扱う大電流回路の基板として使用されることが想定される。従って、本発明に係る回路基板における抵抗損失の低減という観点からは、当該回路基板が備える表層導体（及び、構成によっては、前述したような他の表層導体、内層導体、又はビア導体等）を構成する導体パターンのうち、少なくとも大電流が流れることが想定される部分においては、導体の電気抵抗を可能な限り小さくして、配線抵抗を低くすることが望ましい。かかる導体パターンの主成分としては、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を使用することが望ましい。
　即ち、本発明の第７の実施態様は、
　本発明の前記第１乃至第６の実施態様の何れか１つに係る回路基板であって、
　前記表層導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる、
回路基板である。
　本実施態様に係る回路基板においては、上記のように、前記表層導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる。これにより、本実施態様に係る回路基板においては、表層導体の電気抵抗が低いので、当該基板を使用する大電流モジュールにおける抵抗損失を低減することができる。尚、当該回路基板が、第１主面に配設された表層導体以外にも、前述したような他の表層導体、内層導体、又はビア導体等を備える場合は、これらの導体を構成する導体パターンのうち、少なくとも大電流が流れることが想定される部分は、上記のような低抵抗導体（例えば、金、銀、及び銅から選ばれる少なくとも１種の金属）を含んでなり、配線抵抗を低くすることが望ましいことは言うまでも無い。
　ところで、上記のように配線抵抗を低減することを目的として使用される金、銀、銅、及びこれらの金属を含む合金等の低抵抗導体は、他の金属と比較して、相対的に低い融点を有する。このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート（誘電体層）を当該金属の融点以上の温度において焼成すると、当該金属が融解し、導体パターンの所望の形状を維持することが困難となる虞がある。従って、かかる低抵抗導体を表層導体（及び、構成によっては、前述したような他の表層導体、内層導体、又はビア導体等）を構成する導体として使用する場合、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックスを誘電体層において使用することが望ましい。
　尚、上記のように、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックスとしては、所謂「低温焼成基板材料（ＬＴＣＣ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）を使用することが望ましい。ＬＴＣＣを使用することにより、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を前記導体として使用することができる。これにより、これらの低抵抗導体の何れかを含んでなる表層導体（及び、構成によっては、前述したような他の表層導体、内層導体、又はビア導体等）を備える本実施態様に係る回路基板においても、配線抵抗を抑制して当該基板を使用する大電流モジュールにおける抵抗損失を低減することができるのみならず、かかる低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート（誘電体層）を焼成する際に、当該金属が融解して、導体パターンの所望の形状を維持することが困難となる問題を回避することができる。
　具体的には、本発明の第８の実施態様は、
　本発明の前記第７の実施態様に係る回路基板であって、
　前記表層導体が銅を含んでなり、
　前記セラミックスが、１０８０℃未満の温度において焼結可能なセラミックスである、
回路基板である。
　また、本発明の第９の実施態様は、
　本発明の前記第７の実施態様に係る回路基板であって、
　前記表層導体が銀を含んでなり、
　前記セラミックスが、９６０℃未満の温度において焼結可能なセラミックスである、
回路基板である。
　上述のように、上記２つの実施態様に係る回路基板の基材を構成するセラミックスとしては、例えば、ＬＴＣＣを挙げることができる。かかるＬＴＣＣとしては、例えば、ガラス粉末と、例えばアルミナ、窒化アルミ、窒化珪素、シリカ、ムライト等の無機粉末とを混合したものを原料とするものや、例えば、ＢａＯ、Ａｌ２Ｏ３、ＳｉＯ２を主成分とする無機組成物等を挙げることができる。
　ガラス粉末と無機粉末の混合物を原料とするものの具体例としては、例えば、Ｂ２Ｏ３－ＳｉＯ２を主成分とする硼珪酸系ガラスや、当該硼珪酸系ガラスに、例えばＣａＯやＭｇＯ等のアルカリ土類金属元素酸化物、アルカリ金属酸化物を主成分とし、ＺｎＯ、ＺｒＯ２等を副成分として含むものや、ＳｉＯ２及びアルカリ金属酸化物を主成分とし、上記と同様に、ＺｎＯ、ＺｒＯ２等を副成分として含むガラス等を使用することができる。上記ガラスとしては、例えば、ディオプサイド組成系、コージェライト組成系、スポジュメン組成系等の結晶化ガラスを使用してもよい。また、結晶化ガラスについては、結晶化させることにより高い強度を得ることができるので、ガラス粉末を単体で使用する場合もある。
　上述のように、上記２つの実施態様に係る回路基板においては、表層導体（及び、構成によっては、前述したような他の表層導体、内層導体、又はビア導体等）を構成する導体として低抵抗導体を選び、且つ当該低抵抗導体の融点未満の温度において焼成することができるセラミックスを使用する。これにより、これらの実施態様に係る回路基板においては、配線抵抗を抑制して当該基板を使用する大電流モジュールにおける抵抗損失を低減することができる。
　更に、これらの実施態様に係る回路基板においては、当該基板の基材を構成するセラミックスを低抵抗導体の融点未満の温度において焼成することができるので、当該セラミックスを含んでなる誘電体層からなる基材を焼成する際に当該金属が融解して導体パターンの所望の形状を維持することが困難となる問題を回避することができる。
　以下、本発明の幾つかの実施態様に係る回路基板の構成及び特性等について説明する。但し、以下に述べる説明はあくまでも例示を目的とするものであり、本発明の範囲が以下の説明に限定されるものと解釈されるべきではない。
（１）評価用サンプル基板の作成
　何れの評価用サンプルにおいても、表層導体は、第１主面から突出せず、第１主面と面一に露出するように構成した。また、誘電体層（基材）となるセラミックスとしてはアルミナとガラスとの混合物を使用し、表層導体となる導体パターンの形成には銅を含んでなる導体ペーストを使用した。誘電体材料のシートに表層導体となる導体パターンを埋設してなる成形体は、前述した「ゲルキャスト法」によって成形した。斯くして得られた成形体を、７８０℃において２０時間に亘って保持することにより脱脂し、９６０℃において５時間に亘って保持することによって焼成した。
　実施例１、実施例２、実施例３、及び比較例１に係る各サンプル群として、第１主面と直交する平面による表層導体の断面の形状がそれぞれ逆台形状、逆階段状、階段の角に相当する部分の稜角を丸まった（鈍った）状態とした逆階段状の断面形状、及び矩形状である複数のサンプル基板を作成した。それぞれのサンプル群においては、表層導体の厚み、段数（逆階段状の断面形状を有する表層導体の場合）、表層導体の断面において辺Ｅ２側から辺Ｅ１側に向かって広くなる度合い等を種々に変更した複数のサンプル基板を作成した。それぞれのサンプル群について、以下に詳しく説明する。
　先ず、実施例１に係るサンプル群としては、上述したように、第１主面と直交する平面による表層導体の断面の形状が逆台形状である複数のサンプル基板を作成した。かかる断面形状を有する表層導体は、表層導体となる導体パターンを形成する際に、主面と直交する平面による開口部の断面形状が台形に加工されたメタルマスクを使用することによって形成した。尚、表層導体の厚みは、本発明における好適な範囲である６０μｍ以上であり且つ３００μｍ以下である範囲内において種々に変化させた。また、辺Ｅ１の長さＬ１と辺Ｅ２の長さＬ２との差は、本発明の１つの実施態様における好適な範囲である１０μｍ以上であり且つ３００μｍ以下の範囲内において種々に変化させた。
　また、実施例２に係るサンプル群としては、上述したように、第１主面と直交する平面による表層導体の断面の形状が逆階段状である複数のサンプル基板を作成した。かかる断面形状を有する表層導体は、表層導体となる導体パターンを形成する際に、表層導体となる導体パターンの幅が第１主面に近くなるほど広くなるようにスクリーン印刷法によって導体ペーストを複数回に亘って印刷することによって形成した。尚、表層導体の厚みは、本発明における好適な範囲である６０μｍ以上であり且つ３００μｍ以下である範囲内において種々に変化させた。
　更に、実施例３に係るサンプル群としては、上述したように、第１主面と直交する平面による表層導体の断面の形状が階段の角に相当する部分の稜角を丸まった（鈍った）状態とした逆階段状である複数のサンプル基板を作成した。かかる断面形状を有する表層導体は、表層導体となる導体パターンを形成する際に、階段の角に相当する部分の稜角を丸まった（鈍った）状態とするのに好適な性状（粘度）に調整した導体ペーストを使用して、表層導体となる導体パターンの幅が第１主面に近くなるほど広くなるように、スクリーン印刷法によって当該導体ペーストを複数回に亘って印刷することによって形成した。尚、表層導体の厚みは、本発明における好適な範囲である６０μｍ以上であり且つ３００μｍ以下である範囲内において種々に変化させた。
　尚、第１主面と直交する平面による表層導体の断面の形状が逆階段状である実施例２及び実施例３に係るサンプル群においては、逆階段状の断面形状における１段当たりの厚みは、本発明の１つの実施態様における好適な範囲である４０μｍ以上であり且つ１００μｍ以下の範囲内に収まるように、表層導体の厚みに応じて逆階段状の断面における段数を変化させた。例えば、表層導体の厚みが１２０μｍであるサンプル基板においては表層導体の逆階段状の断面における段数を２段とし、表層導体の厚みが２００μｍ以上であるサンプル基板においては表層導体の逆階段状の断面における段数を３段とした。
　また、前述したように、逆階段状の断面形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する辺の長さの差の好適な範囲が４０μｍ以上であり且つ１５０μｍ以下（両端部に差を均等に分配する場合は、それぞれの端部において２０μｍ以上であり且つ７５μｍ以下）であることから、表層導体の逆階段状の断面における段数が２段であるサンプル基板においては、辺Ｅ１の長さＬ１と辺Ｅ２の長さＬ２との差を４０μｍ以上であり且つ１５０μｍ以下の範囲内において種々に変化させた。同様に、表層導体の逆階段状の断面における段数が３段であるサンプル基板においては、辺Ｅ１の長さＬ１と辺Ｅ２の長さＬ２との差を８０μｍ以上であり且つ３００μｍ以下の範囲内において種々に変化させた。
　一方、比較例１に係る各サンプル群としては、上述したように、第１主面と直交する平面による表層導体の断面の形状が矩形状である複数のサンプル基板を作成した。かかる断面形状を有する表層導体は、表層導体となる導体パターンを形成する際に、主面と直交する平面による開口部の断面形状が矩形に加工されたメタルマスクを使用することによって形成した。尚、表層導体の厚みは、上述した実施例１及び２と同様に、６０μｍ以上であり且つ３００μｍ以下である範囲内において種々に変化させた。
（２）評価用サンプル基板のクラック観察
　以上のようにして作成された焼成直後の実施例１、実施例２、実施例３、及び比較例１に係る各サンプル群に含まれる各種サンプル基板を研磨して、第１主面と直交する平面による表層導体の断面の周辺のセラミックス基材におけるクラックの有無を光学顕微鏡にて観察した。また、以下に列挙する試験条件におけるサイクル試験（耐久試験）後にも、上記と同様にして、クラックの有無を光学顕微鏡にて観察した。
（３）評価用サンプル基板のサイクル試験
　一般的な耐久試験条件に該当する試験条件１としては、各種サンプル基板を、－５０℃から１５０℃までの温度変化に１０００サイクル暴露した。より厳しい耐久試験条件に該当する試験条件２としては、各種サンプル基板を、－５０℃から２００℃までの温度変化に１０００サイクル暴露した。更により厳しい耐久試験条件に該当する試験条件３としては、各種サンプル基板を、－５０℃から２５０℃までの温度変化に１０００サイクル暴露した。
（４）評価用サンプル基板の評価結果
　実施例１、実施例２、実施例３、及び比較例１に係る各サンプル群に含まれる各種サンプル基板の焼成直後、試験条件１及び２によるサイクル試験後における光学顕微鏡による観察結果を以下の表１に列挙する。
Figure JPOXMLDOC01-appb-T000001
　表１に示す結果からも明らかであるように、従来技術に該当する、第１主面と直交する平面による表層導体の断面の形状が矩形状である比較例１に係るサンプル群においては、最も薄い厚み（６０μｍ）を有するサンプル基板において、サイクル試験に付す前の焼成直後の時点で既に、表層導体の周辺にクラックが観察された。従って、より厳しい評価となるサイクル試験後の顕微鏡観察においては、表層導体の周辺にクラックが観察されることは明らかである。また、より厚い表層導体を備える比較例１のサンプル基板においても、表層導体の周辺にクラックが観察されることは明らかである。
　これに対し、本発明の実施態様に該当する、第１主面と直交する平面による表層導体の断面の形状が逆台形状である実施例１に係るサンプル群については、一般的な耐久試験条件に該当する試験条件１でのサイクル試験後の顕微鏡観察においてはクラックの発生は認められなかったものの、より厳しい耐久試験条件に該当する試験条件２及び更により厳しい耐久試験条件に該当する試験条件３でのサイクル試験後の顕微鏡観察においては表層導体の厚みが厚い（それぞれ、２５０μｍ以上及び３００μｍ）サンプル基板にクラックの発生が認められた。
　また、本発明の実施態様に該当する、第１主面と直交する平面による表層導体の断面の形状が逆階段状である実施例２に係るサンプル群については、一般的な耐久試験条件に該当する試験条件１及びより厳しい耐久試験条件に該当する試験条件２でのサイクル試験後の顕微鏡観察においてはクラックの発生は認められなかったものの、更により厳しい耐久試験条件に該当する試験条件３でのサイクル試験後の顕微鏡観察においては表層導体の厚みが最も厚い（３００μｍ）サンプル基板にクラックの発生が認められた。
　更に、本発明の実施態様に該当する、第１主面と直交する平面による表層導体の断面の形状が階段の角に相当する部分の稜角を丸まった（鈍った）状態とした逆階段状である実施例３に係るサンプル群については、厳しい耐久試験条件に該当する試験条件３を含む全ての耐久試験条件（即ち、試験条件１乃至３）でのサイクル試験後の顕微鏡観察においてクラックの発生は認められなかった。
　以上の結果から、大電流を流すのに十分な厚みを有する表層導体が表面に埋設されたセラミック基板において、当該表面と直交する平面による表層導体の基材中に埋設されている部分の断面の形状を、当該表面側の端部が当該表面とは反対側の端部よりも広いように構成することにより、当該基板の温度変化に伴って発生するクラックを有効に抑制することができることが確認された。
　以上、本発明を説明することを目的として、特定の構成を有する幾つかの実施態様及び対応する実施例につき、時に添付図面を参照しながら説明してきたが、本発明の範囲は、これらの例示的な実施態様及び実施例に限定されるものと解釈されるべきではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることが可能であることは言うまでも無い。
　１００…回路基板、１１０…表層導体、１２０…基材、２００…回路基板、２１０…表層導体、２２０…基材、２３０…クラック、３００…回路基板、３１０…表層導体、３２０…基材、４００…回路基板、４１０…表層導体、４１１…四辺形、４１２…四辺形、４１３…四辺形、４２０…基材、５００…回路基板、５１０…表層導体、５１１…図形、５１２…図形、５１３…図形、及び５２０…基材。

Claims (9)

  1. 　主としてセラミックスを含んでなる少なくとも１層の誘電体層からなる基材と、２つの主面の一方の主面である第１主面に形成された少なくとも１つの表層導体と、を備える回路基板であって、
    　前記表層導体の一部が前記第１主面において前記基材から露出し、前記表層導体の残る部分が前記基材中に埋設されており、
    　前記表層導体の少なくとも一部が、前記第１主面と直交する方向において、６０μｍ以上の厚みを有し、
    　前記表層導体の前記基材中に埋設されている部分の前記第１主面と直交する特定平面による断面の形状が、当該断面と前記第１主面との交線である辺Ｅ１と当該辺Ｅ１に平行な辺Ｅ２とを備え、
    　前記辺Ｅ１の長さＬ１が前記辺Ｅ２の長さＬ２よりも長く、
    　前記第１主面に平行な投影面内において、前記辺Ｅ２の両端が前記辺Ｅ１の両端の間に位置する、
    回路基板。
  2. 　請求項１に記載の回路基板であって、
    　前記長さＬ１と前記長さＬ２との差が１０μｍ以上であり且つ３００μｍ以下である、
    回路基板。
  3. 　請求項１又は２の何れか１項に記載の回路基板であって、
    　前記断面の形状が、前記辺Ｅ１及び前記辺Ｅ２を上底及び下底とする逆台形である、
    回路基板。
  4. 　請求項１又は２の何れか１項に記載の回路基板であって、
    　前記断面の形状が、少なくとも前記辺Ｅ１を一辺とする四辺形及び前記辺Ｅ２を一辺とする四辺形を含む複数の四辺形を積層することによって得られる逆階段状の形状であり、
    　前記逆階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の両端が、前記辺Ｅ１に近い方の四辺形の辺の両端の間に位置している、
    回路基板。
  5. 　請求項４に記載の回路基板であって、
    　前記逆階段状の形状を構成する前記複数の四辺形がそれぞれ有する４つの角部のうちの前記辺Ｅ２に近い方の２つの角部に該当する複数の角部のうち少なくとも１つが丸められている、
    回路基板。
  6. 　請求項４又は５の何れか１項に記載の回路基板であって、
    　前記逆階段状の形状を構成する個々の四辺形の厚みが、前記第１主面と直交する方向において、４０μｍ以上であり且つ１００μｍ以下であり、
    　前記逆階段状の形状を構成する複数の四辺形のうちの隣り合う２つの四辺形が互いに接触する面を含む面内において、前記辺Ｅ２に近い方の四辺形の辺の長さと前記辺Ｅ１に近い方の四辺形の辺の長さとの差が４０μｍ以上であり且つ１５０μｍ以下である、
    回路基板。
  7. 　請求項１乃至６の何れか１項に記載の回路基板であって、
    　前記表層導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる、
    回路基板。
  8. 　請求項７に記載の回路基板であって、
    　前記表層導体が銅を含んでなり、
    　前記セラミックスが、１０８０℃未満の温度において焼結可能なセラミックスである、
    回路基板。
  9. 　請求項７に記載の回路基板であって、
    　前記表層導体が銀を含んでなり、
    　前記セラミックスが、９６０℃未満の温度において焼結可能なセラミックスである、
    回路基板。
PCT/JP2013/066037 2013-03-11 2013-06-11 回路基板 WO2014141492A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014505439A JPWO2014141492A1 (ja) 2013-03-11 2013-06-11 回路基板
US14/219,412 US20140251664A1 (en) 2013-03-11 2014-03-19 Circuit substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013047580 2013-03-11
JP2013-047580 2013-03-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/219,412 Continuation US20140251664A1 (en) 2013-03-11 2014-03-19 Circuit substrate

Publications (1)

Publication Number Publication Date
WO2014141492A1 true WO2014141492A1 (ja) 2014-09-18

Family

ID=51536185

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/066037 WO2014141492A1 (ja) 2013-03-11 2013-06-11 回路基板

Country Status (2)

Country Link
JP (1) JPWO2014141492A1 (ja)
WO (1) WO2014141492A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (ja) 1985-08-09 1987-02-16 末広　照朗 回路基板
JPH0563373A (ja) 1991-09-03 1993-03-12 Soshin Denki Kk 電力用ハイブリツドｉｃの構造
JPH05218019A (ja) * 1992-02-03 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> 配線構体及びその形成法
JPH0923044A (ja) * 1995-07-04 1997-01-21 Kyocera Corp 配線基板
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
JP2001015895A (ja) 1999-06-30 2001-01-19 Kyocera Corp 配線基板およびその製造方法
JP2003258425A (ja) * 2001-12-26 2003-09-12 Kyocera Corp 配線基板
JP2008300507A (ja) * 2007-05-30 2008-12-11 Shinko Electric Ind Co Ltd 配線基板とその製造方法
JP2012190858A (ja) * 2011-03-08 2012-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (ja) 1985-08-09 1987-02-16 末広　照朗 回路基板
JPH0563373A (ja) 1991-09-03 1993-03-12 Soshin Denki Kk 電力用ハイブリツドｉｃの構造
JPH05218019A (ja) * 1992-02-03 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> 配線構体及びその形成法
JPH0923044A (ja) * 1995-07-04 1997-01-21 Kyocera Corp 配線基板
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
JP2001015895A (ja) 1999-06-30 2001-01-19 Kyocera Corp 配線基板およびその製造方法
JP2003258425A (ja) * 2001-12-26 2003-09-12 Kyocera Corp 配線基板
JP2008300507A (ja) * 2007-05-30 2008-12-11 Shinko Electric Ind Co Ltd 配線基板とその製造方法
JP2012190858A (ja) * 2011-03-08 2012-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2014141492A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
KR101749386B1 (ko) 대용량 모듈용 기판 및 그 기판의 제조방법
JP5158040B2 (ja) ガラスセラミックス基板
JP5772970B2 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
JP6125528B2 (ja) 発光ダイオード用基板および発光ダイオード用基板の製造方法
JP2973820B2 (ja) セラミックス基板の製造方法
JP6125527B2 (ja) 発光ダイオード用基板および発光ダイオード用基板の製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
WO2014141492A1 (ja) 回路基板
JP2009206233A (ja) セラミック基板の製造方法
JP5956882B2 (ja) 大容量モジュールの周辺回路用の回路基板
US20140251664A1 (en) Circuit substrate
JP7131628B2 (ja) セラミック電子部品
JP4619026B2 (ja) ガラスセラミック基板およびその製造方法
JP2007294731A (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
WO2020045436A1 (ja) 配線基板および電子装置
JP6398996B2 (ja) 発光素子用基板および発光装置
JP5897944B2 (ja) 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ
JP2004146766A (ja) 多数個取り多層配線基板
JP2013182907A (ja) セラミックス連結基板
JPH1154886A (ja) 配線基板の多数個取り基板及びその製造方法
JP4507705B2 (ja) セラミック基板の製造方法および未焼結複合積層体
JP6492443B2 (ja) 発光素子用基板および発光装置
JP2004262741A (ja) ガラスセラミック基板およびその製造方法
JP2009010141A (ja) セラミック多層基板
JP2006321715A (ja) 未焼成積層シート

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014505439

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013836223

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13836223

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE