CN103996538A - 多层陶瓷电子元件及其制备方法 - Google Patents

多层陶瓷电子元件及其制备方法 Download PDF

Info

Publication number
CN103996538A
CN103996538A CN201310228723.2A CN201310228723A CN103996538A CN 103996538 A CN103996538 A CN 103996538A CN 201310228723 A CN201310228723 A CN 201310228723A CN 103996538 A CN103996538 A CN 103996538A
Authority
CN
China
Prior art keywords
outer electrode
main body
thickness
ceramic electronic
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310228723.2A
Other languages
English (en)
Inventor
全炳俊
李圭夏
具贤熙
金昶勋
朴明俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN201810372105.8A priority Critical patent/CN108597868B/zh
Publication of CN103996538A publication Critical patent/CN103996538A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

本发明提供了一种多层陶瓷电子元件及其制备方法，该多层陶瓷电子元件包括：具有内部电极形成其中的陶瓷主体；形成在所述陶瓷主体的外表面并连接到所述内部电极的外部电极；和在所述陶瓷主体的内部方向上，在陶瓷主体的外表面中，形成在所述内部电极和所述外部电极之间的接触面上的缓冲层，其中，当用Te表示所述内部电极的厚度、用N表示层压的内部电极的数量、用t表示所述缓冲层的厚度，以及用L表示所述陶瓷主体在长度方向上所述陶瓷主体的边缘的宽度时，Te≤0.6μm，N>200，以及3μm≤t＜L，以致可以防止放射状裂纹的出现并且因此能够提高可靠性。

Description

多层陶瓷电子元件及其制备方法
相关申请的交叉引用
本申请要求2013年2月20日提交到韩国知识产权局的韩国专利申请No.10-2013-0018274的优先权，该申请的全部内容引入本申请中以作参考。
技术领域
本发明涉及多层陶瓷电子元件，并且更具体地，涉及具有优良可靠性的多层陶瓷电子元件。
背景技术
随着电子产品具有小型化和高功能化的趋势，电子元件也相应需要具有较小的尺寸和较大的电容。由于对电子元件的小型化和高电容量的需要，随着电子元件能够被小型化并且提供高水平的电容，多层陶瓷电子元件正在引起注意，并且因此，对多层陶瓷电子元件的需求增加。
为了在多层陶瓷电子元件中实现小型化和高水平的电容，多层陶瓷电子元件中的内部电极需要同时变薄并且大量层压。
通常，提供在多层陶瓷电子元件上的外部电极可以含有玻璃组分，并且玻璃组分在烧结过程中可以扩散并渗透到陶瓷主体中。
在存在于多层陶瓷电子元件中的内部电极的数量增加的情况下，扩散到陶瓷主体中的玻璃组分可以增加。层压数量更高和内部电极变薄的趋势可以进一步增加扩散到陶瓷主体中的玻璃组分。
在存在于外部电极中的玻璃组分扩散到内部电极的情况下，可以产生压力，导致内部缺陷例如放射状裂纹（radial cracking）等等。
相关技术文献1公开了提供在陶瓷主体整个表面的扩散层。相关技术文献2公开了与那些外部电极具有相同导电特性的导电部分被包括在与外部电极的位置相对应的最外面陶瓷层的部分，以由此提高它们之间的粘结性能。
[相关技术文献]
（专利文献1）日本专利公开特许公报No.2009-1645
（专利文献2）日本专利公开特许公报No.6-151234
发明内容
本发明的一方面提供了具有优良可靠性的多层陶瓷电子元件。
根据本发明的一方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括：具有内部电极形成其中的陶瓷主体；形成在所述陶瓷主体的外表面并连接到所述内部电极的外部电极；和在所述陶瓷主体的内部方向上，在陶瓷主体的外表面中，形成在所述内部电极和所述外部电极之间的接触面上的缓冲层，其中，当用Te表示所述内部电极的厚度，用N表示层压的内部电极的数量，用t表示所述缓冲层的厚度，以及用L表示在所述陶瓷主体的长度方向上所述陶瓷主体的边缘的宽度时，Te≤0.6μm，N>200，以及3μm≤t＜L。
本文中，当用T表示所述外部电极的厚度时，t/T＜1/3。
所述缓冲层可以具有50%以上的硼含量。
所述陶瓷主体可以具有长方体形状。
所述内部电极可以具有矩形形状。
所述外部电极可以形成在所述陶瓷主体的端面上。
所述外部电极可以延伸至所述陶瓷主体的上面、下面和侧面的部分。
所述陶瓷主体可以含有钛酸钡或钛酸锶。
所述外部电极可以含有玻璃。
本文中，所述外部电极含有的导电金属的扩散速率可以大于所述内部电极含有的导电金属的扩散速率。
所述内部电极可以含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
所述外部电极可以含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
根据本发明的另一方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括：外部电极，该外部电极包括形成在陶瓷主体端面上的第一和第二外部电极；内部电极，该内部电极包括彼此分离并层压在所述陶瓷主体内部的第一和第二内部电极，所述第一和第二内部电极分别连接到所述第一和第二外部电极；以及在所述陶瓷主体的内部方向上从所述陶瓷主体的端面形成的缓冲层，其中，当用Te表示所述内部电极的厚度，用N表示层压的内部电极的数量，用t表示所述缓冲层的厚度，以及用L表示在所述陶瓷主体的长度方向上所述陶瓷主体的边缘的宽度时，Te≤0.6μm，N>200，以及3μm≤t＜L。
本文中，当用T表示所述外部电极的厚度时，t/T＜1/3。
所述缓冲层可以具有50%以上的硼含量。
所述陶瓷主体可以具有长方体形状。
所述内部电极可以具有矩形形状。
所述外部电极可以延伸至所述陶瓷主体的上面、下面和侧面的部分。
所述陶瓷主体可以含有钛酸钡或钛酸锶。
所述外部电极可以含有玻璃。
本文中，所述外部电极含有的导电金属的扩散速率可以大于所述内部电极含有的导电金属的扩散速率。
所述内部电极可以含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
所述外部电极可以含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
根据本发明的另一方面，提供了一种制备多层陶瓷电子元件的方法，该方法包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在所述烧结的芯片中；以及通过在玻璃的软化点或更高的温度下调节升温速率以控制缓冲层的厚度来烧结所述外部电极。
本文中，所述外部电极含有的导电金属的扩散速率可以大于所述内部电极含有的导电金属的扩散速率。
可以增大升温速率以降低所述缓冲层的厚度。
可以降低升温速率以增大所述缓冲层的厚度。
根据本发明的另一方面，一种制备多层陶瓷电子元件的方法，该方法包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在所述烧结的芯片中；以及烧结所述外部电极，其中，在用于外部电极的浆糊的制备过程中，通过调节玻璃中含有的碱金属和氧化钒的含量控制缓冲层的厚度。
本文中，所述外部电极含有的导电金属的扩散速率可以大于所述内部电极含有的导电金属的扩散速率。
所述碱金属可以选自由锂（Li）、钠（Na）、钾（K）、铷（Rb）和铯（Cs）组成的组中的至少一种。
通过增加碱金属和氧化钒的含量可以增加所述缓冲层的厚度。
通过降低碱金属和氧化钒的含量可以降低所述缓冲层的厚度。
本文中，在所述外部电极的烧结过程中，通过在玻璃的软化点或更高的温度下调节升温速率可以控制所述缓冲层的厚度。
可以增大升温速率以降低所述缓冲层的厚度。
可以降低升温速率以增大所述缓冲层的厚度。
附图说明
结合附图的详细描述将更清楚地理解本发明的上述和其他方面、特征和其它优点，其中：
图1是根据本发明的实施方式的多层陶瓷电子元件的透视图；
图2是沿图1的X-X’线的剖视图。
具体实施方式
在下文中，将参考附图详细描述本发明的实施方式。
然而，本发明可以以许多不同的形式来体现，并且不应该被解释为限于这里所阐述的实施方式。相反，提供这些实施方式是为了使本发明公开的彻底和完整，并且向本领域的技术人员充分地传达本发明的范围。
为清楚起见，在附图中，可以夸大构件的形状和尺寸，并且相同的附图标记将在全文中指定相同的或相似的构件。
图1是根据本发明的实施方式的多层叠陶瓷电子元件的透视图。图2是沿图1的X-X’线的剖视图。
参见图1和2，根据本发明实施方式的多层陶瓷电子元件可以包括陶瓷主体10，层压在陶瓷主体10内部的内部电极30；形成在陶瓷主体10的外表面上的外部电极20；和形成在陶瓷主体内部的缓冲层41和42。
陶瓷主体10可以具有长方体形状。“L方向”、“W方向”和“T方向”可以分别表示“长度方向”、“宽度方向”和“厚度方向”。本文中，厚度方向可以指内部电极30被层压的方向。关于陶瓷主体10，长度大于它的宽度，并且宽度可以等于它的厚度。陶瓷主体10可以具有上表面S1、下表面S4、侧表面S3和S6，以及端面S2和S5。
陶瓷主体10可以含有具有高介电常数的电介质材料，具体地，钛酸钡或钛酸锶。然而，本发明不限于此。
由于电介质材料包括电偶极子，它可能能够积累更大量的电荷。
外部电极20可以形成在陶瓷主体10的外部，以及具体地，可以形成在它的长度方向（“L方向”）的端面S2和S5上。外部电极20可以延长到陶瓷主体10的上表面S1和下表面S4以及侧表面S3和S6的部分。
外部电极20可以包括第一和第二外部电极21和22，并且可以施加具有相反极性的电荷到第一和第二外部电极21和22。
外部电极20可以含有导电金属和玻璃。导电金属可以包括选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
玻璃组分可以添加到形成在外部电极20中的填充孔隙中，并且因此可以提高外部电极20的致密性。当在外部电极20中存在孔隙时，电镀液等可能通过孔隙渗透，导致电子元件的可靠性恶化。
内部电极30可以层压在陶瓷主体10的内部，并且可以具有矩形形状，没有限制。内部电极30可以包括第一和第二内部电极31和32。第一和第二内部电极31和32可以在相反方向拔出并且分别连接到第一和第二外部电极21和22，以致第一和第二内部电极31和32可以带有具有相反极性的电荷。
内部电极30可以含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。然而，本发明不限于此，而且能够给予内部电极30电导率的任意一种材料都可以使用，没有特别限制。
缓冲层41和42可以形成在陶瓷主体10从第一和第二内部电极31和32与第一和第二外部电极21和22之间的接触面51和52的内部方向上。接触面是指在陶瓷主体10的外表面中内部电极30接触外部电极20的陶瓷主体10的表面。
外部电极20中含有的玻璃组分可能通过陶瓷主体10的晶界渗透到陶瓷主体10中。渗透到陶瓷主体10中的玻璃组分可能溶解组成陶瓷主体10的氧化物，并且因此可以形成玻璃相的缓冲层41和42。
根据组成玻璃组分的元素的含量，缓冲层41和42可以高于陶瓷主体10。组成玻璃组分的元素可以主要包括硅（Si）、硼（B）等，能够形成玻璃网状结构的元素等等。
另一方面，根据组成玻璃组分的元素的含量，缓冲层41和42可以低于陶瓷主体10。陶瓷主体10主要由钛酸钡和从外部电极20渗透到陶瓷主体10的玻璃组分组成，并且因此钡（Ba）的含量可能相对降低。
缓冲层41和42可以定义为检测到硼（B）（一种组成玻璃组分的元素并且在陶瓷基体材料中不存在）的区域。为了确定关于防止放射状裂纹的缓冲层41和42的厚度，优选将检测到硼（B）的区域定义为缓冲层41和42。
缓冲层41和42的厚度（t）可以为缓冲层41和42的宽度，该宽度从陶瓷主体10的端面S2和S5测量。
缓冲层41和42的厚度（t）可以在陶瓷主体10的长度方向从陶瓷主体10的端面S2和S5使用EPMA，EDX等等扫描测量。即，缓冲层41和42的厚度（t）可以通过从陶瓷主体10的端面到检测到硼（B）的区域的距离确定。
缓冲层41和42的厚度（t）可以为平均值。缓冲层的厚度（t）可以通过使用扫描电子显微镜在陶瓷主体10的长度和厚度方向（L-T方向）扫描陶瓷主体10的横截面获得的图像，测量该图像上的10个等距点的厚度值，然后平均测量的数值而确定。
在本发明的实施方式中，内部电极30的厚度（Te）可以小于或等于0.6μm，层压的内部电极30的数量（N）可以为200以上。即，可以满足Te≤0.6μm以及N>200。
随着内部电极30变薄以及层压的内部电极30的数量增加，可能出现放射状裂纹。提供本发明以解决当内部电极30的厚度（Te）小于或等于0.6μm以及层压的内部电极30的数量（N）大于200时出现放射状裂纹的问题。
随着内部电极30变薄以及层压的内部电极30的数量增加，可能出现放射状裂纹。这可以为如下描述。
外部电极20中含有的导电金属的扩散速率可以大于内部电极30中含有的导电金属的扩散速率。具体地，在外部电极20中含有铜以及内部电极30中含有镍的情况下，铜的扩散速率大于镍的扩散速率。
在烧结过程中，来自外部电极20的铜可以扩散到内部电极30中以及来自内部电极30的镍可以扩散到外部电极20中，以形成铜-镍合金。由于铜的扩散速率快于镍的扩散速率，所以内部电极30的体积可以进一步扩大。由于这种体积的差别，在陶瓷主体10中可能产生压力。当压力超过临界值时，在陶瓷主体10中产生放射状裂纹。
最后，在外部电极20中的金属元素的扩散速率大于内部电极30中的金属元素的扩散速率的情况下，由内部电极30和外部电极20之间金属元素的互相扩散引起的体积的差别，在陶瓷主体10中可能产生压力。
随着内部电极30变薄以及层压的内部电极30的数量增加，由内部电极30和外部电极20之间金属元素的互相扩散引起的体积的差别可能增加。因此，在陶瓷主体10中产生的压力可能进一步增加，并且可能产生更多的放射状裂纹。
内部电极30的厚度（Te）可以为平均值。内部电极30的厚度（Te）可以通过使用扫描电子显微镜在陶瓷主体10的长度和厚度方向（L-T方向）扫描在宽度方向（W方向）切割陶瓷主体10的中央部分的横截面获得的图像，测量该图像上的10个等距点的厚度值，然后平均测量的数值而确定。
陶瓷主体10的中央部分可指从陶瓷主体10的中心点到它的宽度方向（W方向）的任意一侧的陶瓷主体10的宽度的22.5%范围内的区域。在上述范围内，内部电极30的平均厚度（Te）可以是稳定的。
在本发明的实施方式中，缓冲层41和42的厚度（t）可以大于或等于3μm但是小于在陶瓷主体10的长度方向的陶瓷主体10的边缘的宽度（L）。即，可以满足3μm≤t＜L。
缓冲层41和42可以起到降低由于内部电极30和外部电极20之间金属元素的互相扩散而产生的压力的功能。
由于内部电极30和外部电极20之间金属元素的互相扩散的体积的差别可能在陶瓷主体10中产生压力。同时，外部电极中含有的玻璃组分也渗透到陶瓷主体10的晶界从而溶解组成陶瓷主体10的氧化物。
即使在由于内部电极30和外部电极20之间金属元素的互相扩散而在陶瓷主体10中产生压力的情况下，陶瓷主体10的一部分被溶解以具有液相，因此，在陶瓷主体10的液相部分可以降低压力。
最后，在t＜3μm的情况下，缓冲层41和42不能降低由内部电极30和外部电极20之间镍和铜的互相扩散产生的压力，因此在陶瓷主体10中可能出现放射状裂纹。
在t≥L的情况下，绝缘电阻降低，导致可靠性恶化。
参见图2，缓冲层41和42的厚度（t）大于或等于在陶瓷主体的长度方向陶瓷主体10的边缘的宽度（L）的情况可以指第一缓冲层41连接到第二内部电极32的情况或者第二缓冲层42连接到第一内部电极31的情况。
缓冲层41和42相当于外部电极20的玻璃组分渗透到陶瓷主体10的区域，并且因此具有比由钛酸钡形成的陶瓷主体10更低的绝缘电阻。即，由于玻璃组分，可能降低绝缘电阻。
因此，长期使用以后，绝缘性质可能降低，导致加速恶化，并且因此不能保证可靠性。
在本发明的实施方式中，缓冲层41和42的厚度（t）与外部电极20的厚度（T）比t/T可以小于1/3。
在缓冲层41和42的厚度（t）与外部电极20的厚度（T）比t/T为1/3或更大的情况下，可靠性可能恶化。
缓冲层41和42的厚度（t）与外部电极20的厚度（T）比t/T为1/3或更大的情况，可以指外部电极20中含有的大量的玻璃渗透或扩散到陶瓷主体10以形成相对较厚的缓冲层的情况。
外部电极20中含有的玻璃组分渗透或扩散到陶瓷主体10，并且因此外部电极20中玻璃的含量可能降低，并且外部电极20中可能存在更多的孔隙以降低它的致密性。
在外部电极20的致密性降低的情况下，电镀液可能通过外部电极20渗透，导致可靠性恶化。
随着外部电极20的厚度（T）的降低这种现象可能会更糟。当外部电极20是厚的时，玻璃的含量增加，并且因此缓冲层41和42的厚度（t）与外部电极20的厚度（T）比作为参数确定。
这可以表示玻璃含量的标准，对于外部电极20来说是必要的以防止外部电极20的致密性下降。即，当玻璃组分从外部电极20中去除从而增加缓冲层41和42的厚度（t）时，外部电极20的致密性下降，并且因此可靠性恶化。
就形成在陶瓷主体10的端面S2和S5上的外部电极20而论，外部电极20的厚度（T）可以指在陶瓷主体10的长度方向从陶瓷主体10的端面S2和S5的外部电极的宽度。
外部电极20的厚度（T）可以为平均值。外部电极20的厚度（T）可以通过使用扫描电子显微镜在陶瓷主体10的长度和厚度方向（L-T方向）扫描在宽度方向（W方向）切割陶瓷主体10的中央部分的横截面获得的图像，测量对应于该图像上陶瓷主体10厚度方向（T方向）的中央部分的外部电极的部分的10个等距点的厚度值，然后平均测量的数值而确定。
本文中，在陶瓷主体10宽度方向的中央部分可以指从陶瓷主体10的中心点到陶瓷主体的宽度方向的任意一侧的陶瓷主体10的宽度的15%范围内的区域。在上述范围内，外部电极20的平均厚度（T）可以是稳定的。
在陶瓷主体10厚度方向的中央部分可以指从陶瓷主体10的中心点到陶瓷主体的宽度方向的任意一侧的与第五内部电极30相对应的区域。
在下文中，缓冲层41和42的厚度（t）的控制将根据工艺条件和玻璃组成进行描述。
第一，根据工艺条件，缓冲层41和42的厚度（t）可以通过调节在外部电极20的烧结过程中在玻璃软化点或更高温度下的停留时间来控制。具体地，缓冲层41和42的厚度（t）可以通过调节在玻璃软化点或更高温度下的升温速率来控制。
在玻璃软化点或更低温度下，玻璃不具有流动性并且因此不能渗透或扩散到陶瓷主体10。在玻璃软化点或更高温度下，玻璃具有流动性并且因此能够渗透或扩散到陶瓷主体10。
当降低升温速率从而在玻璃的软化点或更低温度下增加停留时间，或者快速提高升温速率从而在玻璃的软化点或更高温度下减少停留时间时，缓冲层41和42的厚度（t）可能下降。相反，当在玻璃的软化点或更低温度下缓慢控制升温速率从而增加停留时间时，缓冲层41和42的厚度（t）可能增加。
第二，根据玻璃组成，可以通过调节碱金属和氧化钒的含量来控制缓冲层的厚度（t）。
使用具有大量碱金属和氧化钒的玻璃可以进一步增加缓冲层41和42的厚度（t）。原因是玻璃的软化点可以随着碱金属和氧化钒的含量的增加而降低，导致玻璃的流动性增加并且使得玻璃的渗透或扩散更积极。
相反，当使用具有少量碱金属和氧化钒的玻璃时，玻璃的流动性低，使得玻璃的渗透或扩散困难，并且因此，可能降低缓冲层41和42的厚度（t）。
根据本发明的另一个实施方式，提供了一种制备多层陶瓷电子元件的方法，该方法可以包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极20，内部电极30层压在所述烧结的芯片中；以及烧结外部电极20的同时在玻璃的软化点或更高的温度下调节升温速率以控制缓冲层41和42的厚度。
首先，用于外部电极的浆糊可以通过混合给予外部电极20导电性的导电金属粉末、用于获得外部电极20的致密性的玻璃粉末、作为有机溶剂的乙醇，以及作为粘结剂的聚乙烯醇缩丁醛，然后进行球磨来制备。
然后，使用用于外部电极20的浆糊，通过浸渍法或印刷法可以在烧结的芯片上形成外部电极20。
烧结的芯片可以如下制备。即，可以通过使用含有具有高介电常数的陶瓷粉末例如钛酸钡的陶瓷浆料来制备陶瓷生片（ceramic green sheets）。内部电极30通过使用用于含有导电金属例如镍等的浆糊分别印刷在陶瓷生片上。层压内部电极30印刷其上的陶瓷生片以制备生片层压体（green sheetlaminate）。将生片层压体切割成生芯片（green chips），然后烧结以生产内部电极30层压其中的各个烧结的芯片。
外部电极20含有的导电金属的扩散速率可以大于内部电极30含有的导电金属的扩散速率。
内部电极30和外部电极20之间的金属元素的互扩散可能引起体积的区别，并且因此可能出现放射状裂纹。提供本发明以解决这种问题。
然后，在外部电极20的烧结过程中，在玻璃的软化点或更高温度下调节升温速率以由此控制缓冲层41和42的厚度（t）。
在玻璃软化点或更低温度下，玻璃不具有流动性并且因此不能渗透或扩散到陶瓷主体10。在玻璃软化点或更高温度下，玻璃具有流动性并且因此能够渗透或扩散到陶瓷主体10。
当降低升温速率从而在玻璃的软化点或更低温度下增加停留时间，或者快速提高升温速率从而在玻璃的软化点或更高温度下减少停留时间时，缓冲层41和42的厚度（t）可能下降。相反，当在玻璃的软化点或更高温度下缓慢控制升温速率从而增加停留时间时，缓冲层41和42的厚度（t）可能增加。
陶瓷粉末、外部电极20、内部电极30以及缓冲层41和42的其他描述与上述实施方式中的那些描述相同。
根据本发明的另一个实施方式，提供了一种制备多层陶瓷电子元件的方法，该方法包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极20，内部电极30层压在所述烧结的芯片中；以及烧结外部电极20，其中，在用于外部电极的浆糊的制备过程中，通过调节玻璃中含有的碱金属和氧化钒的含量控制缓冲层41和42的厚度。
首先，用于外部电极的浆糊可以通过混合给予外部电极20导电性的导电金属粉末、用于获得外部电极20的致密性的玻璃粉末、作为有机溶剂的乙醇，以及作为粘结剂的聚乙烯醇缩丁醛，然后进行球磨来制备。
然后，使用用于外部电极20的浆糊，通过浸渍法或印刷法可以在烧结的芯片上形成外部电极20。
它们的描述与那些在上述实施方式中的描述相同。
然后，缓冲层41和42可以通过烧结内部电极20形成在陶瓷主体10的内部。在外部电极20的烧结过程中，外部电极20中含有的玻璃扩散或渗透到陶瓷主体10中以形成缓冲层41和42。
在用于外部电极的浆糊的制备过程中，缓冲层41和42的厚度（t）可以通过调节玻璃中含有的碱金属和氧化钒的含量来控制。
使用具有大量碱金属和氧化钒的玻璃可以进一步增加缓冲层41和42的厚度（t）。本文中，玻璃的软化点可以随着碱金属和氧化钒的含量的增加而降低，导致玻璃的流动性增加并且使得玻璃的渗透或扩散更积极。
相反，当使用具有少量碱金属和氧化钒的玻璃时，玻璃的流动性低，使得玻璃的渗透或扩散困难，并且因此，可能降低缓冲层41和42的厚度（t）。
具体地，碱金属可以为选自由锂（Li）、钠（Na）、钾（K）、铷（Rb）和铯（Cs）组成的组中的至少一种。
外部电极20含有的导电金属的扩散速率可以大于内部电极30含有的导电金属的扩散速率。它们的描述与那些在上述实施方式中的描述相同。
另外，在烧结过程中，缓冲层41和42的厚度（t）可以通过调节在玻璃的软化点或更高温度下的升温速率来控制。
它们的描述与那些在上述实施方式中的描述相同。
外部电极20、内部电极30以及缓冲层41和42的其他描述与上述实施方式中的那些描述相同。
下文中，本发明将详细描述关于本发明的实施例和对比例。
根据本发明的实施例和对比例的多层陶瓷电容器通过下述方法制备。
将钛酸钡粉末、作为有机溶剂的乙醇，作为粘结剂的聚乙烯醇缩丁醛混合，然后进行球磨，从而制备陶瓷浆料，通过使用该陶瓷浆料制备陶瓷生片。
将用于内部电极含有镍的导电浆糊印刷在陶瓷生片上，以形成内部电极30在其上。层压得到的片以制备层压体，该层压体随后在1,000kgf/cm2在85℃下进行等静压成型。
将压缩的层压体切割成生芯片，然后将它们在230℃在空气气氛中维持60小时进行脱粘结剂过程。将每个生片在950℃下烧结以制备烧结的芯片。烧结在还原气氛中进行从而防止内部电极30的氧化。还原气氛设定在10-11-10-10atm，低于Ni/NiO平衡氧分压。
通过使用用于外部电极含有铜粉末和玻璃粉末的浆糊在烧结的芯片的外表面上形成外部电极20，并且在780℃下烧结。通过电镀在外部电极20上形成镍电镀层和锡电镀层。
首先，考虑到内部电极30的厚度（Te）和层压的内部电极的数量（N），为了检查放射状裂纹的出现，通过变化内部电极30的厚度（Te）和层压的内部电极的数量（N）来制备0603尺寸的多层陶瓷电容器。然后，每个多层陶瓷电容器的横截面通过使用高倍显微镜观察，以由此确定放射状裂纹出现或没有出现。0603尺寸是指具有0.6mm×0.3mm×0.3mm尺寸的多层陶瓷电容器的情况。
[表1]
参见表1，在内部电极30的厚度（Te）为4μm和5μm的情况下，不论层压的内部电极30的数量为多少，没有出现放射状裂纹。
当内部电极30的厚度（Te）为3μm以下以及层压的内部电极30的数量（N）为200以上时，可以确认出现了放射状裂纹。
本发明旨在通过在内部电极30的厚度（Te）为3μm以下以及层压的内部电极30的数量（N）为200以上时防止放射状裂纹出现来提高可靠性。
然后，为了确认缓冲层41和42的厚度（t）的适宜性，通过设定陶瓷主体10在长度方向上的边缘的宽度（L）为60μm以及调节升温速率来改变缓冲层41和42的厚度（t）。
通过使用高倍显微镜观察样品的横截面，以确定裂纹出现或没有出现。在其他样品上进行可靠性测试，该其他样品与没有出现裂纹的样品在相同条件下生产。使用加速寿命方法（accelerated lifespan method）进行可靠性测试。在绝缘电阻为1E+07Ωcm或更大的情况下确定为好。关于裂纹和可靠性的结果在表2中显示。
对40个样品在130℃、2Vr和4h的条件下进行加速寿命评价。
[表2]
参见表2，在缓冲层41和42的厚度（t）为1μm和2μm的对比例1和2中分别出现裂纹，由于缓冲层41和42的厚度（t）太小，不能减小通过内部电极30和外部电极20之间的金属元素的互扩散引起的压力。
在缓冲层41和42的厚度（t）分别为3μm、4μm、5μm和7μm的实施例1-4中，没有出现裂纹并且可靠性测试的结果是好的。
在缓冲层41和42的厚度（t）分别为10μm、15μm和20μm的对比例3-5中，没有出现裂纹但是可靠性测试的结果是坏的。原因是在缓冲层41和42的厚度（t）等于或大于陶瓷主体10在长度方向上的边缘的宽度（L），导致绝缘电阻降低。
根据表2，在缓冲层41和42的厚度（t）为3μm以上但是小于陶瓷主体10在长度方向上的边缘的宽度（L）的情况下，没有出现裂纹并且可靠性测试的结果是好的。
然后，为了确定缓冲层41和42的厚度（t）与外部电极20的厚度（T）的比值（t/T）的适宜性，将缓冲层41和42的厚度（t）设定为5μm以及改变外部电极20的厚度（T）。进行可靠性测试，并将结果显示在表3中。作为可靠性测试的结果，当绝缘电阻降低到1E+07Ωcm或更小时，确定可靠性是好的。对40个样品在130℃、2Vr和4h的条件下进行加速寿命评价。
[表3]
参见表3，在t/T分别为1/2、5/12的对比例6和7中，可靠性恶化。原因是扩散或渗透到陶瓷主体10中的玻璃的量过大，并且因此，存在于外部电极20中的玻璃的含量急剧减少，导致外部电极20的致密性下降。电镀液等通过外部电极20的孔隙渗透，导致可靠性恶化。
在t/T分别为1/3、1/4和1/5的实施例5-7中，可靠性是好的。原因是存在于外部电极20中的玻璃的含量充分，并且因此外部电极20维持致密，以致电镀液等不能通过其渗透。
根据表3中显示的结果，可以确定缓冲层41和42的厚度（t）与外部电极20的厚度（T）的比值（t/T）需要为1/3或更小，以致外部电极20的致密性可能不降低并且可以防止电镀液等通过其渗透。
如上所述，根据本发明的实施方式，通过防止放射状裂纹使得多层陶瓷电子元件具有优异的可靠性。
虽然本发明已经通过实施方式展示并描述，但是在不超出本发明随附的权利要求的精神和范围内所作出的修改和变型，将对于本领域技术人员来说是显而易见的。

Claims (35)

1.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：
具有内部电极形成其中的陶瓷主体；
形成在所述陶瓷主体的外表面并连接到所述内部电极的外部电极；和
在陶瓷主体的外表面中，在所述陶瓷主体的内部方向上，形成在所述内部电极和所述外部电极之间的接触面上的缓冲层，
其中，当用Te表示所述内部电极的厚度，用N表示层压的内部电极的数量，用t表示所述缓冲层的厚度，以及用L表示在所述陶瓷主体的长度方向上所述陶瓷主体的边缘的宽度时，Te≤0.6μm，N>200，以及3μm≤t＜L。
2.根据权利要求1所述的多层陶瓷电子元件，其中，当用T表示所述外部电极的厚度时，t/T＜1/3。
3.根据权利要求1所述的多层陶瓷电子元件，其中，所述缓冲层具有50%以上的硼含量。
4.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷主体具有长方体形状。
5.根据权利要求1所述的多层陶瓷电子元件，其中，所述内部电极具有矩形形状。
6.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极形成在所述陶瓷主体的端面上。
7.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极延伸至所述陶瓷主体的上面、下面和侧面的部分。
8.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷主体含有钛酸钡或钛酸锶。
9.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极含有玻璃。
10.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极含有的导电金属的扩散速率大于所述内部电极含有的导电金属的扩散速率。
11.根据权利要求1所述的多层陶瓷电子元件，其中，所述内部电极含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
12.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
13.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：
外部电极，该外部电极包括形成在陶瓷主体端面上的第一和第二外部电极；
内部电极，该内部电极包括彼此分离并层压在所述陶瓷主体内部的第一和第二内部电极，所述第一和第二内部电极分别连接到所述第一和第二外部电极；以及
在所述陶瓷主体的内部方向上从所述陶瓷主体的端面形成的缓冲层，
其中，当用Te表示所述内部电极的厚度，用N表示层压的内部电极的数量，用t表示所述缓冲层的厚度，以及用L表示在所述陶瓷主体的长度方向上所述陶瓷主体的边缘的宽度时，Te≤0.6μm，N>200，以及3μm≤t＜L。
14.根据权利要求13所述的多层陶瓷电子元件，其中，当用T表示所述外部电极的厚度时，t/T＜1/3。
15.根据权利要求13所述的多层陶瓷电子元件，其中，所述缓冲层具有50%以上的硼含量。
16.根据权利要求13所述的多层陶瓷电子元件，其中，所述陶瓷主体具有长方体形状。
17.根据权利要求13所述的多层陶瓷电子元件，其中，所述内部电极具有矩形形状。
18.根据权利要求13所述的多层陶瓷电子元件，其中，所述外部电极延伸至所述陶瓷主体的上面、下面和侧面的部分。
19.根据权利要求13所述的多层陶瓷电子元件，其中，所述陶瓷主体含有钛酸钡或钛酸锶。
20.根据权利要求13所述的多层陶瓷电子元件，其中，所述外部电极含有玻璃。
21.根据权利要求13所述的多层陶瓷电子元件，其中，所述外部电极含有的导电金属的扩散速率大于所述内部电极含有的导电金属的扩散速率。
22.根据权利要求13所述的多层陶瓷电子元件，其中，所述内部电极含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
23.根据权利要求13所述的多层陶瓷电子元件，其中，所述外部电极含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
24.一种制备多层陶瓷电子元件的方法，该方法包括：
制备含有玻璃的用于外部电极的浆糊；
通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在所述烧结的芯片中；以及
通过在玻璃的软化点或更高的温度下调节升温速率以控制缓冲层的厚度来烧结所述外部电极。
25.根据权利要求24所述的方法，其中，所述外部电极含有的导电金属的扩散速率大于所述内部电极含有的导电金属的扩散速率。
26.根据权利要求24所述的方法，其中，增大升温速率以降低所述缓冲层的厚度。
27.根据权利要求24所述的方法，其中，降低升温速率以增大所述缓冲层的厚度。
28.一种制备多层陶瓷电子元件的方法，该方法包括：
制备含有玻璃的用于外部电极的浆糊；
通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在烧结的芯片中；以及
烧结所述外部电极，
其中，在用于外部电极的浆糊的制备过程中，通过调节玻璃中含有的碱金属和氧化钒的含量控制缓冲层的厚度。
29.根据权利要求28所述的方法，其中，所述外部电极含有的导电金属的扩散速率大于所述内部电极含有的导电金属的扩散速率。
30.根据权利要求28所述的方法，其中，所述碱金属选自由锂、钠、钾、铷和铯组成的组中的至少一种。
31.根据权利要求28所述的方法，其中，通过增加碱金属和氧化钒的含量增加所述缓冲层的厚度。
32.根据权利要求28所述的方法，其中，通过降低碱金属和氧化钒的含量降低所述缓冲层的厚度。
33.根据权利要求28所述的方法，其中，在所述外部电极的烧结过程中，通过在玻璃的软化点或更高的温度下调节升温速率控制所述缓冲层的厚度。
34.根据权利要求33所述的方法，其中，增大升温速率以降低所述缓冲层的厚度。
35.根据权利要求33所述的方法，其中，降低升温速率以增大所述缓冲层的厚度。
CN201310228723.2A 2013-02-20 2013-06-08 多层陶瓷电子元件及其制备方法 Pending CN103996538A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810372105.8A CN108597868B (zh) 2013-02-20 2013-06-08 制备多层陶瓷电子元件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0018274 2013-02-20
KR1020130018274A KR102089692B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810372105.8A Division CN108597868B (zh) 2013-02-20 2013-06-08 制备多层陶瓷电子元件的方法

Publications (1)

Publication Number Publication Date
CN103996538A true CN103996538A (zh) 2014-08-20

Family

ID=51310670

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810372105.8A Active CN108597868B (zh) 2013-02-20 2013-06-08 制备多层陶瓷电子元件的方法
CN201310228723.2A Pending CN103996538A (zh) 2013-02-20 2013-06-08 多层陶瓷电子元件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810372105.8A Active CN108597868B (zh) 2013-02-20 2013-06-08 制备多层陶瓷电子元件的方法

Country Status (4)

Country Link
US (1) US9514882B2 (zh)
JP (1) JP2014160792A (zh)
KR (1) KR102089692B1 (zh)
CN (2) CN108597868B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097332B1 (ko) * 2013-02-20 2020-04-06 삼성전기주식회사 적층 세라믹 전자 부품
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2017162956A (ja) * 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
CN111128494B (zh) * 2019-12-31 2021-12-10 广东爱晟电子科技有限公司 一种应力缓冲金属电极结构热敏芯片
JP7056864B2 (ja) * 2021-03-10 2022-04-19 太陽誘電株式会社 セラミック電子部品
JP2022191166A (ja) * 2021-06-15 2022-12-27 太陽誘電株式会社 セラミック電子部品、実装基板配置、およびセラミック電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
WO2011071144A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミック電子部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857552B2 (ja) 1992-10-31 1999-02-17 太陽誘電株式会社 積層電子部品及びその製造方法
JPH0864464A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd チップ型セラミック電子部品の製造方法
JP2998639B2 (ja) * 1996-06-20 2000-01-11 株式会社村田製作所 積層セラミックコンデンサ
JP3334607B2 (ja) * 1998-05-12 2002-10-15 株式会社村田製作所 誘電体磁器組成物および積層セラミックコンデンサ
CN2558056Y (zh) * 2002-06-03 2003-06-25 禾伸堂企业股份有限公司 具有机械缓冲层的积层陶瓷电容器
JP2005108890A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 積層セラミックコンデンサ
JP2005217128A (ja) * 2004-01-29 2005-08-11 Kyocera Corp セラミック電子部品
JP2005268290A (ja) 2004-03-16 2005-09-29 Taiyo Yuden Co Ltd 積層セラミック電子部品およびその製造方法
JP4203452B2 (ja) * 2004-06-28 2009-01-07 Ｔｄｋ株式会社 積層型セラミックコンデンサの製造方法
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品
WO2007020757A1 (ja) * 2005-08-19 2007-02-22 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JP2009001645A (ja) 2007-06-20 2009-01-08 Sumitomo Rubber Ind Ltd タイヤクリンチ用ゴム組成物およびそれを用いたタイヤクリンチを有するタイヤ
JP4933968B2 (ja) * 2007-07-04 2012-05-16 Ｔｄｋ株式会社 セラミック電子部品
JP5225241B2 (ja) * 2009-09-24 2013-07-03 株式会社村田製作所 積層セラミック電子部品
KR102097332B1 (ko) * 2013-02-20 2020-04-06 삼성전기주식회사 적층 세라믹 전자 부품

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
WO2011071144A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミック電子部品

Also Published As

Publication number Publication date
KR102089692B1 (ko) 2020-04-14
US20140233148A1 (en) 2014-08-21
CN108597868A (zh) 2018-09-28
JP2014160792A (ja) 2014-09-04
KR20140104278A (ko) 2014-08-28
CN108597868B (zh) 2020-08-25
US9514882B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
JP7331321B2 (ja) 積層セラミック電子部品
CN103996538A (zh) 多层陶瓷电子元件及其制备方法
JP5676536B2 (ja) 積層セラミック電子部品及びその製造方法
JP6079899B2 (ja) 積層セラミック電子部品
KR101699389B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
CN103996535A (zh) 多层陶瓷电子元件
JPWO2006085507A1 (ja) 表面実装型負特性サーミスタ
JP5796568B2 (ja) セラミック電子部品
CN103035404A (zh) 多层陶瓷电子元件及其制备方法
US20170372820A1 (en) Multilayer Component and Process for Producing Multilayer Component
KR20030025836A (ko) 도전성 페이스트, 적층 세라믹 전자부품의 제조방법, 적층세라믹 전자부품
KR102107032B1 (ko) 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품
KR101558025B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102083994B1 (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
JP2022081393A (ja) 積層型電子部品
JPH11214240A (ja) 積層セラミック電子部品およびその製造方法
KR20220081633A (ko) 적층형 전자 부품 및 유전체 조성물
US11923144B2 (en) Multilayer ceramic electronic component
KR20130024693A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2009231542A (ja) ガラスセラミック多層配線基板およびその製造方法
JP2016003166A (ja) セラミック組成物およびチップバリスタ
JP2022105266A (ja) 積層型電子部品
JP2008060612A (ja) 表面実装型負特性サーミスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140820