JP2016003166A - セラミック組成物およびチップバリスタ - Google Patents
セラミック組成物およびチップバリスタ Download PDFInfo
- Publication number
- JP2016003166A JP2016003166A JP2014125035A JP2014125035A JP2016003166A JP 2016003166 A JP2016003166 A JP 2016003166A JP 2014125035 A JP2014125035 A JP 2014125035A JP 2014125035 A JP2014125035 A JP 2014125035A JP 2016003166 A JP2016003166 A JP 2016003166A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- ceramic
- zno
- ceramic composition
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Abstract
【課題】チップバリスタのセラミック素体(より詳細には、セラミック素体の周囲部分の少なくとも一部)の材料として好適に利用可能な新規なセラミック組成物を提供する。【解決手段】ホウケイ酸ガラス 35〜50重量%;ZrSiO4およびZrO2の少なくとも一方 50〜65重量%;ZnO 0〜5重量%;およびBi2O30〜5重量%から成り、ホウケイ酸ガラスは、B、Si、KおよびOの元素から構成され、B、SiおよびKの合計100mol%に対して、Bが13〜33mol%、Siが65〜86mol%、Kが1〜5mol%である、セラミック組成物。【選択図】なし
Description
本発明は、セラミック組成物およびこれを用いて得られるチップバリスタに関する。
静電気放電(ESD:Electro Static Discharge)保護デバイスの1つとして、チップバリスタが知られている(特許文献1〜3参照)。チップバリスタは、例えば、ZnOを主成分とするバリスタ材料(以下、単に「ZnOバリスタ材料」とも言う)中に1対の内部電極を埋設して焼結し、これにより得られるセラミック素体(焼結体)の外表面に1対の外部電極を1対の内部電極とそれぞれ電気的に接続するように形成することによって作製され得る。
ESD保護デバイスは、静電気放電が問題になる様々な機器の電気回路に組み込まれている。なかでもチップバリスタは、表面実装が可能であり、実装面積も小さいという利点がある。しかしながら、従来のチップバリスタは、他のESD保護デバイスであるツェナーダイオード等に比べて静電容量が大きいため、高周波電送回路に適用するのに不向きであった。チップバリスタの静電容量を低減するためには、1対を成す内部電極の対向面積を小さくすることが考えられるが、電流密度が大きくなり、ESD耐性が低下するという別の問題が生じ得る。
チップバリスタの静電容量を低減するための別の方法として、セラミック素体のうち内部電極より外側に位置する層(以下、単に「外側層」とも言う)を、内部電極間に位置するバリスタ層に比べて誘電率の低い材料から構成することが考えられる(特許文献1〜3)。しかしながら、かかる低誘電率材料としていかなるセラミック材料を利用できるのか、十分に検討されていないのが実情である(特許文献1)。バリスタ層をZnOバリスタ材料から形成する場合、外側層を形成する低誘電率材料として、ZnOバリスタ材料のCo含量を低下させたもの(特許文献2)や、ZnOバリスタ材料にSiO2を比較的多量に添加したもの(特許文献3)を用いることが提案されているが、これらはいずれもZnOバリスタ材料をベースとしたものであり、低誘電率材料として十分でなく(十分に低い誘電率を有するものではなく)、必ずしも満足できるものではない。
本発明は、チップバリスタのセラミック素体(より詳細には、セラミック素体の周囲部分の少なくとも一部、代表的には外側層)の材料として好適に利用可能な新規なセラミック組成物を提供することを目的とする。
一般的に、電気回路基板用の材料や、電気/電磁調理器等のトッププレート用の材料として、特許文献4〜7に記載されるような種々のセラミック組成物が知られている。しかし、これらセラミック組成物は、いずれも、ZnOバリスタ材料との共焼結の用途に用いることを想定したものではない。かかる従来のセラミック組成物を、チップバリスタのセラミック素体の外側層の材料として用いて、バリスタ層を成すZnOバリスタ材料と共焼結させようとすると、特許文献4〜7のセラミック組成物では焼結時にガラス成分および/またはセラミックフィラー成分(例えばLi2O、Na2O、Al2O3など)がバリスタ材料中に熱拡散し、かかる成分がバリスタ特性に悪影響を与えて、バリスタ特性を損なう結果を招き、また、特許文献7のセラミック組成物ではZnOバリスタ材料より熱膨張率が大きい(熱膨張係数6.0ppm/℃以上)ため焼結後に反りや剥がれの発生が認められ得るので、不適切である。
本発明者は、ZnOバリスタ材料をベースとしない新規なセラミック組成物であって、ZnOバリスタ材料と共焼結が可能で、反りや剥がれを発生せず、かつ、バリスタ特性を損なわない、低誘電率のセラミック組成物を指向して、様々なセラミック組成について鋭意研究した結果、本発明を完成するに至った。
本発明の1つの要旨によれば、
ホウケイ酸ガラス 35〜50重量%、
ZrSiO4およびZrO2の少なくとも一方 50〜65重量%、
ZnO 0〜5重量%、および
Bi2O3 0〜5重量%
から成り、ホウケイ酸ガラスは、B、Si、KおよびOの元素から構成され、B、SiおよびKの合計100mol%に対して、Bが13〜33mol%、Siが65〜86mol%、Kが1〜5mol%である、セラミック組成物が提供される。
ホウケイ酸ガラス 35〜50重量%、
ZrSiO4およびZrO2の少なくとも一方 50〜65重量%、
ZnO 0〜5重量%、および
Bi2O3 0〜5重量%
から成り、ホウケイ酸ガラスは、B、Si、KおよびOの元素から構成され、B、SiおよびKの合計100mol%に対して、Bが13〜33mol%、Siが65〜86mol%、Kが1〜5mol%である、セラミック組成物が提供される。
本発明のセラミック組成物は、ZnOバリスタ材料が焼結する温度において焼結可能であり、バリスタ特性に悪影響を与える物質を含んでおらず、ZnOバリスタ材料と同程度の熱膨張率を示し、焼結後においてZnOバリスタ材料よりも著しく低い比誘電率を示す。よって、本発明のセラミック組成物をZnOバリスタ材料と共に用いて、チップバリスタのセラミック素体(焼結体)を共焼結により形成することができ、かつ、バリスタ特性を損なうことが防止される。加えて、共焼結の際、セラミック素体全体で熱膨張率をほぼ一様にできるので、セラミック組成物とZnOバリスタ材料との共焼結時の接合性を高めて、反りや剥がれの発生を効果的に防止することができる。そして、本発明のセラミック組成物の極めて低い比誘電率により、チップバリスタの外部電極間の浮遊容量を低減することができて、静電容量が低いチップバリスタを実現することが可能となる。即ち、本発明によれば、チップバリスタのセラミック素体(より詳細には、セラミック素体の周囲部分の少なくとも一部)の材料として好適に利用可能な新規なセラミック組成物が提供される。
本発明のセラミック組成物に関し、ZrSiO4およびZrO2におけるSiおよびZrは、Si/Zrのモル比が1以下であってよい。ZrSiO4およびZrO2の混合比を変えることで、Si/Zrのモル比は0〜1の範囲で変化し、同時に、本発明のセラミック組成物の熱膨張率を所望に応じて微調整することができ、これにより、セラミック組成物とZnOバリスタ材料との共焼結時の接合性を一層高めることができる。
本発明のセラミック組成物は、ZnOおよびBi2O3の一方または双方を、いずれも5重量%以下で含んでいてよい。本発明のセラミック組成物がZnOを含むことにより、ZnOバリスタ材料との共焼結時の接合性を一層高めることができる。また、ZnOバリスタ材料がBi2O3を含む(いわゆるBi系ZnOバリスタ材料である)場合には、本発明のセラミック組成物がBi2O3を含むことにより、かかるZnOバリスタ材料との共焼結時の接合性を一層高めることができ、更に、ZnOバリスタ材料中のBi2O3またはこれに由来するBiが共焼結時にバリスタ材料から飛散および/または拡散してバリスタ特性が劣化するのを抑制することができる。しかしながら、本発明のセラミック組成物において、ZnOおよびBi2O3はいずれも必須でないことに留意されたい。
本発明のもう1つの要旨によれば、
セラミック素体と、
セラミック素体内で互いに離間して対向配置された第1および第2の内部電極と、
セラミック素体の表面に配置され、かつ、第1および第2の内部電極とそれぞれ電気的に接続される第1および第2の外部電極と
を含むチップバリスタであて、
セラミック素体のうち、第1および第2の内部電極間の部分が、酸化亜鉛を主成分とするバリスタ材料(ZnOバリスタ材料)の焼結体から成り、第1および第2の内部電極間の部分を除く他の部分(本明細書を通じて「周囲部分」とも言う)の少なくとも一部が、上記本発明のセラミック組成物の焼結体から成る、チップバリスタが提供される。
セラミック素体と、
セラミック素体内で互いに離間して対向配置された第1および第2の内部電極と、
セラミック素体の表面に配置され、かつ、第1および第2の内部電極とそれぞれ電気的に接続される第1および第2の外部電極と
を含むチップバリスタであて、
セラミック素体のうち、第1および第2の内部電極間の部分が、酸化亜鉛を主成分とするバリスタ材料(ZnOバリスタ材料)の焼結体から成り、第1および第2の内部電極間の部分を除く他の部分(本明細書を通じて「周囲部分」とも言う)の少なくとも一部が、上記本発明のセラミック組成物の焼結体から成る、チップバリスタが提供される。
本発明のチップバリスタによれば、セラミック素体全体の焼結性が良好で、反りや剥がれを発生せず、かつ、バリスタ特性を損なわず、その上、静電容量が低いチップバリスタを実現することができる。
本発明のチップバリスタは、任意の適切な構造を有し得るが、代表的には積層構造を有し得る。本発明の1つの実施形態において、セラミック素体が、第1および第2の内部電極間において、酸化亜鉛を主成分とするバリスタ材料の焼結体から成る第1のセラミック層を含み、第1および第2の内部電極の少なくとも一方より外側において、上記本発明のセラミック組成物の焼結体から成る第2のセラミック層を含んでいてよい。
本発明の上記実施形態において、セラミック素体は、第1および第2の内部電極の少なくとも一方とこれより外側に位置する第2のセラミック層との間において、酸化亜鉛を主成分とするバリスタ材料の焼結体から成る第3のセラミック層を更に含んでいてよい。第3のセラミック層は、バッファ層として機能し、共焼結の際、第2のセラミック層を形成するためのセラミック組成物に由来する物質が、第1および第2の内部電極間に位置する第1のセラミック層中に熱拡散することが効果的に回避されるので、バリスタ特性を損なうことが一層防止される。
本発明のセラミック組成物は、所定の組成を有し、これにより、ZnOバリスタ材料に対して焼結温度および熱膨張率が近く、バリスタ特性に悪影響を与える物質を含んでおらず、低い比誘電率を有するものとなる。よって、本発明によれば、チップバリスタのセラミック素体(より詳細には、セラミック素体の周囲部分の少なくとも一部)の材料として好適に利用可能な新規なセラミック組成物、およびそれを用いたチップバリスタを提供することができる。
本発明の種々の実施形態におけるセラミック組成物およびチップバリスタについて、以下に詳述する。
(実施形態1)
本実施形態のセラミック組成物は、ガラス成分としてホウケイ酸ガラスと、セラミックフィラーとしてZrSiO4およびZrO2の少なくとも一方(以下、これらの一方または双方を総称して「ジルコニウム系セラミックフィラー」とも言う)とから実質的に成る。
本実施形態のセラミック組成物は、ガラス成分としてホウケイ酸ガラスと、セラミックフィラーとしてZrSiO4およびZrO2の少なくとも一方(以下、これらの一方または双方を総称して「ジルコニウム系セラミックフィラー」とも言う)とから実質的に成る。
ガラス成分として、ホウケイ酸ガラスを用いる。本発明に利用可能なホウケイ酸ガラスは、B、Si、KおよびOの元素から実質的に構成され、B、SiおよびKの合計100mol%に対して、Bが13〜33mol%、好ましくは19〜27mol%、Siが65〜86mol%、好ましくは68〜79mol%、Kが1〜5mol%、好ましくは2〜3mol%である。特に、Kを必須成分として含むことにより、ホウケイ酸ガラスのガラス転移点を低下させることができ、最終的に得られるセラミック組成物の焼結性を高めること(比較的低い温度であっても十分に焼結させること)ができる。かかるホウケイ酸ガラスは、本発明を限定するものではないが、Bi2O3、SiO2、K2Oから実質的に構成され得る。
かかるホウケイ酸ガラスは、Li2O、Na2O、Al2O3等を実質的に含んでいないことが重要である。これらは、バリスタ特性に悪影響を与える物質であり、バリスタ材料中に熱拡散してバリスタ特性を損ない得るからである。
しかし、ホウケイ酸ガラスは、B、Si、KおよびOの元素のほか、不可避的に混入し得る元素をごく微量(例えばB、SiおよびKの合計100mol%に対して0.1mol%以下で)含んでいてもよい。ごく微量であれば、バリスタ特性に対する影響は無視可能である。
ガラス成分は、比誘電率(εr)が極めて低い。例えば、ZnOバリスタ材料ではεr=200〜500であり、アルミナAl2O3ではεr=8〜9であるのに対して、ホウケイ酸ガラスではεr=3〜4である。また、ホウケイ酸ガラスは、誘電損失(tanδ)が小さいという利点もある。よって、ガラス成分としてかかるホウケイ酸ガラスを用いることにより、最終的に得られるセラミック組成物の比誘電率および誘電損失を低下させるのに寄与する。
他方、セラミックフィラーとして、ZrSiO4およびZrO2のいずれか一方または双方を用いる。かかるジルコニウム系セラミックフィラーは、熱拡散し難く、バリスタ特性への影響も小さい。セラミックフィラーとして、Al2O3を用いないことが重要である。Al2O3は、バリスタ特性に悪影響を与える物質であり、バリスタ材料中に熱拡散してバリスタ特性を損ない得るからである。
ZrSiO4は、ZnOバリスタ材料と極めて近い熱膨張率を示すので好ましい。例えば、ZnOバリスタ材料の熱膨張係数は4〜5ppm/℃であり、アルミナAl2O3の熱膨張係数は約7ppm/℃であるのに対して、ZrSiO4の熱膨張係数は約4ppm/℃である(本明細書を通じて、熱膨張係数は線膨張係数(μm/℃/m)を意味し、例示的に焼結後の値を示す)。よって、セラミックフィラーとしてZrSiO4を用いることにより、最終的に得られるセラミック組成物の熱膨張率をZnOバリスタ材料の熱膨張率に近づけるのに寄与する。
ZrO2は、ZrSiO4よりも高い熱膨張率を示す。例えば、ZrO2の熱膨張係数は9〜10ppm/℃である。よって、ジルコニウム系セラミックフィラーとしてZrO2およびZrSiO4を混合して用い、これらの混合比を変えることで、最終的に得られるセラミック組成物の熱膨張率を所望に応じて微調整することができる。
ジルコニウム系セラミックフィラーとして、ZrSiO4およびZrO2のいずれか一方のみを用いても、これらの双方を用いてもよい。かかるジルコニウム系セラミックフィラーにおけるSiおよびZrは、Si/Zrのモル比が1以下となる。ZrSiO4のみを用いる場合、Si/Zrのモル比は1(理論値)であり、ZrO2のみを用いる場合、Si/Zrのモル比はゼロ(理論値)となり、これらの双方を用いる場合、混合比を調整することで、Si/Zrのモル比は0〜1の範囲で可変となる。
本実施形態のセラミック組成物は、ホウケイ酸ガラス 35〜50重量%と、ZrSiO4およびZrO2の少なくとも一方 50〜65重量%とから成る(但し、これらの合計は実質的に100重量%となる)。
本実施形態のセラミック組成物において、ホウケイ酸ガラスならびにZrSiO4および/またはZrO2は、任意の適切な形態を有し得る。焼結前の状態においては、ホウケイ酸ガラスならびにZrSiO4および/またはZrO2は、それぞれ粉末の形態であってよく、これら粉末を混合して得ることができる。本実施形態を限定するものではないが、例えば、ホウケイ酸ガラス粉末(またはフリット)は、平均粒径1〜10μmであってよく、ZrSiO4粉末および/またはZrO2粉末は、平均粒径1〜5μmであってよい(いずれも数平均粒径とする)。焼結後の状態においては、ホウケイ酸ガラスならびにZrSiO4および/またはZrO2が、全体として焼結体を形成していてよく、ホウケイ酸ガラスが少なくとも部分的に溶融凝固していてよい。なお、焼結の前後において、ホウケイ酸ガラスにおける各元素ならびにZrSiO4および/またはZrO2における各元素の存在割合は実質的に変化しないと考えて差し支えない。
以上のようにして得られる本実施形態のセラミック組成物は、上述した組成を有することにより、約800〜1100℃、特に870〜1000℃で焼結可能であり、焼結後において極めて低い、例えば10以下、特に5〜8の比誘電率と、比較的低い、例えば3〜7ppm/℃、特に4〜5ppm/℃の熱膨張係数を示し、バリスタ特性に悪影響を与える物質を含んでいない。
(実施形態2)
本実施形態のセラミック組成物は、ガラス成分としてホウケイ酸ガラスと、ジルコニウム系セラミックフィラーとしてZrSiO4およびZrO2の少なくとも一方と、他のセラミックフィラーとしてZnOおよびBi2O3の少なくとも一方とから実質的に成る。以下、実施形態1と異なる点を中心に説明し、特段断りのない限り、実施形態1と同様の説明が当て嵌まり得る。
本実施形態のセラミック組成物は、ガラス成分としてホウケイ酸ガラスと、ジルコニウム系セラミックフィラーとしてZrSiO4およびZrO2の少なくとも一方と、他のセラミックフィラーとしてZnOおよびBi2O3の少なくとも一方とから実質的に成る。以下、実施形態1と異なる点を中心に説明し、特段断りのない限り、実施形態1と同様の説明が当て嵌まり得る。
本実施形態においては、他のセラミックフィラーとして、ZnOおよびBi2O3の少なくとも一方を用いる。かかる他のセラミックフィラーは、バリスタ特性への影響が小さい。セラミックフィラーとして、Al2O3を用いないことが重要である。Al2O3は、バリスタ特性に悪影響を与える物質であり、バリスタ材料中に熱拡散してバリスタ特性を損ない得るからである。
ZnOは、ZnOバリスタ材料に含まれている主成分である(実施形態3にて後述する)。よって、他のセラミックフィラーとしてZnOを用いることにより、最終的に得られるセラミック組成物のZnOバリスタ材料に対する親和性を高めるのに寄与する。これにより、実施形態3にて詳述するように、ZnOバリスタ材料との共焼結時の接合性を高めることができる。
Bi2O3は、ZnOバリスタ材料がBi2O3を含む(いわゆるBi系ZnOバリスタ材料である)場合にこれに含まれている添加成分である(実施形態3にて後述する)。よって、他のセラミックフィラーとしてBi2O3を用いることにより、最終的に得られるセラミック組成物のBi系ZnOバリスタ材料に対する親和性を高めるのに寄与し、更に、最終的に得られるセラミック組成物とBi系ZnOバリスタ材料との間におけるBi2O3の濃度差を小さくするのに寄与する。これにより、実施形態3にて詳述するように、バリスタ材料中のBi2O3またはこれに由来するBiが飛散および/または拡散するのを抑制できる。
他のセラミックフィラーとして、ZnOおよびBi2O3のいずれか一方のみを用いても、これらの双方を用いてもよい。例えば、ZnOおよびBi2O3は、本実施形態のセラミック組成物の用途に応じて使用されるものであってよい。つまり、本実施形態のセラミック組成物をZnOバリスタ材料と共焼結させる場合にZnOが好ましく使用され得、特にBi系ZnOバリスタ材料と共焼結させる場合にBi2O3が好ましく使用され得る。
本実施形態のセラミック組成物は、ホウケイ酸ガラス 35〜50重量%、好ましくは40〜45重量%と、ZrSiO4およびZrO2の少なくとも一方 50〜65重量%、好ましくは55〜60重量%と、ZnO 5重量%以下、好ましくは1〜5重量%および/またはBi2O3 5重量%以下、好ましくは1〜5重量%とから成る(但し、これらの合計は実質的に100重量%となる)。
本実施形態のセラミック組成物において、ホウケイ酸ガラス、ZrSiO4および/またはZrO2、ならびにZnOおよび/またはBi2O3は、任意の適切な形態を有し得る。焼結前の状態においては、ホウケイ酸ガラス、ZrSiO4および/またはZrO2、ならびにZnOおよび/またはBi2O3は、それぞれ粉末の形態であってよく、これら粉末を混合して得ることができる。本実施形態を限定するものではないが、例えば、ZnO粉末および/またはBi2O3粉末は、平均粒径0.5〜5μmであってよい(数平均粒径とする)。焼結後の状態においては、ホウケイ酸ガラス、ZrSiO4および/またはZrO2、ならびにZnOおよび/またはBi2O3が、全体として焼結体を形成していてよく、ホウケイ酸ガラスが少なくとも部分的に溶融凝固していてよい。
以上のようにして得られる本実施形態のセラミック組成物は、上述した組成を有することにより、実施形態1と同様の特性を有し、更に、ZnOを含む場合には、ZnOバリスタ材料に対して高い接合性を有し、Bi2O3を含む場合には、バリスタ材料中に含まれるBi2O3またはこれに由来するBiの飛散および/または拡散を抑制する効果を有する。
(実施形態3)
本実施形態のチップバリスタは、積層構造を有するセラミック素体を含んで成る。
本実施形態のチップバリスタは、積層構造を有するセラミック素体を含んで成る。
より詳細には、図1に示すように、本実施形態のチップバリスタ20は、セラミック素体10と、セラミック素体10に埋設され、互いに離間して対向配置された1対の内部電極11a、11bと、セラミック素体10の表面に配置され、かつ、1対の内部電極11a、11bとそれぞれ電気的に接続される1対の外部電極13a、13bとを有して成る。
そして、セラミック素体10は、1対の内部電極11a、11b間においてバリスタ層(第1のセラミック層)5を含み、内部電極11a、11bより外側において外側層(第2のセラミック層)1a、1bを含み、内部電極11a、11bと外側層1a、1bとの間において、バッファ層(第3のセラミック層)3a、3bを含む。図示する態様においては、セラミック素体10は、1対の内部電極11a、11b間に挟まれたバリスタ層5と、バリスタ層5に対して内部電極11a、11bを介して隣接するバッファ層3a、3bと、バッファ層3a、3bと隣接する外側層1a、1bとから構成される。
外側層1a、1bは、実施形態1または2にて上述したような本発明のセラミック組成物の焼結体から成る。外側層1a、1bは、それぞれ単層であっても、2層以上の積層体であってもよい。
他方、バリスタ層5およびバッファ層3a、3bは、ZnOバリスタ材料の焼結体から成る。バリスタ層5と、バッファ層3a、3bとは、組成が異なっていてもよいが、実質的に同じであること(実質的に同じ組成を有するZnOバリスタ材料の焼結体であること)が好ましい。バリスタ層5およびバッファ層3a、3bは、それぞれ単層であっても、2層以上の積層体であってもよい。
ZnOバリスタ材料は、ZnO(酸化亜鉛)を主成分とし、バリスタ特性を示す材料であればよい。バリスタ特性を発現するため、ZnOバリスタ材料は、ZnOを主成分とし、少なくともBi2O3、Sb2O3を副成分として含有し、更に、CoCO3、MnCO3、NiO、TiO2、Cr2O3などの少なくとも1種を添加成分として含み得る。
なお、バリスタ特性とは、電圧非直線抵抗性を意味し、代表的には、下記式(1)における非線形係数αで表される。
内部電極11a、11bの材料および寸法等は適宜設定され得る。内部電極11a、11bは導電性材料から成っていればよく、例えばAg、Ag/Pd等から形成され得る。内部電極11a、11bの対向面積(互いに重なり合う面積)および厚さ等は、チップバリスタの用途に応じて設計され得る。なお、図示する態様では、1対の内部電極11a、11bを示したが、より多くの内部電極を設け、隣接する2つの内部電極の一方を外部電極13aに電気的に接続し、他方を外部電極13bに電気的に接続し、これらの間にバリスタ層5が存在する構成としてもよい。
外部電極13a、13bの材料および寸法等も適宜設定され得る。外部電極13a、13bは導電性材料から成っていればよく、例えばAg等から形成され得、更に、Ni層やSb層等のメッキ層が施されていてもよい。
次に、本実施形態のチップバリスタの製造方法について図2を参照しながら説明する。
まず、実施形態1または2にて上述したような本発明のセラミック組成物を含むセラミックグリーンシート1’を準備する。かかるセラミックグリーンシート1’は、セラミック組成物と溶剤その他の成分(例えばバインダ、可塑剤)を適当な割合で混合してスラリーを得、このスラリーを任意の方法でシート状に成形することにより作製され得る。
また、ZnOバリスタ材料を含むバリスタグリーンシート3’、5’を準備する。かかるバリスタグリーンシート3’、5’は、ZnOバリスタ材料に溶剤その他の成分(例えばバインダ、可塑剤)を適当な割合で混合してスラリーを得、このスラリーを任意の方法でシート状に成形することにより作製され得る。
次に、バリスタグリーンシート3’、5’の適当な位置に、導電性ペーストを適用(例えば印刷、塗布等)して導電性ペースト層11’を形成する。導電性ペースト層11’は、バリスタグリーンシート5’の両面に配置されるようになる限り、バリスタグリーンシート3’、5’のいずれに形成してもよい。
その後、これらセラミックグリーンシート1’、バリスタグリーンシート3’、5’、導電性ペースト層11’を図示するような順で積層し、積層体を得る。なお、セラミックグリーンシート1’、バリスタグリーンシート3’、5’の枚数は特に限定されず、所望に応じて適当な枚数を用い得る。
これにより得られた積層体を熱処理に付して、セラミック素体10(焼結体)を得る。熱処理は、大気中にて、例えば約800〜1100℃、特に870〜1000℃で、適当な時間、例えば約1〜5時間に亘って実施し得る。これにより、セラミック組成物とZnOバリスタ材料とを共焼結することができる。この結果、セラミックグリーンシート1’は外側層1a、1bとなり、バリスタグリーンシート3’はバッファ層3a、3bとなり、バリスタグリーンシート5’はバリスタ層5となる。
なお、上記のようなシート積層法に代えて、印刷法によって、積層体を形成してもよい。本発明を限定するものではないが、バリスタ層の前駆材料(ZnOバリスタ材料を含むペースト)を、例えばスクリーン印刷により厚膜形成してよい。印刷法による場合、バリスタ層を(全面でなく)最小限の面積で形成することができ、低容量化に有利である。
かかる共焼結の際、本発明のセラミック組成物は、Li2O、Na2O、Al2O3などのバリスタ特性に悪影響を与える物質を含んでいないため、セラミック組成物に由来する物質がZnOバリスタ材料(即ちバリスタ層5)中に熱拡散してバリスタ特性を損なうことが防止される。
更に、共焼結の際、本発明のセラミック組成物の熱膨張率(熱膨張係数3〜7ppm/℃、特に4〜5ppm/℃)は、ZnOバリスタ材料と同程度の熱膨張率(熱膨張係数3〜7ppm/℃、特に4〜5ppm/℃)を示し、特に実施形態2のZnOを含むセラミック組成物の場合、ZnOバリスタ材料との親和性が高いので、セラミック組成物とZnOバリスタ材料との共焼結時の接合性を高めることができる。この結果、セラミック組成物に由来する層(本実施形態では外側層)および/またはZnOバリスタ材料に由来する層(本実施形態ではバリスタ層5およびバッファ層3a、3b)の反りや、これらの間での剥がれの発生を効果的に防止することができる。
加えて、実施形態2のBi2O3を含むセラミック組成物を、Bi2O3を含むZnOバリスタ材料(一般的に、Bi2O3は焼結時に飛散および/または拡散し易い)と共焼結する場合、かかるBi系ZnOバリスタ材料との親和性が高いので、共焼結時の接合性を高めることができる。更に、この場合、セラミック組成物とZnOバリスタ材料との間のBi2O3濃度差が小さくなるので、ZnOバリスタ材料からBi2O3またはこれに由来するBiが飛散および/または拡散(より詳細には、外側層1a、1b中へ拡散)するのを抑制できる。この結果、バリスタ特性が劣化するのを抑制できる。
その後、以上のようにして得られたセラミック素体10の外表面に、外部電極13a、13bを、それぞれ内部電極11a、11bと電気的に接続するように形成する。例えば、セラミック素体10の左右端面を覆い、端面から露出している内部電極11a、11bと接触するように導電性ペーストを適用(例えば塗布、浸漬等)して、熱処理に付してよく、適宜、電解メッキ処理を施してよい。
以上のようにして、本実施形態のチップバリスタが製造される。かかるチップバリスタは、焼結後において極めて低い誘電率(例えば10以下、特に5〜8)を示すセラミック組成物を用いて外側層を形成しているので、静電容量が低いチップバリスタが実現される。
但し、本発明のチップバリスタは図1を参照して上述した構成に限定されず、セラミック素体のうち、1対の内部電極間の部分(バリスタ機能を発現させる機能部)が、ZnOバリスタ材料の焼結体から成り、1対の内部電極間の部分を除く他の部分の少なくとも一部が、本発明のセラミック組成物(低誘電率材料)の焼結体から成る限り、種々の改変がなされ得る。例えば、バッファ層は、本発明のチップバリスタに必須ではなく、省略してもよい。
(セラミック組成物の調製およびその焼結体の作製)
B2O3、SiO2、K2CO3の各粉末を、表1のガラス成分組成(B、Si、K割合)に示す各比率となるように秤量し、かつ十分に混合した。その後、混合された原料粉末を、1100〜1400℃の温度で溶融させ、次いで、水中へ投入して急冷した後、湿式粉砕した。このようにして、表1に示すガラス組成を有するガラス粉末を得た。なお、高温での溶融により炭酸塩は酸化物の状態となっていることに留意されたい。
B2O3、SiO2、K2CO3の各粉末を、表1のガラス成分組成(B、Si、K割合)に示す各比率となるように秤量し、かつ十分に混合した。その後、混合された原料粉末を、1100〜1400℃の温度で溶融させ、次いで、水中へ投入して急冷した後、湿式粉砕した。このようにして、表1に示すガラス組成を有するガラス粉末を得た。なお、高温での溶融により炭酸塩は酸化物の状態となっていることに留意されたい。
以上のようにして得られたガラス粉末と、ZrSiO4粉末および/またはZrO2粉末と、場合によりZnO粉末および/またはBi2O3粉末を用いて、表1に示す組成比となるように各粉末を秤量し、これらの粉末をボールミルにて十分に混合した。これにより、表1のNo.1〜50のセラミック組成を有するセラミック組成物を調製した(表中、記号「*」は、本発明の比較例を示し、他の表も同様である)。
次に、上記のようにして得られたセラミック組成物(粉末混合物)に対して、適当量のバインダ、可塑剤および溶剤を加え、混練して、スラリーを得た。次に、このスラリーを、ドクターブレード法により厚さ20μmのシート状に成形して、セラミックグリーンシートを得た。このセラミックグリーンシートを、10mm×10mmの平面寸法の矩形状に切断した。次に、これら矩形状のセラミックグリーンシートを複数枚積層し、圧着した後、厚さ0.5mmの積層体を得た。その後、この積層体を、870〜1000℃の温度で2〜5時間焼成し、No.1〜50のセラミック組成物の各々に係る板状の焼結体を作製した。
上記のようにして得られた焼結体の両面にAg電極を印刷し、750〜800℃で0.5〜1時間焼成し、試料を得た。各試料について、比誘電率(εr)および誘電損失(tanδ)を測定し、熱膨張係数を求め、焼結性を評価した。これらの結果を表2に示す(表2中、記号「−」は、評価を行わなかったことを示す)。
なお、比誘電率(εr)および誘電損失(tanδ)については、LCRメーターにより、1MHzで測定した。熱膨張係数については、TMA(熱機械分析)により測定し、50〜300℃の平均熱膨張率(線膨張係数)として算出した。焼結性は、セラミック組成物を単体で焼成した時の焼結性を染色浸透探傷剤への浸漬により評価したものであり、「○」は浸透が起こらず緻密な磁器が得られた試料、「未焼結」は浸透が発生した試料、「過焼結」は変形や溶融が発生した試料を意味する。
なお、比誘電率(εr)および誘電損失(tanδ)については、LCRメーターにより、1MHzで測定した。熱膨張係数については、TMA(熱機械分析)により測定し、50〜300℃の平均熱膨張率(線膨張係数)として算出した。焼結性は、セラミック組成物を単体で焼成した時の焼結性を染色浸透探傷剤への浸漬により評価したものであり、「○」は浸透が起こらず緻密な磁器が得られた試料、「未焼結」は浸透が発生した試料、「過焼結」は変形や溶融が発生した試料を意味する。
表2中、No.1、No.18に示すように、ガラス組成のB含有量が13mol%未満となると焼結性が低下し未焼結となる。一方、No.17、No.35に示すようにB含有量が33mol%を超えると過焼結となって発泡や溶融による変形が生じセラミック組成物として好ましくない。同様に、Si含有量が86mol%を超えると未焼結、65mol%未満になると過焼結となって好ましくない。K含有量が1mol%以上とすることで焼結性が向上する(但し、5mol%を超えると、実施例2の表3中、No.12、No.27に示すようにZnOバリスタ材料と共焼結させた時に非線形係数αを劣化させる)。
ガラス成分とセラミックフィラー成分との比率については、表2に示すようにガラス成分量が35重量%未満になると未焼結(No.8、No.22)となり、50重量%を超えると過焼結(No.15、No.33)となる。同様に、セラミックフィラー成分量が50重量%未満になると過焼結となり、65重量%を超えると未焼結となり好ましくない。
また、1〜5重量%のZnOと1〜5重量%のBi2O3を含有させることで、バリスタと共焼結した際の接合性やバリスタ特性が改善するが、ZnO含有量が5重量%を超えると過焼結(表2中、No.48〜50)となる(但し、Bi2O3添加量が5重量%を超えると、実施例2の表3中、No.46に示すようにZnOバリスタ材料と共焼結させた時に非線形係数αを劣化させる)。
(チップバリスタの作製)
100重量部のZnO粉末に、2〜5重量部のBi2O3粉末、1〜3重量部のSb2O3粉末、1〜3重量部のCoCO3粉末、0.5〜2重量%のMnCO3粉末を添加して混合粉砕し、700〜900℃で仮焼してバリスタ粉末(ZnOバリスタ材料)を得た。このようにして得られたバリスタ粉末に対して、適当量のバインダ、可塑剤および溶剤を加え、混練して、スラリーを得た。次に、このスラリーを、ドクターブレード法により厚さ20μmのシート状に成形して、バリスタグリーンシートを得た。
このバリスタグリーンシートに、AgまたはAg/Pd電極を印刷した。そして、図1に示すように、実施例1と同様にして作製したセラミックグリーンシート(No.1〜50のセラミック組成物を含む)で、上記で作製したバリスタグリーンシートを挟み込む構造の積層体を得た。また、比較のために、セラミックグリーンシートを使用せず、代わりにバリスタグリーンシートを用いた積層体も得た。
これら積層体を870〜1000℃で2〜5時間焼成し、0.6mm×0.6mm×0.3mmの焼結体を得た。各焼結体において、内部電極の対向面積(互いに重なり合う面積)は0.1mm×0.1mmとなっていた。
得られた焼結体にAg外部電極を塗布し、750〜800℃で0.5〜1時間焼成して外部電極を形成し、これによりチップバリスタの試料を作製した。
得られた試料の電流−電圧特性(I−V特性)を測定し、電流1mAでのバリスタ電圧、非線形係数α(式(1)中、I0=1mAとしたときのV0、I=10mAとしたときのVからαを算出した)を求め、静電容量および絶縁抵抗を測定した。静電容量は、LCRメーターにより、1MHzで測定した。結果を表3に示す(表3中、記号「−」は測定/評価を行わなかったことを示す)。
100重量部のZnO粉末に、2〜5重量部のBi2O3粉末、1〜3重量部のSb2O3粉末、1〜3重量部のCoCO3粉末、0.5〜2重量%のMnCO3粉末を添加して混合粉砕し、700〜900℃で仮焼してバリスタ粉末(ZnOバリスタ材料)を得た。このようにして得られたバリスタ粉末に対して、適当量のバインダ、可塑剤および溶剤を加え、混練して、スラリーを得た。次に、このスラリーを、ドクターブレード法により厚さ20μmのシート状に成形して、バリスタグリーンシートを得た。
このバリスタグリーンシートに、AgまたはAg/Pd電極を印刷した。そして、図1に示すように、実施例1と同様にして作製したセラミックグリーンシート(No.1〜50のセラミック組成物を含む)で、上記で作製したバリスタグリーンシートを挟み込む構造の積層体を得た。また、比較のために、セラミックグリーンシートを使用せず、代わりにバリスタグリーンシートを用いた積層体も得た。
これら積層体を870〜1000℃で2〜5時間焼成し、0.6mm×0.6mm×0.3mmの焼結体を得た。各焼結体において、内部電極の対向面積(互いに重なり合う面積)は0.1mm×0.1mmとなっていた。
得られた焼結体にAg外部電極を塗布し、750〜800℃で0.5〜1時間焼成して外部電極を形成し、これによりチップバリスタの試料を作製した。
得られた試料の電流−電圧特性(I−V特性)を測定し、電流1mAでのバリスタ電圧、非線形係数α(式(1)中、I0=1mAとしたときのV0、I=10mAとしたときのVからαを算出した)を求め、静電容量および絶縁抵抗を測定した。静電容量は、LCRメーターにより、1MHzで測定した。結果を表3に示す(表3中、記号「−」は測定/評価を行わなかったことを示す)。
表3から理解されるように、ZnOバリスタ材料のみから形成したNo.0の試料と比較して、共焼結体である実施例はバリスタ特性が劣化することなく、ほぼ同等の非線形係数αが得られた。また、共焼結体である実施例は、静電容量がNo.0の試料よりも低減できた。更に、Al2O3を含有しないため、絶縁抵抗の低下が認められなかった。
なお、本実施例では、1枚のバリスタグリーンシートを用いてバリスタ機能部を構成したが、複数枚のシートを重ねて形成(シート積層)してもよく、また、バリスタ材料を含むペーストを用いて基材(セラミックシート)上にスクリーン印刷により形成してもよく、いずれも本実施例と同様の効果が得られる。
本発明のセラミック組成物は、チップバリスタのセラミック素体(より詳細には、セラミック素体の周囲部分の少なくとも一部)の材料として利用可能であり、これにより得られるチップバリスタは、ESD保護デバイスとして幅広く様々な電気回路に組み込まれ得る。
1a、1b 外側層(第2のセラミック層)
3a、3b バッファ層(第3のセラミック層)
5 バリスタ層(第1のセラミック層)
10 セラミック素体
11a、11b 内部電極
13a、13b 外部電極
20 チップバリスタ
3a、3b バッファ層(第3のセラミック層)
5 バリスタ層(第1のセラミック層)
10 セラミック素体
11a、11b 内部電極
13a、13b 外部電極
20 チップバリスタ
Claims (5)
- ホウケイ酸ガラス 35〜50重量%、
ZrSiO4およびZrO2の少なくとも一方 50〜65重量%、
ZnO 0〜5重量%、および
Bi2O3 0〜5重量%
から成り、ホウケイ酸ガラスは、B、Si、KおよびOの元素から構成され、B、SiおよびKの合計100mol%に対して、Bが13〜33mol%、Siが65〜86mol%、Kが1〜5mol%である、セラミック組成物。 - ZrSiO4およびZrO2におけるSiおよびZrは、Si/Zrのモル比が1以下である、請求項1に記載のセラミック組成物。
- セラミック素体と、
セラミック素体内で互いに離間して対向配置された第1および第2の内部電極と、
セラミック素体の表面に配置され、かつ、第1および第2の内部電極とそれぞれ電気的に接続される第1および第2の外部電極と
を含むチップバリスタであて、
セラミック素体のうち、第1および第2の内部電極間の部分が、酸化亜鉛を主成分とするバリスタ材料の焼結体から成り、第1および第2の内部電極間の部分を除く他の部分の少なくとも一部が、請求項1または2に記載のセラミック組成物の焼結体から成る、チップバリスタ。 - セラミック素体が、第1および第2の内部電極間において、酸化亜鉛を主成分とするバリスタ材料の焼結体から成る第1のセラミック層を含み、第1および第2の内部電極の少なくとも一方より外側において、請求項1または2に記載のセラミック組成物の焼結体から成る第2のセラミック層を含む、請求項3に記載のチップバリスタ。
- セラミック素体が、第1および第2の内部電極の少なくとも一方とこれより外側に位置する第2のセラミック層との間において、酸化亜鉛を主成分とするバリスタ材料の焼結体から成る第3のセラミック層を更に含む、請求項4に記載のチップバリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014125035A JP2016003166A (ja) | 2014-06-18 | 2014-06-18 | セラミック組成物およびチップバリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014125035A JP2016003166A (ja) | 2014-06-18 | 2014-06-18 | セラミック組成物およびチップバリスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016003166A true JP2016003166A (ja) | 2016-01-12 |
Family
ID=55222719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014125035A Pending JP2016003166A (ja) | 2014-06-18 | 2014-06-18 | セラミック組成物およびチップバリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016003166A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114521274A (zh) * | 2020-08-26 | 2022-05-20 | Tdk电子股份有限公司 | 多层压敏电阻和用于制造多层压敏电阻的方法 |
-
2014
- 2014-06-18 JP JP2014125035A patent/JP2016003166A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114521274A (zh) * | 2020-08-26 | 2022-05-20 | Tdk电子股份有限公司 | 多层压敏电阻和用于制造多层压敏电阻的方法 |
JP2022552069A (ja) * | 2020-08-26 | 2022-12-15 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト | 多層バリスタ及び多層バリスタの製造方法 |
US11901100B2 (en) | 2020-08-26 | 2024-02-13 | Tdk Electronics Ag | Multilayer varistor and method for manufacturing a multilayer varistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079899B2 (ja) | 積層セラミック電子部品 | |
KR102097332B1 (ko) | 적층 세라믹 전자 부품 | |
CN108597868B (zh) | 制备多层陶瓷电子元件的方法 | |
JP2008177611A (ja) | 表面実装型負特性サーミスタ | |
US9530547B2 (en) | Laminated PTC thermistor element | |
JP5796568B2 (ja) | セラミック電子部品 | |
US10262797B2 (en) | Multilayer body and electronic component | |
JP2014209550A (ja) | セラミック電子部品及びガラスペースト | |
TWI423273B (zh) | Rheostat elements | |
JP2004128488A (ja) | チップ型電子部品 | |
KR102107032B1 (ko) | 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품 | |
EP3196904A1 (en) | Chip-type ceramic semiconductor electronic component | |
WO2018100863A1 (ja) | 複合電子部品、及び該複合電子部品の製造方法 | |
US8508325B2 (en) | Chip varistor and chip varistor manufacturing method | |
JP2016003166A (ja) | セラミック組成物およびチップバリスタ | |
JP2005353845A (ja) | 積層型チップバリスタ | |
US8471673B2 (en) | Varistor and method for manufacturing varistor | |
JP4683068B2 (ja) | 積層型チップバリスタ | |
EP2450327A1 (en) | Semiconductor ceramic and positive-coefficient thermistor | |
JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
JP2005353844A (ja) | 積層型チップバリスタ及びその製造方法 | |
JP2007005500A (ja) | 酸化亜鉛積層型バリスタ及びその製造方法 | |
JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
US10457608B2 (en) | Multilayer ceramic substrate and electronic device | |
KR100834307B1 (ko) | 적층형 칩 바리스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |