KR20140104278A - 적층 세라믹 전자 부품 - Google Patents

적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR20140104278A
KR20140104278A KR1020130018274A KR20130018274A KR20140104278A KR 20140104278 A KR20140104278 A KR 20140104278A KR 1020130018274 A KR1020130018274 A KR 1020130018274A KR 20130018274 A KR20130018274 A KR 20130018274A KR 20140104278 A KR20140104278 A KR 20140104278A
Authority
KR
South Korea
Prior art keywords
thickness
external electrode
ceramic body
electrode
buffer layer
Prior art date
Application number
KR1020130018274A
Other languages
English (en)
Other versions
KR102089692B1 (ko
Inventor
전병준
이규하
구현희
김창훈
박명준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130018274A priority Critical patent/KR102089692B1/ko
Priority to JP2013102829A priority patent/JP2014160792A/ja
Priority to US13/902,587 priority patent/US9514882B2/en
Priority to CN201310228723.2A priority patent/CN103996538A/zh
Priority to CN201810372105.8A priority patent/CN108597868B/zh
Publication of KR20140104278A publication Critical patent/KR20140104278A/ko
Application granted granted Critical
Publication of KR102089692B1 publication Critical patent/KR102089692B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 적층 세라믹 전자 부품에 관한 것이다. 본 발명에 따른 적층 세라믹 전자 부품은 내부에 내부 전극이 형성된 세라믹 본체, 상기 세라믹 본체의 외부에 형성되고 상기 내부 전극과 접속된 외부 전극, 및 상기 세라믹 본체의 외부면 중 상기 내부 전극과 상기 외부 전극이 접속되는 접속면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층을 포함하고, 상기 내부 전극의 두께를 Te, 상기 내부 전극의 적층 수를 N, 상기 버퍼층의 두께를 t, 상기 세라믹 본체의 길이 방향 마진을 L 이라 할 때, Te≤0.6㎛, N>200, 3㎛≤t<L 일 수 있다. 본 발명에 의하면 방사 크랙의 발생을 방지하여 신뢰성이 우수한 적층 세라믹 전자 부품을 구현할 수 있다.

Description

적층 세라믹 전자 부품{Multilayered ceramic electronic component}
본 발명은 적층 세라믹 전자 부품에 관한 것으로, 신뢰성이 우수한 적층 세라믹 전자 부품에 관한 것이다.
전자 제품의 소형화, 고성능화 등의 경향에 따라 전자 부품도 소형화 및 고용량화 등이 요구되고 있다. 이러한 소형화 및 고용량화 등의 요구에 적층 세라믹 전자 부품이 각광받고 있으며, 이에 대한 수요가 증대되고 있다.
적층 세라믹 캐패시터의 소형화 및 고용량화를 구현하기 위하여는 내부 전극의 고적층 및 내부 전극의 박층화가 요구되고 있다.
일반적으로 외부 전극에는 글라스 성분이 포함될 수 있는데, 글라스 성분이 소결 과정을 거치면서 세라믹 본체의 내부로 확산하여 침투할 수 있다.
글라스 성분의 세라믹 본체의 내부로 확산하는 구동력은 내부 전극이 더 많이 존재할수록 더 커질 수 있는데, 내부 전극의 고적층화 및 박층화 경향에 따라 상기 구동력은 더욱 증가할 수 있다.
외부 전극 내에 존재하는 글라스 성분이 내부 전극 확산하여 이동하는 경우 이로 인하여 응력이 발생하게 되고, 결국에는 방사 크랙 등의 내부 결함을 유발할 수 있다.
선행기술 문헌 1에는 세라믹 본체의 전면을 둘러싸고 확산층이 형성된 경우가 개시되어 있고, 선행기술문헌 2에는 외부 전극과 세라믹 적층체의 밀착성 향상을 위하여 가장 외측의 세라믹 층에 외부 전극의 도체와 동종의 도체를 포함한다는 사항이 개시되어 있다.
일본공개특허공보 특개2009-1645 일본공개특허공보 특개평 6-151234
본 발명은 신뢰성이 우수한 적층 세라믹 전자 부품을 제공하고자 한다.
본 발명의 일 실시 형태는 내부에 내부 전극이 형성된 세라믹 본체; 상기 세라믹 본체의 외부에 형성되고 상기 내부 전극과 접속된 외부 전극; 및 상기 세라믹 본체의 외부면 중 상기 내부 전극과 상기 외부 전극이 접속되는 접속면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고, 상기 내부 전극의 두께를 Te, 상기 내부 전극의 적층 수를 N, 상기 버퍼층의 두께를 t, 상기 세라믹 본체의 길이 방향 마진을 L 이라 할 때, Te≤0.6㎛, N>200, 3㎛≤t<L인 적층 세라믹 전자 부품일 수 있다.
일 실시예로, 상기 외부 전극의 두께를 T라 할 때, t/T<1/3 일 수 있다.
일 실시예로, 상기 버퍼층은 붕소의 함량이 50% 이상일 수 있다.
일 실시예로, 상기 세라믹 본체는 직육면체일 수 있다.
일 실시예로, 상기 내부 전극은 직사각형일 수 있다.
일 실시예로, 상기 외부 전극은 상기 세라믹 본체의 단면에 형성될 수 있다.
일 실시예로, 상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장될 수 있다.
일 실시예로, 상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
일 실시예로, 상기 외부 전극은 글래스를 포함할 수 있다.
일 실시예로, 상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 클 수 있다.
일 실시예로, 상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
일 실시예로, 상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
본 실시 형태의 다른 측면은 세라믹 본체의 마주 보는 단면에 형성된 제1 및 제2 외부 전극을 포함하는 외부 전극; 상기 세라믹 본체의 내부에 이격되어 적층 배치되고, 상기 제1 및 제2 외부 전극에 각각 접속된 제1 및 제2 내부 전극을 포함하는 내부 전극; 및 상기 세라믹 본체의 단면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고, 상기 내부 전극의 두께를 Te, 상기 내부 전극의 적층 수를 N, 상기 버퍼층의 두께를 t, 상기 세라믹 본체의 길이 방향 마진을 L 이라 할 때, Te≤0.6㎛, N>200, 3㎛≤t<L 인 적층 세라믹 전자 부품일 수 있다.
일 실시예로, 상기 외부 전극의 두께를 T라 할 때, t/T<1/3 일 수 있다.
일 실시예로, 상기 버퍼층은 붕소의 함량이 50% 이상일 수 있다.
일 실시예로, 상기 세라믹 본체는 직육면체일 수 있다.
일 실시예로, 상기 내부 전극은 직사각형일 수 있다.
일 실시예로, 상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장될 수 있다.
일 실시예로, 상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
일 실시예로, 상기 외부 전극은 글래스를 포함하는 적층 세라믹 전자 부품.
일 실시예로, 상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 클 수 있다.
일 실시예로, 상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
일 실시예로, 상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 다른 실시 형태는 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계; 내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및 상기 글래스의 연화점 이상에서 승온 속도를 조절하여 버퍼층의 두께를 조절하는 외부 전극 소결 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
일 실시예로, 상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 클 수 있다.
일 실시예로, 상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시킬 수 있다.
일 실시예로, 상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시킬 수 있다.
본 발명의 또 다른 실시 형태는 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계; 내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및 상기 외부 전극을 소결하는 소결 단계;를 포함하고, 상기 외부 전극용 페이스트를 마련하는 단계에서, 상기 글래스에 포함되는 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층의 두께를 조절하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
일 실시예로, 상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 클 수 있다.
일 실시예로, 상기 알카리금속, 바나듐족 은 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs) 및 바나듐(V)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
일 실시예로, 상기 알카리금속, 바나듐족 산화물의 함량을 증가시켜 상기 버퍼층의 두께를 증가시킬 수 있다.
일 실시예로, 상기 알카리금속, 바나듐족 산화물의 함량을 감소시켜 상기 버퍼층의 두께를 감소시킬 수 있다.
일 실시예로, 상기 소결 단계에서, 상기 글래스의 연화점 이상에서의 승온 속도를 조절하여 상기 버퍼층의 두께를 조절할 수 있다.
일 실시예로, 상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시킬 수 있다.
일 실시예로, 상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시킬 수 있다.
본 발명에 의하면, 방사 크랙을 방지하여 신뢰성이 우수한 적층 세라믹 전자 부품을 구현할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에 대한 사시도이다.
도 2는 도 1의 X-X'에 따른 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 사시도이다. 도 2는 도 1의 X-X'에 따른 단면도이다.
도 1 및 2를 참조하면, 본 발명의 일 실시 형태인 적층 세라믹 전자 부품은 세라믹 본체(10), 세라믹 본체의 내부에 형성된 내부 전극(30), 세라믹 본체(10)의 외부에 형성된 외부 전극(20) 및 세라믹 본체의 내부에 형성된 버퍼층(41, 42)을 포함할 수 있다.
세라믹 본체(10)는 직육면체 형상일 수 있다. "L 방향"을 "길이 방향", "W 방향"을 "폭 방향", "T 방향"을 "두께 방향"이라 할 수 있다. 여기서 두께 방향은 내부 전극(30)이 적층된 방향을 의미할 수도 있다. 세라믹 본체(10)의 길이는 폭 보다 더 클 수 있으며, 폭은 두께와 동일할 수 있다. 세라믹 본체(10)는 상면(S1), 하면(S4), 측면(S3, S6), 단면(S2, S5)을 가질 수 있다.
세라믹 본체(10)는 유전율이 높은 유전 재료를 포함할 수 있으며, 구체적으로는 티탄산바륨, 티탄산스트론튬을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
유전 재료는 전기 이중극자(electric dipole)를 포함하고 있기 때문에 더 많은 양의 전하를 축적시킬 수 있다.
외부 전극(20)은 세라믹 본체(10)의 외부에 형성될 수 있으며, 구체적으로는 길이 방향("L 방향")의 단면(end surface)(S2, S5)에 형성될 수 있다. 외부 전극(20)은 세라믹 본체(10)의 상하면(S1, S4) 및 측면(S3, S6)의 일부로 연장되어 형성될 수 있다.
외부 전극(20)은 제1 및 제2 외부 전극(21, 22)을 가질 수 있으며, 제1 및 제2 외부 전극(21, 22)에는 서로 반대 극성의 전기가 인가될 수 있다.
외부 전극(20)은 도전성 금속 및 글래스를 포함할 수 있다. 도전성 금속은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함을 포함할 수 있다.
글래스는 외부 전극(20)에 형성되는 포어(pore)를 메우기 위하여 첨가될 수 있으며, 이로써 외부 전극(20)의 치밀도를 향상시킬 수 있다. 외부 전극(20)에 포어가 그대로 존재하는 경우에는 포어를 통하여 도금액 등이 침투할 수 있고 이로 인하여 전자 부품의 신뢰성을 저하시킬 수 있다.
내부 전극(30)은 세라믹 본체(10)의 내부에 적층 배치될 수 있으며, 이에 한정되는 것은 아니나 직사각형일 수 있다. 내부 전극(30)은 제1 및 제2 내부 전극(32, 32)을 가질 수 있으며, 제1 및 제2 내부 전극(31, 32)은 서로 반대 방향으로 인출되어 제1 및 제2 외부 전극(21, 22)에 각각 접속되어 반대 극성으로 대전될 수 있다.
내부 전극(30)은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다. 하지만, 이에 제한되는 것은 아니며 내부 전극(30)에 충분한 도전성을 부여할 수 있는 것이면 상관없다.
버퍼층(41, 42)은 제1 및 제2 내부 전극(31, 32)과 제1 및 제2 외부 전극(21, 22)의 접속면(51, 52)으로부터 세라믹 본체(10)의 내부 쪽으로 형성될 수 있다. 접속면은 세라믹 본체(10)의 외부면 중 내부 전극(30)과 외부 전극(20)이 접속되는 면을 말할 수 있다.
외부 전극(20)에 함유되어 있는 글래스 성분은 세라믹 본체(10)의 그레인 바운더리를 통하여 세라믹 본체(10)로 침투할 수 있다. 세라믹 본체(10)로 침투한 글래스는 세라믹 본체(10)를 구성하는 산화물을 녹일 수 있고, 이로 인하여 글래스 상(glassy phase)의 버퍼층(41, 42)이 형성될 수 있다.
버퍼층(41, 42)은 글래스를 구성하는 원소의 함량이 세라믹 본체(10)보다 높을 수 있다. 글래스를 구성하는 원소는 주로 글래스의 망목 구조(network structure)를 형성할 수 있는 규소(Si), 붕소(B) 등이 있을 수 있다.
다른 관점에서는, 버퍼층(41, 42)은 바륨(Ba)의 함량이 세라믹 본체(10)보다 낮을 수 있다. 세라믹 본체(10)는 주로 티탄산바륨으로 구성될 수 있는데, 외부 전극(20)으로부터 글래스가 침투함으로써 바륨(Ba)의 함량이 상대적으로 낮아질 수 있다.
버퍼층(41, 42)은 글래스를 구성하는 성분 중 세라믹 모재에는 없는 붕소(B)의 함량이 검출되는 영역이라 정의할 수 있다. 방사 크랙 방지와 관련된 버퍼층(41, 42)의 두께를 확정하기 위하여 붕소의 성분이 검출되는 영역을 버퍼층(41, 42)이라 정의하는 것이 바람직하다.
버퍼층(41, 42)의 두께(t)는 세라믹 본체(10)의 단면(end surface)(S2, S5)으로부터 측정된 버퍼층(41, 42)의 길이 방향 치수일 수 있다.
버퍼층(41, 42)의 두께(t)는 세라믹 본체(10)의 단면(end surface)(S2, S5)에서부터 길이 방향으로 EPMA, EDX 등을 이용하여 스캔하여 측정할 수 있다. 즉 세라믹 본체(10)의 단면으로부터 붕소가 검출되는 지점까지의 거리를 버퍼층(41, 42)의 두께(t)로 할 수 있다.
버퍼층(41, 42)의 두께(t)는 평균값일 수 있다. 세라믹 본체(10)의 길이 방향 및 두께 방향이 이루는 단면(L-T 단면)을 전자주사현미경을 이용하여 관찰하고 등 간격으로 10 개 지점을 측정하여 그 평균값을 버퍼층(41, 42)의 두께(t)로 할 수 있다.
본 실시 형태에 있어서, 내부 전극(30)의 두께(Te)는 0.6㎛ 보다 작거나 이와 동일하고, 내부 전극(30)의 적층수(N)는 200 보다 클 수 있다. 즉 Te≤0.6㎛ 이하이고, N>200 일 수 있다.
내부 전극(30)이 얇아질수록, 또한 내부 전극(30)의 적층수가 많을수록 방사 크랙이 발생할 수 있는데, 본 발명은 내부 전극(30)의 두께(Te)는 0.6㎛ 보다 작거나 같고, 내부 전극(30)의 적층수(N)는 200 보다 큰 경우에 방사 크랙이 발생하는 문제점을 해결하기 위한 것이다.
내부 전극(30)이 얇아질수록, 또 내부 전극(30)의 적층수가 많을수록 방사 크랙이 발생할 수 있는데, 이는 다음과 같이 설명할 수 있다.
외부 전극(20)에 함유된 도전성 금속의 확산 속도는 내부 전극(30)에 함유된 도전성 금속의 확산 속도보다 클 수 있다. 구체적으로, 외부 전극(20)에 구리가 함유되고 내부 전극(30)에 니켈이 함유되어 있는 경우, 구리의 확산 속도가 니켈의 확산 속도보다 더 크다.
소결 과정에서 외부 전극(20)의 구리는 내부 전극(30)으로 확산되고 내부 전극(30)의 니켈은 외부 전극(20)으로 확산되어 구리-니켈 합금이 형성될 수 있는데, 구리의 확산 속도가 니켈의 확산 속도보다 빠르기 때문에 내부 전극(30)의 부피가 더 팽창할 수 있다. 이러한 부피 차이로 인하여 세라믹 본체(10)에는 응력이 유발될 수 있고 이 응력이 임계값을 초과하는 경우 세라믹 본체(10)에 방사 크랙이 발생될 수 있다.
결국 외부 전극(20)의 금속 원자의 확산 속도가 더 큰 경우, 내부 전극(30)과 외부 전극(20) 간의 금속 원자의 상호 확산에 의한 부피 차이로 인하여 세라믹 본체(10) 내에 응력이 발생될 수 있는 것이다.
내부 전극(30)이 얇고 많이 적층되어 있을수록 내부 전극(30)과 외부 전극(20) 간 금속 원자의 상호 확산에 의한 부피 차이는 더 커질 수 있다. 따라서 세라믹 본체(10) 내에 유발되는 응력은 더 커질 수 있고, 방사 크랙의 발생 또한 더 증가될 수 있다.
내부 전극(30)의 두께(Te)는 평균값일 수 있다. 세라믹 본체(10)의 중심부에서 길이 방향(L 방향) 및 두께 방향(T 방향)이 이루는 단면을 전자주사현미경으로 스캔하여 등 간격으로 10개 지점을 측정하여 그 평균값을 내부 전극(30)의 두께(Te)로 할 수 있다.
세라믹 본체(10)의 중심부는 중심에서 폭 방향(W 방향)의 양쪽으로 세라믹 본체(10)의 폭의 45% 이내의 영역일 수 있다. 상기 범위 내에서 내부 전극(30)의 두께(Te)가 안정적인 값을 보일 수 있다.
본 실시 형태에 있어서, 버퍼층(41, 42)의 두께(t)는 3㎛ 보다 크거나 이와 동일하고 세라믹 본체(10)의 길이(L) 보다 작을 수 있다. 즉 3㎛≤t<L 일 수 있다.
버퍼층(41, 42)은 내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산에 의하여 발생하는 응력을 완화시키는 기능을 수행할 수 있는데, 이는 다음과 같이 설명할 수 있다.
내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산에 의한 부피 차이로 인하여 세라믹 본체(10)에 응력이 발생할 있다. 동시에 외부 전극(20)의 글래스 성분도 함께 세라믹 본체(10)의 그레인 바운더리로 침투하여 세라믹 본체(10)를 구성하는 산화물을 녹일 수 있다.
비록 내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산에 의하여 세라믹 본체(10)에 응력이 발생되지만, 그와 동시에 세라믹 본체(10)의 일부가 녹아 액상이 되기 때문에 액상이 된 세라믹 본체(10) 부분에서 응력을 완화시킬 수 있는 것이다.
결국, t<3㎛ 이면 버퍼층(41, 42)이 내부 전극(30) 및 외부 전극(20) 간의 니켈 및 구리의 상호 확산에 의하여 발생되는 응력을 완화시키지 못하여 세라믹 본체(10)에 방사 크랙이 발생할 수 있다.
t≥L 이면 절연저항이 감소되어 신뢰성 불량이 발생할 수 있다.
버퍼층(41, 42)의 두께(t)가 세라믹 본체(10)의 길이 방향 마진(L)보다 크거나 이와 동일한 경우라 함은, 도 2를 참조하면, 제1 외부 전극(21) 측에 형성된 제1 버퍼층(41)이 제2 내부 전극(32)과 연결되는 경우 또는 제2 버퍼층(42)이 제1 내부 전극(31)과 연결되는 경우라고 할 수 있다.
버퍼층(41, 42)은 외부 전극(20)의 글래스 성분이 세라믹 본체(10) 내로 침투한 영역이므로 티탄산바륨으로 이루어진 세라믹 본체(10) 보다는 절연저항 특성이 낮을 수 있다. 즉 글래스 성분으로 인하여 절연저항 특성이 저하될 수 있다.
따라서, 장시간 사용시 절연특성의 저하로 인하여 열화가 촉진되고 신뢰성을 확보할 수 없다.
본 실시 형태에 있어서, 외부 전극(20)의 두께(T) 대비 버퍼층(41, 42)의 두께(t)의 비율(t/T)은 1/3 보다 작을 수 있다.
외부 전극(20)의 두께(T) 대비 버퍼층(41, 42)의 두께(t)의 비율(t/T)은 1/3 이상이면 신뢰성 불량이 발생할 수 있다.
외부 전극(20)의 두께(T) 대비 버퍼층(41, 42)의 두께(t)의 비율(t/T)이 1/3 이상인 경우라 함은 외부 전극(20)에 함유된 글래스 중 더 많은 양이 세라믹 본체(10) 쪽으로 침투 또는 확산되어 버퍼층(41, 42)이 상대적으로 두껍게 형성된 경우일 수 있다.
외부 전극(20)에 함유된 글래스가 세라믹 본체(10) 쪽으로 침투 또는 확산함으로써 외부 전극(20)에는 글래스의 함량이 감소할 수 있고, 외부 전극(20)에는 포어가 더 많이 존재하여 치밀도가 떨어질 수 있다.
외부 전극(20)의 치밀도가 떨어지는 경우에는 외부 전극(20)을 통하여 도금액 등이 침투할 수 있고 이로 인하여 신뢰성이 감소할 수 있다.
이러한 현상은 외부 전극(20)의 두께(T)가 얇을수록 더욱 심화될 수 있고, 외부 전극(20)이 두꺼우면 글래스의 함량도 증가하므로 외부 전극(20)의 두께(T)를 기준으로 한 버퍼층(41, 42)의 상대적 비율을 파라미터로 하였다.
이는 외부 전극(20)의 치밀도 저하를 방지하기 위하여 외부 전극(20)에 필요한 글래스의 함량의 기준을 나타낼 수 있다. 즉 외부 전극(20)의 글래스가 더 빠져나가 결국 버퍼층(41, 42)의 두께(t)가 증가된다면 외부 전극(20)의 치밀도 저하로 인한 신뢰성 저하가 발생할 수 있음을 의미할 수 있다.
외부 전극(20)의 두께(T)는 세라믹 본체(10)의 단면(S2, S5) 상에 형성된 외부 전극(20)에 있어서 세라믹 본체(10)의 단면(S2, S5)으로부터의 길이 방향("L 방향") 치수를 의미할 수 있다.
외부 전극(20)의 두께(T)는 평균값일 수 있다. 세라믹 본체(10)의 폭 방향 중심부에서 길이 방향(L 방향) 및 두께 방향(T 방향)이 이루는 단면(L-T 단면)을 전자주사현미경으로 스캔하여 세라믹 본체(10)의 두께 방향 중심부에서 임의의 10개 지점에서 외부 전극(20)의 두께를 측정하여 그 평균값을 외부 전극(20)의 두께(T)로 할 수 있다.
폭 방향 중심부는 세라믹 본체(10)의 중심으로부터 폭 방향 양쪽으로 세라믹 본체(10)의 폭의 30% 이내의 영역을 의미할 수 있다. 상기 범위 내에서 외부 전극(20)의 두께(T)가 안정적인 값을 가질 수 있다.
두께 방향 중심부는 세라믹 본체(10)의 중심으로부터 두께 방향 양쪽으로 각각 5번째 내부 전극(30) 이내의 영역을 의미할 수 있다.
이하에서는 버퍼층(41, 42)의 두께(t) 조절에 대하여 공정 조건 측면 및 글래스 조성 측면에서 설명한다.
첫째, 공정 조건의 측면에서는 외부 전극(20) 소결 과정에서 글래스의 연화점(softening point) 이상에서 머무르는 시간을 조절함으로써 버퍼층(41, 42)의 두께(t)를 조절할 수 있다. 구체적으로는 연화점 이상에서의 승온 속도를 조절함으로써 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
글래스의 연화점 이하에서는 글래스는 유동성을 가지지 않기 때문에 세라믹 본체(10)의 내부로 침투 또는 확산할 수 없다. 연화점 이상에서 글래스가 유동성을 가지므로 세라믹 본체(10)의 내부로 침투 또는 확산할 수 있다.
글래스의 연화점 이하에서는 승온 속도를 작게 하여 장시간 머무르도록 하고, 연화점 이상에서는 급속 승온하여 머무르는 시간을 짧게 하면 버퍼층(41, 42)의 두께(t)를 작게 할 수 있다. 반대로 연화점 이상에서 승온 속도를 완만하게 하여 머무르는 시간을 길게 하면 버퍼층(41, 42)의 두께(t)를 크게 할 수 있다.
둘째, 글래스 조성 측면에서는 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
알카리금속, 바나듐족 산화물의 함량이 많은 글래스를 사용하면 버퍼층(41, 42)의 두께(t)가 더 증가될 수 있다. 알카리금속, 바나듐족 산화물의 함량이 많을수록 글래스의 연화점이 더 낮아질 수 있고 글래스의 유동성이 더 커져 글래스의 침투 또는 확산이 더욱 활발해질 수 있기 때문이다.
반대로 알카리금속, 바나듐족 산화물의 함량이 적은 글래스를 사용하면 글래스의 유동성 낮아 글래스의 침투 또는 확산이 어려워 버퍼층(41, 42)의 두께(t)가 감소될 수 있다.
본 발명의 다른 실시 형태는 글래스를 포함하는 외부 전극(20)용 페이스트를 마련하는 단계; 내부 전극(30)이 적층된 소결 칩에 상기 외부 전극(20)용 페이스트로 외부 전극(20)을 형성하는 단계; 및 상기 글래스의 연화점 이상에서 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 조절하는 외부 전극(20) 소결 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
먼저, 외부 전극(20)에 도전성을 부여하기 위한 도전성 금속 분말, 외부 전극(20)의 치밀화를 위한 글래스 분말, 유기 용매로서 에탄올, 및 바인더로서 폴리비닐부티랄 등을 혼합한 후, 이를 볼 밀링하여 외부 전극(20)용 페이스트를 마련할 수 있다.
다음으로, 외부 전극(20)용 페이스트로 디핑 방식 또는 인쇄 방식 등에 의하여 소결 칩에 외부 전극(20)을 형성할 수 있다.
소결 칩은 다음과 같이 제조될 수 있다. 즉, 티탄산바륨 등의 고유전율 세라믹 분말이 포함된 세라믹 슬러리를 이용하여 세라믹 그린 시트를 준비할 수 있다. 니켈 등의 도전성 금속을 포함하는 내부 전극(30)용 페이스트로 세라믹 그린 시트 상에 내부 전극(30)을 인쇄하고, 내부 전극(30)이 인쇄된 세라믹 그린 시트를 적층하여 그린 시트 적층체를 만들 수 있다. 그린 시트 적층체를 절단하여 그린 칩을 만들고 이를 소결하여 내부 전극(30)이 적층된 소결 칩을 제조할 수 있다.
외부 전극(20)에 함유된 도전성 금속의 확산 속도는 내부 전극(30)에 함유된 도전성 금속의 확산 속도보다 더 클 수 있다.
내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산으로 인한 부피 차이가 발생하고 이로 인하여 방사 크랙이 발생할 수 있으며, 본 발명은 이러한 문제를 해결하기 위한 것이다.
다음으로, 외부 전극(20) 소결 과정에서 글래스의 연화점 이상에 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
글래스의 연화점 이하에서는 글래스는 유동성을 가지지 않기 때문에 세라믹 본체(10)의 내부로 침투 또는 확산할 수 없다. 연화점 이상에서 글래스가 유동성을 가지므로 세라믹 본체(10)의 내부로 침투 또는 확산할 수 있다.
글래스의 연화점 이하에서는 승온 속도를 작게 하여 장시간 머무르도록 하고, 연화점 이상에서는 급속 승온하여 머무르는 시간을 짧게 하면 버퍼층(41, 42)의 두께(t)를 작게 할 수 있다. 반대로 연화점 이상에서 승온 속도를 완만하게 하여 머무르는 시간을 길게 하면 버퍼층(41, 42)의 두께(t)를 크게 할 수 있다.
기타 세라믹 분말, 외부 전극(20), 내부 전극(30) 및 버퍼층(41, 42) 등에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
본 발명의 또 다른 실시 형태는 글래스를 포함하는 외부 전극(20)용 페이스트를 마련하는 단계; 내부 전극(30)이 적층된 소결 칩에 외부 전극(20)용 페이스트로 외부 전극(20)을 형성하는 단계; 및 외부 전극(20)을 소결하는 소결 단계;를 포함하고, 외부 전극(20)용 페이스트를 마련하는 단계에서, 글래스에 포함되는 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층(41, 42)의 두께(t)를 조절하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
먼저, 외부 전극(20)에 도전성을 부여하기 위한 도전성 금속 분말, 외부 전극(20)의 치밀화를 위한 글래스 분말, 유기 용매로서 에탄올, 및 바인더로서 폴리비닐부티랄 등을 혼합한 후, 이를 볼 밀링하여 외부 전극(20)용 페이스트를 마련할 수 있다.
다음으로, 외부 전극(20)용 페이스트로 디핑 방식 또는 인쇄 방식 등에 의하여 소결 칩에 외부 전극(20)을 형성할 수 있다.
이에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
다음으로, 외부 전극(20)을 소결하여 세라믹 본체(10) 내에 버퍼층(41, 42)을 형성할 수 있다. 외부 전극(20)의 소결 과정에서 외부 전극(20)의 글래스가 세라믹 본체(10) 내로 확산 또는 침투하여 버퍼층(41, 42)이 형성될 수 있다.
외부 전극(20)용 페이스트를 마련하는 과정에서, 글래스에 함유된 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
알카리금속, 바나듐족 산화물의 함량이 많은 글래스를 사용하면 버퍼층(41, 42)의 두께(t)가 더 증가될 수 있다. 알카리금속, 바나듐족 산화물의 함량이 많을수록 글래스의 연화점이 더 낮아질 수 있고 글래스의 유동성이 더 커져 글래스의 침투 또는 확산이 더욱 활발해질 수 있기 때문이다.
반대로 알카리금속, 바나듐족 산화물의 함량이 적은 글래스를 사용하면 글래스의 유동성 낮아 글래스의 침투 또는 확산이 어려워 버퍼층(41, 42)의 두께(t)가 감소될 수 있다
구체적으로 알카리금속, 바나듐족 은 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs) 및 바나듐(V)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
외부 전극(20)에 함유된 도전성 금속의 확산 속도는 내부 전극(30)에 함유된 도전성 금속의 확산 속도보다 더 클 수 있다. 이에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
또한, 소결 단계에서, 글래스의 연화점 이상에서의 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
이에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
기타 외부 전극(20), 내부 전극(30) 및 버퍼층(41, 42) 등에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
이하에서는 실시예 및 비교예를 참조하여, 본 발명에 대하여 상세하게 설명한다.
실시예 및 비교예에 따른 적층 세라믹 캐패시터는 다음과 같은 방법에 따라 마련하였다.
티탄산바륨 분말, 유기용매로서 에탄올, 바인더로서 폴리비닐부티랄을 혼합하고, 이를 볼 밀링하여 세라믹 슬러리를 제조하고, 이를 이용하여 세라믹 그린 시트를 제조하였다.
세라믹 그린 시트 상에 니켈을 함유하는 내부 전극(30)용 도전성 페이스트를 인쇄하여 내부 전극(30)을 형성하고, 이를 적층한 그린 적층체를 85?에서 1,000kgf/㎠의 압력으로 등압 압축 성형(isostatic pressing) 하였다.
압착된 그린 적층체를 절단하여 그린 칩을 만들고, 절단된 그린 칩을 대기 분위기 하에서 230℃에서 60시간 유지하는 탈바인더 공정을 거친 후, 그린 칩을 950℃에서 소결하여 소결 칩을 제조하였다. 소결은 환원 분위기 하에서 실시하여 내부 전극(30)의 산화를 방지하였으며, 환원 분위기는 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10atm이 되도록 하였다.
소결 칩의 외부에 구리 분말 및 글래스 분말을 포함하는 외부 전극(20)용 페이스트를 이용하여 외부 전극을 형성하고 780℃에서 소결하였으며, 외부 전극(20) 상에는 전기 도금을 통하여 니켈 도금층 및 주석 도금층을 형성하였다.
우선, 방사 크랙이 발생하는 내부 전극(30)의 두께(Te) 및 적층수(N)를 확인하기 위하여, 내부 전극(30)의 두께(Te) 및 적층수(N)를 변화시키면서 0603 사이즈의 적층 세라믹 캐패시터를 제조한 후 고배율의 현미경을 이용하여 단면을 관찰하여 방사 크랙 발생 여부를 확인하였다. 0603 사이즈는 적층 세라믹 캐패시터의 크기가 0.6㎜×0.3㎜×0.3㎜인 경우를 말한다.
Te(㎛) N 크랙
5 100 미발생
200 미발생
300 미발생
4 100 미발생
200 미발생
300 미발생
3 100 미발생
150 미발생
200 발생
250 발생
300 발생
2 100 미발생
150 미발생
200 발생
250 발생
300 발생
표 1을 참조하면, 내부 전극(30)의 두께(Te)가 4㎛ 및 5㎛ 인 경우에는 내부 전극(30)의 적층수와 상관없이 방사 크랙이 발생하지 않았다.
내부 전극(30)의 두께(Te)가 3㎛ 이하 및 내부 전극(30) 적층수(N)가 200 이상이 되면서 방사 크랙이 발생함을 확인할 수 있다.
본 발명은 내부 전극(30)의 두께(Te)가 3㎛ 이하 및 내부 전극(30) 적층수(N)가 200 이상인 경우에 발생하는 방사 크랙을 방지하여 신뢰성을 향상시키기 위한 것이다.
다음으로, 버퍼층(41, 42) 두께(t)의 적정성을 확인하기 위하여, 세라믹 본체(10)의 길이 방향 마진(L)을 60 ㎛ 로 하고, 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 변화시켰다.
상기 시편의 단면을 고배율의 현미경으로 관찰하여 크랙 발생 여부를 확인하였다. 또한 크랙이 발생하지 않은 시편과 동일 조건 하에서 제조된 다른 시편에 대하여 신뢰성 테스트를 실시하였다. 신뢰성 테스트는 가속수명의 방법으로 실시하였고, 절연저항이 1E+07 Ω㎝ 이상인 경우를 양호로 판단하였다. 크랙 및 신뢰성에 대한 결과를 표 2에 나타내었다.
상기 가속수명 평가는 40개의 샘플에 대하여 130℃, 2Vr 및 4시간의 조건하에서 실시하였다.
L(㎛) t(㎛) 크랙 신뢰성
비교예 1 10 1 발생 -
비교예 2 2 발생 -
실시예 1 3 미발생 양호
실시예 2 4 미발생 양호
실시예 3 5 미발생 양호
실시예 4 7 미발생 양호
비교예 3 10 미발생 불량
비교예 4 15 미발생 불량
비교예 5 20 미발생 불량
표 2를 참조하면, 비교예 1 및 2는 버퍼층(41, 42)의 두께(t)가 1㎛ 및 2㎛ 인 경우로서, 모두 크랙이 발생하였다. 이는 버퍼층(41, 42)의 두께(t)가 너무 작아 내부 전극(30)과 외부 전극(20) 간 금속 원자의 상호 확산으로 인한 응력을 완화시키지 못하였기 때문이다.
실시예 1~4는 버퍼층(41, 42)의 두께(t)가 각각 3㎛, 4㎛, 5㎛, 6㎛ 및 7㎛ 인 경우로서, 모두 크랙이 발생하지 않았으며 신뢰성 테스트 결과도 양호하였다.
비교예 3~5는 버퍼층(41, 42)의 두께(t)가 각각 10㎛, 15㎛ 및 20㎛인 경우로서, 모두 크랙은 발생하지 않았지만 신뢰성 테스트 결과 모두 불량을 나타내었다. 이는 버퍼층(41, 42)의 두께(t)가 세라믹 본체(10)의 길이 방향 마진(L)과 동일하거나 더 커서 절연저항이 감소되었기 때문이다.
상기 표 2의 결과에 의하면, 버퍼층(41, 42)의 두께(t)가 3㎛ 이상이고 세라믹 본체(10)의 길이 방향 마진(L) 보다 작은 경우에, 크랙이 발생하지 않고 신뢰성 테스트 결과도 양호한 것으로 나타났다.
다음으로, 외부 전극(20)의 두께(T) 대비 버퍼층(41, 42)의 두께(t)의 비율(t/T)의 적정성을 확인하기 위하여, 버퍼층(41, 42)의 두께(t)를 5㎛로 하고 외부 전극(20)의 두께(T)를 변화시켰다. 이에 대하여 신뢰성 테스트를 실시하고 그 결과를 표 3에 나타내었다. 신뢰성 테스트 결과 절연저항이 모두 1E+07 Ω㎝ 이하로 떨어지는 것이 없을 경우를 양호로 판단하였다. 상기 가속수명 평가는 40개의 샘플에 대하여 130℃, 2Vr 및 4시간의 조건하에서 실시하였다.
t(㎛) T(㎛) t/T 신뢰성
비교예 6 5 10 1/2 불량
비교예 7 12 5/12 불량
실시예 5 15 1/3 양호
실시예 6 20 1/4 양호
실시예 7 25 1/5 양호
표 3을 참조하면, 비교예 6 및 7은 t/T가 1/2 및 5/12 인 경우로서, 모두 신뢰성 불량이 발생하였다. 이는 세라믹 본체(10)로 확산 또는 침투한 글래스의 양이 지나치게 많아 외부 전극(20) 내에 존재하는 글래스의 함량이 지나치게 감소하였고, 이로 인하여 외부 전극(20)의 치밀도가 떨어졌기 때문이다. 즉 외부 전극(20)의 포어를 통하여 도금액 등이 침투하여 신뢰성이 저하된 것이다.
실시예 5~7는 t/T가 각각 1/3, 1/4 및 1/5 인 경우로서, 모두 신뢰성이 양호한 결과를 나타내고 있다. 이는 외부 전극(20) 내에 존재하는 글래스의 함량이 충분하여 도금액 등의 침투를 막을 수 있을 정도로 외부 전극(20)이 치밀한 상태를 유지하기 때문이다.
상기 표 3의 결과에 의하면, 외부 전극(20)의 두께(T) 대비 버퍼층(41, 42)의 두께(t)의 비율(t/T)은 1/3 이하이어야 외부 전극(20)의 치밀도가 저하되지 않고 도금액 등의 침투를 방지할 수 있음을 확인할 수 있다.
본 발명에서 사용한 용어는 특정한 실시예를 설명하기 위한 것으로, 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 세라믹 본체
20: 외부 전극
21, 22: 제1 및 제2 외부 전극
30: 내부 전극
31, 32: 제1 및 제2 내부 전극
41, 42: 제1 및 제2 버퍼층
51, 52: 제1 및 제2 접속면
t: 버퍼층의 두께
Te: 내부 전극의 두께
L: 세라믹 본체의 길이 방향 마진
T: 외부 전극의 두께

Claims (35)

  1. 내부에 내부 전극이 형성된 세라믹 본체;
    상기 세라믹 본체의 외부에 형성되고 상기 내부 전극과 접속된 외부 전극; 및
    상기 세라믹 본체의 외부면 중 상기 내부 전극과 상기 외부 전극이 접속되는 접속면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고,
    상기 내부 전극의 두께를 Te, 상기 내부 전극의 적층 수를 N, 상기 버퍼층의 두께를 t, 상기 세라믹 본체의 길이 방향 마진을 L 이라 할 때, Te≤0.6㎛, N>200, 3㎛≤t<L인 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 외부 전극의 두께를 T라 할 때, t/T<1/3 인 적층 세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 버퍼층은 붕소의 함량이 50% 이상인 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 세라믹 본체는 직육면체인 적층 세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 내부 전극은 직사각형인 적층 세라믹 전자 부품.
  6. 제1항에 있어서,
    상기 외부 전극은 상기 세라믹 본체의 단면에 형성된 적층 세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장된 적층 세라믹 전자 부품.
  8. 제1항에 있어서,
    상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
  9. 제1항에 있어서,
    상기 외부 전극은 글래스를 포함하는 적층 세라믹 전자 부품.
  10. 제1항에 있어서,
    상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 큰 적층 세라믹 전자 부품.
  11. 제1항에 있어서,
    상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  12. 제1항에 있어서,
    상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  13. 세라믹 본체의 마주 보는 단면에 형성된 제1 및 제2 외부 전극을 포함하는 외부 전극;
    상기 세라믹 본체의 내부에 이격되어 적층 배치되고, 상기 제1 및 제2 외부 전극에 각각 접속된 제1 및 제2 내부 전극을 포함하는 내부 전극; 및
    상기 세라믹 본체의 단면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고,
    상기 내부 전극의 두께를 Te, 상기 내부 전극의 적층 수를 N, 상기 버퍼층의 두께를 t, 상기 세라믹 본체의 길이 방향 마진을 L 이라 할 때, Te≤0.6㎛, N>200, 3㎛≤t<L 인 적층 세라믹 전자 부품.
  14. 제13항에 있어서,
    상기 외부 전극의 두께를 T라 할 때, t/T<1/3 인 적층 세라믹 전자 부품.
  15. 제13항에 있어서,
    상기 버퍼층은 붕소의 함량이 50% 이상인 적층 세라믹 전자 부품.
  16. 제13항에 있어서,
    상기 세라믹 본체는 직육면체인 적층 세라믹 전자 부품.
  17. 제13항에 있어서,
    상기 내부 전극은 직사각형인 적층 세라믹 전자 부품.
  18. 제13항에 있어서,
    상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장된 적층 세라믹 전자 부품.
  19. 제13항에 있어서,
    상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
  20. 제13항에 있어서,
    상기 외부 전극은 글래스를 포함하는 적층 세라믹 전자 부품.
  21. 제13항에 있어서,
    상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 큰 적층 세라믹 전자 부품.
  22. 제13항에 있어서,
    상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  23. 제13항에 있어서,
    상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  24. 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계;
    내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및
    상기 글래스의 연화점 이상에서 승온 속도를 조절하여 버퍼층의 두께를 조절하는 외부 전극 소결 단계;
    를 포함하는 적층 세라믹 전자 부품의 제조 방법.
  25. 제24항에 있어서,
    상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 큰 적층 세라믹 전자 부품의 제조 방법.
  26. 제24항에 있어서,
    상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시키는 적층 세라믹 전자 부품의 제조 방법.
  27. 제24항에 있어서,
    상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시키는 적층 세라믹 전자 부품의 제조 방법.
  28. 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계;
    내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및
    상기 외부 전극을 소결하는 소결 단계;를 포함하고,
    상기 외부 전극용 페이스트를 마련하는 단계에서, 상기 글래스에 포함되는 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층의 두께를 조절하는 적층 세라믹 전자 부품의 제조 방법.
  29. 제28항에 있어서,
    상기 외부 전극에 함유된 도전성 금속의 확산 속도는 상기 내부 전극에 함유된 도전성 금속의 확산 속도보다 더 큰 적층 세라믹 전자 부품의 제조 방법.
  30. 제28항에 있어서,
    상기 알카리금속, 바나듐족 은 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs) 및 바나듐(V)으로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자 부품의 제조 방법.
  31. 제28항에 있어서,
    상기 알카리금속, 바나듐족 산화물의 함량을 증가시켜 상기 버퍼층의 두께를 증가시키는 적층 세라믹 전자 부품의 제조 방법.
  32. 제28항에 있어서,
    상기 알카리금속, 바나듐족 산화물의 함량을 감소시켜 상기 버퍼층의 두께를 감소시키는 적층 세라믹 전자 부품의 제조 방법.
  33. 제28항에 있어서,
    상기 소결 단계에서, 상기 글래스의 연화점 이상에서의 승온 속도를 조절하여 상기 버퍼층의 두께를 조절하는 적층 세라믹 전자 부품의 제조 방법.
  34. 제33항에 있어서,
    상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시키는 적층 세라믹 전자 부품의 제조 방법.
  35. 제33항에 있어서,
    상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시키는 적층 세라믹 전자 부품의 제조 방법.
KR1020130018274A 2013-02-20 2013-02-20 적층 세라믹 전자 부품 KR102089692B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130018274A KR102089692B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품
JP2013102829A JP2014160792A (ja) 2013-02-20 2013-05-15 積層セラミック電子部品
US13/902,587 US9514882B2 (en) 2013-02-20 2013-05-24 Multilayer ceramic electronic component
CN201310228723.2A CN103996538A (zh) 2013-02-20 2013-06-08 多层陶瓷电子元件及其制备方法
CN201810372105.8A CN108597868B (zh) 2013-02-20 2013-06-08 制备多层陶瓷电子元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018274A KR102089692B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품

Publications (2)

Publication Number Publication Date
KR20140104278A true KR20140104278A (ko) 2014-08-28
KR102089692B1 KR102089692B1 (ko) 2020-04-14

Family

ID=51310670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018274A KR102089692B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품

Country Status (4)

Country Link
US (1) US9514882B2 (ko)
JP (1) JP2014160792A (ko)
KR (1) KR102089692B1 (ko)
CN (2) CN108597868B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097332B1 (ko) * 2013-02-20 2020-04-06 삼성전기주식회사 적층 세라믹 전자 부품
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2017162956A (ja) * 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
CN111128494B (zh) * 2019-12-31 2021-12-10 广东爱晟电子科技有限公司 一种应力缓冲金属电极结构热敏芯片
JP7056864B2 (ja) * 2021-03-10 2022-04-19 太陽誘電株式会社 セラミック電子部品
JP2022191166A (ja) * 2021-06-15 2022-12-27 太陽誘電株式会社 セラミック電子部品、実装基板配置、およびセラミック電子部品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151234A (ja) 1992-10-31 1994-05-31 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
JP2009001645A (ja) 2007-06-20 2009-01-08 Sumitomo Rubber Ind Ltd タイヤクリンチ用ゴム組成物およびそれを用いたタイヤクリンチを有するタイヤ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864464A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd チップ型セラミック電子部品の製造方法
JP2998639B2 (ja) * 1996-06-20 2000-01-11 株式会社村田製作所 積層セラミックコンデンサ
JP3334607B2 (ja) * 1998-05-12 2002-10-15 株式会社村田製作所 誘電体磁器組成物および積層セラミックコンデンサ
CN2558056Y (zh) * 2002-06-03 2003-06-25 禾伸堂企业股份有限公司 具有机械缓冲层的积层陶瓷电容器
JP2005108890A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 積層セラミックコンデンサ
JP2005217128A (ja) * 2004-01-29 2005-08-11 Kyocera Corp セラミック電子部品
JP2005268290A (ja) 2004-03-16 2005-09-29 Taiyo Yuden Co Ltd 積層セラミック電子部品およびその製造方法
JP4203452B2 (ja) * 2004-06-28 2009-01-07 Tdk株式会社 積層型セラミックコンデンサの製造方法
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Tdk株式会社 積層セラミック電子部品
WO2007020757A1 (ja) * 2005-08-19 2007-02-22 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JP4933968B2 (ja) * 2007-07-04 2012-05-16 Tdk株式会社 セラミック電子部品
JP5225241B2 (ja) * 2009-09-24 2013-07-03 株式会社村田製作所 積層セラミック電子部品
CN102640239B (zh) * 2009-12-11 2015-06-17 株式会社村田制作所 层叠型陶瓷电子部件
KR102097332B1 (ko) * 2013-02-20 2020-04-06 삼성전기주식회사 적층 세라믹 전자 부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151234A (ja) 1992-10-31 1994-05-31 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
JP2009001645A (ja) 2007-06-20 2009-01-08 Sumitomo Rubber Ind Ltd タイヤクリンチ用ゴム組成物およびそれを用いたタイヤクリンチを有するタイヤ

Also Published As

Publication number Publication date
US9514882B2 (en) 2016-12-06
CN108597868A (zh) 2018-09-28
US20140233148A1 (en) 2014-08-21
CN108597868B (zh) 2020-08-25
JP2014160792A (ja) 2014-09-04
KR102089692B1 (ko) 2020-04-14
CN103996538A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
KR102097332B1 (ko) 적층 세라믹 전자 부품
KR102089692B1 (ko) 적층 세라믹 전자 부품
KR101792268B1 (ko) 적층 세라믹 전자 부품
KR101228752B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US20130009515A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
KR20130104361A (ko) 적층 세라믹 전자 부품
US11574773B2 (en) Multilayer electronic component
KR20130104339A (ko) 적층 세라믹 전자 부품
US20130009516A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
KR102437803B1 (ko) 적층 세라믹 전자부품
KR102107032B1 (ko) 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품
KR20220052164A (ko) 적층형 전자 부품
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
US10658115B1 (en) Capacitor component and method for manufacturing the same
KR101883016B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102115955B1 (ko) 적층 세라믹 전자부품
KR20150125454A (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
KR20220081633A (ko) 적층형 전자 부품 및 유전체 조성물
KR20140112881A (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR102191252B1 (ko) 적층 세라믹 전자부품
KR20170096462A (ko) 적층형 커패시터 및 그 제조 방법
KR20130024693A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN116387030A (zh) 多层电子组件
KR20210052252A (ko) 도전성 페이스트 및 적층형 전자부품
KR20230057161A (ko) 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant