CN111128494B - 一种应力缓冲金属电极结构热敏芯片 - Google Patents
一种应力缓冲金属电极结构热敏芯片 Download PDFInfo
- Publication number
- CN111128494B CN111128494B CN201911420891.5A CN201911420891A CN111128494B CN 111128494 B CN111128494 B CN 111128494B CN 201911420891 A CN201911420891 A CN 201911420891A CN 111128494 B CN111128494 B CN 111128494B
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- chip
- electrode layer
- thermosensitive
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 80
- 239000002184 metal Substances 0.000 title claims abstract description 80
- 230000003139 buffering effect Effects 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000005995 Aluminium silicate Substances 0.000 claims abstract description 15
- 235000012211 aluminium silicate Nutrition 0.000 claims abstract description 15
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical compound O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000843 powder Substances 0.000 claims abstract description 14
- 239000002002 slurry Substances 0.000 claims abstract description 12
- 239000002131 composite material Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 238000002156 mixing Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 15
- 238000007650 screen-printing Methods 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000003756 stirring Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 6
- 230000035939 shock Effects 0.000 abstract description 5
- 238000004140 cleaning Methods 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000498 ball milling Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009863 impact test Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明涉及一种应力缓冲金属电极结构热敏芯片，包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由第一金属电极层、应力缓冲层和第二金属电极层从内向外依次在所述热敏陶瓷基片表面上层叠而成，所述应力缓冲层由金属浆料与高岭土粉末混合得到的材料制成。本发明还涉及所述热敏芯片的制备方法。本发明所述的热敏芯片具有耐冷热冲击、结构稳定、可靠性高的优点。
Description
技术领域
本发明涉及热敏电阻的技术领域，特别是涉及一种应力缓冲金属电极结构热敏芯片。
背景技术
热敏电阻芯片，简称热敏芯片，广泛应用于各种温度探测、温度补偿、温度控制电路中，其在电路中起到将温度的变量转化成所需的电子信号的核心作用。
如图1所示，现有的热敏芯片包括热敏陶瓷基片1’以及两个分别设于所述热敏陶瓷基片1’两表面上的金属电极2’，所述金属电极2’通常为银电极。现有的热敏芯片的制备工艺为：热敏陶瓷粉料配料→球磨→等静压成型→烧结陶瓷锭→切片→丝网印刷法印刷银浆→烘干→烧银→划切。
然而，现有的热敏芯片存在以下问题：在冷热冲击的环境下，例如图2所示，在使用焊料3高温焊接热敏芯片的金属电极2’时，焊点附近的温度发生骤变，金属电极2’因热胀冷缩产生的应力容易使其出现龟裂，影响产品外观，再者，由于金属电极2’与热敏陶瓷基片1’的热膨胀系数不同，它们胀缩的程度不一致也产生了应力作用，这种应力在牢固的焊点上无法得到释放，容易导致热敏陶瓷基片1’产生微裂纹，甚至发生断裂，从而大大影响热敏芯片的性能，降低其可靠性和稳定性，导致产品合格率较低，增加了生产成本。
发明内容
基于此，本发明提供一种应力缓冲金属电极结构热敏芯片，其具有耐冷热冲击、结构稳定、可靠性高的优点。
本发明采取的技术方案是：
一种应力缓冲金属电极结构热敏芯片，包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由第一金属电极层、应力缓冲层和第二金属电极层从内向外依次在所述热敏陶瓷基片表面上层叠而成，所述应力缓冲层由金属浆料与高岭土粉末混合得到的材料制成。
相对于现有的热敏芯片，本发明的热敏芯片采用第一金属电极层-应力缓冲层-第二金属电极层的复合电极结构，其中，所述第一金属电极层与热敏陶瓷基片结合，不易从热敏陶瓷基片表面脱落；所述应力缓冲层采用添加了高岭土的金属浆料制备，其具备类似海绵的疏松多孔结构，可以缓冲外界环境变化产生的应力，保护第一金属电极层以及热敏陶瓷基片不受应力的破坏，从而提高热敏芯片整体的稳定性和可靠性，该应力缓冲层也有一定的阻隔作用；所述第二金属电极层作为表面焊接层，具有焊接作用。
本发明的应力缓冲金属电极结构热敏芯片耐冷热冲击，在冷热冲击环境下，例如高温焊接时，由于该应力缓冲层大幅度减少了传递到热敏陶瓷基片和第一金属电极层的破坏性应力，所述复合电极整体上受到的应力作用较小，不易发生龟裂，并且热敏陶瓷基片受应力作用而开裂的可能性也降低了，从而提高了该热敏芯片的结构稳定性和可靠性。
进一步，所述应力缓冲层的材料中，高岭土粉末与金属浆料的质量比为1～20:100。在该比例范围下制得的应力缓冲层的性能较为适宜，若高岭土添加量过少则很难形成海绵状的疏松多孔结构，应力缓冲层起不到缓冲应力的作用，若高岭土添加量过多则会影响应力缓冲层的附着力，从而影响热敏芯片的可靠性。根据不同金属浆料，高岭土的添加量在该比例范围内相应调整。
具体地，所述应力缓冲层的厚度为3～20微米。在该厚度范围下的应力缓冲层的性能较为适宜，过薄则不能起到缓冲作用，过厚则增加成本，同时还可能影响芯片的可靠性。
具体地，所述第一金属电极层的厚度为3～20微米。
具体地，所述第二金属电极层的厚度为0.1～1微米。
对复合电极中的各层厚度进行上述限定，能够在保证热敏芯片的可靠性的同时，实现成本最少化。
具体地，所述应力缓冲层采用丝网印刷法制成。
具体地，所述第一金属电极层采用丝网印刷法制成。
具体地，所述第二金属电极层采用溅射法形成，其结构致密，能够提高所述热敏芯片的可焊性，同时减少材料成本。
本发明还提供上述热敏芯片的制备方法，包括如下步骤：制备热敏陶瓷基材，然后在热敏陶瓷基材两表面分别依次制备第一金属电极层、应力缓冲层和第二金属电极层，再进行划切，得到单个的热敏芯片。
具体地，制备应力缓冲层的步骤包括：在金属浆料中加入高岭土粉末，充分搅拌均匀后采用丝网印刷法印刷在第一金属电极层表面，然后进行烘干、烧结，得到制备在第一金属电极层表面的应力缓冲层。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为现有的热敏芯片的结构示意图；
图2为现有的热敏芯片焊接于安装位置上的示意图；
图3为本发明的应力缓冲金属电极结构热敏芯片的结构示意图；
图4为本发明的应力缓冲金属电极结构热敏芯片的制备流程图；
图5为应力缓冲层的SEM图。
具体实施方式
请参阅图3，其为本发明的应力缓冲金属电极结构热敏芯片的结构示意图。
本发明的应力缓冲金属电极结构热敏芯片包括热敏陶瓷基片1以及两个分别设于所述热敏陶瓷基片1的两表面上的复合电极2，所述复合电极2是由第一金属电极层21、应力缓冲层22和第二金属电极层23从内向外依次在所述热敏陶瓷基片1表面上层叠而成。
具体地，所述应力缓冲层由金属浆料与高岭土粉末混合得到的材料制成，优选地，其中高岭土粉末与金属浆料的质量比为1～20:100。
具体地，所述第一金属电极层21的厚度为3～20微米；所述应力缓冲层22的厚度为3～20微米；所述第二金属电极层23的厚度为0.1～1微米。
所述第一金属电极层21和应力缓冲层22均采用丝网印刷法制成，优选地，采用同一种金属浆料印刷制备，例如均采用银浆，这能保证第一金属电极层21与应力缓冲层22之间能够紧密结合。
所述第二金属电极层23采用溅射法形成，可以采用焊接性能好的金属，例如金。
请参阅图4，其为本发明的应力缓冲金属电极结构热敏芯片的制备流程图。
所述应力缓冲金属电极结构热敏芯片的制备方法按如下步骤进行：
S1：制备热敏陶瓷基材：
按常规配方配得热敏陶瓷粉末，例如NTC热敏陶瓷粉末，再对热敏陶瓷粉末进行球磨、等静压成型、800～1300℃下烧结、切片，即可得到片状的热敏陶瓷基材。
S2：印刷第一金属电极层21：
采用丝网印刷法在热敏陶瓷基材的两表面印刷金属浆料，金属浆料干燥后，得到印刷在热敏陶瓷基材上的第一金属电极层21。
S3：印刷应力缓冲层22：
按配比在金属浆料中加入高岭土粉末，充分搅拌均匀后采用丝网印刷法印刷在第一金属电极层21表面，然后进行烘干、在700～1000℃下烧结，得到印刷在第一金属电极层21表面的应力缓冲层22。制得的应力缓冲层22的SEM图如图5所示，其具有类似海绵的疏松多孔结构，能够起到缓冲作用。
S4：一次清洗：
使用清洗液处理步骤S3得到的热敏陶瓷基材，再使用超声波机清洗，清洗时间为：5±1分钟，然后烘干，烘干温度为：100±5℃，烘干时间为：30±5分钟。
S5：二次清洗：
将步骤S4一次清洗得到的热敏陶瓷基材放到等离子清洗机中进行二次清洗，清洗时间为：5±1分钟，烘干温度为：100±5℃，烘干时间为：30±5分钟，同时活化表面。
S6：溅射第二金属电极层23：
先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以贵金属作为靶材，在电场作用下，Ar+加速轰击靶材，将靶材原子溅射到步骤S5得到的热敏陶瓷基材上，在热敏陶瓷基材两表面的应力缓冲层22表面上分别溅射一层第二金属电极层23。
S7：划切：
测试步骤S6得到的热敏陶瓷基材的电阻率，按照测试结果和所需热敏芯片的阻值计算出单个热敏芯片的尺寸大小，然后对所述热敏陶瓷基材进行划切，得到单个的所述热敏芯片。
S8：测试分选：
使用热敏电阻测试仪4对步骤S7批量生产得到的热敏芯片逐个进行电阻值测试，将不符合要求的产品分选淘汰。
现有热敏芯片与本发明应力缓冲金属电极结构热敏芯片的性能对比测试
采用电阻率约为60kΩ·mm，B值为4050，厚度为0.2mm的陶瓷基片，用丝网印刷法在陶瓷基片两表面上制作厚度为3～20μm银电极，再进行划切，得到现有热敏芯片；另外，用丝网印刷法在陶瓷基片上依次印刷3～20μm厚的第一金属电极层和3～20μm厚的应力缓冲层，然后溅射0.5μm厚的第二金属电极层，再进行划切，得到与上述现有热敏芯片尺寸相同的本发明的热敏芯片。
分别对制得的现有热敏芯片与本发明的热敏芯片进行100℃-0℃的冷热冲击实验，每次实验采用10个样品。
冷热冲击实验为：将样品交替置于100℃与0℃气体中，循环1000次，根据实验前、后所测得的样品在25℃下的阻值，计算出的阻值变化率即为冷热冲击变化率。
实验结果如下表：
上表数据表明，现有热敏芯片的冷热冲击变化率非常大且很分散，并且经SEM电子显微镜拍摄其横截面发现其中的热敏陶瓷基片出现了不同程度的微裂纹；而本发明的热敏芯片冷热冲击变化率比较小且比较集中，说明本发明的热敏芯片能更有效地抵抗冷热冲击下产生的破坏性应力，其稳定性和可靠性更高，而且，采用含高岭土的应力缓冲层作为电极层，并不会影响热敏芯片的焊接性和电极导电性。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (9)
1.一种应力缓冲金属电极结构热敏芯片，其特征在于：包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由第一金属电极层、应力缓冲层和第二金属电极层从内向外依次在所述热敏陶瓷基片表面上层叠而成，所述应力缓冲层由金属浆料与高岭土粉末混合得到的材料制成，其中高岭土粉末与金属浆料的质量比为1~20:100。
2.根据权利要求1所述的热敏芯片，其特征在于：所述应力缓冲层的厚度为3~20微米。
3.根据权利要求1所述的热敏芯片，其特征在于：所述第一金属电极层的厚度为3~20微米。
4.根据权利要求1所述的热敏芯片，其特征在于：所述第二金属电极层的厚度为0.1~1微米。
5.根据权利要求1-4任一项所述的热敏芯片，其特征在于：所述应力缓冲层采用丝网印刷法制成。
6.根据权利要求1-4任一项所述的热敏芯片，其特征在于：所述第一金属电极层采用丝网印刷法制成。
7.根据权利要求1-4任一项所述的热敏芯片，其特征在于：所述第二金属电极层采用溅射法形成。
8.权利要求1所述的热敏芯片的制备方法，其特征在于：包括如下步骤：制备热敏陶瓷基材，然后在热敏陶瓷基材两表面分别依次制备第一金属电极层、应力缓冲层和第二金属电极层，再进行划切，得到单个的热敏芯片。
9.根据权利要求8所述的制备方法，其特征在于：制备应力缓冲层的步骤包括：在金属浆料中加入高岭土粉末，充分搅拌均匀后采用丝网印刷法印刷在第一金属电极层表面，然后进行烘干、烧结，得到制备在第一金属电极层表面的应力缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911420891.5A CN111128494B (zh) | 2019-12-31 | 2019-12-31 | 一种应力缓冲金属电极结构热敏芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911420891.5A CN111128494B (zh) | 2019-12-31 | 2019-12-31 | 一种应力缓冲金属电极结构热敏芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128494A CN111128494A (zh) | 2020-05-08 |
| CN111128494B true CN111128494B (zh) | 2021-12-10 |
Family
ID=70507538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911420891.5A Active CN111128494B (zh) | 2019-12-31 | 2019-12-31 | 一种应力缓冲金属电极结构热敏芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128494B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103421A (zh) * | 2013-04-12 | 2014-10-15 | 华新科技股份有限公司 | 具有缓冲层的积层陶瓷电容器 |
| CN108597868A (zh) * | 2013-02-20 | 2018-09-28 | 三星电机株式会社 | 制备多层陶瓷电子元件的方法 |
| JP2018157201A (ja) * | 2017-03-16 | 2018-10-04 | 三菱マテリアル株式会社 | 抵抗装置、及び、抵抗装置の製造方法 |
| CN209118859U (zh) * | 2018-12-28 | 2019-07-16 | 广东爱晟电子科技有限公司 | 一种高精度高可靠Cr-Ni-Au复合电极热敏芯片 |
-
2019
- 2019-12-31 CN CN201911420891.5A patent/CN111128494B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108597868A (zh) * | 2013-02-20 | 2018-09-28 | 三星电机株式会社 | 制备多层陶瓷电子元件的方法 |
| CN104103421A (zh) * | 2013-04-12 | 2014-10-15 | 华新科技股份有限公司 | 具有缓冲层的积层陶瓷电容器 |
| JP2018157201A (ja) * | 2017-03-16 | 2018-10-04 | 三菱マテリアル株式会社 | 抵抗装置、及び、抵抗装置の製造方法 |
| CN209118859U (zh) * | 2018-12-28 | 2019-07-16 | 广东爱晟电子科技有限公司 | 一种高精度高可靠Cr-Ni-Au复合电极热敏芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128494A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103781742B (zh) | 氮化硅基板和氮化硅基板的制造方法 | |
| JP2010271296A (ja) | 電気検査用基板及びその製造方法 | |
| EP2680278B1 (en) | Mounting structure for electronic components | |
| CN209118860U (zh) | 一种高精度高可靠Ti-Cu-Au复合电极热敏芯片 | |
| CN111128494B (zh) | 一种应力缓冲金属电极结构热敏芯片 | |
| CN209118859U (zh) | 一种高精度高可靠Cr-Ni-Au复合电极热敏芯片 | |
| JP4673086B2 (ja) | ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法 | |
| CN109659104A (zh) | 一种高可靠双面异质复合电极热敏芯片 | |
| CN111180204B (zh) | 一种应力缓冲金属电极结构芯片电容 | |
| JP5856738B2 (ja) | サーマルヘッド | |
| US4842959A (en) | Aluminum enamel board | |
| WO2020134016A1 (zh) | 一种高精度高可靠Ti/W-Cu-Au复合电极热敏芯片 | |
| JP2010098049A (ja) | 多層セラミック基板及びその製造方法 | |
| CN111029068A (zh) | 一种高精度高可靠复合薄膜电极热敏芯片 | |
| CN111029065A (zh) | 一种高精度高可靠Ir-Cu-Au复合电极热敏芯片 | |
| CN111048271A (zh) | 一种高精度高可靠Cr/Ni-Cu-Au复合电极热敏芯片 | |
| US6190790B1 (en) | Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate | |
| CN111009363A (zh) | 一种高精度高可靠Mo-Cu-Au复合电极热敏芯片 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH11163487A (ja) | セラミック多層回路基板用導電ペースト | |
| JP7294827B2 (ja) | 電気検査用基板 | |
| JPH0349108A (ja) | 銅導体組成物 | |
| JP4497627B2 (ja) | ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 | |
| US7300607B2 (en) | Conductive sintered compact for fixing electrodes in electronic device envelope | |
| JPH03284896A (ja) | 多層配線回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20200508 Assignee: EXSENSE SENSOR TECHNOLOGY CO.,LTD. Assignor: EXSENSE ELECTRONICS TECHNOLOGY Co.,Ltd. Contract record no.: X2023980043947 Denomination of invention: A Stress Buffered Metal Electrode Structure Thermistor Chip Granted publication date: 20211210 License type: Common License Record date: 20231019 |