CN103959653B - 具有增强的捕获的模拟锁相环 - Google Patents

Abstract

公开一种模拟锁相环PLL，其包括压控振荡器；分频器，所述分频器使其输入连接到VCO的输出；第一鉴相器，所述第一鉴相器布置成检测分频器的输出信号与参考频率信号之间的相位差，并基于该相位差提供输出信号，其中可检测的相位差在参考频率的一个周期内；第一电荷泵，所述第一电荷泵连接到所述第一鉴相器的输出且布置成基于第一鉴相器的输出对应于每个检测到的相位误差输出电荷；以及模拟环路滤波器，所述模拟环路滤波器连接到所述第一电荷泵且布置成基于所述第一电荷泵的所述输出向所述VCO提供电压。该PLL还包括第二鉴相器；以及第二电荷泵。还公开一种无线电电路、通信设备和通信节点。

Description

具有增强的捕获的模拟锁相环

技术领域

本发明一般涉及模拟锁相环。本发明具体地涉及模拟锁相环中改善的捕获。本发明还涉及布置成用于改善的捕获的无线电电路、通信设备和通信节点。

背景技术

在模拟锁相环（PLL）领域中，其中电路的输出是振荡器信号，锁相到输入参考信号，输出信号的相位精确度高度依赖于输入鉴相器的分辨率。鉴相器应该优选地也能够在捕获期间处理大相位误差。这对于具有大输出频率范围而具有普通相位精确度要求的其中能够使用压控振荡器（VCO）的大灵敏度来覆盖该频率范围的PLL来说尤其有关。现有模拟鉴相器最常见地具有高分辨率但是无法检测大于2π弧度的相位误差。

无法检测大相位误差导致例如启动和频率切换期间捕获慢。即使相位误差是2π的若干倍数，该鉴相器也将只输出2π的部分，并指示相位误差小于其实际相位误差。应该拉动环路电压进而将VCO拉到正确频率的电荷泵将不会如其所能够实现的有效地工作。图8图示在频率切换处发往VCO的控制信号的典型行为。存在避免此问题的若干方法，其中最常用的是在捕获期间切换到较大带宽的PLL。

US 6,281,712和US 2008/061888中提供了此类解决方案的示例。US 6,281,712公开一种鉴相器电路，其在高频处工作且具有对鉴相器信号的分频版本执行操作的操控电路。该鉴相器通过在至操控电路的两个输入端口处添加分频器来实现操控。Us 2008/061888公开一种多环路PLL电路，其具有用于生成第一控制电流的第一环路和用于生成第二控制电流的第二环路。对反馈时钟信号提供双分频功能。第二参考时钟信号的频率高于第一参考时钟信号的频率。由第一环路的第一相位/频率检测器将第一参考时钟信号与反馈时钟信号的其中之一比较，以及由第二环路的第二相位/频率检测器将第二参考时钟信号与反馈时钟信号中的另一个比较。

US 6,442,225公开一种用于数据恢复的多锁相环，其生成并经由多相位VCO输出多组控制信号，多相位VCO生成多个多相位时钟信号以用于检测数据信号的跃变边沿。由此提供一种没有死区（dead zone）的多锁相环。

用于更快速捕获的另一种方法是在VCO中环路滤波器或电容开关的基于查询表的预充电。将VCO频率特征的初始测量存储在表中，并后来在切换频率时使用。以此方式，频率捕获可以几乎是瞬间的，但是这在切换之后需要锁相时段。

常用于具有大输出频率范围且对输出相位精确度有严苛要求的PLL的快速捕获的第三种方法包括VCO的数字校准。将环路滤波器电压保持恒定，并且在捕获期间以数字电路替代模拟环路。当实现锁相时，再次切换回模拟环路以实现相位精确度。捕获期间使用的数字环路具有非常大的带宽以加速建立。

上文描述的这些方法不同程度地改善建立时间，但是仍存在其缺点。在建立期间切换到较大带宽的最常用的方法通常通过增加电荷泵电流来实现，这获得更大的环路增益。但是，这需要一些附加的测量和电路，以便不致于产生环路的不稳定性，例如切换到较小环路滤波器调零（zeroing）电阻。但是，可用的电荷泵电流仍未得以非常有效地使用。查询表方法的一个问题可能在于，它需要启动时的初始状态，其中测量VCO的特征并将其存储在查询表中。

所提到的捕获期间进行数字校准的方法可能非常快速，且对于需要VCO的数字控制的PLL，还将VCO调谐曲线分割成若干个以获得较小的灵敏度，这是优选方法。虽然显然这需要大量数字硬件，环路滤波器预充电电路以及对于只有模拟调谐的PLL，需要添加VCO的数字可控制性。

对于纯模拟PLL，仍需要改进捕获。

发明内容

本发明的目的在于至少缓解上述问题。本发明所基于的理解是，除了模拟PLL的传统鉴相器外能够引入又一个鉴相器，这能够检测PLL捕获期间2π的整数倍的相位误差。检测到的相位误差控制又一个电荷泵，该又一个电荷泵向环路滤波器泵入电流，基本与检测到的相位误差成比例。该又一个电荷泵能够具有比布置有传统鉴相器的电荷泵泵入更大电流的能力。该又一个电荷泵能够利用不如主电荷泵精确的电流源来实现，因此一定不会占用大面积。

当实现锁相时，可以断开该又一个鉴相器和电荷泵以便不致于与主鉴相器和电荷泵相干扰，这可以在捕获期间启用或不启用。为了简化，可以在捕获期间使用与稳态期间相同的环路参数，或者如果期望进一步改善的建立速度，可以使用带宽开关。

根据第一方面，提供一种模拟锁相环（PLL），其包括压控振荡器；分频器，该分频器以其输入连接到VCO的输出；第一鉴相器，该第一鉴相器布置成检测分频器的输出信号与参考频率信号之间的相位差，并基于该相位差在第一鉴相器的输出上提供输出信号，其中可检测的相位差在参考频率的一个周期内；第一电荷泵，该第一电荷泵连接到第一鉴相器的输出且布置成基于第一鉴相器的输出上的输出信号对应于每个检测到的相位差输出电荷；以及模拟环路滤波器，该模拟环路滤波器连接到该第一电荷泵且布置成基于第一电荷泵的输出向VCO提供电压。该PLL的特征在于第二鉴相器，该第二鉴相器布置成检测分频器的输出信号与参考频率信号之间的相位差中的周期数，并基于该相位差中的周期数提供输出信号；以及第二电荷泵，该第二电荷泵连接到第二鉴相器的输出且布置成基于第二鉴相器的输出对应于每个检测到的相位误差提供电荷到该环路滤波器。

第一和第二电荷泵可以布置成使得第二电荷泵将在第二鉴相器检测到相位差中的一个或多个周期时对应于第二鉴相器的每个检测到的非零相位差提供电荷，该电荷的绝对值大于第一电荷泵在相同时间段期间提供的电荷的绝对值。

该PLL还可以包括锁相检测器，该锁相检测器布置成检测该PLL是否处于锁相状态。该第二鉴相器和第二电荷泵可以布置成在锁相检测器确定锁相状态时被断开。

该PLL还可以包括布置成接收指示快速捕获请求的信号的控制输入，其中在接收到此类请求时，该第二鉴相器和第二电荷泵被强制进入接通状态。

该第二鉴相器可以包括两个计数器和减法器。两个边沿计数器的第一边沿计数器可以布置成对参考频率信号的边沿计数，以及两个边沿计数器的第二边沿计数器可以布置成对分频器的输出信号的边沿计数。该减法器可以布置成从这些边沿计数器中的一个边沿计数器提供的计数减去这些边沿计数器中的另一个边沿计数器提供的计数，其中该减法器的输出信号形成第二鉴相器的输出信号。

该第二鉴相器可以包括两个边沿计数器和减法器。两个计数器中的第一计数器可以布置成对参考频率信号的边沿计数，以及两个计数器中的第二计数器可以布置成对压控振荡器的输出信号的边沿计数。第一计数器可以布置成按分频器的分频值与第二计数器提供的计数的乘积对应于每个边沿增加其值，以及该减法器布置成从这些边沿计数器中的一个边沿计数器提供的计数减去这些边沿计数器中的另一个边沿计数器提供的计数，其中该减法器的输出信号形成第二鉴相器的输出信号。

第二鉴相器可以包括递增/递减计数器，该递增/递减计数器具有用于递增计数的一个输入和用于递减计数的另一个输入以及提供输入的周期中的差形成的总计计数的输出，其中递增/递减计数器的输出信号形成第二鉴相器的输出信号。递增/递减计数器可以包括两个纹波计数器、优选地第一组同步寄存器、减法器和优选地第二组同步寄存器。第一纹波计数器可以布置成对参考频率信号计数，以及第二纹波计数器可以布置成对分频的频率信号计数。可选的第一组同步寄存器可以布置成在减法器中使第二纹波计数器的输出信号能够同步地从第一纹波计数器的输出信号减去。可以将该减法器的输出信号提供到第二组可选同步寄存器，以便作为递增/递减计数器的输出信号来提供。

第二电荷泵可以包括经由相应开关连接的多个电流源，这些开关可以由第二鉴相器的输出信号来各自地控制，以便提供第二电荷泵的电流输出。可以对多个电流源的提供的相应电流加权，以使多个电流源一起能够连同这些开关一起提供总计电流，该总计电流对应于第二鉴相器的输出信号。可以将这些电流源的第一电流源加权以提供比这些电流源的第二电流源多一倍的电流量，以及可以将第二电流源加权以提供比这些电流源的第三电流源多一倍的电流量，以及依此类推。可以相应地基于第二鉴相器的输出信号来控制开关。作为备选可以将这些电流源相等地加权，并且可以控制这些开关以对应于第二鉴相器的输出信号将一定数量的电流源连接到第二电荷泵的输出。

该PLL还可以包括解码器，该解码器布置成接收第二鉴相器的输出信号，并提供对开关的控制以使所提供的电流对应于第二鉴相器检测到且输出的相位差。该解码器可以是二进制解码器。

从下文对详细公开以及所附从属权利要求和附图，将显见到本发明的其它目的、特征和优点。一般，除非本文中明确地另行定义，否则权利要求中使用的所有术语应根据其在技术领域中的通用含义来解释。除非明确另行陈述，否则对“一个/该[元件、设备、组件、装置、步骤等]”的引述应开放地解释为所述元件、设备、组件、装置步骤等的至少一个实例。除非明确地陈述，否则本文公开的任何方法的步骤无需按公开的具体顺序来执行。

附图说明

参考附图，通过下文对本发明的优选实施例的说明性且非限制性详细描述将更好地理解本发明的上文以及附加的目的，特征和优点。

图1图示根据实施例的PLL，其中点划线指示可选特征。

图2图示根据实施例的PLL。

图3图示根据实施例的鉴相器。

图4图示根据实施例的鉴相器。

图5图示根据实施例的鉴相器。

图6图示根据实施例的电荷泵。

图7图示根据实施例的电荷泵。

图8是图示根据传统模拟PLL的频率切换处的不同时间上至VCO的控制电压的图表。

图9是图示根据根据实施例的模拟PLL的频率切换处的不同时间上至VCO的控制电压的图表，为了方便比较使用与图8相同的标度。

图10以示意图形式图示根据实施例的无线电电路。

图11以示意图形式图示根据实施例的通信设备。

图12以示意图形式图示根据实施例的移动通信设备的示例。

图13以示意图形式图示根据实施例的用于蜂窝通信系统中操作小区的通信节点的示例。

具体实施方式

图1图示根据实施例的PLL 100。PLL 100包括VCO 102、分频器104、主鉴相器106、主电荷泵108以及模拟环路滤波器110。至此，PLL 100类似传统模拟PLL。VCO 102提供频率由VCO 102的输入上的电压来控制的输出信号。该信号也是PLL 100的输出。该信号还连接到分频器104，分频器104对频率进行分频，并提供其期望的部分作为分频器104的输出信号的频率。将分频的频率信号连接到主鉴相器106的输入之一，主鉴相器106将分频的频率信号与连接到主鉴相器106的另一个输入的参考频率信号比较。主鉴相器106的输出连接到主电荷泵108。主鉴相器106的输出反映参考频率信号与分频的频率信号之间的相位差。主鉴相器106是常规类型的鉴相器，并且因此只能确定参考频率信号的一个周期内，即2π弧度内的相位差。

电荷泵108对应于与主鉴相器106的输出对应的每个检测到的相位误差向模拟环路滤波器110提供输出电荷。环路滤波器110也是常规类型。环路滤波器110提供控制VCO102来提供具有某个频率的输出信号的电压。

至此描述的这些特征与常规模拟PLL的特征相似。PLL 100的反馈结构提供具有参考频率信号和分频器104提供的分频值确定的频率和相位的输出信号。如果分频值是1，则输出频率将等于参考频率，以及如果分频值是2，则输出将具有两倍于参考频率信号的频率的频率等。分频器104可以布置成受控以基于控制信号设置期望的分频值。由此，PLL 100能够提供输出信号的期望的频率。在例如启动或发生频率切换时，即分频器104更改其分频值时，期望PLL 100的输出信号快速地稳定以提供期望的输出频率。

在此类情况出现时，传统PLL花费一定时间来稳定，例如如图8的曲线图所示。为了使得该过程更快捷，提供又一个鉴相器112和又一个电荷泵114。又一个鉴相器112是与主鉴相器106不同类型的，并且能够检测比主鉴相器106能够检测到的2π弧度更宽范围中的相移。大致来说，又一个鉴相器112检查分频的频率信号与参考信号比较有多少异相的周期。又一个鉴相器112将相位误差的测量提供到又一个电荷泵114，又一个电荷泵114然后向模拟环路滤波器提供对应的电流。从主电荷泵108以及又一个电荷泵提供的电流的电流相加自然使得：由于相应的电荷基本与检测到的相位误差成比例，所以相同时间段期间，又一个电荷泵114提供且对应于又一个鉴相器112检测的每个非零相位误差的电荷的绝对值通常大于主电荷泵108提供的电荷绝对值，来自又一个电荷泵114的贡献在快速频率捕获时占主导作用。提供到模拟环路滤波器110的更高的电流提供用于至VCO 102的控制电压中更快的变化。图9的曲线图图示一个示例。应该注意，为了便于比较，图8和图9的频率切换情形和比例是相同的。

在捕获期间，启用进一步的电路块113，即又一个鉴相器112和又一个电荷泵114，从而帮助PLL的建立，而当达到稳定工作时电路块113被禁用，以便提供降低的能耗和/或与主鉴相器106的减小的干扰。

又一个电荷泵114能够利用不如主电荷泵精确的电流源来实现，因此一定不会占用大面积。又一个鉴相器112处理粗略的相位误差以及对应的电流将利用此类较不精确的电流源来工作，并且主鉴相器106和主电荷泵108将负责PLL 100的更精细的调谐工作。

当实现锁相时，包括又一个鉴相器112和电荷泵114的电路块113可以被断开，以便不致于与主鉴相器106和电荷泵108相干扰，以及电路块113能够仅在快速相位捕获期间，例如启动或频率偏移时被启用。

PLL 100能够可选地包括锁相检测器115，锁相检测器115布置成检测PLL 100是否处于锁相状态，其中具有又一个鉴相器112和又一个电荷泵114的电路块113布置成在锁相检测器确定锁相状态时被断开。锁相检测器115能够例如监视参考频率和分频器104的输出以确定锁定状态。锁相检测器115的输出可以连接到电路块113以启用/禁用其功能。

作为备选或附加，PLL 100可以包括外部输入117，外部输入117布置成接收指示快速相位捕获请求的快速捕获请求控制信号，其中在接收到此类请求时，第二鉴相器和第二电荷泵（113）被强制进入接通状态。

可以将来自锁定检测器115和或外部输入117的信号提供到控制器119，控制器119布置成控制电路块113的接通/断开状态。控制器119还能够将其它信号纳入考虑来进行控制。

图2图示PLL 200的备选实施例。与图1的实施例相似，PLL 200包括VCO 202、分频器204、主鉴相器206、主电荷泵208以及模拟环路滤波器210。这些元件以与图1的实施例所描述相同的方式互连。PLL 200还包括又一个鉴相器212和又一个电荷泵214。图2的实施例与图1的实施例所不同的在于，又一个鉴相器212布置成确定参考频率信号与VCO 202的输出信号之间的相位误差。又一个鉴相器212还具有连接到分频器204的输入，使得又一个鉴相器212知道参考频率信号与来自VCO 202的输出信号之间在频率中的期望差。考虑到又一个鉴相器212用于对参考频率信号的差中的周期计数的功能，此设置的优点在于通过分频器204的分频值增加这种计数的粒度。与图1的实施例相似，又一个鉴相器212将反映相位误差的输出提供到又一个电荷泵214，又一个电荷泵214然后向模拟环路滤波器210提供对应的电流。

包括又一个鉴相器212和又一个电荷泵214的电路块213能够在不需要时被断开，也如图1的实施例所演示的那样。虽然未示出，但是参考图1演示的可选特征，即提供锁相检测器、用于快速捕获请求的外部输入和/或控制器也可应用于图2的实施例。

图3以示意图形式图示适于作为图1的又一个鉴相器112来使用的鉴相器300。鉴相器300包括两个边沿计数器302、304和减法器306。这两个边沿计数器的第一边沿计数器302布置成对参考频率信号的边沿计数，以及这两个边沿计数器的第二边沿计数器304布置成对分频器的输出信号的边沿计数,以及减法器306布置成从第一边沿计数器302提供的计数减去第二边沿计数器304提供的计数，其中减法器306的输出形成鉴相器300的输出。应该理解，指示从哪个数减去哪个数的该输出的符号并不重要，只要PLL以负反馈方式连接。因此，可以从分频的频率信号的计数减去参考频率信号的计数或反之。可以对计数采样，由参考频率信号控制的开关308所图示。即，可以将计数器调零，并且在参考频率信号的一个或几个周期期间，可将来自相应计数器302、304的边沿计数提供到减法器306，减法器306将差作为相位误差的测量来输出，然后再次将这些计数器调零，并依此类推。如果在减法器中管理任何溢出（overflow），则不调零来操作计数器也是可能的。

图4以示意图形式图示适于作为图2的又一个鉴相器212来使用的鉴相器400。鉴相器400包括两个边沿计数器402、404和减法器406。这两个边沿计数器的第一边沿计数器402布置成对参考频率信号的边沿计数，以及这两个边沿计数器的第二边沿计数器404布置成对VCO的输出信号的边沿计数,以及减法器306布置成从第一边沿计数器402提供的计数减去第二边沿计数器404提供的计数，其中减法器406的输出形成鉴相器400的输出。此处，第一边沿计数器402接收有关分频器的分频值的信息。即，对于参考频率信号上计数的每个边沿，按分频值递增计数。可以对计数采样，由参考频率信号控制的开关408所图示。即，可以将计数器调零，并且在参考频率信号的一个或几个周期期间，将来自相应计数器402、404的边沿计数（即，考虑到按来自第一边沿计数器402的分频值增加）提供到减法器406，减法器406将差作为相位误差的测量来输出，然后再次将这些计数器调零，并依此类推。如果在减法器中管理任何溢出（overflow），则不调零来操作计数器也是可能的。应该理解，指示从哪个数减去哪个数的该输出的符号并不重要，只要PLL以负反馈方式连接即可。因此，可以从VCO信号的计数减去参考频率信号的计数或反之。

根据一个实施例，可以使用单个计数器。然后将该单个计数器布置成具有递增计数和递减计数的能力，例如，具有将脉冲或边沿递增计数的一个输入和将脉冲或边沿递减计数的另一个输入，其中输出成为这些输入处提供的脉冲或边沿中的差。参考图5演示此类计数器的示例，但是其它实现也是可行的，并且在本领域中称为递增/递减计数器。递增/递减计数器的优点在于无需单独的减法器。

图5以示意图形式图示适于作为图1的又一个鉴相器112来使用的鉴相器500。鉴相器500由两个异步纹波计数器502、504（例如由T触发器形成，然后T触发器可以由D转发器、JK触发器、SR触发器等构成）、可选的同步寄存器506、510（例如由D触发器形成）以及减法器508（例如由全加法器形成）。可选同步寄存器506、510对于该功能并非必需的，只是提供降低随后减法器508的工作负荷的优点。第一异步纹波计数器502对参考频率信号计数，第二异步纹波计数器504对分频的频率信号计数，第一组同步寄存器506能够在减法器508中使第二异步纹波计数器504的输出能够同步地从第一异步纹波计数器502的输出减去。将减法器508的输出提供到第二组同步寄存器510，以便作为鉴相器500的输出以及作为所确定的相位误差来提供。第二组同步寄存器510的输出同步寄存器的数量对于工作原理来说并不重要。如果在振荡器计数器与减法器之间有第一组同步寄存器506，则存在能够省略第二组同步寄存器的情况。计数器502、504的大小，即触发器的数量应该选为使得能够按逐位方式输出正确的相位误差。鉴相器500的优点在于，它能够在无需纹波计数器502、504调零的意义上持续地工作。参考图3至图5演示的鉴相器能够获得低复杂度的实现，参考图5演示的实施例尤其是硅面积和功率上的节省。

图6以示意图形式图示适于作为图1和图2中任一附图的又一个电荷泵114、214使用的电荷泵600。电荷泵600包括多个电流源602，这些电流源602布置成通过对应的多个开关604连接到输出。开关604基于来自鉴相器的相位误差输出来进行控制，以及每个开关启用或禁用其对应的电流源以向电荷泵600的输出电流提供其贡献。电流贡献的特性使得在参考节点与输出之间的电路中任何位置提供开关是可能的；即，图6中，开关604和电流源602还能够切换位置。再者，正如图6中一半的电流源602的负号所表示的，电荷泵600能够兼有地向后续环路滤波器提供电流以及从后续环路滤波器汲取电流，取决于开关604的设置。因此，正相位误差和负相位误差均能够得以处理。

电流源602布置成使得第一电流源（在图6的底部）提供两倍于第二电流源（图6中未示出）的电流，并且依此类推，以便类似于在二进制数表示中见到的，从电荷泵600提供输出电流的粒度。因此，图6中最上方的电流源指示为提供电流I，其定义所提供的电流的最精细粒度，而图6中，提供的最大电流是最低电流的量的几乎两倍，即，2ⁿ。可以提供解码器（未示出），该解码器布置成将来自鉴相器的相位误差信号解码。该解码器可以是简单组合网络。作为备选，相位解码器和或开关布置604可以调适成能够直接使用相位误差信号。

对线性的普通要求使得电荷泵600尤其适合，以及该解决方案中对控制逻辑的倾向要求使之尤其有利。

图7以示意图形式图示适于作为图1和图2中任一附图的又一个电荷泵114、214使用的电荷泵700。电荷泵700包括多个电流源702，这些电流源702布置成通过对应的多个开关704连接到输出。开关704基于来自鉴相器的相位误差输出来进行控制，以及每个开关启用或禁用其对应的电流源以向电荷泵700的输出电流提供其贡献。电流贡献的特性使得在参考节点与输出之间的电路中任何位置提供开关是可能的；即，图7中，开关704和电流源702还能够切换位置。

电流源702布置成全部提供相等量的电流I。开关布置704由此布置成闭合提供电荷泵700的期望输出电流所需的开关数量。要闭合的开关的数量由此基本与相位误差成比例。输出的线性因此容易实现。再者，正如图7中一半的电流源702的负号所表示的，电荷泵700能够兼有地向后续环路滤波器提供电流以及从后续环路滤波器汲取电流，取决于开关704的设置。因此，正相位误差和负相位误差均能够得以处理。

又一个电荷泵的输出电流可以基本与来自又一个鉴相器的带符号的整数相位误差输出成比例。可以使比例常数大于主电荷泵的对应比例常数。这样可能地需要将环路滤波器调零电阻器切换到较小的值以保持PLL的稳定性。对于包括串联到地或参考电压的电阻器和电容器的非常简单的环路滤波器，这可以通过让又一个电阻器和开关与环路滤波器调零电阻器并联来实现，并且其中需要进一步的稳定性，其中如果使比例常数更大，则利用较小的电阻器和由此更改的带宽来实现增加的稳定性，将开断开合以及并联的环路电阻器和又一个电阻器的总计调零电阻将低于普通环路电阻器的电阻。该开关可以在例如电路块113、213启用时被促动。

应该注意，参考图6和图7演示的任何电荷泵能够与参考图3至图5演示的任何鉴相器一起使用。还可以将其它类型的电荷泵与演示的鉴相器一起使用，虽然本文演示的电荷泵尤其适合。相应鉴相器与参考图1和图2演示的PLL的适合性已经在这些鉴相器相应公开中予以阐述。公共模拟环路滤波器的使用尤其有利，因为来自相应主电荷泵和又一个电荷泵的电流相加能够实现非常简单且高效的电路，即只将它们都连接到模拟环路滤波器的输入。但是，使用单个环路滤波器对于本发明并非必不可少的，并且可以将又一个电荷泵连接到单独的环路滤波器，然后将两个环路滤波器的输出电压在施加到VCO的输入之前相加。本文演示的实施例的概念还能够与带宽开关来使用，该带宽开关布置成临时性地更改环路带宽，虽然用于大多数应用的本文公开的实施例将使得这种解决方案并非必需。但是，对于一些应用，使用又一个鉴相器和又一个电荷泵两者的总计快捷性以及还有如上文演示的带宽开关能够提供有利的解决方案。

图10以示意图形式图示根据实施例的无线电电路1000。无线电电路1000包括根据上文演示的任一实施例的PLL 1002，其被提供有来自参考频率电路1004的参考频率信号。参考频率电路1004可以包括晶体振荡器，可能具有用于环境波动的一些校正电路。该PLL向无线电电路1000的其它无线电电路1006提供输出信号。其它无线电电路1006可以是例如接收器、发射器或收发器。还可能的是，该无线电电路可以包括多于一个PLL 1002，例如，一个PLL向接收器提供其输出以及另一个PLL向发射器提供其输出。无线电路1000还可以包括控制器1008，控制器1008例如可以在启动或分频系数改变时例如向PLL 1002提供分频系数，并且还向PLL提供捕获请求信号，正如上文演示的。

图11以示意图形式图示根据实施例的通信设备1100。该通信设备包括根据上文演示的任一实施例的无线电电路1102。通信设备1100还包括进一步的电路和元件1104，如输入和输出设备、接口、电源等。无线电路1102连接到又一个电路1104以用于提供或接收被接收的的或要发射的信号。再者，进一步的电路和元件1104可以向无线电电路1102的控制器提供控制信息。

图12以示意图形式图示根据实施例的移动通信设备1200的示例。该移动通信设备可以布置成用于在蜂窝通信系统中进行通信并且包括上文演示的元件。

图13以示意图形式图示根据实施例的用于蜂窝通信系统中操作小区的通信节点1300的示例。通信节点1300可以布置成在蜂窝通信系统中操作小区，并且包括上文演示的元件。

本发明主要在上文中参考几个实施例来描述。但是，正如本领域技术人员容易认识到的，在本发明的范围内上文公开以外的其它实施例是同样可能的，本发明的范围由所附专利权利要求书来定义。

Claims (15)

1.一种模拟锁相环PLL（100、200），包括：

压控振荡器VCO（102、202）；

分频器（104、204），所述分频器使其输入连接到所述VCO的输出；

第一鉴相器（106、206），所述第一鉴相器布置成检测所述分频器的输出信号与参考频率信号之间的相位差，并基于所述相位差在所述第一鉴相器的输出上提供输出信号，其中可检测的相位差在所述参考频率的一个周期内；

第一电荷泵（108、208），所述第一电荷泵连接到所述第一鉴相器的所述输出且布置成基于所述第一鉴相器的所述输出上的所述输出信号对应于每个检测到的相位差输出电荷；

模拟环路滤波器（110、210），所述模拟环路滤波器连接到所述第一电荷泵且布置成基于所述第一电荷泵的输出向所述VCO提供电压；

第二鉴相器（112、212、300、400、500）；以及

第二电荷泵（114、214、600、700），

其中所述PLL的特征在于

所述第二鉴相器布置成检测所述分频器的所述输出信号与所述参考频率信号之间的相位差中的周期数，并基于所述相位差中的周期数提供输出信号；以及

所述第二电荷泵连接到所述第二鉴相器的输出且布置成基于所述第二鉴相器的所述输出对应于每个检测到的相位差提供电荷到所述模拟环路滤波器。

2.如权利要求1所述的PLL，其中所述第一和第二电荷泵布置成使得所述第二电荷泵将在所述第二鉴相器检测到相位差中的一个或多个周期时对应于所述第二鉴相器的每个检测到的非零相位差提供电荷，且所述电荷的绝对值大于所述第一电荷泵在相同时间段期间提供的电荷的绝对值。

3.如权利要求1或2所述的PLL，还包括锁相检测器（115），所述锁相检测器布置成检测所述PLL是否处于锁相状态，其中所述第二鉴相器和所述第二电荷泵（114、214、600、700）布置成在所述锁相检测器确定锁相状态时被断开。

4.如权利要求1或2所述的PLL，还包括控制输入（117），所述控制输入布置成接收指示快速捕获请求的信号，其中在接收到此类请求时，所述第二鉴相器和第二电荷泵（114、214、600、700）被强制进入接通状态。

5.如权利要求1或2所述的PLL，其中所述第二鉴相器包括两个边沿计数器（302、304）和减法器（306），其中所述两个边沿计数器的第一边沿计数器（302）布置成对所述参考频率信号的边沿计数，所述两个边沿计数器的第二边沿计数器（304）布置成对所述分频器的输出信号的边沿计数，以及所述减法器布置成从所述两个边沿计数器中的一个边沿计数器提供的计数减去所述两个边沿计数器中的另一个边沿计数器提供的计数，其中所述减法器的输出信号形成所述第二鉴相器的所述输出信号。

6.如权利要求1或2所述的PLL，其中所述第二鉴相器包括两个边沿计数器（402、404）和减法器（406），其中所述两个边沿计数器中的第一边沿计数器（402）布置成对所述参考频率信号的边沿计数，所述两个边沿计数器中的第二边沿计数器（404）布置成对所述压控振荡器的输出信号的边沿计数，其中所述第一边沿计数器布置成按所述分频器的分频值与所述第二边沿计数器提供的计数的乘积对应于每个边沿增加其值，以及所述减法器布置成从所述两个边沿计数器中的一个边沿计数器提供的计数减去所述两个边沿计数器中的另一个边沿计数器提供的计数，其中所述减法器的输出信号形成所述第二鉴相器的所述输出信号。

7.如权利要求1或2所述的PLL，其中所述第二鉴相器包括递增/递减计数器，所述递增/递减计数器具有用于递增计数的一个输入和用于递减计数的另一个输入以及提供所述一个输入和所述另一个输入的周期之差形成的总计计数的输出，其中所述递增/递减计数器的输出信号形成所述第二鉴相器的所述输出信号。

8.如权利要求7所述的PLL，其中所述递增/递减计数器包括第一纹波计数器（502）、第二纹波计数器（504）、第一组同步寄存器（506）、减法器（508）和第二组同步寄存器（510），其中所述第一纹波计数器（502）布置成对所述参考频率信号计数，所述第二纹波计数器（504）布置成对分频的频率信号计数，所述第一组同步寄存器布置成在所述减法器中使所述第二纹波计数器的输出信号能够同步地从所述第一纹波计数器的输出信号减去，以及将所述减法器的输出信号提供到所述第二组同步寄存器，以便作为所述递增/递减计数器的输出信号来提供。

9.如权利要求1或2所述的PLL，其中所述第二电荷泵包括经由相应开关连接的多个电流源，所述开关由所述第二鉴相器的所述输出信号来各自地控制，以便提供所述第二电荷泵的输出电流，其中对所述多个电流源的提供的相应电流加权，以使所述多个电流源一起能够连同所述开关一起提供总计电流，所述总计电流对应于所述第二鉴相器的所述输出信号。

10.如权利要求9所述的PLL，其中将所述多个电流源的第一电流源加权以提供比所述多个电流源的第二电流源多一倍的电流量，以及将所述第二电流源加权以提供比所述多个电流源的第三电流源多一倍的电流量，以及依此类推，以及其中基于所述第二鉴相器的所述输出信号来控制所述开关。

11.如权利要求9所述的PLL，其中将所述多个电流源相等地加权，并且控制所述开关以对应于所述第二鉴相器的所述输出信号将一定数量的电流源连接到所述第二电荷泵的所述输出。

12.如权利要求10所述的PLL，还包括解码器，所述解码器布置成接收所述第二鉴相器的所述输出信号，并提供对所述开关的控制以使所提供的电流对应于所述第二鉴相器检测到且输出的相位差。

13.一种包括根据权利要求1至12中任一项所述的PLL且布置成接收或发射无线电信号的无线电电路。

14.一种用于无线通信的通信设备，其中所述通信设备包括如权利要求13所述的无线电电路。

15.一种布置成在蜂窝通信系统中操作小区的通信节点，其中所述通信节点包括如权利要求13所述的无线电电路。