CN115037294A - 一种锁相环、信号处理设备及信号处理的方法 - Google Patents

一种锁相环、信号处理设备及信号处理的方法 Download PDF

Info

Publication number
CN115037294A
CN115037294A CN202210634606.5A CN202210634606A CN115037294A CN 115037294 A CN115037294 A CN 115037294A CN 202210634606 A CN202210634606 A CN 202210634606A CN 115037294 A CN115037294 A CN 115037294A
Authority
CN
China
Prior art keywords
phase
reference clock
signal
locked loop
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210634606.5A
Other languages
English (en)
Inventor
邓伟
刘鸿倬
贾海昆
池保勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202210634606.5A priority Critical patent/CN115037294A/zh
Publication of CN115037294A publication Critical patent/CN115037294A/zh
Priority to PCT/CN2022/123554 priority patent/WO2023236398A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本文公开一种锁相环、信号处理设备及信号处理的方法，锁相环中：参考时钟单元向鉴相单元输出两个以上频率可调的同步的参考时钟信号；反馈单元对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；鉴相单元对各参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的误差信号；加权单元对确定的误差信号进行加权计算，获得加权误差信号；校正单元设置为：根据加权误差信号对锁相环在第二周期输出的输出电压信号进行校正。本发明实施例通过两个以上参考时钟信号确定多路误差信号，通过对误差信号进行加权，实现了锁相环的参考时钟噪声的相位域平均，避免了参考时钟的带内相位噪声对锁相环功耗造成影响，降低了锁相环的功耗。

Description

一种锁相环、信号处理设备及信号处理的方法
技术领域
本文涉及但不限于集成电路技术，尤指一种锁相环、信号处理设备及信号处理的方法。
背景技术
近年来，不断进步的无线通信技术对所用频率源的相位噪声提出越来越高的要求。更低的相位噪声往往需要更高的功耗，在锁相环设计过程中，相位噪声与功耗的设计，成为日益重要的问题。
锁相环的相位噪声大致可分为带内和带外两部分；其中，带外相位噪声主要由压控振荡器(VCO，Voltage Controlled Oscillator)决定，带内相位噪声主要由参考时钟决定；为了实现锁相环相位噪声的最小化，一般通过调整锁相环带宽以平衡带内相位噪声和带外相位噪声的比例，调制结果一般为带内相位噪声和带外相位噪声对总噪声的贡献比例大致相同。在相关技术中，带内相位噪声的理论极限(下限)为参考时钟噪声+log(Ndiv)dBc/赫兹(Hz)；其中，Ndiv表示锁相环(PLL)输出频率与参照时钟频率的比值；dBc是以分贝(dB)为单位的该频率处功率与基准处功率的差值。为了降低锁相环的相位噪声，需要设计更小的带宽，以降低参考时钟所贡献的带内相位噪声，这就导致需要设计更低噪声的VCO以避免带外相位噪声过大。在VCO设计中，相位噪声与功耗是互换的，为实现更低的相位噪声，需要更多功耗。
综上，受限于参考时钟的带内相位噪声，锁相环的相位噪声与功耗难以进一步调制优化。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种锁相环、信号处理设备及信号处理的方法，能够避免带内相位噪声对锁相环功耗的影响。
本发明实施例提供了一种锁相环，包括：参考时钟单元、反馈单元、校正单元、鉴相单元和加权单元；其中，
参考时钟单元设置为：向鉴相单元输出两个以上频率可调的参考时钟信号，两个以上参考时钟信号同步；
反馈单元设置为：对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；
鉴相单元设置为：对每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的用于输出电压信号校正的误差信号；
加权单元设置为：对确定的误差信号进行加权计算，以获得加权误差信号；
校正单元设置为：根据加权误差信号对第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；
其中，所述第一周期和所述第二周期为相邻的两个输出所述输出电压信号的周期。
在一种示例性实例中，所述锁相环还包括滤波器，设置为：
对所述加权单元获得的所述加权误差信号进行滤波处理。
在一种示例性实例中，所述参考时钟单元包括两个以上第一晶振；其中，
所述第一晶振设置为：输出一个所述参考时钟信号。
在一种示例性实例中，所述参考时钟单元包括一个第二晶振和一个以上第三晶振；其中，
所述第二晶振设置为：输出一个所述参考时钟信号；
所述第三晶振设置为：输出一个所述参考时钟信号；
其中，所述第二晶振输出的所述参考时钟信号的频率，大于所述第三晶振输出的所述参考时钟信号。
在一种示例性实例中，所述第三晶振的个数为8个或16个。
在一种示例性实例中，所述第三晶振的频率为0.1n千赫兹；
其中，所述n为正整数。
另一方面，本发明实施例还提供一种信号处理设备，所述信号处理设备包括根据上述的锁相环。
再一方面，本发明实施例还提供一种实现信号处理的方法，包括：
对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；
对两个以上频率可调的参考时钟信号中的每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的误差信号；
对确定的误差信号进行加权计算，以获得加权误差信号；
根据获得的加权误差信号对锁相环在第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；
其中，所述第一周期和所述第二周期为相邻的两个输出所述输出电压信号的周期；所述两个以上参考时钟信号同步。
在一种示例性实例中，所述根据获得的加权误差信号对锁相环在第二周期的输出电压信号进行校正之前，所述方法还包括：
对获得的所述加权误差信号进行滤波处理。
在一种示例性实例中，所述根据参考时钟信号和反馈信号的相位差确定相应的误差信号之前，所述方法还包括：
通过两个以上第一晶振，生成所述两个以上频率可调的参考时钟信号。
本申请技术方案包括：参考时钟单元、反馈单元、校正单元、鉴相单元和加权单元；其中，参考时钟单元设置为：向鉴相单元输出两个以上频率可调的参考时钟信号，两个以上参考时钟信号同步；反馈单元设置为：对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；鉴相单元设置为：对每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的用于输出电压信号校正的误差信号；加权单元设置为：对确定的误差信号进行加权计算，以获得加权误差信号；校正单元设置为：根据加权误差信号对第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；其中，所述第一周期和所述第二周期为相邻的两个输出所述输出电压信号的周期。本发明实施例通过两个以上参考时钟信号确定多路误差信号，通过对误差信号进行加权，实现了锁相环的参考时钟噪声的相位域平均，避免了参考时钟的带内相位噪声对锁相环功耗造成影响，降低了锁相环的功耗。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例锁相环的流程图；
图2为本发明实施例锁相环的示例图；
图3为本发明实施例实现信号处理的方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1为本发明实施例锁相环的结构框图，如图1所示，包括：参考时钟单元、反馈单元、校正单元、鉴相单元和加权单元；其中，
参考时钟单元设置为：向鉴相单元输出两个以上频率可调的参考时钟信号，两个以上参考时钟信号同步；
反馈单元设置为：对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；
鉴相单元设置为：对每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的用于输出电压信号校正的误差信号；
加权单元设置为：对确定的误差信号进行加权计算，以获得加权误差信号；
校正单元设置为：根据加权误差信号对第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；
其中，第一周期和第二周期为相邻的两个输出上述输出电压信号的周期。
在一种示例性实例中，本发明实施例反馈信号包括：输出电压信号的频率和/或相位。
需要说明的是，本发明实施例初始阶段的输出电压信号可以设置为0；包含其他辅助电路，也可以参照相关技术输出由辅助电路提供的其他电压信号。
本发明实施例通过两个以上参考时钟信号确定多路误差信号，通过对误差信号进行加权，实现了锁相环的参考时钟噪声的相位域平均，避免了参考时钟的带内相位噪声对锁相环功耗造成影响，降低了锁相环的功耗。
在一种示例性实例中，本发明实施例锁相环还包括滤波器，设置为：
对加权单元获得的加权误差信号进行滤波处理。
需要说明的是，本发明实施例误差信号与相关技术中鉴相器输出的信号种类相同，可以是数字信号，也可以是电压信号。
在一种示例性实例中，本发明实施例参考时钟单元包括两个以上第一晶振；其中，
第一晶振设置为：输出一个参考时钟信号。
在一种示例性实例中，本发明实施例参考时钟单元包括：用于同步参考时钟信号的同步电路。
在一种示例性实例中，本发明实施例同步电路可以参照相关技术设计实现，在此不做赘述。
在一种示例性实例中，本发明实施例对两个第一晶振进行编号，分别编号为第一晶振1、第一晶振2、第一晶振3……第一晶振n；确定第一晶振1的参考时钟信号作为标准参考时钟后，参照相关技术采用在第一晶振1的输出端连接一组用于同步参考时钟信号的鉴相器和滤波器，将滤波器的输出与第一晶振2的输入连接，将第一晶振2的输出与用于同步参考时钟信号的鉴相器的输入端连接，通过连接的用于同步参考时钟信号的鉴相器和滤波器，进行第一晶振1和第一晶振2输出的参考时钟信号的同步；同理，在第一晶振1和第一晶振3之间，参照上述原理连接一组用于同步参考时钟信号的鉴相器和滤波器，可以实现第一晶振1和第一晶振3输出的参考时钟信号的同步；在第一晶振1和第一晶振n之间，参照上述原理连接一组用于同步参考时钟信号的鉴相器和滤波器，可以实现第一晶振1和第一晶振n输出的参考时钟信号的同步。为便于陈述，后续将用于同步参考时钟信号的鉴相器和滤波器定义为同步模块，同步模块可以理解为相关技术中的窄带锁相环。在一种示例性实例中，本发明实施例鉴相单元为鉴相器或鉴频鉴相器。
在一种示例性实例中，本发明实施例加权单元为加法器。
在一种示例性实例中，参考时钟单元包括一个第二晶振和一个以上第三晶振；其中，第二晶振设置为：输出一个参考时钟信号；第三晶振设置为：输出一个参考时钟信号；
其中，第二晶振输出的参考时钟信号的频率，大于第三晶振输出的参考时钟信号。
本发明实施例第三晶振的个数为8个。
在一种示例性实例中，本发明实施例第三晶振的个数为16个。
在一种示例性实例中，本发明实施例对一个第三晶振进行编号，分别编号为第三晶振1、第三晶振2……第三晶振m；确定第二晶振的参考时钟信号作为标准参考时钟后，参照相关技术采用在第二晶振和第三晶振1之间连接一组同步模块，进行第二晶振和第三晶振1输出的参考时钟信号的同步；同理，在第二晶振和第三晶振2之间连接一组同步模块，在第二晶振和第三晶振2之间连接一组同步模块，在第二晶振和第三晶振m之间连接一组同步模块，以此实现参考时钟单元输出的参考时钟信号的同步。在一种示例性实例中，本发明实施例鉴相单元包括数量与参考时钟信号个数相同的鉴相器(或鉴频鉴相器)，每一个鉴相器(或鉴频鉴相器)用于：根据两个以上参考时钟信号的其中之一和反馈信号的相位差，确定该参考时钟信号相应的误差信号。换句话说，当锁相环中包含N个晶振时，鉴相单元中包含N个鉴相器(或鉴频鉴相器)，按照一一对应关系，每一个晶振连接一个鉴相器(或鉴频鉴相器)，鉴相器(或鉴频鉴相器)对来自与自身连接的晶振的参考时钟信号，根据该参考时钟信号和反馈信号的相位差，确定该参考时钟信号对应的误差信号。
在一种示例性实例中，本发明实施例第三晶振的频率为0.1n千赫兹；其中，n为正整数。
在一种示例性实例中，本发明实施例锁相环中的校正单元可以是振荡器；在一种示例性实例中，本发明实施例锁相环中的反馈单元可以是分频器；
当锁相环中的校正单元是振荡器；反馈单元是分频器时，本发明实施例滤波器、振荡器和分频器进行的处理与相关技术中滤波器、振荡器和分频器，除输入发生变化外，进行的处理完全相同。
在一种示例性实例中，本发明实施例中的上述振荡器可以是压控振荡器。
需要说明的是，本发明实施例中的校正单元和反馈单元可以根据相关技术中锁相环的结果，采用其他组成进行替换，本发明实施例对此不做限制。
在一种示例性实例中，本发明实施例中的第一晶振可以是压控晶振(VCXO)，也可以是数控晶振；在一种示例性实例中，本发明实施例中的第二晶振可以是压控晶振，也可以是数控晶振；在一种示例性实例中，本发明实施例中的第三晶振可以是压控晶振，也可以是数控晶振。
以下以第一晶振、第二晶振和第三晶振均为压控晶振为例进行示例说明，第一晶振为压控晶振时表示为第一VCXO，第二晶振为压控晶振时表示为第二VCXO，第三晶振为压控晶振时表示为第三VCXO，本示例以参考时钟单元包括一个第二VCXO和一个以上第三VCXO，用于输出N个参考时钟信号，鉴相单元包含N个鉴相器，加权单元为加法器，锁相环中的滤波器、校正单元和反馈单元依次连接为例进行说明；图2为本发明实施例锁相环的示例图，如图2所示，本发明实施例VCXO为第二VCXO时，可以将其确定为主晶振(Master VCXO)，VCXO为第三VCXO时，N-1个第三VCXO可以视为N-1个从晶振(Slave VCXO)，每个从晶振都受到一个同步模块的控制，以使其与主晶振同步；本发明实施例锁相环包括1个主锁相环和N-1(N-1大于或等于1，可以为8或16)个同步锁相环；其中，同步锁相环的带宽远小于主锁相环，因为高于同步锁相环带宽的频率范围，各晶振的相位噪声不相关。本发明实施例每个晶振的输出都与反馈单元输出做鉴相，共有N个鉴相器。对鉴相器的输出进行求平均，实现了参考时钟噪声的相位域平均，即实现了等效噪声为单个晶振1/(N)的等效参考时钟。实现了相位域的噪声平均，降低了锁相环的等效参考时钟的噪声，避免了传统锁相环的噪声与功耗的限制；有利于降低锁相环整体的噪声和功耗。
本发明实施例还提供一种信号处理设备，信号处理设备包括上述的锁相环。
在一种示例性实例中，本发明实施例信号处理装置可以包括接收机、时钟电路、扫频电路或本振电路。
图3为本发明实施例实现信号处理的方法的流程图，如图3所示，包括：
步骤301、对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；
步骤302、对两个以上频率可调的参考时钟信号中的每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的误差信号；
步骤303、对确定的误差信号进行加权计算，以获得加权误差信号；
步骤304、根据获得的加权误差信号对锁相环在第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；
其中，第一周期和第二周期为相邻的两个输出输出电压信号的周期；两个以上参考时钟信号同步。
本发明实施例通过两个以上参考时钟信号确定多路误差信号，通过对误差信号进行加权，实现了锁相环的参考时钟噪声的相位域平均，避免了参考时钟的带内相位噪声对锁相环功耗造成影响，降低了锁相环的功耗。
在一种示例性实例中，根据获得的加权误差信号对振荡器产生的输出电压信号进行校正之前，本发明实施例方法还包括：
对获得的加权误差信号进行滤波处理。
在一种示例性实例中，分别根据每一个参考时钟信号和反馈信号的相位差确定相应的误差信号之前，本发明实施例方法还包括：
通过两个以上第一晶振，生成两个以上参考时钟信号。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种锁相环，包括：参考时钟单元、反馈单元、校正单元、鉴相单元和加权单元；其中，
参考时钟单元设置为：向鉴相单元输出两个以上频率可调的参考时钟信号，两个以上参考时钟信号同步；
反馈单元设置为：对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；
鉴相单元设置为：对每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的用于输出电压信号校正的误差信号；
加权单元设置为：对确定的误差信号进行加权计算，以获得加权误差信号；
校正单元设置为：根据加权误差信号对第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；
其中，所述第一周期和所述第二周期为相邻的两个输出所述输出电压信号的周期。
2.根据权利要求1所述的锁相环，其特征在于，所述锁相环还包括滤波器，设置为：
对所述加权单元获得的所述加权误差信号进行滤波处理。
3.根据权利要求1或2所述的方法，其特征在于，所述参考时钟单元包括两个以上第一晶振；其中，
所述第一晶振设置为：输出一个所述参考时钟信号。
4.根据权利要求1或2所述的方法，其特征在于，所述参考时钟单元包括一个第二晶振和一个以上第三晶振；其中，
所述第二晶振设置为：输出一个所述参考时钟信号；
所述第三晶振设置为：输出一个所述参考时钟信号；
其中，所述第二晶振输出的所述参考时钟信号的频率，大于所述第三晶振输出的所述参考时钟信号。
5.根据权利要求4所述的锁相环，其特征在于，所述第三晶振的个数为8个或16个。
6.根据权利要求4所述的锁相环，其特征在于，所述第三晶振的频率为0.1n千赫兹；
其中，所述n为正整数。
7.一种信号处理设备，其特征在于，所述信号处理设备包括根据权利要求1～6中任一项所述的锁相环。
8.一种实现信号处理的方法，包括：
对锁相环在第一周期输出的输出电压信号进行分频处理，获得反馈信号；
对两个以上频率可调的参考时钟信号中的每一个参考时钟信号，根据参考时钟信号和反馈信号的相位差确定相应的误差信号；
对确定的误差信号进行加权计算，以获得加权误差信号；
根据获得的加权误差信号对锁相环在第二周期的输出电压信号进行校正，以获得锁相环在第二周期输出的输出电压信号；
其中，所述第一周期和所述第二周期为相邻的两个输出所述输出电压信号的周期；所述两个以上参考时钟信号同步。
9.根据权利要求8所述的方法，其特征在于，所述根据获得的加权误差信号对锁相环在第二周期的输出电压信号进行校正之前，所述方法还包括：
对获得的所述加权误差信号进行滤波处理。
10.根据权利要求8或9所述的方法，其特征在于，所述根据参考时钟信号和反馈信号的相位差确定相应的误差信号之前，所述方法还包括：
通过两个以上第一晶振，生成所述两个以上频率可调的参考时钟信号。
CN202210634606.5A 2022-06-06 2022-06-06 一种锁相环、信号处理设备及信号处理的方法 Pending CN115037294A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210634606.5A CN115037294A (zh) 2022-06-06 2022-06-06 一种锁相环、信号处理设备及信号处理的方法
PCT/CN2022/123554 WO2023236398A1 (zh) 2022-06-06 2022-09-30 锁相环、信号处理设备及信号处理的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210634606.5A CN115037294A (zh) 2022-06-06 2022-06-06 一种锁相环、信号处理设备及信号处理的方法

Publications (1)

Publication Number Publication Date
CN115037294A true CN115037294A (zh) 2022-09-09

Family

ID=83122587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210634606.5A Pending CN115037294A (zh) 2022-06-06 2022-06-06 一种锁相环、信号处理设备及信号处理的方法

Country Status (2)

Country Link
CN (1) CN115037294A (zh)
WO (1) WO2023236398A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023236398A1 (zh) * 2022-06-06 2023-12-14 清华大学 锁相环、信号处理设备及信号处理的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548123B2 (en) * 2007-07-13 2009-06-16 Silicon Laboratories Inc. Dividerless PLL architecture
EP2602936B1 (en) * 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
CN202949409U (zh) * 2012-08-15 2013-05-22 中国航天科工集团第三研究院第八三五七研究所 基于双vco的超宽带频率合成器
CN111277262B (zh) * 2019-11-22 2023-06-06 合肥大唐存储科技有限公司 一种时钟数据恢复电路
CN111953345A (zh) * 2020-07-06 2020-11-17 南京熊猫电子股份有限公司 一种高稳定低相噪标频处理方法及系统
CN115037294A (zh) * 2022-06-06 2022-09-09 清华大学 一种锁相环、信号处理设备及信号处理的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023236398A1 (zh) * 2022-06-06 2023-12-14 清华大学 锁相环、信号处理设备及信号处理的方法

Also Published As

Publication number Publication date
WO2023236398A1 (zh) 2023-12-14

Similar Documents

Publication Publication Date Title
US9025715B1 (en) Systems and methods for compensating a phase of a local clock of a storage device
CA2130871C (en) Method and apparatus for a phase-locked loop circuit with holdover mode
US8368435B2 (en) Method and apparatus for jitter reduction
US7986190B1 (en) Jitter attenuation with a fractional-N clock synthesizer
US6483361B1 (en) Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
CN115037294A (zh) 一种锁相环、信号处理设备及信号处理的方法
US10090883B2 (en) Radio frequency interconnect having a preamble generator
US9628261B1 (en) Carrier generator, radio frequency interconnect including the carrier generator and method of using
US6333678B1 (en) Method and apparatus for agile phase noise filtering using phase locked loops
US10389572B2 (en) Circuits and systems for wideband quadrature signal generation
CN106888027B (zh) 用于射频互连件rfi的发射器
US11502814B2 (en) Device and method for realizing data synchronization
TW201631897A (zh) 具有時序自我檢測的四相位時脈產生器
CN101106556A (zh) 调频译码芯片、立体声译码系统与方法
US11522573B1 (en) Transceiver apparatus and transceiver apparatus operation method thereof having phase-tracking mechanism
CN115378568B (zh) 一种时钟同步电路以及时钟同步方法
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
JPS6059822A (ja) 周波数変換回路
JP2947405B2 (ja) 周波数分割多重信号受信装置
JP2003249905A (ja) 周波数測定装置
CN108572937B (zh) 自动产生时脉的通用串行总线控制器及其使用方法
JPH0440029A (ja) シンボルタイミング再生回路
KR100396505B1 (ko) 국설교환기에서기준클럭의지터제거회로
US8339207B2 (en) System and method for effectively implementing a loop filter device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination