CN101741353B - 具有多相振荡器的电路 - Google Patents

Abstract

本发明的名称为具有多相振荡器的电路。在一个实施例中，提供一种包括配置成输出具有相同频率和不同相偏的多个输出信号的多相振荡器的电路。基于所述输出信号的至少两个来产生反馈值。基于参考时钟和预定值来产生参考值。组合参考值和反馈值。

Description

具有多相振荡器的电路

技术领域

本发明涉及具有多相振荡器的电路。

背景技术

在许多不同种类的电子装置中，例如在通信装置中，锁相环(PLL)用于频率合成。一般来说，通过锁相环，可产生输出信号，该输出信号与参考信号、例如参考时钟信号具有预定频率和相位关系。

控制这类锁相环按常规涉及确定锁相环的输出信号与参考信号之间的相位和/或频率关系。在一些应用中，例如在数字锁相环中，这种相位差检测的低分辨率可能引起不希望的效果，例如可包含低频分量的抖动。

发明内容

在一个实施例中，提供一种电路。根据一个实施例的电路包括：多相振荡器，配置成输出具有相同频率和不同相偏的多个输出信号；反馈值产生器，配置成根据所述多个输出信号的至少两个来产生反馈值；以及参考值产生器，配置成根据参考时钟和预定值来产生参考值。此外，该电路包括配置成根据反馈值和参考值来控制多相振荡器的环路滤波器。

在其它实施例中，可使用其它元件和/或信号。

附图说明

图1示出用于说明本发明的一些实施例的一些特征的简图，

图2示出根据本发明的一个实施例的锁相环的框图，

图3示出根据本发明的另外的实施例的锁相环的框图，

图4示出图3的实施例的特定实现中的波形的示例，

图5示出根据本发明的另一个实施例的锁相环的框图，

图6示出根据本发明的一个实施例的锁相环的一部分的框图，以及

图7示出根据本发明的另外的实施例的锁相环的框图。

具体实施方式

下面将参照附图详细描述本发明的实施例。要注意，下面描述的实施例只是意在说明本发明，而不是要理解为限制其范围。要理解，在实施例的以下描述中，附图所示或者本文所述的功能块、装置、组件、电路元件或其它物理或功能单元之间的任何直接连接或耦合、即没有中间元件的任何连接也可通过间接连接或耦合、即与一个或多个附加中间元件的连接或耦合来实现。此外，应当理解，实施例划分为附图所示的功能块或单元不是要理解为表示这些单元一定要在物理上分离地实现。一般来说，功能块或单元可实现为单独的电路、芯片或元件，但是两个或更多功能块或单元也可在共同的电路或共同的芯片中实现。

要理解，以下所述的各个实施例的特征可相互组合，除非另加具体指出。

此外要理解，描述一个实施例包括多个元件不是要理解为表示所有这些元件对于实施本发明是必需的。相反，在其它实施例中，可存在只有这类元件和/或备选元件的一部分。

要注意，以下详细描述中使用的例如“顶部”、“底部”、“左”或“右”等任何方向术语只是用于便于引用附图的某些部分，而不是要理解为限制其实现中的实施例的元件的实际定位。

附图中，相似的参考标号表示相似或等效、但不一定相同的元件。

下面将描述根据本发明的实施例的锁相环(PLL)。

根据一些实施例的锁相环可包括数控振荡器(DCO)。一般来说，数控振荡器是一种振荡器，其输出频率可使用数字控制信号来控制。

在本发明的一些实施例中，使用多相振荡器。多相振荡器是一种配置成输出具有相同频率的多个输出信号的振荡器，其中输出信号是彼此相偏的(phase offset)。例如，多相振荡器可输出具有90度的连续相偏的四个输出信号(即，第二信号相对第一信号偏移90度，第三信号相对第二信号偏移90度，以及第四信号相对第三信号偏移90度)。但是，多相振荡器可产生任何数量的输出信号，即，它们并不局限于四个输出信号，并且可使用信号之间的任何预期或适当相偏。应当注意，信号之间的相偏不需要是恒定的，并且不需要合计为360度。多相振荡器的一个示例是所谓的环形振荡器。

在锁相环中，一般来说，来自振荡器的输出信号的相位以某种方式对准参考时钟信号的相位、即调整到与参考时钟信号的相位具有预定关系。在本发明的一些实施例中，多相振荡器的输出信号的部分或全部用于这种相位对准。这在图1中示意说明。

图1示出多相DCO 10，它在图1的示例中输出标记为phase0至phase3的四个输出信号。在所示示例中，信号phase0至phase3具有4GHz的频率，但是，输出信号的数量和频率都只是作为说明性示例，并且也可使用其它值。

信号phase0至phase3的可能的示例在图1的一般标记为13的区域中示意示出。在所示示例中，信号具有90度的连续相偏，即，phase1相对于phase0偏移90度等。

在一些实施例中，多相振荡器所输出的信号、例如图1中的信号phase0至phase3的上升沿、下降沿或者上升和下降沿用于确定相对于参考时钟或参考信号的相位关系。在一些实施例中，这导致相位分辨率的增加。例如，如果使用信号phase0至phase3的上升沿，则对于例如振荡器10等4GHz振荡器，两个连续上升沿之间的时差为62.5ps，如图1的箭头12所示。在仅使用单相振荡器或者使用来自多相振荡器的单输出信号的情况下，如箭头11所示，两个连续上升沿之间的时差为250ps。因此，在一些实施例中，通过使用具有不同相位的多个输出，可改进分辨率。

以上参照图1的说明只是意在充当说明本发明的一些实施例中使用的某些原理，而不是要理解为限制。

现在来看图2，示出根据本发明的一个实施例的锁相环的框图。图2的实施例的锁相环包括多相数控振荡器(DCO)23，它配置成输出具有相同频率但具有不同相偏的M个输出信号P1、P2、P3...PM。例如，M可等于4，并且输出信号P1至PM可与图1所示的输出信号phase0至phase3相似。但是，M并不局限于4，而可以是大于1的任何整数。

在图2所示的实施例中，信号PM还作为锁相环的输出信号out被输出。在其它实施例中，信号P1至PM中的另一个被输出。在又一个实施例中，输出信号可以是除了信号P1至PM之外的其它信号。在又一个实施例中，信号P1至PM的一个以上、例如所有信号P1至PM用作输出信号。在又一个实施例中，多相DCO 23可产生具有不同相位的多于M个输出信号，并且这些信号中，多于M个输出信号P1至PM用于锁相环的反馈环路，如下文所述。

在图2的实施例中，将信号P1至PM馈送给反馈值产生器24。图2的实施例中的反馈值产生器24配置成基于信号P1至PM来产生数字反馈值Cv。在一个实施例中，反馈值Cv指示信号P1至PM的上升沿的数量，例如每个给定时间间隔的上升沿的数量或者自预定起始点以来的上升沿的数量。在其它实施例中，下降沿或者上升和下降沿均可使用。

将反馈值Cv馈送给组合器21，其中将它与数字参考值Cr组合。在一个实施例中，组合器21可以是减法器，它从数字参考值Cr中减去数字反馈值Cv或者反之，并且将差作为数字误差值Ce输出。在其它实施例中，组合器21可通过与简单减法不同的另一种方式从Cr和Cv来确定误差值Ce，并且例如可包括加法器。

在图2的实施例中，数字参考值Cr由参考值产生器20基于参考时钟和预定值N来产生，预定值N在图2的实施例中存储在例如存储器25等存储装置中。N可以是整数值，但也可以是分数、即非整数值，并且在一个实施例中确定参考时钟的频率和信号P1至PM的频率的关系。在一个实施例中，数字参考值Cr可通过在参考时钟的每一个上升沿、每一个下降沿或者每一个上升和下降沿将N与Cr的值相加来产生。在其它实施例中，这个值另外还可与预定因子、例如取决于信号P1至PM的数量、即M的因子相乘。

在图2的实施例中，将数字误差信号Ce馈送给数字环路滤波器22，它输出控制信号ctrl，用于控制多相DCO 23，例如用于控制信号P1至PM的频率。环路滤波器22可以是常规用作锁相环中的环路滤波器的任何适当的数字滤波器。

下面将参照其它实施例来说明用于实现图2所示的例如参考值产生器20、组合器21或反馈值产生器24等各种元件的示例。

图3中，示出根据本发明的其它实施例的锁相环。

在图3的锁相环中，提供多相DCO 33，它提供具有相同频率但具有不同相偏的M个输出信号P1至PM，与已经参照图2所述相似。另外还提供输出信号out，它可以但不是必须与信号P1至PM之一相同。参照图2的多相DCO 23所述的变化和备选也适用于图3的实施例的多相DCO 33。

将输出信号P1至PM馈送给多相计数器34，它是配置成基于具有不同相位的多个输入信号进行计数的计数器，例如在图3的实施例中配置成对P1至PM的上升沿进行计数。换言之，计数器34输出反馈信号Cv，它随信号P1至PM之一的每一个上升沿增加。在其它实施例中，下降沿或者上升和下降沿均可使用。

将反馈信号Cv馈送给用参考时钟确定时钟的采样单元35。采样单元35例如可包括触发器、锁存器或者另一种类型的寄存器。通过采样单元35，将反馈信号Cv转移(transfer)至参考时钟的时钟域，即，成为由参考时钟确定时钟的数字信号。值与反馈值Cv对应的采样单元35的这样产生的输出信号被馈送给减法器36的负输入。

图3的实施例的锁相环还包括存储装置、例如在图3的实施例中存储值N·M的存储器30，N如同图2的实施例中那样是整数或分数值，以及M是馈送给计数器34的信号P1至PM的数量。在另一个实施例中，在存储器30中仅存储N，并且可在不同的单元执行与M的乘法。

将值N·M馈送给用参考时钟确定时钟的计数器31。计数器31输出参考值Cr，它在参考时钟的每一个上升沿增加N·M。将参考值Cr馈送给减法器36的正输入，并且减法器36因而输出与Cr-Cv对应的数字误差值Ce。

将误差值Ce馈送给由参考时钟确定时钟的数字环路滤波器32，它基于Ce输出控制信号ctrl，用于控制多相DCO 33，例如用于控制信号P1至PM的频率。

通过如上所述的控制环路，多相DCO 33基本上控制成使信号Ce为最小，使得Cr成为至少大致等于Cv。换言之，多相DCO 33的输出频率控制成大致等于参考时钟的频率的N倍。

为了进一步说明图3的实施例的锁相环的功能，将参照图4来说明其中使用的信号的波形的示例。对于图4的说明性示例，假定M＝4，即，多相DCO 32输出四个信号，它们在图4中标记为DCO phase0至DCO phase3，并且相继偏移90度。此外，图4中，参考时钟、参考值Cr和反馈值Cv以说明性方式示出。

如图4所示，对于参考时钟的各上升沿，Cr的值增加N·M，即，在第一上升沿从0增加到N·M，在第二上升沿从N·M增加到2·N·M，等等。可以看到，在DCO phase0或者DCO所输出的任何其它信号的N个时钟周期内，Cv增加N·M，并且当参考时钟和多相DCO 33所输出的信号对准时，这个时间对应于参考时钟的一个时钟周期，其中信号Cr也增加N·M。

应当注意，图4所示的波形和信号仅充当进一步说明图3的实施例的功能的示例，并且图3的信号并不局限于图4所示的信号。例如，可使用多相DCO 33的更多输出信号和/或具有与所示信号不同的相偏的信号。

现在来看图5，示出根据本发明的其它实施例的锁相环。图5所示的锁相环包括多相DCO 53，它输出具有相同频率但具有不同相偏的M个输出信号P1至PM以及可与信号P1至PM之一对应的输出信号out，与图3的实施例的多相DCO 33相似。相对于图2和图3的DCO23和33所述的变化和修改也适用于图5的多相DCO 53。

将输出信号out馈送给计数器54，计数器54配置成输出第一反馈值Cv1并且在输出信号out的每一个上升沿增加这个值。在图5的实施例中，输出信号out具有与信号P1至PM相同的频率。因此，Cv1在信号P1至PM之一的每一个周期中增加一次。

在采样单元55处对第一反馈值Cv1采样，采样单元55可包括触发器或者其它类型的寄存器，并且由参考时钟确定时钟。将这样采样的值馈送给减法器57的负输入。

此外，将参考值Cr馈送给减法器57的正输入。参考值Cr由计数器51来产生，计数器51由参考时钟确定时钟，对其馈送来自例如存储器50等存储装置的值N。如前面所述的实施例中那样，N定义输出信号out的频率与参考时钟的频率之间的比率，并且可以是整数或分数、即非整数值。在图5的实施例中，参考值Cr在参考时钟的每一个上升沿增加N。如前一个实施例中那样，一般来说，不是只有上升沿，而是可使用参考时钟信号和/或输出信号out的上升和下降沿或者只有下降沿。

此外，在图5的实施例中，将输出信号P1至PM馈送给采样器和解码器电路56，该采样器和解码器电路56基于参考时钟对信号P1至PM进行采样，并且配置成输出第二反馈信号Cv2，第二反馈信号Cv2馈送给减法器57的其它输入。根据采样器和解码器电路56中的解码，其它输入可以是正或负输入。

例如，在一个实施例中，采样器和解码器电路56可对信号P1至PM进行采样，对正值的数量(即，在参考时钟所定义的采样点处于逻辑一状态而不是逻辑零状态的信号P1至PM的数量)进行计数，将这个数量除以M、即信号P1至PM的数量，并且将这样产生的值作为反馈值Cv2输出。这种电路56可使用逻辑门来实现。在这种实施例中，减法器57的其它输入可以是其它负输入，使得Cv1和Cv2均从Cr中减去，以便形成误差值Ce，误差值Ce馈送给由参考时钟确定时钟的数字环路滤波器52，以便产生用于控制多相DCO 53的控制信号ctrl。一般来说，第一反馈值Cv1可看作是与输出信号out的全时钟周期的数量相关的值(因为Cv1在输出信号out的每一个上升沿增加)，而Cv2可看作是相位位置、即给定全时钟周期内的位置的“分数”部分，它采用随所使用的信号P1至PM的数量而定的分辨率来确定。

上述实施例只是充当本发明的实施例的可能实现的一些示例，并且许多修改和变化是可能的。例如，在上述实施例中，从多相振荡器所输出的具有相同频率但具有不同相位的多个信号用于产生某一反馈值。在其它实施例中，不是直接使用这些输出信号，而是将它们馈送给相位内插器，以便产生具有相同频率和不同相位的更多数量的信号。这将参照图6进行说明。

图6中，作为一个示例，四相数控振荡器60示为输出具有相同频率但具有不同相位的四个输出信号P1-P4。将这些信号P1-P4馈送给相位内插器61。在图6所示的示例中，相位内插器61使用信号P1-P4来产生16个信号Q1-Q16，它们在一个实施例中均具有与信号P1-P4相同的频率，并且具有相继不同的相位。例如，在一个实施例中，如图1中对于信号phase0-phase3所示，信号P1-P4可相继偏移90度，并且信号Q1-Q16则可相继偏移22.5度。但是，信号的相偏不需要是恒定的。

在一个实施例中，相位内插器61产生在馈送给它的两个相邻信号之间具有中间相位的信号。例如，在图6的实施例中，P1可对应于Q1，P2可对应于Q5，P3可对应于Q9，而P4可对应于Q13，并且这种示例中的相位内插器61在信号P1-P4的两个相邻信号之间产生三个中间信号。

作为相位内插器61，可使用任何常规相位内插器，例如将馈送给它的具有不同相位的两个信号与相应加权因子相乘、加权信号相加以及对相加信号进行过滤(filter)的相位内插器。

例如参照图6所述的结构可在先前和随后描述的实施例的任一个中单独用于代替相应数控振荡器。

在以上所述的实施例的一部分、例如图3和图5的实施例中，参考时钟直接用于对例如图3的计数器31或数字环路滤波器32或者图5的计数器51和数字环路滤波器52等元件确定时钟。换言之，这些元件的时钟输入直接与参考时钟输入耦合。

在其它实施例中，参考时钟输入可间接地、即采用中间元件与电路的元件的至少一部分的时钟输入耦合。中间元件可“重新定时”相应多相DCO所输出的信号的时钟，或者换言之，将参考时钟“转移”(transfer)到多相DCO的时钟域。将参照图7来论述这种实施例的示例。

图7的实施例是图5的实施例的修改，而相似元件带有相同的参考标号，并且将不再详细描述，而将只描述相对于图5的实施例的差异。

在图5的实施例中，计数器51、采样单元55、数字环路滤波器52以及采样器和解码器电路56直接用参考时钟确定时钟。在图7的实施例、所示元件的实施例中，只有采样器和解码器电路56才直接用参考时钟确定时钟。在可包括一个或多个触发器的采样单元71中，基于多相DCO 53的输出信号out对参考时钟进行采样，以便产生“重新定时”参考时钟，即转移至多相DCO 53的时钟域的参考时钟。在图7的实施例中，计数器51、采样单元55和数字环路滤波器52用这种重新定时参考时钟确定时钟。

另外，采样单元70设置在采样器和解码器电路56与减法器57之间，以便基于重新定时参考时钟对第二反馈值Cv2进行采样，使得向减法器57馈送按照重新定时参考时钟定时的第二参考值Cv2。

其它方面，图7的实施例的操作对应于图5的实施例的操作。应当注意，可相对于图3的实施例进行相似的修改。例如，在图3的实施例中，计数器31、数字环路滤波器32和采样单元35也可用如参照图7所述所产生的重新定时参考时钟确定时钟。

应当注意，在上述实施例中，没有分频器用于划分相应多相DCO所输出的信号、如信号P1至PM的频率。在其它实施例中可提供分频器。

虽然在上面实施例已经描述纯数字锁相环内的数控振荡器，但在其它实施例中，锁相环的一些元件、如振荡器可包括模拟电路。

如上所述，在上述实施例中，各种修改是可能的，并且范围不是要受到实施例限制，而是意在仅由所附权利要求书及其等效物限制。

Claims (25)

1. 一种电路，包括：

多相振荡器，配置成产生多个输出信号，所述输出信号具有相同频率和不同相偏，

耦合到所述多相振荡器的反馈值产生器，配置成根据所述多个输出信号的至少两个来产生反馈值，该反馈值指示所述多个输出信号的至少两个的上升沿的数量、下降沿的数量或者上升和下降沿的数量，

参考值产生器，配置成根据参考时钟和预定值来产生参考值，

组合器，配置成组合所述参考值和所述反馈值并且输出组合值，以及

环路滤波器，配置成根据所述组合值来产生控制所述多相振荡器的控制信号。

2. 如权利要求1所述的电路，

其中，所述多相振荡器是数控振荡器。

3. 如权利要求1所述的电路，

其中，所述预定值确定所述参考时钟的频率与所述多个输出信号的所述频率之间的关系。

4. 如权利要求1所述的电路，包括配置成根据所述参考时钟对所述反馈值进行采样的采样单元。

5. 如权利要求1所述的电路，还包括：采样单元，配置成根据所述多个输出信号的至少一个对所述参考时钟进行采样，以便产生重新定时参考时钟，

其中，从包括所述参考值产生器和所述环路滤波器的组中选取的至少一个元件根据所述重新定时参考时钟来确定时钟。

6. 如权利要求1所述的电路，

其中，所述反馈值产生器包括配置成对于从所述多个输出信号的所述至少两个的包括上升沿、下降沿以及上升和下降沿的组中选取的边沿进行计数的计数器。

7. 如权利要求1所述的电路，

其中，所述反馈值包括第一反馈值和第二反馈值，以及其中所述反馈值产生器配置成根据所述多相振荡器的输出信号之一来产生所述第一反馈值，并且根据所述多个输出信号的所述至少两个来产生所述第二反馈值。

8. 如权利要求1所述的电路，还包括：耦合在所述多相振荡器与所述反馈值产生器之间的相位内插器。

9. 一种电路，包括：

多相数控振荡器，包括控制输入和多个输出，

第一计数器，包括输出和至少两个输入，所述至少两个输入的每个与所述多相数控振荡器的所述多个输出之一耦合，

参考时钟输入，

第二计数器，包括输入、时钟输入和输出，其中所述第二计数器的输入与存储装置耦合，并且所述第二计数器的所述时钟输入与所述参考时钟输入耦合，

减法器，所述减法器包括正输入、负输入和输出，其中所述减法器的所述正输入与所述第一计数器的所述输出和所述第二计数器的所述输出中的一个耦合，并且其中所述减法器的所述负输入与所述第一计数器的所述输出和所述第二计数器的所述输出中的另一个耦合，

数字环路滤波器，包括输入和输出，其中所述数字环路滤波器的所述输入与所述减法器的所述输出耦合，并且其中所述数字环路滤波器的所述输出与所述多相数控振荡器的所述控制输入耦合，以及

采样单元，所述采样单元包括输出、输入和时钟输入，其中所述采样单元的所述输入与所述第一计数器的所述输出耦合，其中所述采样单元的所述输出与所述减法器的所述负输入和所述正输入中的一个耦合。

10. 如权利要求9所述的电路，其中所述采样单元的所述时钟输入与所述参考时钟输入耦合。

11. 如权利要求9所述的电路，

其中，所述存储装置存储预定值，所述预定值是所述第一计数器的所述至少两个输入的数量与所述多相数控振荡器的输出信号的频率和施加到所述参考时钟输入的参考时钟信号的频率之间的预计比率相乘。

12. 一种电路，包括：

多相振荡器，包括控制输入和多个输出，

第一计数器，包括输入和输出，其中所述第一计数器的输入与所述多相振荡器的所述输出之一耦合，

采样器和解码器电路，所述采样器和解码器电路包括输出和至少两个输入，其中所述采样器和解码器电路的所述至少两个输入的每个与所述多相振荡器的所述输出之一耦合，

参考时钟输入，

第二计数器，包括输入、输出和时钟输入，所述第二计数器的所述输入与存储装置耦合，所述第二计数器的所述时钟输入与所述参考时钟输入耦合，

组合器，其中所述组合器的第一输入与所述第一计数器的所述输出耦合，其中所述组合器的第二输入与所述第二计数器的所述输出耦合，并且其中所述组合器的第三输入与所述采样器和解码器电路的所述输出耦合，以及

数字环路滤波器，包括输入和输出，其中所述数字环路滤波器的所述输入与所述组合器的输出耦合，并且所述数字环路滤波器的所述输出与所述多相振荡器的所述控制输入耦合。

13. 如权利要求12所述的电路，

还包括：采样单元，所述采样单元具有输出、输入和时钟输入，其中所述采样单元的所述输入与所述第一计数器的所述输出耦合，其中所述采样单元的所述输出与所述组合器的所述第一输入耦合，并且其中所述采样单元的所述时钟输入与所述参考时钟输入耦合。

14. 如权利要求12所述的电路，

其中，所述数字环路滤波器包括时钟输入，其中所述时钟输入与所述参考时钟输入耦合。

15. 如权利要求12所述的电路，

还包括：耦合在所述多相振荡器与所述采样器和解码器电路之间的相位内插器电路。

16. 如权利要求12所述的电路，

其中，所述采样器和解码器电路包括与所述参考时钟输入耦合的时钟输入。

17. 如权利要求12所述的电路，

其中，所述组合器从包括加法器和减法器的组中选取。

18. 一种电路，包括：

配置成产生多个输出信号的多相振荡器，所述输出信号具有相同频率和不同相偏，

采样器和解码器电路，耦合到所述多相振荡器，配置成产生反馈值，其中产生所述反馈值包括根据参考时钟对所述多个输出信号的至少两个进行采样，

参考值产生器，配置成根据所述参考时钟和预定值来产生参考值，

组合器，配置成组合所述参考值和所述反馈值并且输出组合值，环路滤波器，配置成根据所述组合值来产生控制所述多相振荡器的控制信号，以及

另外的反馈值产生器，耦合到所述多相振荡器，配置成根据所述多个输出信号的至少一个来产生另外的反馈值。

19. 如权利要求18所述的电路，

其中所述组合器配置成组合所述参考值、所述反馈值和所述另外的反馈值，以便输出所述组合值。

20. 一种用于控制输出信号的产生的方法，包括：

产生多个输出信号，所述输出信号具有相同频率和不同相位，

根据所述输出信号的至少两个来产生反馈值，该反馈值指示所述多个输出信号的至少两个的上升沿的数量、下降沿的数量或者上升和下降沿的数量，

根据参考时钟和预定值来产生参考值，以及

根据所述参考值和所述反馈值来控制所述多个输出信号的所述产生。

21. 如权利要求20所述的方法，还包括：设置所述预定值，以便确定所述多个输出信号的所述频率与所述参考时钟的频率之间的关系。

22. 如权利要求20所述的方法，

其中，所述控制步骤还包括组合所述反馈值和所述参考值，以便形成组合值，

对所述组合值进行过滤，以便产生控制值，以及

根据所述控制值来控制所述多个输出信号的所述产生。

23. 如权利要求20所述的方法，

其中，所述产生所述反馈值包括对于从仅包括所述输出信号的所述至少两个的上升沿、仅包括所述输出信号的所述至少两个的下降沿以及包括所述输出信号的所述至少两个的上升和下降沿的组中选取的事件进行计数。

24. 如权利要求20所述的方法，

其中，所述产生所述反馈值包括根据所述输出信号之一来产生第一反馈值，以及根据所述输出信号的至少两个来产生第二反馈值。

25. 如权利要求20所述的方法，

其中，所述产生所述反馈值包括根据所述参考时钟信号对所述至少两个输出信号进行采样。