CN103904065A - 电阻器、显示设备和电子设备 - Google Patents

电阻器、显示设备和电子设备 Download PDF

Info

Publication number
CN103904065A
CN103904065A CN201310724080.0A CN201310724080A CN103904065A CN 103904065 A CN103904065 A CN 103904065A CN 201310724080 A CN201310724080 A CN 201310724080A CN 103904065 A CN103904065 A CN 103904065A
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor layer
oxide semiconductor
conductive layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310724080.0A
Other languages
English (en)
Other versions
CN103904065B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103904065A publication Critical patent/CN103904065A/zh
Application granted granted Critical
Publication of CN103904065B publication Critical patent/CN103904065B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电阻器、显示设备和电子设备。提供一种新电阻器。提供具有能够提高其可靠性的新结构的显示设备。提供具有能够减少静电释放损害的新结构的显示设备。电阻器包括半导体层以及形成于半导体层之上的绝缘层，并且半导体层是以至少含有铟（In）、锌（Zn）和M（M是诸如Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf之类的金属）的In-M-Zn氧化物为代表的氧化物，并且绝缘层至少含有氢。

Description

电阻器、显示设备和电子设备
技术领域
本发明的一种实施例涉及对象、方法、制造泛法、过程、机器、制造或物质的组成。特别地，本发明的一种实施例涉及，例如，半导体设备、显示设备、发光设备、电子设备、它们的驱动方法或者它们的制造方法。特别地，例如，本发明的一种实施例涉及每个都包含氧化物半导体的电阻器、半导体设备、显示设备、电子设备或发光设备。
注意，术语“显示设备”意指包括显示元件的设备。另外，显示设备还包括用于驱动多个像素的驱动电路等。此外，显示设备还包括形成于另一个基板上的控制电路、电源电路、信号发生电路等。
背景技术
对于以液晶显示设备为代表的显示设备，元件和布线已经随着新近的技术革新而缩小了尺寸，并且大规模生产技术同样已经得到了大大改进。制造产出率的提高需要在将来实现更低的成本。
如果因静电等所致的浪涌电压被施加于显示设备，则元件会被损坏而产生异常的显示。因而，制造产出率很可能会被降低。为了克服这点，用于将浪涌电压释放到另一个布线的保护电路被设置于显示设备内（例如，参见专利文献1至7）。
[参考文献]
[专利文献1]日本公开专利申请No.2010-92036
[专利文献2]日本公开专利申请No.2010-92037
[专利文献3]日本公开专利申请No.2010-97203
[专利文献4]日本公开专利申请No.2010-97204
[专利文献5]日本公开专利申请No.2010-107976
[专利文献6]日本公开专利申请No.2010-107977
[专利文献7]日本公开专利申请No.2010-113346
发明内容
以提高可靠性为目标的结构（例如，保护电路）对于显示设备是重要的。
本发明的一种实施例的一个目的是提供具有新结构的电阻器等。作为选择，本发明的一种实施例的一个目的是提供具有能够提高可靠性的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够减少静电释放损伤的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够减少静电的不利影响的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够在摩擦过程中减少对晶体管的不利影响的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够在检测步骤中减少对晶体管的不利影响的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够在使用触摸传感器时减少故障的不利影响的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够减少晶体管特性的波动或劣化的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够减少晶体管的阈值电压的波动或晶体管的劣化的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够提高晶体管的制造产出率的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有含有电导率已提高的氧化物半导体层的新结构的显示设备等。作为选择，本发明的一种实施例的另一个目的是提供具有能够控制氧化物半导体层的电导率的新结构的显示设备等。
注意，关于这些目的描述并不妨碍其它目的存在。注意，在本发明的一种实施例中，不需要实现全部目的。根据关于本说明书、附图、权利要求书等的描述，除上述目的外的目的将会变得明显，并且可以从所述描述中得出。
本发明的一种实施例是包括半导体层以及在半导体层上的绝缘层的电阻器，并且半导体层是以至少含有铟（H）、锌（Zn）和M（M为例如Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf）的In-M-Zn氧化物为代表的氧化物，并且绝缘层至少含有氢。
本发明的另一种实施例是包括像素部分、在像素部分之外的驱动电路部分以及与像素部分和驱动电路部分之一或两者电连接的保护电路部分的显示设备。显示设备包括成矩阵排布的像素电极以及与像素电极电连接的第一晶体管，驱动电路部分包括配置用于控制第一晶体管的通/断（ON/OFF）的第二晶体管，第一晶体管和第二晶体管每个都包括在沟道形成区内的第一氧化物半导体层，保护电路部分包括在第一氧化物半导体层形成的同一过程中形成的第二氧化物半导体层，并且在第一氧化物半导体层内的氢浓度不同于在第二氧化物半导体层内的氢浓度。
根据本发明的一种实施例，能够提供具有新结构的电阻器。此外，根据本发明的一种实施例，能够提高显示设备的可靠性。
附图说明
图1A和1B是显示设备的平面示意图以及保护电路部分的电路图。
图2A是电阻器的顶视图，以及图2B和2C是电阻器的截面图。
图3A是电阻器的顶视图，而图3B和3C是电阻器的截面图。
图4是显示设备的平面示意图，包括保护电路部分的电路图。
图5是保护电路部分的电路图。
图6A和6B是能够在显示设备中使用的像素电路的示意图。
图7A至7C是显示设备的顶视图。
图8是显示设备的顶视图。
图9A至9C是显示设备的截面图。
图10A至10C是示出用于制造显示设备的方法的截面图。
图11A至11C是示出用于制造显示设备的方法的截面图。
图12A至12C是示出用于制造显示设备的方法的截面图。
图13A至13C是示出用于制造显示设备的方法的截面图。
图14A至14C是示出用于制造显示设备的方法的截面图。
图15A至15C是示出用于制造显示设备的方法的截面图。
图16A至16C是示出用于制造显示设备的方法的截面图。
图17A至17C是示出用于制造显示设备的方法的截面图。
图18A至18C是示出用于制造显示设备的方法的截面图。
图19A至19C是示出用于制造显示设备的方法的截面图。
图20A至20C是示出用于制造显示设备的方法的截面图。
图21A至21C是示出用于制造显示设备的方法的截面图。
图22A至22C是示出用于制造显示设备的方法的截面图。
图23A至23C是示出用于制造显示设备的方法的截面图。
图24A至24C是显示设备的截面图。
图25A至25C是示出用于制造显示设备的方法的截面图。
图26A至26C是示出用于制造显示设备的方法的截面图。
图27A至27C是示出用于制造显示设备的方法的截面图。
图28A至28C是示出用于制造显示设备的方法的截面图。
图29A至29C是示出用于制造显示设备的方法的截面图。
图30A至30C是显示设备的截面图。
图31A至31C是示出用于制造显示设备的方法的截面图。
图32A至32C是示出用于制造显示设备的方法的截面图。
图33A至33C是示出用于制造显示设备的方法的截面图。
图34A至34C是示出用于制造显示设备的方法的截面图。
图35A至35C是示出用于制造显示设备的方法的截面图。
图36A至36C是显示设备的截面图。
图37A至37C是示出用于制造显示设备的方法的截面图。
图38A至38C是示出用于制造显示设备的方法的截面图。
图39A至39C是示出用于制造显示设备的方法的截面图。
图40A至40C是示出用于制造显示设备的方法的截面图。
图41A至41C是示出用于制造显示设备的方法的截面图。
图42A至42C是显示设备的截面图。
图43A至43C是显示设备的截面图。
图44A至44C是显示设备的截面图。
图45A是晶体管的截面图，而图45B至45D是示出氧化物叠层的示意图。
图46是示出沉积装置和基板加热装置的示意图。
图47A和47B是示出使用DC电源的溅射装置的截面图。
图48A和48B是示出基板加热装置的示意图。
图49A和49B示出了触摸传感器；
图50是触摸传感器的电路图；
图51是触摸传感器的截面图；
图52示出了包括本发明的一种实施例的显示设备的显示模块。
图53A至53H每个都示出了包括本发明的一种实施例的显示设备的电子设备。
图54A至54H每个都示出了包括本发明的一种实施例的显示设备的电子设备。
图55A至55D是示出在实例1中使用的样品的顶视图和截面图。
图56是示出实例1中的薄层电阻的测量结果的曲线图。
图57A和57B是示出在实例2中的氢（H）浓度分布的曲线图。
图58A至58C示出在实例3中的ESR测量结果的曲线图。
图59是示出在实例3中的ESR测量结果的曲线图。
图60A和60B是示出氧化物半导体膜的CPM测量结果的曲线图。
图61是示出氧化物半导体膜的CPM测量结果的曲线图。
图62示出CAAC-OS膜的截面TEM图像。
图63A至63D是CAAC-OS膜的电子衍射图。
图64示出了CAAC-OS膜的截面TEM图像。
图65A和65B分别是CAAC-OS膜的截面TEM图形和X射线衍射谱。
图66A至66D是CAAC-OS膜的电子衍射图形。
图67A和67B分别是CAAC-OS膜的截面TEM图像和X射线衍射谱。
图68A至68D是CAAC-OS膜的电子衍射图形。
图69A和69B分别是CAAC-OS膜的截面TEM图形和X射线衍射谱。
图70A至70D是CAAC-OS膜的电子衍射图形。
图71A是纳米晶氧化物半导体膜的截面TEM图像，而图71B至71D是其纳米射束（nanobeam）电子衍射图形。
图72A是纳米晶氧化物半导体膜的平面TEM图像，而图72B是其选定区域的电子衍射图形。
图73A至73C是电子衍射强度分布的概念图。
图74是石英玻璃基板的纳米射束电子衍射图形。
图75是非晶氧化物半导体膜的纳米射束电子衍射图形。
图76A和76B是纳米晶氧化物半导体膜的截面TEM图像。
图77示出了通过纳米晶氧化物半导体膜的X射线衍射获得的分析结果。
具体实施方式
以下，将参照附图来描述实施例。但是，这些实施例能够以各种模式来实现。本领域技术人员应当很容易理解，在不脱离本发明的精神和范围的情况下能够按照各种方式来改变模式和细节。因而，本发明不应当被理解为限制于下面关于实施例的描述。
在附图中，层和/或区域的尺寸、厚度在某些情况下可以出于清晰起见而夸大。因此，本发明的实施例并不限制于这样的比例。注意，附图是理想实例的示意图，并且本发明的实施例并不限制于在附图中所示出的形状或值。例如，能够包括信号、电压或电流因噪声或时序差异所致的变化。
注意，在本说明书等内容中，晶体管是具有至少三个端子——栅极、漏极和源极的元件。另外，晶体管具有在漏极（漏极端子、漏极区或漏极电极）与源极（源极端子、源极区或源极电极）之间的沟道区，并且电流能够流过漏极区、沟道区和源极区。
在此，由于晶体管的源极和漏极可依据晶体管的结构、操作条件等而互换，因而难以界定哪个是源极或漏极。因而，起着源极的作用的部分以及起着漏极的作用的部分并不称为源极和漏极，而是在某些情况下源极和漏极之一被称为第一电极，而它们中的另一个被称为第二电极。
注意，在本说明书中，为了在构件当中避免混淆而使用诸如“第一”、“第二”和“第三”之类的序数，并且这些术语并没有在数字上限制这些构件。
注意，在本说明书中，短语“A和B连接”或者“A连接至B”意指A和B彼此电连接的情形，以及A和B彼此直接连接的情形。在此，描述“A和B彼此电连接”或者“A电连接至B”意指下列情形：当具有任何电功能的对象存在于A和B之间时，电信号在A和B之间进行发送和接收。
注意，在本说明书中，用于描述布局的术语，例如，“之上”、“上方”、“之下”和“下方”，是为了方便起见而用来描述构件关于附图的位置。此外，构件的位置能够依据从哪个方向来示出构件而适当地改变。因而，对于在本说明书中使用的术语并没有限制，并且能够根据情况而适当地进行描述。
注意，在附图中的框图内的电路块的布局为了描述的目的而指定了位置关系。因而，即使在图形示出不同的功能被实现于不同的电路块中时，也可以配置实际的电路和区域使得不同的功能被实现于相同的电路或区域内。在框图中的电路块的功能是为了描述的目的而指定的，并且即使在一个电路块被示出的情形中，也可以在实际电路或区域内设置块，使得由一个电路块执行的处理由多个电路块来执行。
注意，像素对应于能够控制一个颜色构件（例如，R（红色）、G（绿色）和B（蓝色）中的任意一个）的亮度的显示单元。因此，在彩色显示设备中，彩色图像的最小显示单元包括R像素、G像素和B像素的三个像素。注意，用于显示彩色图像的颜色元件并不限制于这三种颜色，并且可以使用多于三种颜色的颜色元件或者可以使用除RGB外的颜色。
在本说明书中，本发明的实施例将参照附图来描述。实施例将按照这样的顺序来描述。
1.实施例1（本发明的一种实施例的基本结构）
2.实施例2（显示设备的一种实施例）
3.实施例3（显示设备的制造方法）
4.实施例4（显示设备的变型及制造方法）
5.实施例5（显示设备的变型及制造方法）
6.实施例6（显示设备的变型及制造方法）
7.实施例7（显示设备的变型）
8.实施例8（晶体管的结构）
9.实施例9（氧化物半导体膜的电子衍射图形）
10.实施例10（金属膜、半导体膜和无机绝缘膜等的形成方法）
11.实施例11（用于形成并加热氧化物半导体膜的装置）
12.实施例12（触摸传感器和显示模块）
13.实施例13（电子设备）
14.实例1（氧化物半导体层和氧化物叠层的电阻）
15.实例2（氧化物半导体层的杂质分析）
16.实例3（氧化物半导体膜和氧化物叠层的ESR）
（实施例1）
在本实施例中，将参照图1A和1B、图2A至2C、图3A至3C、图4和图5来描述本发明的一种实施例的显示设备。
在图1A中示出的显示设备包括包含在像素中的显示元件的区域（以下称为像素部分102）、包含用于驱动像素的电路的电路部分（以下称为驱动电路部分04）、各自具有针对元件的保护功能的电路部分（以下称为保护电路部分106）以及端子部分107。
像素部分102包括用于驱动成X（X是2或以上的自然数）行和Y列（Y是2或以上的自然数）的多个显示元件的电路（在下文，这样的电路被称为保护电路部分108）。驱动电路部分104包括驱动电路，例如，用于供应用于选择像素的信号（扫描信号）的电路（该电路在下文称为栅极驱动器104a）以及用于供应用于驱动在像素中的显示元件的信号（数据信号）的电路（该电路在下文称为源极驱动器104b）。注意，像素电路部分108按照阵列排布，并且每个像素电路部分108都包括像素电极。
栅极驱动器104a包括移位寄存器等。栅极驱动器104a通过端子部分107来接收用于驱动移位寄存器的信号并输出信号。例如，栅极驱动器104a接收起始脉冲信号、时钟信号等，并输出脉冲信号。栅极驱动器104a具有控制被供应扫描信号的布线（这样的布线在下文称为栅极信号线GL_1至GL_X）的电位的功能。注意，该多个栅极驱动器104a可以被提供用于单独地控制栅极信号线GL_1至GL_X。作为选择，栅极驱动器104a具有，但不限于，供应初始化信号的功能。栅极驱动器104a能够供应另外的信号。
源极驱动器104b包括移位寄存器等。源极驱动器104b通过端子部分107来接收可从其中得出数据信号的信号（视频信号），以及用于驱动移位寄存器的信号。源极驱动器104b具有基于视频信号来生成待写入像素电路部分108内的数据信号的功能。另外，源极104b还具有响应于由起始脉冲、时钟信号等的输入产生的脉冲信号而控制数据信号的输出的功能。此外，源极驱动器104b还具有控制被供应以数据信号的布线（这样的布线在下文称为数据DL_1和DL_Y）的电位的功能。作为选择，源极驱动器104b具有，但不限于，供应初始化信号的功能。源极驱动器104b能够供应另外的信号。
作为选择，源极驱动器104使用例如多个模拟开关等来形成。源极驱动器104b能够输出通过依次开启该多个模拟开关而将图像信号按时间划分为数据信号所获得的信号。源极驱动器104b可以使用移位寄存器等来形成。
脉冲信号和数据信号通过该多个布线之一（以下称为数据信号线GL）被供应以扫描信号以及该多个布线之一（以下称为数据线DL）被供应以数据信号而被分别输入到该多个像素电路部分108中的每个像素电路部分内。数据信号在该多个像素电路部分108中的每个像素电路部分内的写入和保持通过栅极驱动器104a来执行。例如，对于在第m行和第n列（m是小于或等于X的自然数，而n是小于或等于Y的自然数）中的像素电路部分108，脉冲信号由栅极驱动器104a通过栅极信号线GL_m来输入，而数据信号由源极驱动器104b根据栅极信号线GL_m的电位而通过数据线DL_n来输入。
保护电路部分106连接至栅极信号线GL，从而形成了在栅极驱动器104a与像素电路部分108之间的连接。作为选择，保护电路部分106连接至数据线DL，从而形成了在源极驱动器104b与像素电路部分108之间的连接。作为选择，保护电路部分106能够连接至形成在栅极驱动器104a与端子部分107之间的连接的布线。作为选择，保护电路部分106能够连接至形成在源极驱动器104b与端子部分107之间的连接的布线。注意，端子部分107意指具有用于由外部电路将功率、控制信号和视频信号输入显示设备的端子的部分。
保护电路部分106是用于在超出一定范围的电位被施加于与保护电路连接的布线时将与保护电路连接的布线电连接至另一布线的电路。但是，并不限制于此，保护电路部分106还能够供应另外的信号。
如图1A所示，保护电路部分106被提供给像素部分102、驱动电路部分104和端子部分107，从而能够提高显示设备对于由静电释放（ESD）所产生的过流的容限。注意，保护电路部分106的配置并不限制于此，并且例如，保护电路部分106可以被配置为仅连接至栅极驱动器104a，或者保护电路部分106可以被配置为仅连接至源极驱动器104b。作为选择，保护电路部分106可以被配置为仅连接至端子部分107。
因而，保护电路部分106与像素部分102、驱动电路部分104和端子部分107中的至少一个电连接。
在图1A所示的非限制性实例中，驱动电路部分104包括栅极驱动器104a和源极驱动器104b。例如，可以只有栅极驱动器104a被形成，并且驱动电路形成于其内的单独制备的基板（例如，以单晶半导体膜或多晶半导体膜形成的驱动电路基板）可以被安装。
保护电路部分106能够包括例如结合起来的二极管和电阻器。图1B示出了保护电路部分106的一个具体实例。
图1B所示的保护电路部分106包括连接于布线110与布线112之间的电阻器114以及成二极管接法的晶体管116。
电阻器114串联连接至晶体管116，使得电阻器114能够控制流过晶体管116的电流的值，或者能够起着作为晶体管116自身的保护性电阻器的作用。
布线110是例如在图1A中从栅极信号线GL、数据线DL或端子部分107引至驱动电路部分104的引线。布线112是例如被供应以电源线的电位（VDD、VSS或GND）以便给图1A所示的栅极驱动器104a或源极驱动器104b供电的布线。作为选择，布线112是被供应以共用电位的布线（共用线）。
例如，布线112优选地连接至电源线，以便给栅极驱动器104a供电，特别地，连接至用于供应低电位的布线。这是因为栅极信号线GL大部分时间内都具有低电位，并且因而，当布线112同样具有低电位时，从栅极信号线GL泄漏至布线112的电流能够在正常的操作中被减小。
能够用于保护电路部分106的电阻器114的结构实例将参照图2A至2C和图3A至3C来描述。
图2A至2C所示的电阻器114首先被描述。
图2A是电阻器114的顶视图，图2B是沿图2A中的虚线A1-A2和B1-B2截取的截面图，以及图2C是沿图2A中的虚线A1-A2和B1-B2截取的截面图。在图1A中，省略了某些构件以规避复杂性。
图2A至2C所示的电阻器114每个都包括基板202、在基板202之上的具有绝缘性质的层（以下称为绝缘层205）、在绝缘层205之上的具有绝缘性质的层（以下称为绝缘层206）、在绝缘层206之上的半导体层208、与半导体层208电连接的具有导电性质的层（以下称为导电层210a）、与半导体层208电连接的具有导电性质的层（以下称为导电层210b）、在导电层210a和导电层210b之上的具有绝缘性质的层（以下称为绝缘层212），以及在绝缘层212之上的具有绝缘性质的层（以下称为绝缘层214）。
图2B所示的电阻器114在绝缘层206的以及绝缘层212内的开口部分209的形状方面不同于图2C所示的电阻器114。与半导体层208的上表面和下表面接触的绝缘层的结构能够被改变，因为能够使开口部分209的形成过程不同。
特别地，图2B所示的电阻器包括绝缘层205、形成于绝缘层205之上的绝缘层206、形成于绝缘层206之上的半导体层208以及形成于半导体层208之上的绝缘层214。另一方面，图2C所示的电阻器包括绝缘层205、形成于绝缘层205之上的半导体层208、形成于半导体层208之上的绝缘层212以及形成于绝缘层212之上的绝缘层214。
与半导体层208的上表面和下表面接触的绝缘层的结构被形成为不同的，如图2B和2C所示，从而能够控制半导体层208的电阻。特别地，例如，当氧化物半导体被用作用于半导体层208的材料时，氧化物半导体的电阻能够以在氧化物半导体中的氧空位或者在氧化物半导体中的杂质（例如，氢或水）来控制。半导体层208的电阻率优选地为1×10-3Ωcm或更高，且低于1×104Ωcm，更优选地为1×10-3Ωcm或更高，且低于1×10-1Ωcm。
另外，为了控制氧化物半导体的电阻，能够采用离子注入法、离子掺杂法、等离子体浸没离子注入法等来将氢、硼、磷或氮注入氧化物半导体内。
例如，含有氢的绝缘膜，即，能够释放氢的绝缘膜（典型地，氮化硅膜），被用作绝缘层205和214中的每个绝缘层，并且由此氢能够被供应给半导体层208。氮化硅膜优选地具有为1×1022原子/cm3或更高的氢浓度。以该绝缘层，氢能够被供应给半导体层208。当作为杂质的氢被供应给半导体层208时，半导体层208的电阻被降低。另外，含有氧的绝缘膜，即，能够释放氧的绝缘膜（典型地，氧化硅膜或氧氮化硅膜），被用作绝缘层206和212中的每个绝缘层，并且因而氧能够被供应给半导体层208。当氧被供应给半导体层208以填充在半导体层208内的氧空位时，半导体层208的电阻能够被提高。
对于例如半导体层208，能够使用氧化物半导体。能够用于半导体层307的氧化物半导体优选地包括以至少含有铟（In）、锌（Zn）和M（M是诸如Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf之类的金属）的基于In-M-Zn的氧化物为代表的层。作为选择，半导体层307优选地含有In和Zn两者。为了减小包含氧化物半导体的晶体管的电性质的波动，氧化物半导体优选地含有除In和Zn之外的稳定剂。
此外，半导体层208优选地含有包含微晶区的氧化物，并且在微晶区内，可在以
Figure BDA0000445793460000131
的射束直径的电子衍射图形中观察到布置于周边的多个斑点，但是在以
Figure BDA0000445793460000132
或以上的射束直径的电子衍射图形中没有观察到斑点。
如上所述，氧化物半导体被用于电阻器114，并且与氧化物半导体的上表面和下表面接触的绝缘层被改变，从而能够控制氧化物半导体的电阻。由此，能够控制电阻器114的电阻。因而，能够提供新的电阻器。
注意，对于电阻器114内的基板202没有特别的限制，只要使用了能够支撑电阻器114的基板即可。例如，能够使用玻璃基板。另外，包含于电阻器114内的导电层210a和210b应当将电阻器连接至另一布线或引线，并且优选地至少具有导电性质。
以下描述图3A至3C所示的电阻器。
图3A至3C所示的电阻器是图2A至2C所示的电阻器的变型。图3A是电阻器114的顶视图，图3B是沿图3A中的虚线A3-A4截取的截面图，以及图3C是沿图3A中的虚线A3-A4截取的截面图。在图3A中，省略了某些构件以规避复杂性。
图3A至3C所示的电阻器114每个都包括基板202、形成于基板202之上的绝缘层205、形成于绝缘层205之上的绝缘层206、形成于绝缘层206之上的半导体层208、与半导体层208电连接的导电层210a、与导电层208电连接的导电层210b、在导电层210a和导电层210b之上的绝缘层212，以及在绝缘层212之上的绝缘层214。
图3B所示的电阻器114在绝缘层206的以及绝缘层212内的开口部分209的形状方面不同于图3C所示的电阻器114。与半导体层208的上表面和下表面接触的绝缘层的结构能够被改变，因为能够使开口部分209的形成过程不同。
与半导体层208的上表面和下表面接触的绝缘层的结构与图2A至2C所示的电阻器114的那些绝缘层的结构类似。
图2A至2C所示的电阻器114在半导体层208的形状方面不同于图3A至3C所示的电阻器114。如图3A至3C所示，半导体层208的形状（典型地，长度或宽度）可适当进行调整，使得电阻器能够具有给定的电阻。
图2A至2C和图3A至3C所示的电阻器114能够与包含于图1A所示的显示设备中的驱动电路部分104和像素电路部分108内的电阻器的制造过程同时形成。
特别地，例如，绝缘层205和206能够在晶体管的栅极绝缘层形成的同一过程中形成，半导体层208能够在晶体管的半导体层形成的同一过程中形成，导电层210a和210b能够在晶体管的源极电极层和漏极电极层形成的同一过程中形成，并且绝缘层212和214能够在作为晶体管的保护性绝缘层的绝缘层形成的同一过程中形成。
另外，对于图2A至2C和图3A至3C所示的电阻器114，电阻器114能够串联连接至二极管接法的晶体管，如同在图1B的实例中那样，但是电阻器114能够并联连接至二极管接法的晶体管，并不限制于图1B中的实例。
此外，图2A至2C和图3A至3C所示的电阻器114能够被单独地设置为在显示设备中的保护电路部分106。图2A至2C和图3A至3C所示的电阻器114每个都能够具有结合起来的多个晶体管和多个电阻器，并且能够被设置于显示设备内。特别地，能够采用图4所示的结构。
图4所示的显示设备包括像素部分102、在驱动电路部分内的栅极驱动器104a、在驱动电路部分内的源极驱动器104b、保护电路部分106_1、保护电路部分106_2、保护电路部分106_3和保护电路部分106_4。
注意，像素部分102、栅极驱动器104a和源极驱动器104b具有与图1A所示的那些结构相同的结构。
保护电路部分106_1包括晶体管151、152、153和154以及电阻器171、172和173。另外，保护电路部分106_1被设置于栅极驱动器104a与连接至栅极驱动器104a的布线181、182和183之间。另外，用作晶体管151的源极电极的第一端子连接至用作晶体管151的栅极电极的第二端子，而用作晶体管151的漏极电极的第三端子连接至布线183。用作晶体管152的源极电极的第一端子连接至用作晶体管152的栅极电极的第二端子，而用作晶体管152的漏极电极的第三端子连接至晶体管151的第一端子。用作晶体管153的源极电极的第一端子连接至用作晶体管153的栅极电极的第二端子，而用作晶体管153的漏极电极的第三端子连接至晶体管152的第一端子。用作晶体管154的源极电极的第一端子连接至用作晶体管154的栅极电极的第二端子，而用作晶体管154的漏极电极的第三端子连接至晶体管153的第一端子。晶体管154的第一端子连接至布线183和布线181。另外，电阻器171和173被设置用于布线183。另外，电阻器172被设置于布线182与晶体管152的第一端子及晶体管153的第三端子之间。
注意，例如，布线181能够用作被供应以低电源电位VSS的电源线；布线182能够用作共用线；而布线183能够用作被供应以高电源电位VDD的电源线。
保护电路106_2包括晶体管155、156、157和158以及电阻器174和175。另外，保护电路106_2被设置于栅极驱动器104a与像素部分102之间。另外，用作晶体管155的源极电极的第一端子连接至用作晶体管155的栅极电极的第二端子，而用作晶体管155的漏极电极的第三端子连接至布线185。用作晶体管156的源极电极的第一端子连接至用作晶体管156的栅极电极的第二端子，而用作晶体管156的漏极电极的第三端子连接至晶体管155的第一端子。用作晶体管157的源极电极的第一端子连接至用作晶体管157的栅极电极的第二端子，而用作晶体管157的漏极电极的第三端子连接至晶体管156的第一端子。用作晶体管158的源极电极的第一端子连接至用作晶体管158的栅极电极的第二端子，而用作晶体管158的漏极电极的第三端子连接至晶体管157的第一端子。晶体管158的第一端子连接至布线184。另外，电阻器174被设置于布线185、晶体管156的第一端子和晶体管157的第三端子之间，而电阻器175被设置于布线184、晶体管156的第一端子和晶体管157的第三端子之间。
注意，例如，布线184能够用作被供应以低电源电位VSS的电源线；布线185能够用作被供应以高电源电位VDD的电源线；而布线186能够用作栅极线。
保护电路106_3包括晶体管159、160、161和162以及电阻器176和177。另外，保护电路106_3被设置于源极驱动器104b与像素部分102之间。另外，用作晶体管159的源极电极的第一端子连接至用作晶体管159的栅极电极的第二端子，而用作晶体管159的漏极电极的第三端子连接至布线190。用作晶体管160的源极电极的第一端子连接至用作晶体管160的栅极电极的第二端子，而用作晶体管160的漏极电极的第三端子连接至晶体管159的第一端子。用作晶体管161的源极电极的第一端子连接至用作晶体管161的栅极电极的第二端子，而用作晶体管161的漏极电极的第三端子连接至晶体管160的第一端子。用作晶体管162的源极电极的第一端子连接至用作晶体管162的栅极电极的第二端子，而用作晶体管162的漏极电极的第三端子连接至晶体管161的第一端子。另外，晶体管162的第一端子连接至布线191。此外，电阻器176被设置于布线190、晶体管160的第一端子和晶体管161的第三端子之间，而电阻器177被设置于布线191、晶体管160的第一端子和晶体管161的第三端子之间。
注意，例如，布线188能够用作共用线或源极线；布线189和190能够用作被供应以高电源电位VDD的电源线；而布线191能够用作被供应以低电源电位VSS的电源线。
保护电路106_4包括晶体管163、164、165和166以及电阻器178、179和180。另外，保护电路106_4被设置于源极驱动器104b与连接至源极驱动器104b的布线187、188、189、190和191之间。另外，用作晶体管163的源极电极的第一端子连接至用作晶体管163的栅极电极的第二端子，而用作晶体管163的漏极电极的第三端子连接至布线187。用作晶体管164的源极电极的第一端子连接至用作晶体管164的栅极电极的第二端子，而用作晶体管164的漏极电极的第三端子连接至晶体管163的第一端子。用作晶体管165的源极电极的第一端子连接至用作晶体管165的栅极电极的第二端子，而用作晶体管165的漏极电极的第三端子连接至晶体管164的第一端子。用作晶体管166的源极电极的第一端子连接至用作晶体管166的栅极电极的第二端子，而用作晶体管166的漏极电极的第三端子连接至晶体管165的第一端子。另外，晶体管166的第一端子连接至布线189。此外，电阻器178被设置于布线187与布线188之间，并且电阻器179被设置用于布线188并连接至晶体管164的第一端子和晶体管165的第三端子。电阻器180被设置于布线188与布线189之间。
注意，例如，布线187和191能够用作被供应以低电源电位VSS的电源线；布线188能够用作共用线或源极线；布线189和190能够用作被供应以高电源电位VDD的电源线。
注意，布线181至191的功能并不限制于被供应以高电源电位VDD和低电源电位VSS的功能以及图4所示的共用线CL的功能，并且布线181至191能够独立地具有栅极信号线、信号线、电源线、地线、电容器线、共用线等的功能。
图2A至2C和图3A至3C所示的电阻器114能够被施加于图4所示的电阻器171至180。
以此方式，保护电路106_1至106_4每个都包括成二极管接法的多个晶体管和多个电阻器。换言之，保护电路106_1至106_4能够包括并联结合的二极管接法的电容器和电阻器。
另外，图4所示的保护电路106_1至106_4能够被设置于栅极驱动器104a与连接至栅极驱动器104a的布线之间，于像素部分102与栅极驱动器104a之间，于像素部分102与源极驱动器104b之间，以及于源极驱动器104b与连接至源极驱动器104b的布线之间。
此外，图2A至2C和图3A至3C所示的电阻器114能够被应用于图5所示的保护电路部分。
在图5所示的保护电路部分的电路图中，示出了晶体管155A至158A、晶体管155B至158B、电阻器174A和175A、电阻器174B和175B、电阻器199、布线184、布线185和布线186。对于图5和图4中共同的构件，在图5的电路图中的引用数字与用于图4的保护电路部分106_2的引用数字对应。在图5中的保护电路部分106_2不同于图4中的保护电路部分106_2，因为在图4的保护电路部分106_2中的电路被并排地布置，而电阻器114被布置于布线之间。
另外，图2A至2C和图3A至3C所述的电阻器114能够被应用于图5所示的电阻器174A、174B、175A和175B。
通过按此方式设置于图1A所示的显示设备中的保护电路部分106，像素部分102（典型地，像素电路部分108）和驱动电路部分104能够具有对于由ESD等生成的过流的增大的容限。因此，能够提供具有提高的可靠性的新的显示设备。
此外，因为电阻器能够被用作保护电路部分106，并且电阻器的电阻能够被任意地控制，所以用作保护电路部分106的二极管接法的晶体管等同样能够得到保护。
注意，像素部分102优选地形成于保护电路部分106形成的同一基板之上，并且由此构件和布线的数量能够得以减少。例如，驱动电路部分104的一部分或整体优选地被形成于像素部分102形成的同一基板之上，在这种情况下能够减少构件的数量和端子的数量。当驱动电路部分104的一部分或整体并没有形成于像素部分102形成的同一基板之上时，驱动电路部分104的一部分或整体通常通过COG或TAB来安装。
通过按此方式设置于显示设备内的多个保护电路部分106，像素部分102和驱动电路部分104（栅极驱动器104a和源极驱动器104b）对于因ESD等所致的过流的容限能够被进一步提高。因此，能够提供具有提高的可靠性的新的显示设备。
在本实施例中所描述的结构能够适当地结合在其它实施例中的任何结构来使用。
（实施例2）
在本实施例中，本发明的一种实施例的显示设备将参照图6A和6B、图7A至7C、图8和图9A至9C来描述。
图6A和6B示出了能够用于图1A所示的显示设备中的像素电路部分108的电路配置。
图6A所示的像素电路部分108包括液晶元件322、晶体管131_1和电容器133_1。
液晶元件322的一对电极之一的电位根据像素电路部分108的规范来适当地设置。液晶元件322的取向状态取决于写入数据。共同电位可以被供应给包含于多个像素电路部分108中的每个像素电路部分内的液晶元件322的那对电极之一。此外，给一个行内的像素电路部分108中的液晶元件322的一对电极之一供应的电位可以不同于给另一行内的像素电路部分108中的液晶元件322的一对电极之一供应的电位。
作为包括液晶元件322的显示设备的驱动方法的实例，能够给出下列模式中的任一种：TN模式、STN模式、VA模式、ASM（轴对称取向微单元）模式、OCB（光学补偿双折射）模式、FLC（铁电液晶）模式、AFLC（反铁电液晶）模式、MVA（多畴垂直取向）模式、PVA（图形化垂直取向）模式、IPS模式、FFS模式、TBA（横向弯曲取向）模式等。显示设备的驱动模式的其它实例包括ECB（电控双折射）模式、PDLC（聚合物分散液晶）模式、PNLC（聚合物网络液晶）模式和客主模式。注意，本发明并不限制于这些实例，而是能够将各种液晶元件和驱动方法应用于液晶元件及其驱动方法。
液晶元件可以使用包含展示出蓝相的液晶的液晶组成和手性材料来形成。展示出蓝相的液晶具有1毫秒或更短的响应时间，并且可任选地为各向同性的；因此，取向处理并不是必须的，并且视角依赖性是小的。
在第m行和第n列的像素电路部分108中，晶体管131_1的源极和漏极之一与数据线DL_n电连接，而另一个与液晶元件322的一对电极中的另一个电连接。晶体管131_1的栅极与栅极信号线GL_m电连接。晶体管131_1具有通过变为导通或截止来控制是否写入数据信号的功能。
电容器133_1的一对电极之一与被供应以电位的布线（以下称为电位供应线VL）电连接，并且另一个与液晶元件322的那对电极中的另一个电极电连接。电位供应线VL的电位按照像素电路部分108的规范适当地设置。电容器133_1起着用于存储写入数据的存储电容器的作用。
例如，在包括图6A中的像素电路部分108的显示设备内，像素电路部分108由栅极驱动器104a依次逐行选择，由此晶体管131_1被导通并且数据信号被写入。
当晶体管131_1截止时，数据已经写入其中的像素电路部分108进入保持状态。该操作依次逐行执行；从而，图像被显示。
图6B所示的像素电路部分108包括晶体管131_2、电容器133_2、晶体管134和发光元件135。
晶体管131_2的源极和漏极之一与被供应以数据信号的布线（以下称为数据线DL_n）电连接。晶体管131_2的栅极与被供应以栅极信号的布线（以下称为栅极信号线GL_m）电连接。
晶体管131_2具有通过变为导通或截止来控制功能是否写入数据信号的功能。
晶体管133_2的一对电极之一与被供应以功率的布线（电源线VL_a）电连接，而另一个电极与晶体管131_2的源极和漏极中的另一个电连接。
电容器133_2起着用于存储写入数据的存储电容器的作用。
晶体管134的源极和漏极之一与电源线VL_a电连接。此外，晶体管134的栅极与晶体管131_2的源极和漏极中的另一个电连接。
发光元件135的阳极和阴极之一与电源线VL_b电连接，而另一个与晶体管134的源极和漏极中的另一个电连接。
作为发光元件135，能够使用例如有机电致发光元件（也称为有机EL元件）等。注意，发光元件135并不限制于有机EL元件；也能够使用包含无机材料的无机EL元件。
高电源电位VDD被供应给电源线VL_a和电源线VL_b之一，而低电源电位VSS被供应给另一个。
在包括图6B中的像素电路部分108的显示设备内，像素电路部分108由栅极驱动器104a依次逐行选择，由此使晶体管131_2导通并且数据信号被写入。
当晶体管131_2截止时，数据已经写入其中的像素电路部分108进入保持状态。此外，在晶体管134的源极和漏极之间流过的电流的大小根据写入数据信号的电位来控制。发光元件135发射出亮度与流过的电流大小对应的光。该操作依次逐行地执行；从而，图像被显示。
注意，在本说明书等部分中，显示元件、作为包含显示元件的设备的显示设备、发光元件以及作为包含发光元件的设备的发光设备能够采用各种模式或者能够包括各种元件。显示元件、显示设备、发光元件或发光设备的实例包括EL（电致发光）元件（例如，包含有机和无机材料的EL元件、有机EL元件或无机EL元件）、LED（例如，白光LED、红光LED、绿光LED或蓝光LED）、晶体管（根据电流而发射出光的晶体管）、电子发射体、液晶元件、电子墨水、电泳元件、电润湿元件、光栅光阀（GLV）、等离子体显示面板（PDP）、使用微电机系统的显示设备、数字微镜设备（DMD）、数字微快门（DMS）、干涉测量调节器显示器（IMOD）、压电陶瓷显示器或碳纳米管，这些是其对比度、亮度、反射率、透射率等通过电磁行为来改变的显示介质。具有电子发射体的显示设备的实例包括场发射显示器（FED）、SED型平板显示器（SED：表面传导电子发射体显示器）等。具有液晶元件的显示设备的实例包括液晶显示器（例如，透射式液晶显示器、透反式液晶显示器、反射式液晶显示器、直视型液晶显示器）等。具有电子墨水或电泳元件的显示设备的实例包括电子纸。
EL元件的实例是包括阳极、阴极以及介于阳极和阴极之间的EL层等元件。EL层的实例包括，但不限于，利用来自单重态激子的光发射（荧光）的层、利用来自三重态激子的光发射（磷光）的层、利用来自单重态激子的光发射（荧光）和来自三重态激子的光发射（磷光）的层、包含有机材料的层、包含无机材料的层、包含有机材料和无机材料的层、包含高分子材料的层、包含低分子材料的层、包含高分子材料和低分子材料的层等。此外，各种类型的EL元件同样能够用作这些实例。
液晶元件的实例是其中光的透射和非透射受液晶的光学调制作用所控制的元件。元件能够被配置以包含一对电极和液晶层。液晶的光学调制作用受施加于液晶的电场（包括横向电场、纵向电场和斜向电场）所控制。注意，特别地，下列液晶能够用于液晶元件：向列型液晶、胆甾型液晶、近晶型液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、聚合物分散液晶（PDLC）、铁电液晶、反铁电液晶、主链液晶、侧链高分子液晶、香蕉形液晶等。
例如，电子纸的显示能够使用分子（利用光学各向异性、染料分子取向等的方法）、离子（利用电泳、粒子移动、粒子旋转、相变等的方法）、膜的一端的移动、分子的着色性质或相变、分子对光的吸收或者电子和空穴结合所致的自发光来执行。特别地，电子纸的显示方法的实例是微胶囊电泳、水平电泳、垂直电泳、球状扭转球、柱状扭转球、带电色粉（toner）、电子粉末和粒状材料、磁性电泳（magneticelectrophoresis）、磁性热敏型、电润湿、光散射（透明-不透明改变）、胆甾型液晶和光导层、胆甾型液晶、双稳态向列型液晶、铁电液晶、分散有二色性染料、可移动膜、有着色和取消着色性质的无色染料的液晶，光致变色、电致变色、电沉积、柔性有机EL等。注意，本发明并不限制于这些实例，并且各种电子纸和显示方法都能够用作电子纸及其显示方法。在此，在使用微胶囊电泳的情况下，能够防止电泳粒子的聚集和沉淀。电液态粉末具有诸如高速响应、高反射率、广视角、第功耗和记忆性之类的优点。
然后，以下描述图7A至7C所示的显示设备。
图7A至7C所示的显示设备是图1A所示的显示设备中的具体一个，并且包括驱动电路部分104、像素电路部分108和电阻器114。注意，具有液晶元件的显示设备（也称为液晶显示设备）的结构被描述为本实施例所描述的显示设备。另外，对于用于像素电路部分108的结构，具有与在图6A所示的电路配置中的那些功能类似的功能的构件以图6A中的那些引用数字相同的引用数字来描述。
图7A是驱动电路部分104的顶视图，图7B是像素部分102的顶视图，而图7C是电阻器114的顶视图。在图7A至7C中，诸如液晶元件的一些构件被省略以规避复杂性。
在图7A中，用作栅极的导电层304a、栅极绝缘层（在图7A中未示出）、沟道区形成于其内的半导体层308a以及用作源极和漏极的导电层310a和310b构成晶体管131_3。半导体层308a形成于栅极绝缘层之上。另外，还提供了与导电层304a同时形成的导电层304b、与导电层310a和310b同时形成的导电层310c、用于将导电层304b连接至导电层310c的具有透光性的导电层316a。具有透光性的导电层316a连接至开口部分372a和374a内的导电层304b，并且连接至开口部分372b和374b内的导电层310c。
在图7B中，用作栅极信号线的导电层304c基本上垂直于信号线（沿着图中的水平方向）延伸。用作信号线的导电层310d基本上垂直于栅极信号线（沿着图中的垂直方向）延伸。用作电容器线的导电层310f平行于信号线延伸。注意，用作栅极信号线的导电层304c与栅极驱动器104a（参见图1A）电连接，而用作信号线的导电层310d和用作电容器线的导电层310f与源极驱动器104b（参见图1A）电连接。
在图7B中，晶体管131_1被设置于栅极信号线和信号线于其内彼此交叉的区域。晶体管131_1包括：用作栅极的导电层304c；栅极绝缘层（在图7B中未示出）；沟道区形成于其内的在栅极绝缘层之上的半导体层308b；以及用作源极和漏极的导电层310d和310e。导电层304c同样用作栅极信号线，而导电层304c的与半导体层308b重叠的区域用作晶体管131_1的栅极。另外，导电层310d同样用作信号线，而导电层310d的与半导体层308b重叠的区域用作晶体管131_1的源极或漏极。
此外，在图7B的顶视图中，栅极信号线的端部位于半导体层308b的端部的外侧。因而，栅极信号线起着用于阻挡来自光源（例如，背光）的光的挡光膜的作用。由于该原因，包含于晶体管内的半导体层308b并未受到光的影响，使得晶体管的电特性的变化能够受到抑制。
在图7B中，导电层310e与在开口部分372c和374c内的用作像素电极的具有透光性的导电层316b电连接。
此外，在图7B中，电容器133_1连接至用作开口部分372内的电容器线的导电层310f。电容器133_1包括：形成于栅极绝缘层之上的具有透光性的半导体层308c，用作像素电极的具有透光性的导电层316b，以及由形成于晶体管131_1之上的氮化物绝缘膜形成的电介质膜。也就是说，电容器133_1具有透光性。
由于电容器133_1的透光性，大电容器133_1能够形成于像素电路部分108内（覆盖着大片区域）。因而，能够提供具有增加的电荷容量以及增加至55%或更高（优选为60%或更高）的开口率的显示设备。例如，在诸如液晶显示设备的高分辨率显示设备中，像素的面积小，并且因此电容器的面积也小。由于该原因，存储于电容器内的电荷的容量在高分辨率显示设备中是小的。但是，由于电容器133_1在本实施例中透射光，因而当它被设置于像素中时，在像素中能够获得足够大的电荷容量并且能够提高开口率。典型地，电容器133_1能够有利地用于具有200像素/英寸（ppi）或更高或者甚至300ppi或更高的像素密度的高分辨率显示设备。
另外，在图7B中的像素电路部分108具有以下形状：与用作栅极信号线的导电层304c平行的边比与用作信号线的导电层310d平行的边长，并且用作电容器线的导电层310f平行于用作信号线的导电层310d延伸。这能够减小其中导电层310f占用像素电路部分108的面积，由此增加开口率。另外，用作电容器线的导电层310f与具有透光性的且用作导电层的半导体层308c直接接触，而不是使用连接电极连接，并且由此能够进一步增大开口率。
此外，图7C所示的电阻器114具有与图2A所示的电阻器的结构类似的结构：在图2A中的导电层210a、半导体层208、开口部分209和导电层210b分别对应于图7C中的导电层310f、半导体层308d、开口部分363和导电层310g。由于该原因，在图7C中的电阻器114的细节在此不描述。
此外，根据本发明的一种实施例，即使是在具有高分辨率的显示设备中也能够提高开口率，这使得有可能高效率地使用来自光源（例如，背光）的光，使得显示设备的功率消耗能够得以降低。
图7B所示的像素电路部分108的变型参照图8来描述。
在图8中，用作栅极信号线的导电层304c被提供使得垂直于或基本上垂直于信号线（沿着图中的水平方向）延伸。用作信号线的导电层310d基本上垂直于栅极信号线（沿着图中的垂直方向）延伸。用作电容器线的导电层304d被提供使得平行于栅极信号线而延伸。在图7B所示的像素电路部分108与图8所示的像素电路部分108之间的差异如下：在图8所示的像素电路部分108中，与用作栅极信号线的导电层304c平行的边比与用作信号线的导电层310d平行的边短；用作电容器线的导电层304d平行于栅极信号线延伸；并且用作电容器线的导电层304d与用作栅极信号线的导电层304c同时形成。
另外，半导体层308c连接至导电层310f。注意，具有透光性的导电层316c与具有透光性的导电层316b同时形成。导电层310f与导电层310d和310e同时形成。
此外，与开口部分372c同时形成的开口部分372d以及与开口部分374c同时形成的开口部分374d形成于导电层304d之上。另外，与开口部分372c同时形成的开口部分372e以及与开口部分374c同时形成的开口部分374e形成于导电层310f之上。开口部分374d和374e分别位于开口部分372d和372e的内侧。
在开口部分374d内，导电层304d连接至具有透光性的导电层316c。在开口部分374e内，导电层310f连接至具有透光性的导电层316c。换言之，导电层304d和导电层310f通过具有透光性的导电层316c彼此连接，如同其中导电层304b和导电层310c通过具有透光性的导电层316a彼此连接的情形那样。换言之，通过具有透光性的导电层310f和导电层316c，具有透光性的且用作导电层的半导体层308c连接至用作电容器线的导电层304d。
图8所示的像素电路部分108具有以下形状：与用作栅极信号线的导电层304c平行的边比与用作信号线的导电层310d平行的边短，并且用作电容器线的导电层304d平行于用作信号线的导电层304c延伸。这能够减小其中导电层304d占用像素电路部分108的面积，由此增加开口率。
然后，图7A至7C所示的显示设备的截面结构将参照图9A至9C来描述。
图9A是沿图7A中的虚线X1-Y1截取的截面图，图9B是沿图7B中的虚线X2-Y2截取的截面图，而图9C是沿图7C中的虚线X3-Y3截取的截面图。
图9A至9C所示的显示设备包括在一对基板（基板302和基板342）之间的液晶元件322（参见图9B）。
液晶元件322包括：在基板302上方的具有导电性质的层（以下称为导电层316b）、具有取向性的层（以下称为取向膜318和352）、液晶层320以及具有导电性质的层（以下称为导电层350）。导电层316b起着液晶元件322的一个电极的作用，并且导电层350起着液晶元件322的另一个电极的作用。
在图9A至9C中，液晶元件322是垂直电场模式的液晶元件。垂直电场模式的液晶元件的典型实例包括扭曲向列（TN）型液晶元件、超扭曲向列（STN）型液晶元件、垂直取向（VA）型液晶元件和多畴垂直取向（MVA）型液晶元件。但是，液晶元件并不限制于此，并且作为选择，可以使用例如作为横向电场模式的液晶元件的共面转换（IPS）型液晶元件、边缘场转换（FFS）型液晶元件等。
因而，“液晶显示设备”指的是包括液晶元件的设备。液晶显示设备包括用于驱动多个像素的驱动电路等。液晶显示设备还可以称为液晶模块，包括设置于另一个基板之上的控制电路、电源电路、信号发生电路、背光模块等。
当电容器114被提供用于本实施例所描述的驱动电路部分104和像素电路部分108中的每一个时，设置于液晶显示设备的驱动电路部分104和像素电路部分108内的晶体管能够具有提高的对于来自外部的过流的容限。
尽管在图9C中示出了电容器114，但是电容器114能够如同图1B所示的那样与晶体管串联连接。
例如，静电很可能由在形成液晶元件中所执行的摩擦处理引起。但是，电阻器114防止或抑制因静电所致的过电流流过设置于像素电路部分108和驱动电路部分104内的晶体管。因此，晶体管的静电击穿能够得以抑制，使得显示设备能够具有高可靠性。
然后，以下将描述图9A所示的驱动电路部分104的详细结构。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的具有导电性质的层（以下称为导电层304a和304b）；形成于基板302及导电层304a和304b之上的具有绝缘性质的层（以下称为绝缘层305）；形成于绝缘层305之上的具有绝缘性质的层（以下称为绝缘层306）；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的具有导电性质的层（以下称为导电层310a和310b）；形成于绝缘层306之上的具有导电性质的层（以下称为导电层310c）；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的具有绝缘性质的层（以下称为绝缘层312）；形成于绝缘层312之上的具有绝缘性质的层（以下称为绝缘层314）；以及形成于绝缘层314之上的具有导电性质的层（以下称为导电层316a）。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305、306、312和314内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312和314内的开口部分中的导电层316a。
另外，驱动电路部分104包括：基板342；形成于基板342之上的具有光屏蔽性质的层（以下称为光屏蔽层344）；形成于光屏蔽层344之上的具有绝缘性质的层（以下称为绝缘层348）；以及形成于绝缘层348之上的具有导电性质的层（以下称为导电层350）。
此外，在驱动电路部分104中，液晶层320介于基板302与基板342之间，而取向膜318和352分别被提供给基板302和基板342，使得与液晶层320接触。液晶层320能够以密封剂（未示出）密封于基板302与基板342之间。密封剂优选地与无机材料接触，以防止水分等从外部进入。另外，液晶层320的厚度（也称为单元间隙）能够使用隔板（未示出）来保持。
然后，以下将描述图9B所述的像素电路部分108的详细结构。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的具有导电性质的层（以下称为导电层304c）；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层306之上的半导体层308c；形成于绝缘层306及半导体层308b之上的具有导电性质的层（以下称为导电层310d和310e）；形成为覆盖于半导体层308b、导电层310d和310e以及半导体层308c的一部分之上的绝缘层312；形成于绝缘层312和半导体层308c之上的绝缘层314；以及形成于绝缘层314之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312和314内的开口部分中的导电层310e。在图7B的顶视图中，在导电层316b和导电层310e之间的连接在开口部分372c和374c内进行，而在图9B的截面图中，在导电层316b和导电层310e之间的连接在一个开口部分（在图18A中的开口部分364c）中进行。在导电层316b和导电层310e之间的连接方法将在下文参照图25b和图27b来描述。
像素电路部分108包括：基板342；形成于基板342之上的光屏蔽层344；形成于基板342之上的具有着色性质的层（以下称为着色层346）；光屏蔽层344；形成于着色层346之上的绝缘层348；以及形成于绝缘层348之上的导电层350。
在像素电路部分108中，液晶层320介于基板302与基板342之间，并且取向膜318和352被分别提供给基板302和基板342，使得与液晶层320接触。
然后，以下将描述图9C所示的电容器114的详细结构。
（电阻器）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的半导体层308d；形成于绝缘层306和半导体层308d之上的具有导电性质的层（以下称为导电层310f和310g）；形成于导电层310f和310g之上的绝缘层312；以及形成于绝缘层312、导电层310f和310g及半导体层308d之上的绝缘层314。
图7C和图9C所示的电阻器114具有与图2A和2B所示的电阻器114的结构类似的结构。在本实施例中，还示出了在电阻器114之上的构件（例如，液晶层320）。
此外，电阻器114包括：基板342；形成于基板342之上的光屏蔽层；形成于光屏蔽层344之上的绝缘层348；以及形成于绝缘层348之上的导电层350。
在电阻器114中，液晶层320介于基板302与基板342之间，并且取向膜318和352被分别提供给基板302和基板342，使得与液晶层320接触。
在本实施例的显示设备中，电阻器114以及包含于驱动电路部分104和像素电路部分108内的晶体管能够同时形成于同一基板之上。因而，电阻器114能够在不增加制造成本等情况下形成。
特别地，用作包含于驱动电路部分104和像素电路部分108内的晶体管的沟道形成区的半导体层，用作包含于像素电路部分108内的电容器的一个电极的半导体层以及电阻器114的半导体层能够同时形成。另外，与半导体层接触的绝缘层被改变，并由此晶体管的、电容器的和电阻器的半导体层能够具有彼此不同的电阻。注意，在本说明书等部分中，用作晶体管的一个电极的半导体层在某些情况下能够称为导电层，因为它能够由于增加的电导率而具有较低的电阻。
在关于本实施例的描述中，氧化物半导体被用作半导体层。
在此，将描述包含氧化物半导体的晶体管的特性。本实施例所示的使用氧化物半导体的晶体管是n沟道晶体管。此外，在氧化物半导体中的氧空位很可能生成载流子，所述载流子可能会使晶体管的电特性和可靠性降低。例如，在某些情形中，晶体管的阈值电压向负侧漂移，并且因而，当栅极电压为0V时，有漏极电流流过。其中在栅极电压为0V时有漏极电流流过的晶体管被称为常通晶体管，并且具有这样的性质的晶体管被称为耗尽型晶体管。其中在栅极电压为0V时基本上没有漏极电流流过的晶体管的特性被称为常关特性，并且具有这样的特性的晶体管被称为增强型晶体管。
在晶体管的其内形成有沟道区的氧化物半导体中，优选地使以氧空位为代表的缺陷尽可能多地减少。例如，优选的是，在其中磁场平行于膜表面来施加的电子自旋共振光谱内为1.93的g值处的氧化物半导体膜的自旋密度（在氧化物半导体内的缺陷密度）被降低至测量设备的检测下限或更低。当在氧化物半导体膜内的缺陷（典型为氧空位）被尽可能多地减少时，能够防止晶体管成为正常导通的，从而引起显示设备的电特性和可靠性的提高。而且，显示设备的功耗也能够得以降低。
晶体管的阈值电压向负侧漂移在某些情况下是由在氧化物半导体内所含有的氢（包括氢化合物，例如，水）以及由氧空位导致的。在氧化物半导体内所含有的氢与键合于金属原子的氧反应，而变成水，并且另外，空位（也称为氧空位）形成于氧从其中释放出的晶格（或者氧从其中去除的部分）内。另外，一部分氢和氧的反应促使用作载流子的电子产生。因而，包括含有氢的氧化物半导体的晶体管容易为常通的。
因而，在晶体管的其内形成有沟道区的氧化物半导体中的氢被优选地尽可能多地减少。特别地，在氧化物半导体中，通过二次离子质谱法（SIMS）测量的氢浓度被设置为低于5×1019原子/cm3，优选地为低于5×1018原子/cm3，优选地为1×1018原子/cm3或更低，更优选地为5×1017原子/cm3或更低，还要优选地是1×1016原子/cm3或更低。
此外，通过SIMS来测量的在晶体管的沟道区形成于其内的氧化物半导体中的碱金属或碱土金属的浓度为1×1018原子/cm3或更低，优选地为2×1016原子/cm3或更低。当碱金属或碱土金属与氧化物半导体键合时，在某些情况下会产生载流子。这会导致晶体管的断态电流增加。
当这样的通过尽可能多地减少杂质（例如，氢、氮、碱金属和碱土金属）来高度提纯的氧化物半导体膜被用作晶体管的沟道区形成于其内的氧化物半导体膜时，晶体管变为增强型晶体管并且能够防止其具有常通特性，使得晶体管的断态电流能够显著降低。因而，能够制造具有有利的电特性的显示设备。此外，还能够制造具有提高的可靠性的显示设备。
各种实验都能够证实包含高度提纯的氧化物半导体膜的晶体管的低断态电流。例如，即使在元件具有1×106μm的沟道宽度和10μm的沟道长度L时，断态电流能够小于或等于半导体参数分析仪的测量极限，即，小于或等于1×10-13A，在源极和漏极之间的1-10V的电压（漏极电压）下。在该情况下，能够发现通过将断态电流除以晶体管的沟道宽度所获得的值小于或等于100zA/μm。此外，断态电流使用其中电容器和晶体管彼此连接的且流入或流出晶体管的电荷受晶体管所控制的电路来测量。在测量中，所提纯的氧化物半导体膜被用于晶体管的沟道形成区，并且晶体管的断态电流根据电容器的电荷量每单位时间的变化来测量。结果，据发现，在晶体管的源极和漏极之间的电压为3V的情况下，可获得较小的每微米数十yocto安培（yoctoampere）的断态电流密度。因而，包括高度提纯的氧化物半导体膜的晶体管具有显著低的断态电流。
然后，以下将更详细地描述形成于半导体层（即，氧化物半导体）之上及之下的绝缘层。
对于绝缘层305和314，优选的是使用用以防止诸如水分、碱金属或碱土金属之类的杂质从外部扩散到氧化物半导体层之内的，且优选地包含更多的氢的材料；典型地，能够使用含有氮的无机绝缘材料，例如，氮绝缘膜。典型地，绝缘层305和绝缘层314使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等来形成。
对于绝缘层306和312，能够提高与氧化物半导体膜间的界面特性的材料是优选的，典型地，含有氧的无机绝缘材料优选被使用，例如，能够使用氧化物绝缘膜。对于绝缘层306和312，典型地，能够使用氧化硅、氧氮化硅、氧化铝、氧氮化铝等。
与氧化物半导体层接触的绝缘层和氧化物半导体层的结构被改变，并且由此能够获得以下结构。
在图9A所示的驱动电路部分104中，半导体层308a用作晶体管的沟道形成区。因而，与半导体层308a接触的绝缘层是绝缘层306和312。另外，在图9B所示的像素电路部分108中，半导体层308b用作晶体管的沟道形成区。因而，与半导体层308b接触的绝缘层是绝缘层306和312。另一方面，在图9B所示的像素电路部分108中，半导体层308c用作电容器133_1的一个电极。因而，与半导体层308c接触的绝缘层是绝缘层306和314。此时，因为绝缘层314不与半导体层308b直接接触，所以半导体层308b能够具有与半导体层308c的电阻率不同的电阻率。半导体层308b能够用作沟道形成区，而半导体层308c能够用作电阻器。另外，在图9C所示的电阻体114中，半导体层308d用作电阻器。因而，与半导体层308d接触的绝缘层是绝缘层306和314。
绝缘层314是含有氢的绝缘层。由于该原因，当在绝缘层314内所含有的氢扩散或移动到半导体层308c和308d之内时，氢与氧键合以如同半导体层308c和308d那样在氧化物半导体层内产生用作载流子的电子。因而，氧化物半导体层能够具有增加的电导率并用作导体。另外，因为氧化物半导体层是具有透光性的材料，半导体层308c和308d具有透光性并且能够用作导电层。
在本实施例所示出的显示设备中，电容器的一个电极以及在电阻器内的半导体层能够在晶体管的氧化物半导体层的同时形成。另外，用作像素电极的具有透光性的导电层被用作电容器的另一个电极。因而，不需要形成另一个导电层的步骤来形成电容器，并且由此制造显示设备的步骤数能够得以减少。此外，由于电容器具有以具有透光性的导电层形成的一个电极，因而它能够具有透光性。结果，由电容器占用的面积能够增加，并且能够增加像素的开口率。
关于其它构件的细节将随后在下面的关于显示设备的制造方法的描述中描述。
本实施例所描述的结构能够适当地与其它实施例中的任何结构结合起来使用。
（实施例3）
在本实施例中，在实施例2中所描述的显示设备的制造方法将参照图10A至10C、图11A至11C、图12A至12C、图13A至13C、图14A至14C、图15A至15C、图16A至16C、图17A至17C、图18A至18C、图19A至19C、图20A至20C、图21A至21C、图22A至22C以及图23A至23C来描述。
在实施例2所描述的显示设备中，驱动电路部分104、像素电路部分108和电阻器114同时形成。因此，在本实施例中，能够描述用于形成驱动电路部分104、像素电路部分108和电阻器114的方法。
用于形成驱动电路部分104的方法在图10A、图11A、图12A、图13A、图14A、图15A、图16A、图17A、图18A、图19A、图20A、图21A、图22A和图23A中示出；用于形成像素电路部分108的方法在图10B、图11B、图12B、图13B、图14B、图15B、图16B、图17B、图18B、图19B、图20B、图21B、图22B和图23B中示出；而用于形成电阻器114的方法在图10C、图11C、图12C、图13C、图14C、图15C、图16C、图17C、图18C、图19C、图20C、图21C、图22C和图23C中示出。
首先，基板302被制备。作为基板302，使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等玻璃材料的基板。依据大规模生产，具有以下尺寸的母体玻璃被优选地用于基板302：第8代（2160mm×2460mm）；第9代（2400mm×2800mm，或2450mm×3050mm）；第10代（2950mm×3400mm）等。高处理温度以及长时间的处理时间会使母体玻璃急剧收缩。因而，在使用母体玻璃来进行大规模生产的情况下，优选的是在制造过程中的加热过程优选地于600℃或更低的，更优选地为450℃或更低的，还要优选地为350℃或更低的温度下进行。
然后，导电膜被形成于基板302之上并被处理到期望的区域内，从而形成导电层304a、304b和304c。导电层304a、304b和304c能够按照以下方式来形成：掩模通过第一图形化形成于所期望的区域内，并且没有以掩模覆盖的区域被蚀刻。
对于导电层304a、304b和304c，能够使用选自铝、铬、铜、钽、钛、钼和钨的金属元素，含有这些金属元素中的任何元素作为组分的合金，含有这些金属元素组合的合金等。另外，导电层304a、304b和304c可以具有单层结构或者两层或更多层的叠层结构。例如，能够给出其中钛膜堆叠于铝膜之上的双层结构，其中钛膜堆叠于氮化钛膜之上的双层结构，其中钨膜堆叠于氮化钽膜之上的双层结构，其中钨膜堆叠于氮化钽膜或氮化钨膜之上的双层结构，其中钛膜、铝膜和钛膜按该顺序堆叠的三层结构等。作为选择，可以使用含有铝以及选自钛、钽、钨、钼、铬、钕和钪的一个或多个元素的膜、合金膜或氮化物膜。导电层304a、304b和304c能够通过例如溅射法来形成。
然后，绝缘层305和306形成于基板302及导电层304a、304b和304c之上（参见图10A至10C）。
绝缘层305以PE-CVD装置来形成以具有使用例如氮氧化硅膜、氮化硅膜、氧化铝膜等中的任一种的单层结构或层状结构。当绝缘层306具有层状结构时，优选的是具有较少缺陷的氮化硅膜被设置为第一氮化硅膜，而氢和氨不太可能从其中释放出的氮化硅膜被设置于第一氮化硅膜之上，作为第二氮化硅膜。结果，能够防止在绝缘层305内所含有的氢和氨移入或扩散到半导体层308a、308b和308c之内。
绝缘层306以PE-CVD装置来形成为具有使用氧化硅膜、氧氮化硅膜等中的任一种的单层结构或层状结构。
至于绝缘层305和306，能够形成300nm厚的氮化硅膜，作为绝缘层305，并且然后能够形成50nm厚的氧氮化硅膜，作为绝缘层306。氮化硅膜和氧氮化硅膜优选地在真空下连续地形成，使得较少有杂质被混合到膜内。另外，绝缘层305和306的与导电层304a和304c重叠的部分能够用作晶体管的栅极绝缘层。
注意，氮氧化硅指的是含有比氧多的氮的绝缘材料，而氧氮化硅指的是含有比氮多的氧的绝缘材料。
例如，在栅极绝缘层具有上述结构时所获得的效果如下：氮化硅膜具有比氧化硅膜的相对介电常数高的相对介电常数，并因而需要大的厚度大的厚度以给出几乎与氧化硅膜所给出的静电容量相等的静电容量。因而，能够增加栅极绝缘膜的物理厚度。根据上文，晶体管的静电击穿能够通过抑制晶体管的耐受电压的减小并进一步提高电容器的耐受电压来防止
然后，半导体层307在绝缘层306之上（参见图11A至11C）。
对于半导体层307，能够使用例如氧化物半导体。能够用于半导体层307的氧化物半导体优选地包括以含有至少铟（In）、锌（Zn）和M（M是诸如Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf之类的金属）的基于In-M-Zn的氧化物为代表的层。作为选择，半导体层307优选地含有In和Zn两者。为了降低包含氧化物半导体的晶体管的电特性的波动，氧化物半导体除了In和Zn之外还优选地含有稳定剂。
作为稳定剂，能够给出镓（Ga）、锡（Sn）、铪（Hf）、铝（Al）、锆（Zr）等。作为另一种稳定剂，能够给出镧系元素，例如，镧（La）、铯（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、钇（Yb）或镥（Lu）。
作为氧化物半导体，例如，能够使用下列氧化物中的任一种：氧化铟、氧化锡、氧化锌、In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、In-Ga基氧化物、In-Ga-Zn基氧化物、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、In-Lu-Zn基氧化物、In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物或In-Hf-Al-Zn基氧化物。
注意，例如，In-Ga-Zn基氧化物意指含有作为主要组分的In、Ga和Zn的氧化物，并且在In、Ga和Zn的比例上没有特别地限制。In-Ga-Zn基氧化物可以含有除In、Ga和Zn外的金属元素。此外，在本说明书等部分中，使用In-Ga-Zn基氧化物形成的膜也称为IGZO膜。
作为选择，以InMO3(ZnO)m（满足m>0，并且m不是整数）表示的材料可以用作氧化物半导体。注意，M表示选自Ga、Fe、Mn和Co的一种或多种金属元素。作为选择，作为氧化物半导体，可以使用以化学式In2SnO5(ZnO)n（n>0，n是整数）表示的材料。
以下描述氧化物半导体膜。
氧化物半导体膜被粗略地划分成单晶氧化物半导体膜和非单晶氧化物半导体膜。非单晶氧化物半导体膜包括c轴取向的结晶氧化物半导体（CAAC-OS）膜、多晶氧化物半导体膜、微晶氧化物半导体膜、非晶氧化物半导体膜等中的任一种。
首先，将描述CAAC-OS膜。
CAAC-OS膜是具有多个c轴取向的结晶部分的氧化物半导体膜之一。
在CAAC-OS膜的透射电子显微镜（TEM）图像中，在结晶部分之间的边界，即，晶界将不会被清楚地观察到。因而，在CAAC-OS膜中，因晶界所致的电子迁移率的减小不太可能发生。
根据沿着基本上平行于样品表面的方向所观察到的CAAC-OS膜的TEM图像（截面TEM图像），金属原子按层状方式排布于结晶部分内。每个金属原子层都具有由CAAC-OS膜形成于其上的表面（在下文，CAAC-OS膜形成于其上的表面称为形成表面）或者CAAC-OS膜的顶表面反映的形态（morphology），并且平行于形成表面或CAAC-OS膜的顶表面而排布。
另一方面，根据沿着基本上垂直于样品表面的方向所观察到的CAAC-OS膜的TEM图像（平面TEM图像），金属原子按照三角形或六边形配置排布于结晶部分内。但是，金属原子的排布在不同的结晶部分之间没有规则性。
根据截面TEM图像和平面TEM图像的结果，在CAAC-OS膜中的结晶部分内可发现取向。
在本说明书中，术语“平行的”指示在两个直线之间形成的角度为-10°～10°，并因此还包括其中角度为-5°～5°的状态。另外，术语“垂直的”指示在两个直线之间形成的角度为80°～100°，并因此还包括其中角度为85°～95°的状态。
包含于CAAC-OS膜内的大多数结晶部分每个都符合于其一个边小于100nm的立方体之内。因而，这是其中包含于CAAC-OS膜内的结晶部分符合于其一个边小于10nm、小于5nm或小于3nm的立方体的情形。注意，当包含于CAAC-OS膜内的多个结晶部分彼此连接时，在某些情况下会形成一个大的结晶区。例如，在某些情况下可在平面TEM图像中观察到面积为2500nm2或更大的、5μm2或更大的或者1000μm2或更大的结晶区。
CAAC-OS膜受到以X射线衍射（XRD）装置进行的结构分析。例如，当包含InGaZnO4晶体的CAAC-OS膜通过面外法（out-of-planemethod）来分析时，峰值在衍射角（2θ）为大约31°时频繁地出现。该峰值从InGaZnO4晶体的（009）平面中得出，这表明：在CAAC-OS膜中的晶体具有c轴取向，并且c轴沿这基本上垂直于CAAC-OS膜的形成表面或顶表面的方向取向。
另一方面，当CAAC-OS膜通过其中X射线进入沿着基本上垂直于c轴的方向进入样品的面内法（in-plane method）来分析时，峰值在2θ为大约56°时频繁地出现。该峰值从InGaZnO4晶体的（110）平面中得出。在此，分析（Φ扫描）在其中样品于2θ固定于大约56°下绕着作为轴（Φ轴）的样品表面的法向量旋转的条件下执行。在样品为InGaZnO4的单晶氧化物半导体膜的情况下，出现六个峰值。这六个峰值从等于（110）平面的晶面中得出。另一方面，在CAAC-OS膜的情形中，峰值并没有被清楚地观察到，即使在Φ扫描在2θ固定于大约56°下执行。
根据上述结构，在具有c轴取向的CAAC-OS膜中，当a轴和b轴的方向于结晶部分之间不同时，c轴沿着与形成表面的法向量或顶表面的法向量平行的方向取向。因而，在截面TEM图像中所观察到的成层状方式排布的每个金属原子层对应于与晶体的a-b平面平行的平面。
注意，结晶部分在CAAC-OS膜沉积的同时形成，或者通过结晶处理（例如，热处理）来形成。如上所述，晶体的c轴在与CAAC-OS膜的形成表面的法向量或顶表面的法向量平行的方向上取向。因而，例如，如果CAAC-OS膜的形状通过蚀刻等来改变，则c轴可以不平行于CAAC-OS膜的形成表面的法向量或顶表面的法向量。
此外，在CAAC-OS膜内的c轴取向的结晶部分的分布并不一定是均匀的。例如，在通向CAAC-OS膜的结晶部分的晶体生长从膜的顶表面附近发生的情形中，在顶表面附近的c轴取向的结晶部分的比例在某些情况下高于在形成表面的附近的比例。此外，当杂质被添加到CAAC-OS膜内时，添加杂质的区域被改变，并且在某些情况下，在CAAC-OS膜中的c轴取向的结晶部分的比例根据区域而改变。
注意，当具有InGaZnO4晶体的CAAC-OS膜通过面外法来分析时，除了在大约31°处的2θ的峰值之外，2θ的峰值同样可以在大约36°处观察到。在大约36°处的2θ的峰值表明没有c轴取向的晶体包含于CAAC-OS膜的一部分内。优选的是，在CAAC-OS膜中，2θ的峰值出现于大约31°处，并且2θ的峰值没有出现于大约36°处。
CAAC-OS膜是具有低杂质浓度的氧化物半导体膜。杂质是不同于氧化物半导体膜的主要成分的元素，例如，氢、碳、硅或者过渡金属元素。特别地，与氧的键合强度比包含于氧化物半导体膜内的金属元素（例如，硅）的高的元素会通过夺去氧化物半导体膜的氧而扰乱氧化物半导体膜的原子排布，并且促使结晶度降低。此外，重金属（例如，铁或镍）、氩气、二氧化碳等具有大的原子半径（分子半径），并且从而在其包含于氧化物半导体膜内时扰乱氧化物半导体膜的原子排布并促使结晶度降低。注意，包含于氧化物半导体膜内的杂质用作载流子陷阱或载流子发生源。
CAAC-OS膜是具有低缺陷态密度的氧化物半导体膜。在某些情况下，当氢于其内进行采集时，在氧化物半导体膜内的氧空位用作载流子陷阱，或者用作载流子发生源。
其中杂质浓度低且缺陷态密度低（氧空位的数量小）的状态被称为“高度提纯的本征态”或者“基本上高度提纯的本征态”。高度提纯本征的或基本上高度提纯本征的氧化物半导体膜具有很少的载流子发生源，并且因而能够具有低载流子密度。因而，包括氧化物半导体膜的晶体管几乎不具有负的阈值电压（几乎不是常导通的）。高度提纯本征的或基本上高度提纯本征的氧化物半导体膜具有很少的载流子陷阱。因此，包括氧化物半导体膜的晶体管具有很小的电特性变化，并具有高可靠性。由在氧化物半导体膜内的载流子陷阱所俘获的电荷需花费很长的时间来释放，并且可以表现如固定电荷那样。因而，包括具有高杂质浓度及高缺陷态密度的氧化物半导体膜的晶体管在某些情况下具有不稳定的电特性。
在将CAAC-OS膜用于晶体管内的情况下，晶体管的电特性因可见光或紫外光的照射所致的变化是小的。
然后，以下将描述微晶氧化物半导体膜。
在微晶氧化物半导体膜的TEM图像中，结晶部分有时无法清楚地找到。在大部分情况下，在微晶氧化物半导体中的结晶部分的尺寸大于或等于1nm且小于或等于100nm，或者大于或等于1nm且小于或等于10nm。尺寸大于或等于1nm且小于或等于10nm的或者尺寸大于或等于1nm且小于或等于3nm的微晶体特别地称为纳米晶（nc）。包含纳米晶的氧化物半导体膜被称为nc-OS（纳米晶氧化物半导体）膜。例如，在nc-OS膜的TEM图像中，晶粒有时在nc-OS膜中无法清楚地发现。
在nc-OS膜中，微晶区（例如，尺寸大于或等于1nm且小于或等于10nm的区域，特别地，尺寸大于或等于1nm且小于或等于3nm的区域）具有周期性的原子序。此外，在nc-OS膜内的不同结晶部分之间的晶体取向没有规则性；因而，在整个膜内观察不到取向。因此，在某些情况下，nc-OS膜无法根据分析方法而与非晶氧化物半导体区分开。例如，当nc-OS膜受到以使用具有比结晶部分大的直径的X射线的XRD装置通过面外法进行的结构分析时，可示出晶面的峰值并没有出现。此外，在通过使用具有比结晶部分的直径大的探针直径（例如，大于或等于50nm）的电子射束来获得的nc-OS膜的选定区域的电子衍射图形内示出了晕圈图形。同时，斑点被示出于通过使用具有接近于或小于结晶部分的直径的探针直径（例如，大于或等于1nm且小于或等于30nm）的电子射束来获得的nc-OS膜纳米射束的电子衍射图形中。此外，在nc-OS膜的纳米射束衍射图形中，在某些情况下示出了在圆形（环形）图形内的具有高亮度的区域。同样地，在nc-OS膜的纳米射束电子衍射图形中，在某些情况下于环状区域内示出了多个斑点。
nc-OS膜是比非晶氧化物半导体膜更具规则性的氧化物半导体膜；因而，nc-OS膜具有比非晶氧化物半导体膜的缺陷密度水平更低的缺陷密度水平。但是，在nc-OS膜中的不同结晶部分之间没有结晶取向的规则性；因此，nc-OS膜具有比CAAC-OS膜的缺陷态密度更高的缺陷态密度。
注意，氧化物半导体膜可以是包括例如非晶氧化物半导体膜、微晶氧化物半导体膜和CAAC-OS膜中的两种或更多种膜的叠层膜。
然后，半导体层307被处理成所期望的形状以形成岛状半导体层308a、308b、308c和308d。半导体层308a、308b、308c和308d能够按照这样的方式来形成：掩模通过第二图形化来形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻。对于该蚀刻，能够采用干法蚀刻、湿法蚀刻或两者的组合（参见图12A至12C）。
然后，第一热处理被优选地执行。第一热处理可以在高于或等于250℃且低于或等于650℃的、优选为高于或等于300℃且低于或等于500℃的温度下，在惰性气体气氛中、在含有10ppm或更高的氧化气体的气氛中或者在降低的压力状态下执行。作为选择，第一热处理可以按照以下的方式执行：热处理在惰性气体气氛中执行，并且然后另一个热处理在含有10ppm或更高的氧化气体的气氛中执行以便补偿所释放的氧气。通过第一热处理，能够提高用于半导体层308a、308b、308c和308d的氧化物半导体的结晶度，并且另外，还能够从绝缘层305和306以及半导体层308a、308b、308c和308d中去除诸如氢和水之列的杂质。第一热处理可以在氧化物半导体被处理成岛形状之前执行。
注意，能够给晶体管有效地赋予稳定的电特性，在该晶体管中通过降低氧化物半导体层内的杂质浓度以使氧化物半导体层变为本征的或基本上本征的而将氧化物半导体层用作沟道。术语“基本上本征的”指的是其中氧化物半导体层具有低于1×1017/cm3的、优选地低于1×1015/cm3的、更优选地低于1×1013/cm3的载流子密度状态。
在氧化物半导体中，氢、氮、碳、硅以及除了主要成分外的金属元素是杂质。例如，氢和氮形成施主能级以增加载流子密度。硅在氧化物半导体内形成杂质能级。杂质能级变为陷阱，该陷阱会使晶体管的电特性劣化。
注意，为了使氧化物半导体变为本征的或基本上本征的，通过SIMS来测量的在氧化物半导体内的硅浓度被设置为低于1×1019原子/cm3，优选地低于5×1018原子/cm3，更优选地低于1×1018原子/cm3。在氧化物半导体内的氢浓度被设置为低于或等于2×1020原子/cm3，优选地低于或等于5×1019原子/cm3，更优选地低于或等于1×1019原子/cm3，还要更优选地低于或等于5×1018原子/cm3。在氧化物半导体内的氮浓度被设置为低于5×1019原子/cm3，优选地低于或等于5×1018原子/cm3，更优选地低于或等于1×1018原子/cm3，还要更优选地低于或等于5×1017原子/cm3。
另外，在氧化物半导体层包含晶体的情况下，如果包含高浓度的硅或碳，则可以降低氧化物半导体层的结晶度。为了不降低氧化物半导体的结晶度，在氧化物半导体内的硅浓度能够被设置为低于1×1019原子/cm3，优选地低于5×1018原子/cm3，更优选地低于1×1018原子/cm3。而且，碳的浓度能够被设置为低于1×1019原子/cm3，优选地低于5×1018原子/cm3，更优选地低于1×1018原子/cm3。
其中高度提纯的氧化物半导体膜用于以上所描述的沟道形成区的晶体管具有极低的断态电流，并且在晶体管的沟道宽度上标准化的断态电流能够低至几yocto安培（yoctoampere）/微米到几zepto安培（zeptoampere）/微米。
当在氧化物半导体内的定域能级的密度被降低时，稳定的电特性能够被赋予包含氧化物半导体的晶体管。为了给晶体管赋予稳定的电特性，通过恒定光电流法（CPM）在测量中获得的因在氧化物半导体内的定域能级所致的吸收系数被设置为低于1×10-3/cm，优选地低于1×10- 4/cm。
以下描述氧化物半导体膜的定域能级。
首先描述通过CPM获得的纳米晶氧化物半导体膜的测量结果。
首先，描述测量样品的结构。
测量样品包括设置于玻璃基板之上的氧化物半导体膜、与氧化物半导体膜接触的一对电极，以及覆盖着氧化物半导体膜和这对电极的绝缘膜。
然后，描述用于形成包含于测量样品内的氧化物半导体膜的方法。
第一氧化物半导体膜在下列条件下通过溅射法来形成：使用为In-Ga-Zn氧化物（In:Ga:Zn=1:1:1[原子比]）的靶子；将具有30sccm的流率的氩气以及具有15sccm的流率的氧气用作沉积气体；气压为0.4Pa；基板温度为室温；并且供应0.5kW的DC功率。注意，第一氧化物半导体膜是纳米晶的氧化物半导体膜。
第一氧化物半导体膜在氮气气氛内于450℃下加热1小时，并且然后在氧气气氛内于450℃下加热1小时，以释放包含于第一氧化物半导体膜内的氢并且给第一氧化物半导体膜供应氧，从而形成第二氧化物半导体膜。注意，第二氧化物半导体膜是纳米晶氧化物半导体膜。
然后，包括第一氧化物半导体膜的测量样品以及包括第二氧化物半导体膜的测量样品受到CPM测量。特别地，用以照射在端子之间的测量样品的表面的光量被调整，使得光电流值在其中电压被施加于设置为与氧化物半导体膜接触的第一电极和第二电极之间的状态下保持为恒定的，并且然后吸收系数根据在预定的波长范围内的照射光量来计算。
在图60A和60B中的每个图内示出的吸收系数通过从以对测量样品的CPM测量获得的吸收系数中去除因带尾所致的吸收系数来获得。也就是，在图60A和60B中示出了因缺陷所致的吸收系统。在图60A和60B中，水平轴指示吸收系数，而垂直轴指示光子能。导带的底部以及氧化物半导体膜的价带的顶部被分别设置为在图60A和60B中的垂直轴上的0eV和3.15eV。在图60A和60B中的每个曲线表示吸收系数和光子能之间的关系，该关系对应于缺陷能级。
图60A示出了包括第一氧化物半导体膜的测量样品的测量结果，并且因缺陷能级所致的吸收系数是5.28×10-1cm-1。图60B示出了包括第二氧化物半导体膜的测量样品的测量结果，并且因缺陷能级所致的吸收系数是1.75×10-2cm-1。
因而，通过热处理，能够降低包含于氧化物半导体膜内的缺陷。
第一氧化物半导体膜和第二氧化物半导体膜的膜密度通过X射线反射计（XRR）来测量。第一氧化物半导体膜的膜密度为5.9g/cm3，并且第二氧化物半导体膜的膜密度为6.1g/cm3。
因而，热处理能够增加氧化物半导体膜的膜密度。
即，在氧化物半导体膜中，随着膜密度增加，在膜内的缺陷被减小。
然后，将描述通过CPM测量所算出的CAAC-OS的结果。
首先，描述受到CPM测量的样品的结构。
测量样品包括设置于玻璃基板之上的氧化物半导体膜、与氧化物半导体膜接触的一对电极，以及覆盖着氧化物半导体膜和该对电极的绝缘膜。
然后，描述用于形成包含于测量样品内的氧化物半导体膜的方法。
氧化物半导体膜在下列条件下通过溅射法来形成：使用为In-Ga-Zn氧化物（In:Ga:Zn=1:1:1[原子比]）的靶子；将具有30sccm的流率的氩气以及具有15sccm的流率的氧气用作沉积气体；气压为0.4Pa；基板温度为400℃；并且供应0.5kW的DC功率。然后，在氮气气氛内于450℃下执行1小时的热处理，并且然后在氧气气氛内于450℃下执行1小时的热处理，以释放包含于第一氧化物半导体膜内的氢并且给氧化物半导体膜供应氧。注意，氧化物半导体膜是CAAC-OS膜。
然后，包含氧化物半导体膜的测量样品受到CPM测量。特别地，用以照射在端子之间的测量样品的表面的光量被调整，使得光电流值在其中电压被施加于设置为与氧化物半导体膜接触的第一电极和第二电极之间的状态下保持为恒定的，并且然后吸收系数根据在预定的波长范围内的照射光量来计算。
在图61中示出的吸收系数通过从以对测量样品的CPM测量获得的吸收系数中去除因带尾所致的吸收系数来获得。也就是，在图61中示出了因缺陷所致的吸收系统。在图61中，水平轴指示吸收系数，而垂直轴指示光子能。导带的底部以及氧化物半导体膜的价带的顶部被分别设置为在图61中的垂直轴上的0eV和3.15eV。在图61中的曲线表示吸收系数和光子能之间的关系，该关系对应于缺陷能级。
在图61的曲线中，因缺陷能级所致的吸收系数为5.86×10-4cm-1。也就是，在CAAC-OS膜中，因缺陷能级所致的吸收系数小于1×10-3/cm，优选地小于1×10-4/cm；因而CAAC-OS膜是具有低的缺陷能级密度的膜。
氧化物半导体膜的膜密度通过X射线反射计（XRR）来测量。氧化物半导体膜的膜密度为6.3g/cm3。也就是，CAAC-OS膜是具有高的膜密度的膜。
然后，表1示出了在具有晶体结构的氧化物半导体（以OS表示）与具有晶体结构的硅半导体（以Si表示）之间的比较。注意，In-Ga-Zn氧化物被用作氧化物半导体。
[表1]
Figure BDA0000445793460000451
如表1所示，具有晶体结构的氧化物半导体包括非晶氧化物半导体（a-OS和a-OS:H）、微晶氧化物半导体（nc-OS和μc-OS）、多晶氧化物半导体（多晶OS）、连续晶体氧化物半导体（CAAC-OS）以及单晶氧化物半导体（单晶OS）。注意，如表1所示，硅的结晶态的实例包括非晶硅（a-Si和a-Si:H）、微晶硅（nc-Si和μc-Si）、多晶硅（多晶Si）、连续晶体硅（CAAC-Si）以及单晶硅（单晶Si）。
当在上述结晶态下的氧化物半导体经受使用其直径减小至小于或等于10nmΦ的电子射束进行的电子衍射（纳米射束电子衍射）时，能够观察到以下电子衍射图形（纳米射束电子衍射图形）。在非晶氧化物半导体内观察到晕圈图形（也称为晕环或晕圈）。在微晶氧化物半导体内观察到斑点和/或环形图形。在多晶氧化物半导体内观察到斑点。在连续晶体氧化物半导体内观察到斑点。在单晶氧化物半导体内观察到斑点。
根据纳米射束电子衍射图形，在微晶氧化物半导体中的结晶部分具有纳米级（nm）至微米级（μm）的直径。多晶氧化物半导体具有在结晶部分之间的晶界；因而，结晶部分是不连续的。在连续晶体的氧化物半导体内的结晶部分之间没有观察到晶界，并且结晶部分是连续连接的。
以下描述在每种结晶态下的氧化物半导体的密度。非晶氧化物半导体具有低密度。微晶氧化物半导体具有中等密度。连续晶体氧化物半导体具有高密度。也就是，连续晶体氧化物半导体的密度高于微晶氧化物半导体的密度，并且微晶氧化物半导体的密度高于非晶氧化物半导体的密度。
以下描述存在于每种结晶态下的氧化物半导体内的状态密度（DOS）的特征。非晶氧化物半导体的DOS是高的。微晶氧化物半导体的DOS是稍微低的。连续晶体氧化物半导体的DOS是低的。单晶氧化物半导体的DOS是极低的。也就是，单晶氧化物半导体的DOS比连续晶体氧化物半导体的DOS低，连续晶体氧化物半导体的DOS比微晶氧化物半导体的DOS低，以及微晶氧化物半导体的DOS比非晶氧化物半导体的DOS低。
然后，导电层309形成于绝缘层306以及半导体层308a、308b、308c和308d之上（参见图13A至13C）。
导电层309被形成以具有包括诸如铝、钛、铬、镍、铜、钇、锆、钼、银、钽和钨之类的金属或者含有这些金属中的任一种作为其主要成分的合金中的任一种作为导电材料的单层结构或叠层结构。例如，能够给出其中钛膜堆叠于铝膜之上的双层结构，其中钛膜堆叠于钨膜之上的双层结构，其中铜膜形成于铜-镁-铝合金膜之上的双层结构，其中钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜按此顺序堆叠的三层结构，其中钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜按此顺序堆叠的三层结构等。注意，可以使用含有氧化铟、氧化锡或氧化锌的透明的导电材料。另外，导电层309能够通过例如溅射法来形成。
然后，导电层309被处理成所期望的区域，从而形成导电层310a、310b、310c、310d、310e、310f和310g。注意，导电层310a、310b、310c、310d、310e、310f和310g能够按照这样的方式来形成：掩模通过第三图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图14A至14C）。
在本实施例中，导电层310a、310b、310d、310e、310f和310g形成于半导体层308a、308b和308d之上，但是能够形成于绝缘层306与半导体层308a、308b和308d之间。
然后，绝缘层311被形成以覆盖绝缘层306、半导体层308a、308b、308c和308d以及导电层310a、310b、310c、310d、310f和310g（参见图15A至15C）。
对于绝缘层311，能够使用含有氧的无机绝缘材料，以便提高与用于半导体层308a、308b、308c和308d的氧化物半导体间的界面的特性。绝缘层311能够通过例如PE-CVD方法来形成。
作为绝缘层311的实例，能够使用具有150-400nm的厚度的氧化硅膜、氧氮化硅膜、氧化铝膜等。在本实施例中，300nm厚的氧氮化硅膜被用作绝缘膜311。
然后，绝缘层311被处理到所期望的区域内，从而形成开口部分362和363。另外，绝缘层311用作开口部分362形成于其内的绝缘层312。绝缘层312和开口部分362能够按照以下方式来形成：掩模通过第四图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图16A至16C）。
开口部分362和363被形成，使得半导体层308c和308d露出。开口部分362和363的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分362和363。
然后，绝缘层313形成于绝缘层312以及半导体层308c和308d之上（参见图17A至17C）。
绝缘层313是使用能够防止诸如水分、碱金属或碱土金属之类的外部杂质扩散到氧化物半导体层之内的且还含有氢的材料来形成的膜。因而，当在绝缘层313内所含有的氢扩散到半导体层308c和308d之内时，氢与半导体层308c和308d内的氧键合，由此产生用作载流子的电子。结果，半导体层308c和308d的电导率增加，使得半导体层308c和308d成为具有透光性的导电层。
在本实施例中，描述其中氢由与半导体层308c和308d接触的绝缘层313供应的过程，但是本发明并不限制于该过程。例如，掩模被形成于用作晶体管的沟道形成区的区域内，并且没有掩模覆盖的区域能够被供应以氢、硼、磷或氮。例如，可以采用离子注入法、离子掺杂法、等离子体浸没离子注入法等来将氢、硼、磷或氮供应到半导体层308c和308d之内。另外，具有透光性的导电膜（例如，ITO等）能够预先形成于半导体层308c和308d之上。
例如，能够将具有150-400nm的厚度的氮化硅膜、氮氧化硅膜等用作绝缘层313。在本实施例中，将具有150nm的厚度的氮化硅膜用作绝缘层313。
氮化硅膜优选地在高温下形成，以具有提高的阻挡性质；例如，氮化硅膜优选地在从100℃的基板温度到基板的应变点的温度下，更优选地在300-400℃的温度下形成。当氮化硅膜在高温下形成时，在某些情况下会造成其中氧从用于半导体层308a和308b的氧化物半导体中释放出并且载流子密度增加的现象；因此，温度的上限是不会于其下造成该现象的温度。
然后，绝缘层313被处理成所期望的区域，从而形成开口部分364a、364b和364c。另外，绝缘层313还用作开口部分364a、364b和364c形成于其内的绝缘层314。绝缘层314以及开口部分364a、364b和364c能够按照以下方式来形成：掩模通过第五图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图18A至18C）。
开口部分364a被形成，使得导电层304b露出。开口部分364b被形成，使得导电层310c露出。开口部分364c被形成，使得导电层310e露出。
开口部分364a、364b和364c的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分364a、364b和364c。
然后，导电层315被形成于绝缘层314之上，使得覆盖开口部分364a、364b和364c（参见图19A至19C）。
对于导电层315，能够使用透光导电性材料，例如，含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡（以下称为ITO）、氧化铟锌或者氧化硅添加于其内的氧化铟锡。另外，导电层315能够通过例如溅射法来形成。
然后，导电层315被处理到所期望的区域内，从而形成导电层316a和316b。导电层316a和316b能够按照这样的方式来形成：掩模通过第六图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图20A至20C）。
通过以上过程，包括晶体管的驱动电路部分104、包括晶体管的像素电路部分108以及电阻器114能够形成于同一基板之上。在本实施例所描述的制造过程中，晶体管、电容器和电阻器能够通过第一至第六图形化同时形成，也就是，具有六个掩模。
然后，以下将描述形成于被设置为面对着基板302的基板342之上的结构。
首先，基板342被制备。对于基板342的材料，可以参照能够用于基板302的材料。然后，光屏蔽层344和着色层346被形成于基板342之上（参见图21A至21C）。
光屏蔽层344优选地具有屏蔽在特定波长区域内的光的功能，并且能够是金属膜或者包含黑色颜料的有机绝缘膜。
着色层346是透射在特定波长区域内的光的着色层。例如，能够使用用于透射在红色波长范围内的光的红色（R）滤色器、用于透射在绿色波长范围内的光的绿色（G）滤色器、用于透射在蓝色波长范围内的光的蓝色（B）滤色器等。每个滤色器通过打印法、喷墨法、使用光刻技术的蚀刻法等以任何各种材料形成于所期望的位置内。
然后，绝缘层348形成于光屏蔽层344和着色层346之上（参见图22A至22C）。
对于绝缘层348，能够使用丙烯酸树脂等有机绝缘膜。以绝缘层348，能够防止包含于着色层346内的杂质等扩散到例如液晶层320内。注意，绝缘层348并不一定要形成。
然后，导电层350形成于绝缘层348之上（图23A至23C）。作为导电层350，能够使用可以用于导电层315的材料。
通过以上过程，能够形成在基板342上的结构。
然后，取向膜318和取向膜352分别形成于基板302和基板342之上，特别地，在形成于基板302之上的绝缘层314及导电层316a和316b之上，以及在形成于基板342之上的导电层350之上。取向膜318和352能够通过摩擦法、光学取向法等来形成。其后，液晶层320形成于基板302和基板342之间。液晶层320能够在基板302和基板342彼此键合之后通过分配器法（滴注法）或者用以利用毛细现象来注射液晶的注射法来形成。
通过以上过程，能够制造图9A至9C所示的显示设备。
本实施例能够与本说明书中的另一种实施例适当地结合。
（实施例4）
在本实施例中，本发明的一种实施例的显示设备将参照图24A至24C、图25A至25C、图26A至26C、图27A至27C、图28A至28C和图29A至29C来描述。
图24A至24C所示的显示设备是图9A至9C所示的显示设备的变型，而图25A至25C、图26A至26C、图27A至27C、图28A至28C和图29A至29C是示出用于制造图24A至24C所示的显示设备的方法的截面图。
在图24A至24C、图25A至25C、图26A至26C、图27A至27C、图28A至28C和图29A至29C中，与以上实施例中的那些部分类似的部分以及具有与以上实施例中的那些功能类似的功能的部分被赋予相同的引用数字，并且省略关于它们的详细描述。
图24A至24所示的显示设备包括驱动电路部分104、像素电路部分108和电阻器114。以下描述图24A至24C所示的显示设备。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的导电层304a和304b；形成于基板302及导电层304a和304b之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的导电层310a和310b；形成于绝缘层306之上的导电层310c；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的导电层316a。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305、306、312和314内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312和314内的开口部分中的导电层316a。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的导电层304c；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层306之上的半导体层308c；形成于绝缘层306及半导体层308b之上的导电层310d和310e；形成为覆盖于半导体层308b、导电层310d和310e以及半导体层308c的一部分之上的绝缘层312；形成于绝缘层312和半导体层308c之上的绝缘层314；以及形成于绝缘层314之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312和314内的开口部分中的导电层310e。
（电阻器）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的半导体层308d；形成于绝缘层306和半导体层308d之上的导电层310f和310g；形成于导电层310f和310g之上的绝缘层312；以及形成于绝缘层312、导电层310f和310g及半导体层308d之上的绝缘层314。
在本实施例中的显示设备具有形状与在以上实施例中的图9A至9C所示的显示设备的开口部分形状不同的开口部分。特别地，在导电层304b、310c和310e之上的开口部分通过两个蚀刻步骤来形成。
因为开口部分的形状如同图24A至24C所示的那样改变，所以能够获得以下所描述的效果。
绝缘层314形成于已经通过导电层304b、310c和310e的第一蚀刻步骤形成的开口部分的内侧内，并且能够抑制很可能会通过开口部分进入的杂质（例如，水分、碱金属或碱土金属）扩散到内部。
在本实施例的显示设备中，电阻器114以及包含于驱动电路部分104和像素电路部分108内的晶体管能够同时形成。因而，电阻器114能够在不增加制造成本等情况下形成。
然后，用于制造图24A至24C所示的显示设备的方法将在下文参照图25A至25C、图26A至26C、图27A至27C、图28A至28C和图29A至29C来描述。
用于形成驱动电路部分104的方法被示出于图25A、图26A、图27A、图28A和29A中；用于形成像素电路部分108的方法被示出于图25B、图26B、图27B、图28B和29B中；以及用于形成电阻器114的方法被示出于图25C、图26C、图27C、图28C和29C中。
在上述实施例中描述的图15A至15C所示的结构被形成。换言之，经受使用三个掩模来进行的图形化和蚀刻的基板被形成。
然后，绝缘层311被处理到所期望的区域内，从而形成开口部分372a、372b、372c、372d和372e。另外，绝缘层311用作开口部分372a、372b、372c、372d和372e形成于其内的绝缘层312。绝缘层312以及开口部分372a、372b、372c、372d和372e能够按照以下方式来形成：掩模通过第四图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图25A至25C）。
开口部分372a被形成，使得绝缘层305露出。开口部分372b和372c被形成，使得导电层310c和310e露出。开口部分372d和372e被形成，使得半导体层308c和308d露出。开口部分372a、372b、372c、372d和372e的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分372a、372b、372c、372d和372e。
然后，绝缘层313形成于绝缘层305和312以及半导体层308c和308d之上，使得覆盖开口部分372a、372b、372c、372d和372e（图26A至26C）。
绝缘层313是使用能够防止外部杂质（例如，水分、碱金属或碱土金属）扩散到氧化物半导体层内的且还含有氢的材料形成的膜。因而，当在绝缘层313内所含有的氢扩散到半导体层308c和308d之内时，氢与在半导体层308c和308d内的氧键合，由此产生用作载流子的电子。结果，半导体层308c和308d的电导率增加，使得半导体层308c和308d成为具有透光性的导电层。
然后，绝缘层313被处理到所期望的区域内，从而形成开口部分374a、374b和374c。另外，绝缘层313还用作开口部分374a、374b和374c形成于其内的绝缘层314。绝缘层314以及开口部分374a、374b和374c能够按照以下方式来形成：掩模通过第五图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图27A至27C）。
开口部分374a被形成，使得导电层304b露出。开口部分374b被形成，使得导电层310c露出。开口部分374c被形成，使得导电层310e露出。
开口部分374a、374b和374c的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分374a、374b和374c。
然后，导电层315形成于绝缘层314之内，使得覆盖开口部分374a、374b和374（图28A至28C）。
然后，导电层315被处理到所期望的区域内，从而形成导电层316a和316b。导电层316a和316b能够按照以下方式来形成：掩模通过第六图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图29A至29C）。
通过以上过程，包括晶体管的驱动电路部分104、包括晶体管的像素电路部分108以及电阻器114能够形成于同一基板之上。在本实施例所描述的制造过程中，晶体管、电容器和电阻器能够通过第一至第六图形化同时形成，也就是，具有六个掩模。
本实施例所描述的结构能够适当地结合其它实施例中的任何结构来使用。
（实施例5）
在本实施例中，本发明的一种实施例的显示设备将参照图30A至30C、图31A至31C、图32A至32C、图33A至33C、图34A至34C和图35A至35C来描述。
图30A至30C所示的显示设备是图9A至9C所示的显示设备的变型，而图31A至31C、图32A至32C、图33A至33C、图34A至34C和图35A至35C是示出用于制造图30A至30C所示的显示设备的方法的截面图。
在图30A至30C、图31A至31C、图32A至32C、图33A至33C、图34A至34C和图35A至35C中，与以上实施例中的那些部分类似的部分以及具有与以上实施例中的那些功能类似的功能的部分被赋予相同的引用数字，并且省略关于它们的详细描述。
图30A至30C所示的显示设备包括驱动电路部分104、像素电路部分108和电阻器114。以下描述图30A至30C所示的显示设备。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的导电层304a和304b；形成于基板302及导电层304a和304b之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的导电层310a和310b；形成于绝缘层306之上的导电层310c；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的导电层316a。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305、306、312和314内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312和314内的开口部分中的导电层316a。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的导电层304c；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层306之上的半导体层308c；形成于绝缘层306及半导体层308b之上的导电层310d和310e；形成为覆盖于半导体层308b、导电层310d和310e以及半导体层308c的一部分之上的绝缘层312；形成于绝缘层312和半导体层308c之上的绝缘层314；以及形成于绝缘层314之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312和314内的开口部分中的导电层310e。
（电阻器）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的半导体层308d；形成于绝缘层306和半导体层308d之上的导电层310f和310g；形成于导电层310f和310g之上的绝缘层312；以及形成于绝缘层312、导电层310f和310g及半导体层308d之上的绝缘层314。
在本实施例中的显示设备具有形状与在以上实施例中的图24A至24C所示的显示设备的开口部分形状不同的开口部分。特别地，形成于导电层310c和310e之上的开口部分通过一个蚀刻步骤来形成，如同在图9A至9C所示的显示设备中那样，然而形成于导电层304b之上的开口部分通过两个蚀刻步骤来形成。
以图30A至30C所示的开口部分的形状，能够获得以下所描述的效果。
因为绝缘层的厚度在第一蚀刻步骤中被调整，所以具有不同深度方向的绝缘层能够有利地在第二蚀刻步骤时蚀刻。
在本实施例的显示设备中，电阻器114以及包含于驱动电路部分104和像素电路部分108内的晶体管能够同时形成。因而，电阻器114能够在不增加制造成本等情况下形成。
然后，用于制造图30A至30C所示的显示设备的方法将在下文参照图31A至31C、图32A至32C、图33A至33C、图34A至34C和图35A至35C来描述。
用于形成驱动电路部分104的方法被示出于图31A、图32A、图33A、图34A和35A中；用于形成像素电路部分108的方法被示出于图31B、图32B、图33B、图34B和35B中；以及用于形成电阻器114的方法被示出于图31C、图32C、图33C、图34C和35C中。
在上述实施例中描述的图15A至15C所示的结构被形成。换言之，经受使用三个掩模来进行的图形化和蚀刻的基板被形成。
然后，绝缘层311被处理到所期望的区域内，从而形成开口部分372a、372d和372e。另外，绝缘层311用作开口部分372a、372d和372e形成于其内的绝缘层312。绝缘层312以及开口部分372a、372d和372e能够按照以下方式来形成：掩模通过第四图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图31A至31C）。
开口部分372a被形成，使得绝缘层305露出。开口部分372d和372e被形成，使得半导体层308c和308d露出。开口部分372a、372d和372e的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分372a、372d和372e。
然后，绝缘层313形成于绝缘层305和312以及半导体层308c和308d之上，使得覆盖开口部分372a、372d和372e（图32A至32C）。
绝缘层313是使用能够防止外部杂质（例如，水分、碱金属或碱土金属）扩散到氧化物半导体层内的且还含有氢的材料形成的膜。因而，当在绝缘层313内所含有的氢扩散到半导体层308c和308d之内时，氢与在半导体层308c和308d内的氧键合，由此产生用作载流子的电子。结果，半导体层308c和308d的电导率增加，使得半导体层308c和308d成为具有透光性的导电层。
然后，绝缘层313被处理到所期望的区域内，从而形成开口部分374a、376a和376b。另外，绝缘层313还用作开口部分374a、376a和376b形成于其内的绝缘层314。绝缘层314以及开口部分374a、376a和376b能够按照以下方式来形成：掩模通过第五图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图33A至33C）。
开口部分374a被形成，使得导电层304b露出。开口部分376a被形成，使得导电层310c露出。开口部分376b被形成，使得导电层310e露出。
开口部分374a、376a和376b的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分374a、376a和376b。
然后，导电层315形成于绝缘层314之内，使得覆盖开口部分374a、376a和376b（图34A至34C）。
然后，导电层315被处理到所期望的区域内，从而形成导电层316a和316b。导电层316a和316b能够按照以下方式来形成：掩模通过第六图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图35A至35C）。
通过以上过程，包括晶体管的驱动电路部分104、包括晶体管的像素电路部分108以及电阻器114能够形成于同一基板之上。在本实施例所描述的制造过程中，晶体管、电容器和电阻器能够通过第一至第六图形化同时形成，也就是，具有六个掩模。
本实施例所描述的结构能够适当地结合其它实施例中的任何结构来使用。
（实施例6）
在本实施例中，本发明的一种实施例的显示设备将参照图36A至36C、图37A至37C、图38A至38C、图39A至39C、图40A至40C和图41A至41C来描述。
图36A至36C所示的显示设备是图9A至9C所示的显示设备的变型，而图37A至37C、图38A至38C、图39A至39C、图40A至40C和图41A至41C是示出用于制造图36A至36C所示的显示设备的方法的截面图。
在图36A至36C、图37A至37C、图38A至38C、图39A至39C、图40A至40C和图41A至41C中，与以上实施例中的那些部分类似的部分以及具有与以上实施例中的那些功能类似的功能的部分被赋予相同的引用数字，并且省略关于它们的详细描述。
图36A至36C所示的显示设备包括驱动电路部分104、像素电路部分108和电阻器114。以下描述图36A至36C所示的显示设备。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的导电层304a和304b；形成于基板302及导电层304a和304b之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的导电层310a和310b；形成于绝缘层306之上的导电层310c；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的导电层316a。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305、306、312和314内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312和314内的开口部分中的导电层316a。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的导电层304c；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层305之上的半导体层308c；形成于绝缘层306及半导体层308b之上的导电层310d和310e；形成为覆盖于半导体层308b和308c以及导电层310d和310e之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312和314内的开口部分中的导电层310e。
（电阻器114）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层305之上的半导体层308d；形成于绝缘层306和半导体层308d之上的导电层310f和310g；形成于半导体层308d及导电层310f和310g之上的绝缘层312；以及形成于绝缘层312之上的绝缘层314。
在本实施例中的显示设备具有形状与在以上实施例中的图9A至9C所示的显示设备的开口部分形状不同的开口部分。特别地，在图36A至36C所示的显示设备中，形成于导电层304b之上的开口部分具有形成于绝缘层306内的第一开口部分以及形成于绝缘层314、312、306和305内的第二开口部分。此外，在图36A至36C所示的显示设备中，形成于半导体层308c和308d之上的开口部分每个都具有形成于绝缘层306内的开口部分。
本实施例所描述的显示设备不同于在上述实施例中参照图9A至9C所描述的显示设备，结构为绝缘层与半导体层308c和308d的上部分和下部分接触。特别地，半导体层308c和308d被形成为与绝缘层305和绝缘层312接触。
在本实施例的显示设备中，电阻器114以及包含于驱动电路部分104和像素电路部分108内的晶体管能够同时形成。因而，电阻器114能够在不增加制造成本等情况下形成。
然后，用于制造图36A至36C所示的显示设备的方法将在下文参照图37A至37C、图38A至38C、图39A至39C、图40A至40C和图41A至41C来描述。
用于形成驱动电路部分104的方法被示出于图37A、图38A、图39A、图40A和41A中；用于形成像素电路部分108的方法被示出于图37B、图38B、图39B、图40B和41B中；以及用于形成电阻器114的方法被示出于图37C、图38C、图39C、图40C和41C中。
在上述实施例中描述的图10A至10C所示的结构被形成。换言之，经受使用一个掩模来进行的图形化和蚀刻的基板被形成。
然后，绝缘层306被处理到所期望的区域内，从而形成开口部分382a、382d和382c。开口部分382a、382d和382c能够按照以下方式来形成：掩模通过第二图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图37A至37C）。
开口部分382a、382b和382c被形成，使得绝缘层305露出。开口部分382a、382b和382c的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分382a、382b和382c。
然后，半导体层被形成于绝缘层305和306之上，并被处理到所期望的区域内，使得半导体层308a、308b、308c和308d被形成。半导体层308a、308b、308c和308d能够按照以下方式来形成：掩模通过第三图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图38A至38C）。
注意，半导体层308a和308b形成于绝缘层306之上，而半导体层308c和308d形成于绝缘层305之上。另外，半导体层308c和308d的某些部分，特别地，开口部分382b和382c的外围区域形成于绝缘层306之上。
绝缘层305是使用能够防止外部杂质（例如，水分、碱金属或碱土金属）扩散到氧化物半导体层内的且还含有氢的材料形成的膜。因而，当在绝缘层305内所含有的氢扩散到半导体层308c和308d之内时，氢与在半导体层308c和308d内的氧键合，由此产生用作载流子的电子。结果，半导体层308c和308d的电导率增加，使得半导体层308c和308d成为具有透光性的导电层。
然后，导电层310a、310b、310c、310d、310e、310f和310g以及绝缘层311和313形成于绝缘层305和306以及半导体层308a、308b、308c和308d之上（参见图39A至39C）。
对于导电层310a、310b、310c、310d、310e、310f和310g以及绝缘层311和313的形成方法，可以参照以上实施例所描述的形成方法。
导电层310a、310b、310c、310d、310e、310f和310g按照以下方式来形成：掩模通过第四图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻。
然后绝缘层311和313被处理到所预期的区域内，从而形成开口部分384a、384b和384c。另外，绝缘层311还用作开口部分384a、384b和384c形成于其内的绝缘层312。绝缘层313用作开口部分384a、384b和384c形成于其内的绝缘层314。绝缘层312和314以及开口部分384a、384b和384c能够按照以下方式来形成：掩模通过第五图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻（参见图40A至40C）。
开口部分384a被形成，使得导电层304b露出。开口部分384b和384c被形成，使得分别使导电层310c和310e露出。开口部分384a、384b和384c的形成方法的实例包括（但不限于）干式蚀刻法。作为选择，能够采用湿式蚀刻法或者干式蚀刻和湿式蚀刻的组合来形成开口部分384a、384b和384c。
然后，导电层316a和316b形成于绝缘层314之上，使得覆盖开口部分384a、384b和384c（图41A至41C）。
对于导电层316a和316b的形成方法，可以参照以上实施例所描述的形成方法。
导电层316a和316b能够按照以下方式来形成：掩模通过第六图形化形成于所期望的区域内，并且没有掩模覆盖的区域被蚀刻。
通过以上过程，包括晶体管的驱动电路部分104、包括晶体管的像素电路部分108以及电阻器114能够形成于同一基板之上。在本实施例所描述的制造过程中，晶体管、电容器和电阻器能够通过第一至第六图形化同时形成，也就是，具有六个掩模。
本实施例所描述的结构能够适当地结合其它实施例中的任何结构来使用。
（实施例7）
在本实施例中，本发明的一种实施例的显示设备将参照图42A至42C、图43A至43C和图44A至44C来描述。
图42A至42C、图43A至43C和图44A至44C所示的显示设备是示出图9A至9C所示的显示设备的变型的截面图。
在图42A至42C、图43A至43C和图44A至44C中，与以上实施例中的那些部分类似的部分以及具有与以上实施例中的那些功能类似的功能的部分被赋予相同的引用数字，并且省略关于它们的详细描述。
首先，描述图42A至42C所示的显示设备。
图42A至42C所示的显示设备包括驱动电路部分104、像素电路部分108和电阻器114。以下详细地描述图42A至42C所示的显示设备。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的导电层304a和304b；形成于基板302及导电层304a和304b之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的导电层310a和310b；形成于绝缘层306之上的导电层310c；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的导电层316a。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305、306、312和314内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312和314内的开口部分中的导电层316a。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的导电层304c；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层305之上的半导体层308c；形成于绝缘层306及半导体层308b之上的导电层310d和310e；形成为覆盖于半导体层308b和308c以及导电层310d和310e之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312和314内的开口部分中的导电层310e。
（电阻器）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层305之上的半导体层308d；形成于绝缘层306和半导体层308d之上的导电层310f和310g；形成于半导体层308d及导电层310f和310g之上的绝缘层312；以及形成于绝缘层312之上的绝缘层314。
图42A至42C所示的显示设备具有形状与在图36A至36C所示的显示设备的开口部分形状不同的开口部分。特别地，形成于导电层304b、310c和310e之上的开口部分通过两个蚀刻步骤来形成。
以图42A至42C所示的开口部分的形状，能够获得以下所描述的效果。
绝缘层314形成于已经通过第一蚀刻步骤形成的导电层304b、310c和310e的开口部分的内侧内，并且能够抑制能够通过开口部分进入的杂质（例如，水分、碱金属或碱土金属）扩散到内部。
然后，描述图43A至43C所示的显示设备。
图43A至43C所示的显示设备包括驱动电路部分104、像素电路部分108和保护电路部分106。以下详细地描述图43A至43C所示的显示设备。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的导电层304a和304b；形成于基板302及导电层304a和304b之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的导电层310a和310b；形成于绝缘层306之上的导电层310c；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的绝缘层312；形成于绝缘层312之上的绝缘层314；形成于绝缘层314之上的绝缘层324；以及形成于绝缘层324之上的导电层316a。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305、306、312和314内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312、314和324内的开口部分中的导电层316a。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的导电层304c；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层305之上的半导体层308c；形成于绝缘层306及半导体层308b之上的导电层310d和310e；形成为覆盖于半导体层308b和308c以及导电层310d和310e之上的绝缘层312；形成于绝缘层312之上的绝缘层314；形成于绝缘层314之上的绝缘层324；以及形成于绝缘层324之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312、314和324内的开口部分中的导电层310e。
（电阻器）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层305之上的半导体层308d；形成于绝缘层306和半导体层308d之上的导电层310f和310g；形成于半导体层308d及导电层310f和310g之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的绝缘层324。
图43A至43C所示的显示设备不同于在以上实施例中的图9A至9C所示的显示设备，因为绝缘层324形成于绝缘层314之上。
因为绝缘324形成于绝缘层314之上，所以能够使因晶体管所致的不平坦等平坦化。作为绝缘层324，能够使用例如通过PE-CVD方法使用有机硅烷气体来形成的氧化硅膜。氧化硅膜能够形成达300-600nm的厚度。作为有机硅烷气体，能够使用下列含硅化合物中的任一种：四乙基原硅酸盐（TEOS）（化学式：Si(OC2H5)4）；四甲基硅烷（TMS）（化学式：Si(CH3)4）；四甲基环四硅氧烷（TMCTS）；八甲基环四硅氧烷（OMCTS）；六甲基二硅胺烷（HMDS）；三乙氧基甲硅烷（SiH(OC2H5)3）；三（二甲基氨基）硅烷（SiH(N(CH3)2)3）等。
绝缘层324通过CVD方法使用有机硅烷气体和氧气在200-550℃的、优选地为220-500℃的、更优选地为300-450℃的基板温度下形成。
对于绝缘层324，能够使用光敏有机树脂或非光敏有机树脂；例如，能够使用丙烯酸树脂、苯并环丁烯树脂、环氧树脂、硅氧烷树脂等。因为使用光敏有机树脂，所以开口部分的侧表面能够是弯曲的，并且在开口部分中的台阶能够为缓和的。
当绝缘层324形成于绝缘层314之上时，绝缘层314用作电容器133_1的电介质膜并且由氮化物绝缘膜形成，并且氮化物绝缘膜倾向于比氧化物绝缘膜（例如，氧化硅膜）相比具有更高的介电常数和更大的内应力。因而，如果绝缘层314在没有绝缘层324的情况下单独用作电容器133_1的电介质膜并且绝缘层314的厚度为小，则电容器133_1的电容值变得过大，这使得难以在低功耗下增加将视频信号写入像素的速度。相反，当绝缘层314的厚度为大时，内应力太大并且可能会发生电特性（例如，晶体管的阈值电压的变化）的劣化。此外，当绝缘层314的内应力过大时，绝缘层314倾向于从基板302中剥离，使得产出率被降低。具有比绝缘层314的相对介电常数低的相对介电常数的绝缘层324与绝缘层314一起共同用作包含于像素内的电容器的电介质膜，使得电介质膜的介电常数能够被调整至所需值，不增加绝缘层314的厚度。
然后描述图44A至44C所示的显示设备。
图44A至44C所示的显示设备包括驱动电路部分104、像素电路部分108及保护电路部分106。以下详细地描述图44A至44C所示的显示设备。
（驱动电路部分）
驱动电路部分104包括：基板302；形成于基板302之上的导电层304a和304b；形成于基板302及导电层304a和304b之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304a重叠的半导体层308a；形成于绝缘层306和半导体层308a之上的导电层310a和310b；形成于绝缘层306之上的导电层310c；形成为覆盖于半导体层308a及导电层310a、310b和310c之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的导电层316a。
注意，导电层316a用作用于将导电层304b连接至导电层310c的布线。导电层304b连接至在形成于绝缘层305和306内的开口部分中的导电层316a，而导电层310c连接至在形成于绝缘层312和314内的开口部分中的导电层316a。
（像素电路部分）
像素电路部分108包括：基板302；形成于基板302之上的导电层304c；形成于基板302及导电层304c之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层306之上的且与导电层304c重叠的半导体层308b；形成于绝缘层305之上的半导体层308c；形成于绝缘层306及半导体层308b之上的导电层310d和310e；形成为覆盖于半导体层308b和308c以及导电层310d和310e之上的绝缘层312；形成于绝缘层312之上的绝缘层314；以及形成于绝缘层314之上的且与导电层310e连接的导电层316b。
导电层316b连接至在形成于绝缘层312和314内的开口部分中的导电层310e。
（电阻器）
电阻器114包括：基板302；形成于基板302之上的绝缘层305；形成于绝缘层305之上的绝缘层306；形成于绝缘层305之上的半导体层308d；形成于绝缘层306和半导体层308d之上的导电层310f和310g；形成于半导体层308d及导电层310f和310g之上的绝缘层312；以及形成于绝缘层312之上的绝缘层314。
图44A至44C所示的显示设备具有形状与图9A至9C所示的显示设备的开口部分形状不同的开口部分。特别地，没有绝缘层312在图44A至44C所示的显示设备中形成于导电层316a和316b之下。
在本实施例的显示设备中，电阻器114以及包含于驱动电路部分104和像素电路部分108内的晶体管能够同时形成。因而，电阻器114能够在不增加制造成本等情况下形成。
本实施例所描述的结构能够适当地结合其它实施例中的任何结构来使用。
（实施例8）
在本实施例中，能够用于实施例1的图1A所示的显示设备的像素电路部分108和驱动电路部分104中的晶体管的结构将在下文参照图45A至45D来描述。
图45A所示的晶体管包括：在基板302之上的导电层304a，在基板302和导电层304a之上的绝缘层305和306，在绝缘层306之上的氧化物叠层380，以及在绝缘层306和氧化物叠层380之上的导电层310a和310b。还能够给图45A所示的晶体管提供在晶体管之上的绝缘层312和314，特别地，在氧化物叠层380及导电层310a和310b之上。
对于基板302、导电层304a、绝缘305和305以及导电层310a和310b，能够参照以上实施例中的描述。
注意，取决于用于导电层310a和310b的导电膜的类型，氧被从氧化物叠层380的一部分中去除，或者混合的叠层被形成，从而在某些情况下于氧化物叠层380内形成一对n型区域382。在图45A中，n型区域382能够形成于氧化物叠层380的区域内，这些区域处于与导电层310a和310b间的界面附近。n型区域382能够起着源极和漏极区的作用。
在图45A所示的晶体管中，导电层304a起着栅极电极的作用，导电层310a起着源极电极和漏极电极之一的作用，而导电层310b起着源极电极和漏极电极中的另一个电极的作用。
在图45所示的晶体管中，在氧化物叠层380的与导电层304a重叠的且位于导电层310a和导电层310b之间的区域内的距离被称为沟道长度。沟道形成区指的是氧化物叠层380的导电层304a重叠的且介于导电层310a和导电层310b之间的区域。沟道是在沟道形成区内的主电流通路。另外，沟道形成区包括沟道区并且在此对应于氧化物叠层380。
在此，氧化物叠层380将参照图45B更详细地描述。
图45B是氧化物叠层380的在图45A中由虚线包围的区域的放大图。氧化物叠层380包括氧化物半导体层380a和氧化物层380b。
氧化物半导体层380a优选地包括以含有至少铟（In）、锌（Zn）和M（M是金属，例如，Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf）的In-M-Zn氧化物表示的层。能够用于以上实施例所描述的半导体层308a、308b、308c和308d的氧化物半导体材料、形成方法等能够参照用于氧化物半导体层380a的那些氧化物半导体材料、形成方法等。
氧化层380b含有在氧化物半导体层380a内所含有的一种或多种元素。在氧化层380b的导带的底部的能量位于比氧化物半导体层380a的能量更接近真空能级达0.05eV或更大、0.07eV或更大、0.1eV或更大或者0.15eV或更大，并且2eV或更小、1eV或更小、0.5eV或更小或者0.4eV或更小。在本例中，当电场被施加于起着栅极电极的作用的导电层304a时，沟道被形成于在氧化物叠层380内的导电的底部处具有最低能量的氧化物半导体层380a内。换言之，氧化层380b被布置于氧化物半导体层380a和绝缘层306之间，由此晶体管的沟道能够形成于氧化物半导体层380a内，不与绝缘层312接触。
由于氧化层380b含有在氧化物半导体层380a内所含有的一种或多种元素，界面散射不太可能发生于氧化物半导体层380a和氧化层380b之间的界面处。因而，在氧化物半导体层380a和氧化层380b之间的载流子的传输并没有受到抑制，从而导致晶体管的场效应迁移率增加。而且，在氧化物半导体层380a与氧化层380b之间不太可能形成界面态。如果在氧化层380b与氧化物半导体层380a之间的界面处形成界面态，则其中界面用作沟道的且具有不同阈值电压的第二晶体管可以形成，并且晶体管的表观阈值电压可能会变化。因而，以氧化层380b，能够减小晶体管的电特性（例如，阈值电压）的波动。
作为氧化层380b，使用以In-M-Zn基氧化物（M是金属，例如，Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf）表示的且与氧化物半导体层380a相比含有原子比更大的M量的氧化层。特别地，在氧化层380b中的上述元素中的任一种的原子比大小为在氧化物半导体层380a中的原子比大小的1.5倍或更大，优选地为2倍或更大，更优选地为三倍或更大。上述元素中的任一种与氧的键合比铟与氧的键合更强，并且因而能够抑制在氧化层内产生氧空位。换言之，氧化层380b是其中与氧化物半导体层380a相比不太可能产生氧空位的氧化层。
也就是说，当氧化物半导体层380a和氧化层380b每个都是至少含有铟、锌和M（M是金属，例如，Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf）的In-M-Zn基氧化物时，在氧化层380b内的In:M:Zn的原子比为x1:y1:z1，并且在氧化物半导体层380a内的In:M:Zn的原子比为x2:y2:z2，y1/x1优选为大于y2/x2。y1/x1是y2/x2的1.5倍或更大，优选地为2倍或更大，更优选地为3倍或更大。在此时，当在氧化物半导体层380a内y2大于或等于x2时，晶体管能够具有稳定的电特性。但是，当y2为x2的3倍或更大时，晶体管的场效应迁移率被降低；因此，y2优选小于x2的3倍。
当氧化物半导体层380a是In-M-Zn基氧化物时，In对M的原子比优选为如下：In的比例是25at%或更高，并且M的比例低于75at%；更优选地，In的比例为34at%或更高，并且M的比例低于66at%。当氧化层380b是In-M-Zn氧化物时，优选的是，在In和M的原子比中，In的比例低于50at%并且M的比例为50at%或更高，并且更优选的是，在In和M的原子比中，In的比例低于25at%并且M的比例为75at%或更高。
对于氧化物半导体层380a和氧化层380b，能够使用含有铟、锌和镓的氧化物半导体。特别地，氧化物半导体层380a能够使用其In:Ga:Zn的原子比为1:1:1的In-Ga-Zn基氧化物、其In:Ga:Zn的原子比为3:1:2的In-Ga-Zn基氧化物或者具有在上述任意原子比的附近的组成的金属氧化物的靶子来形成。氧化层380b能够使用下列In-Ga-Zn基氧化物来形成：其In:Ga:Zn的原子比为1:3:2的In-Ga-Zn基氧化物，其In:Ga:Zn的原子比为1:3:4的In-Ga-Zn基氧化物，其In:Ga:Zn的原子比为1:6:2的In-Ga-Zn基氧化物，其In:Ga:Zn的原子比为1:6:4的In-Ga-Zn基氧化物，其In:Ga:Zn的原子比为1:6:10的In-Ga-Zn基氧化物，其In:Ga:Zn的原子比为1:9:6的In-Ga-Zn基氧化物，或者具有在上述任意原子比的附近的组成的金属氧化物的靶子。
氧化物半导体层380a的厚度为3nm至200nm，优选地为3-100nm，更优选地为3-50nm。氧化层380b的厚度为3-100nm，优选地为3-50nm。
然后，氧化物叠层380的能带结构将参照图45C和45D来描述。
例如，氧化物半导体层380a使用具有3.15eV的能隙的In-Ga-Zn基氧化物来形成，而氧化层380b使用具有3.5eV的能隙的In-Ga-Zn基氧化物来形成。注意，能隙能够使用光谱型椭偏仪（由HORIBAJOBIN YVON S.A.S.制造的UT-300）来测量。
在真空能级与氧化物半导体层380a及氧化层380b的价带（也称为电离势）的顶部之间的能隙分别为8eV和8.2eV。注意，在真空能级与价带的顶部之间的能量差能够使用紫外光电子能谱（UPS）设备（由ULVAC-PHI公司制造的VersaProbe）来测量。
因而，在真空能级与氧化物半导体层380a和氧化层380b的导带的底部（也称为电子亲合力）之间的能隙分别为4.85eV和4.7eV。
图45C示意性地示出了氧化物叠层380的能带结构的一部分。在此，将描述其中氧化硅膜被设置为与氧化物叠层380接触的结构。在图45C中，EcI1指示在氧化硅膜中的导带的底部的能量；EcS1指示在氧化物半导体层380a中的导带的底部的能量；EcS2指示在氧化层380b中的导带的底部的能量；而EcI2指示在氧化硅膜中的导带的底部的能量。此外，EcI1对应于图45A中的绝缘层306，而EcI2对应于图45A中的绝缘层312。
如图45C所示，在氧化物半导体层380a与氧化层380b之间的界面处没有障碍，并且导带的底部的能量被平滑地或连续地改变。这是因为氧化层380b含有在氧化物半导体层380a内所含有的元素，并且氧在氧化物半导体层380a与氧化层380b之间传输，从而形成混合的层。
如图45C所示，在氧化物叠层380中的氧化物半导体层380a用作阱，并且包括氧化物叠层380的晶体管的沟道区形成于氧化物半导体层380a内。注意，由于氧化物叠层380的导带的底部的能量被连续地改变，因而能够认为氧化物半导体层380a和氧化层380b是连续的。
尽管因杂质或缺陷所致的陷阱能级可能如同图45C所示的那样形成于氧化层380b和绝缘层312之间的界面附近，但是氧化物半导体层380a能够由于氧化层380b的存在而与陷阱能级间隔开。但是，当在EcS1与EcS2之间的能量差为小时，在氧化物半导体层380a内的电子可以通过越过能量差而达到陷阱能级。由于电子被陷阱能级所俘获，以在与绝缘层的界面处产生负电，晶体管的阈值电压向正侧漂移。因此，优选的是在EcS1与EcS2之间的能量差为0.1eV或更大，更优选地为0.15eV或更大，因为晶体管的阈值电压的变化被防止，并且可获得稳定的电特性。
图45D示意性地示出了氧化物叠层380的能带结构的一部分，该能带结构是图45C所示的能带结构的变型。在此，将描述其中氧化硅膜被设置为与氧化物叠层380接触的结构。在图45D中，EcI1指示在氧化硅膜中的导带的底部的能量；EcS1指示在氧化物半导体层380a中的导带的底部的能量；而EcI2指示在氧化硅膜中的导带的底部的能量。此外，EcI1对应于图45A中的绝缘层306，而EcI2对应于图45A中的绝缘层312。
在图45A所示的晶体管中，氧化物叠层380的上部，即，氧化层380b可以在导电层310a和310b的形成中被蚀刻。但是，氧化物半导体层380a和氧化层380b的混合层很可能在氧化层380b的形成中形成于氧化物半导体层380a的顶表面。
例如，当氧化物半导体层380a是使用其In:Ga:Zn原子比为1:1:1的金属氧化物靶子形成的In-Ga-Zn基氧化物或者其In:Ga:Zn原子比为3:1:2的In-Ga-Zn基氧化物，并且氧化层380b是以其In:Ga:Zn原子比为1:3:2的金属氧化物靶子形成的In-Ga-Zn基氧化物或者其In:Ga:Zn原子比为1:6:4的In-Ga-Zn基氧化物时，在氧化层380b中的Ga含量高于在氧化物半导体层380a中的Ga含量。因而，GaOx层或者其Ga含量高于氧化物半导体层380a中的Ga含量的混合层能够形成于氧化物半导体层380a的顶表面上。
由于该原因，即使氧化层380b被蚀刻，在EcI2侧的EcS1的导带的底部的能量也增加，并从而能够获得图45D所示的能带结构。
如同在图45D所示的能带结构那样，在沟道区的截面部分的观察中，只有在氧化物叠层380中的氧化物半导体层380a在某些情况下显著地观察到。但是，与氧化物半导体层380a相比含有更多的Ga的混合层实际上形成于氧化物半导体层380a之上，并且因而混合层能够被看作是第1.5层。注意，当氧化物叠层380所含有的元素通过例如EDX分析来测量时，混合层能够通过分析在氧化物半导体层380a的上部中的组成来确认。例如，混合层能够按照以下方式来确认：在氧化物半导体层380a的上部的组成中的Ga含量大于在氧化物半导体层380a的Ga含量
在本实施例中，氧化物叠层380具有作为实例的其中堆叠了氧化物半导体层380a和氧化物层380b的双层结构，但是该实例并不限制本发明，并且能够采用三层或更多层的叠层结构。例如，作为三层结构，另一层可以被设置于氧化物叠层380之下，即，在氧化物半导体层380a之下。作为在氧化物半导体层380a之下的膜，能够应用例如与氧化层380b类似的膜。
本实施例所描述的结构能够适当地结合其它实施例的任何结构来使用。
（实施例9）
在本实施例中，能够用于本发明的一种实施例中的氧化物半导体膜将参照电子衍射图形的观察结果来描述。
作为氧化物半导体层的实例的CAAC-OS膜将在下文参照图62、图63A至63D、图64、图65A和65B、图66A至66D、图67A和67B、图68A至68D、图69A和69B以及图70A至70D来描述。
在本实施例中使用的CAAC-OS膜是使用含有氧气的沉积气体以及In-Ga-Zn氧化物的金属氧化物靶子（具有原子比In:Ga:Zn=1:1:1）通过溅射法形成的In-Ga-Zn基氧化膜。对于CAAC-OS膜的详细描述，能够参照在以上实施例中的描述。
图62是CAAC-OS膜的截面透射电子显微镜（TEM）图像。图63A至63D示出了在图62中的通过使用电子衍射进行的测量来获得的点1至4的电子衍射图形。
图62所示的截面TEM图像是以透射电子显微镜（由HitachiHigh-Technologies公司制造的“H-9000NAR”）在300kV的加速电压以及2,000,000倍的放大倍率下拍摄的。图63A至63D所示的电子衍射图形是以透射电子显微镜（由Hitachi High-Technologies公司制造的“HF-2000”）在200kV的加速电压以及大约1nmΦ和大约50nmΦ的射束直径下拍摄的。注意，射束直径为10nmΦ或更小的电子衍射在下文特别地称为纳米射束电子衍射。此外，射束直径为大约1nmΦ的电子衍射的测量区为5-10nmΦ。
图62所示的点1（膜的表面侧）、点2（膜的中心）以及点3（膜的底面侧）的电子衍射图形分别对应于图63A、63B和63C，并且在大约1nmΦ的电子射束直径下获得。图62所示的点4（整个膜）的电子衍射图形对应于图63D，并且在大约50nmΦ的电子射束直径下获得。
在点1（在膜的表面侧）和点2（在膜的中心）的电子衍射图形中的每个电子衍射图形内观察到由斑点（亮点）形成的图形，并且在点3（在膜的底面侧）中观察到稍微断裂的图形。这指示在CAAC-OS膜中晶态沿着厚度方向变化。注意，在点4（整个膜）中观察到由斑点（亮点）形成的图形，这指示整个膜是CAAC-OS膜或者包含CAAC-OS膜的膜。
图64是在图62中的点1的附近（在膜的表面侧）的部分的放大图。在图64中，示出CAAC-OS膜的取向的清楚的晶格图像延伸到与作为间层绝缘膜的SiON膜间的界面。
图65A和65B是与用于图62中的截面TEM图像的CAAC-OS膜不同的CAAC-OS膜的截面TEM照片及X射线衍射光谱。CAAC-OS膜可以具有多种形式，并且指示晶体组分的峰值A出现于2θ=31°附近，如图65B所示，但是峰值在某些情况下没有清晰出现。
图66A至66D示出了在CAAC-OS膜中的区域内的电子射束直径为1nmΦ、20nmΦ、50nmΦ和70nmΦ的电子衍射的结果。区域由图65A中的同心圆指示。在电子射束直径为1nmΦ的情形中，能够在图63A和63B中观察到由清晰的斑点（亮点）形成的图形。随着电子射束直径增加，斑点（亮点）变得有点不清晰，但是能够观察到衍射图形；因此，整个膜是CAAC-OS膜或者包含CAAC-OS膜的膜。
图67A和67B是通过将用于图65A中的截面TEM观察的CAAC-OS在450℃下退火获得的CAAC-OS膜的截面TEM图像及X射线衍射光谱。
图68A至68D示出了在CAAC-OS膜中的区域内的电子射束直径为1nmΦ、20nmΦ、50nmΦ和70nmΦ的电子衍射的结果。区域是由图67A中的同心圆指示。在电子射束直径为1nmΦ的情形中，能够在图66A至66D所示的结果中观察到由清晰的斑点（亮点）形成的图形。随着电子射束直径增加，斑点（亮点）变得有点不清晰，但是能够观察到衍射图形；因此，整个膜是CAAC-OS膜或者包含CAAC-OS膜的膜。
图69A和69B是与用于图65A中的截面TEM图像以及图62的截面TEM观察的CAAC-OS膜不同的CAAC-OS膜的截面TEM图像及X射线衍射光谱。CAAC-OS膜具有多种形式，并且图69B所示，以及在2θ=31°处指示晶体组分的峰值A，从尖晶石晶体结构中得出的峰值B在某些情况下出现。
图70A至70D示出了在CAAC-OS膜中的区域内的电子射束直径为1nmΦ、20nmΦ、50nmΦ和70nmΦ的电子衍射的结果。区域是由图69A中的同心圆指示。在电子射束直径为1nmΦ的情形中，能够观察到由清晰的斑点（亮点）形成的图形。随着电子射束直径增加，斑点（亮点）变得有点不清晰，但是能够观察到衍射图形。此外，在电子射束直径为90nmΦ的情形中，能够观察到清晰的斑点（亮点）。因此，整个膜是CAAC-OS膜或者包含CAAC-OS膜的膜。
作为氧化物半导体层的实例的纳米晶氧化物半导体膜参照图71A至71D、72A和72B、图73A至73C、图74、图75、图76A和76B及图77来描述。
纳米晶氧化物半导体膜的通过射束直径为10nmΦ或更小的电子衍射（纳米射束电子衍射）获得的电子衍射图形既不是指示非晶态的晕圈图形，也不是具有指示其中晶体沿特定平面取向的结晶态的规则性的带斑点的图形。也就是，纳米晶氧化物半导体膜是其电子衍射图形具有不具有方向性的斑点的氧化物半导体膜。
图71A是纳米晶氧化物半导体膜的截面透射电子显微镜（TEM）图像。图71B、71C和71D分别示出了通过在图71A中的点1、2、3上执行的纳米电子衍射获得的电子衍射图形。
其中In-Ga-Zn基氧化膜（作为图71A至71D中的纳米晶氧化物半导体膜的实例）形成于石英玻璃基板之上达50nm的厚度的样品被使用。图71A至71D所示的纳米晶氧化物半导体膜在下列条件下形成：使用含有原子比为1:1:1的In、Ga和Zn的氧化物靶子，气氛为氧气气氛（流率为45sccm），气压为0.4Pa，直流（DC）功率为0.5kW，并且基板温度为室温。然后，所形成的纳米晶氧化物半导体膜的宽度被减小至100nm或更小（例如，40nm±10nm），并且获得了截面TEM图像和纳米射束电子衍射图形。
图71A是以透射电子显微镜（由Hitachi High-Technologies公司制造的“H-9000NAR”）在300kV的加速电压以及2,000,000倍的放大倍率下拍摄的纳米晶氧化物半导体膜的截面TEM图像。图71B至71D示出了以透射电子显微镜（由Hitachi High-Technologies公司制造的“HF-2000”）在200kV的加速电压下通过射束直径为大约1nmΦ的纳米射束电子衍射获得的电子衍射图形。注意，射束直径为大约1nmΦ的纳米射束电子衍射的测量区为5-10nmΦ。
如图71B所示，在纳米晶氧化物半导体膜的纳米射束电子衍射图形中，可观察到多个沿圆周排布的斑点（亮点）。换言之，在纳米晶氧化物半导体膜的图形中，可观察到多个沿圆周（同中心）分布的斑点，或者多个沿圆周分布的斑点形成多个同心圆。
在沿厚度方向示出纳米晶氧化物半导体膜的中心部分的图71C中以及在示出纳米晶氧化物半导体膜与石英玻璃基板之间的界面附近的图71D中，如同在71B中那样可观察到多个沿圆周分布的斑点。在图71C中，从主斑点到沿圆周分布的每个斑点的距离为3.88-4.93/nm，或者在转换成晶面间距时为0.203-0.257nm。
图71B至71D所示的纳米射束电子衍射图形指示：纳米晶氧化物半导体膜包括其表面取向是随机的且其尺寸是彼此不同的多个结晶部分。
图72A是纳米晶氧化物半导体膜的平面TEM图像。图72B示出了通过对由图72A中的圆圈所包围的区域执行的选区电子衍射而获得的电子衍射图形。
其中In-Ga-Zn基氧化物膜（作为图72A和72B所示的纳米晶氧化物半导体膜的实例）形成于石英玻璃基板之上达30nm的厚度的样品被使用。图72A和72B所示的纳米晶氧化物半导体膜在下列条件下形成：使用含有原子比为1:1:1的In、Ga和Zn的氧化物靶子，气氛为氧气气氛（流率为45sccm），气压为0.4Pa，直流（DC）功率为0.5kW，并且基板温度为室温。然后，使样品变薄，并且获得了纳米晶氧化物半导体膜的平面TEM图像和选区电子衍射图形。
图72A是以透射电子显微镜（由Hitachi High-Technologies公司制造的“H-9000NAR”）在300kV的加速电压以及500,000倍的放大倍率下拍摄的纳米晶氧化物半导体膜的平面TEM图像。图72B是通过选区为300nmΦ的电子衍射来获得的电子衍射图形。注意，在考虑到电子射束扩大的情况下，测量面积为300nmΦ或更大。
如图72B所示，通过其测量区比纳米射束电子衍射的测量区宽的选区电子衍射获得的纳米晶氧化物半导体膜的电子衍射图形是晕圈图形，在该晕圈图形中没有观察到通过纳米射束电子衍射观察到的多个斑点。
图73A至73C在概念上示出了在图71B至71D和72B所示的电子衍射图形中的衍射强度分布。图73A是示出在图71B至71D所示的纳米射束电子衍射图形中的衍射强度分布的概念图。图73B是示出在图72B所示的选区电子衍射图形中的衍射强度分布的概念图。图73C是示出在单晶结构或多晶结构的电子衍射图形中的衍射强度分布的概念图。
在图73A至73C中的每个图中，垂直轴表示指示斑点分布等的电子衍射强度（任意单位），而水平轴表示离主斑点的距离。
在单晶结构或多晶结构的图73C中，斑点各自在离主斑点的特定距离处观察到，该特定距离基于在结晶部分与其对齐的平面之间的晶面间距（d值）。
如图71B至71D中的每个图所示，由在纳米晶氧化物半导体膜的纳米射束电子衍射图形中观察到的多个斑点形成的圆周区域具有相对大的宽度。因而，图73A示出了离散分布。此外，在纳米射束电子衍射图形中，在同心圆之间的区域内可观察到由不清晰的斑点形成的具有高亮度的区域。
此外，在纳米晶氧化物半导体膜的选区电子衍射图形中的电子衍射强度分布是连续的，如图73B所示。由于图73B能够对通过广泛地观察图73A所示的电子衍射强度分布而获得的结果进行近似，因而能够将连续的强度分布看作是从多个斑点的重叠和连接中得出的。
图73A至73C指示纳米晶氧化物半导体膜包括其表面取向为随机的且其尺寸彼此不同的多个结晶部分，并且指示结晶部分是如此微小，以致于在选区电子衍射图形中没有观察到斑点。
在可观察到多个斑点的图71B至71D中，纳米晶氧化物半导体膜被减薄至50nm或更小。此外，由于电子射束的直径被减小至1nmΦ，因而测量区为5-10nm。因而，假定包含于纳米晶氧化物半导体膜内的结晶部分是50nm或更小，例如，10nm或更小或者5nm或更小。
图74示出了石英玻璃基板的纳米射束电子衍射图形。图74的测量条件类似于图71B至71D中的电子衍射图形的那些测量条件。
如图74所示，具有非晶结构的石英玻璃基板的纳米射束电子衍射图形是晕圈图形，没有其中亮度逐渐改变的特定斑点形成主斑点。这意味着，即使在对微小区域执行电子衍射时，在具有非晶结构的膜中也没有观察到像在纳米晶氧化物半导体膜的图形中观察到的那些斑点一样的多个沿圆周分布的斑点。这表明，在图71B至71D中观察到的多个沿圆周分布的斑点是纳米晶氧化物半导体膜所特有的。
图75示出了在以其直径减小至大约1nmΦ的电子射束对图71A中的点2进行1分钟的照射之后所获得的电子衍射图形。
如同在图71C所示的电子衍射图形那样，在图75所示的电子衍射图形中可观察到多个沿圆周分布的斑点，并且与71C没有显著差异。这意味着，在图71C所示的电子衍射图形中观察到的结晶部分自氧化物半导体膜形成的时间起已经存在，并且还没有由以具有减小的直径的电子射束进行的照射造成。
图76A和76B是在图71A的截面TEM图像中的某些部分的放大图像。图76A是在图71A中的点1附近（纳米晶氧化物半导体膜的表面）的截面TEM图像，该截面TEM图像是在8,000,000倍的观察放大倍率下观察到的。图76B是在图71A中的点2附近（纳米晶氧化物半导体膜在厚度方向上的中心部分）的截面TEM图像，该截面TEM图像是在8,000,000倍的观察放大倍率下观察到的。
根据图76A和76B的每个TEM图像，在纳米晶氧化物半导体膜中无法清晰地观察到晶体结构。
在图71A至71D和图72A和72B中用于观察的样品通过X射线衍射（XRD）来分析，在这些样品中的每个样品内，本实施例的纳米晶氧化物半导体膜被形成于石英玻璃基板之上。图77示出了通过面外法测量的样品的XRD光谱。
在图77中，垂直轴表示X射线衍射强度（任意单位），而水平轴表示衍射角2θ（度）。注意，XRD光谱以由Bruker AXS制造的X射线衍射计D8ADVANCE来测量。
如图77所示，在2θ=20°-23°附近观察到了与石英对应的峰值；但是，没有观察到与包含于纳米晶氧化物半导体膜内的结晶部分对应的峰值。
在图76A和76B及图77中的结果同样指示包含于纳米晶氧化物半导体膜内的结晶部分是微小的。
如上所述，在本发明的纳米晶氧化物半导体膜的情形中，指示取向的峰值没有通过其测量区为宽的X射线衍射（XRD）分析来观察到，并且通过其测量区为宽的选区电子衍射获得的电子衍射图形是晕圈图形。这指示本实施例的纳米晶氧化物半导体膜在宏观上等同于具有无序原子布局的膜。但是，在纳米晶氧化物半导体膜的纳米射束电子衍射图形中能够观察到斑点（亮点），该纳米射束电子衍射图形通过其中纳米射束的直径足够小（例如，10nmΦ或更小）的纳米射束电子衍射来获得。因而，能够假定本实施例的纳米晶氧化物半导体膜是具有随机表面取向的微小结晶部分（例如，各自具有10nm或更小、5nm或更小或者3nm或更小的直径的结晶部分）粘结于其内的膜。包括微小结晶部分的纳米晶区在厚度方向上包含于纳米晶氧化物半导体膜的整个区域内。
本实施例能够与本说明书中的另一实施例适当地结合。
（实施例10）
在本实施例中描述以上实施例所描述的金属膜、半导体膜和无机绝缘膜的形成方法的实例。
尽管以上实施例所描述的各种膜（例如，金属膜、半导体膜和无机绝缘膜）能够通过溅射法或等离子体CVD法来形成，但是这样的膜可以通过另外的方法（例如，热CVD法）来形成。可以采用金属有机化学气相沉积（MOCVD）方法或者原子层沉积（ALD）方法作为热CVD法的实例。
热CVD法具有不产生因等离子体损伤所致的缺陷的优点，因为它不利用等离子体来沉积膜。
通过热CVD法进行的沉积可以按以下方式来执行：腔室内的气压被设置为大气压或降低的气压，并且源气体和氧化剂被同时供应到腔室内并且在基板附近或者在基板之上相互反应。
通过ALD法进行的沉积可以按以下方式来执行：腔室内的气压被设置为大气压或降低的气压，用于反应的源气体被依次引入腔室内，并且然后气体引入的序列被重复。例如，通过切换各自的开关阀（也称为高速阀）来将两种或更多种源气体依次地供应到腔室内。例如，为了防止多种源气体混合，第一源气体被引入并且惰性气体（例如，氩气或氮气）等在第一气体引入的同时或之后引入，并且然后引入第二源气体。注意，在第一源气体和惰性气体同时引入的情形中，惰性气体用作运载气体，并且惰性气体同样可以在第二源气体引入的同时引入。作为选择，第一源气体可以通过真空抽吸来排气，而不是惰性气体的引入，并且然后可以引入第二源气体。第一源气体被吸收于基板的表面上，以形成第一单原子层；然后第二源气体被引入以与第一单原子层反应；结果，第二单原子层被堆叠于第一单原子层之上，从而形成薄膜。气体引入的序列被重复多次，直到获得所期望的厚度，由此能够形成具有极佳的阶梯覆盖的薄膜。薄膜的厚度能够通过气体引入序列的重复次数来调整；因此，ALD法使得有可能精确地调整厚度，并因而适用于制造微小的FET。
以上实施例所描述的各种膜（例如，金属膜、半导体膜和无机绝缘膜）能够通过热CVD法（例如，MOCVD法或ALD法）来形成。例如，在形成InGaZnOX（X>0）膜的情形中，使用三甲基铟、三甲基镓和二乙基锌。注意，三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。二乙基锌的化学式为Zn(CH3)2。并不限制于上述组合，而是能够使用三乙基镓（化学式：Ga(C2H5)3）来代替三甲基镓，并且能够使用二甲基锌（化学式：Zn(C2H5)2）来代替三乙基锌。
例如，在形成氧化铪膜时，使用两种气体，即，作为氧化剂的臭氧（O3）以及通过使含有溶剂和铪前体化合物的液体（铪醇盐溶液，典型为四（二甲氨基）铪（TDMAH））蒸发而获得的源气体。注意，四（二甲氨基）铪的化学式为Hf[N(CH3)2]4。另外的材料液体的实例包括四（乙基甲基氨基）铪。
例如，在形成氧化铝膜时，使用两种气体，例如，H2O作为氧化剂，并且通过使含有溶剂和铝前体化合物（例如，三甲基铝（TMA））液体蒸发所获得的源气体。注意，三甲基铝的化学式为Al(CH3)3。另外的材料液体的实例包括三（二甲氨基）铝、三异丁基铝和三(2,2,6,6-四甲基-3,5-庚二酸)铝。
例如，在形成氧化硅膜时，己二醇氯硅烷被吸附于表面上，在被吸物内所含有的氯被去除，并且氧化气体（例如，O2或一氧化二氮）的自由基被供应以与被吸物反应。
例如，当钨膜使用沉积装置采用ALD来形成时，WF6气体和B2H6气体被依次多次引入，以形成初始的钨膜，并且然后WF6气体和H2气体被同时引入，从而形成钨膜。注意，可以使用SiH4气体来代替B2H6气体。
例如，当氧化物半导体膜（例如，InGaZnOX（X>0）膜）使用沉积装置采用ALD来形成时，In(CH3)3气体和O3气体被依次多次引入以形成InO2层，Ga(CH3)3气体和O3气体被同时引入以形成GaO层，并且然后Ga(CH3)3气体和O3气体被同时引入以形成ZnO层。注意，这些层的顺序并不限制于该实例。混合的化合物层，例如，InGaO2层、InZnO2层、GaInO层、ZnInO层或GaZnO层，能够通过混合这些气体来形成。注意，尽管以惰性气体（例如，Ar）来使其起泡的H2O气体可以被用来代替O3气体，但是优选的是使用不含有H的O3气体。此外，还可以使用In(C2H5)3气体来代替In(CH3)3气体。此外，还可以使用Ga(C2H5)3气体来代替Ga(CH3)3气体。此外，还可以使用In(C2H5)3气体来代替In(CH3)3气体。而且，还可以使用Zn(CH3)2。
本实施例能够与本说明书中的别的实施例适当地结合。
（实施例11）
在本实施例中，用于氧化物半导体的沉积和加热的装置的实例将参照图46、图47A和47B以及图48A和48B来描述。
图46是示出本实施例所描述的装置2000的结构的框图。
在沉积装置2000中，装载室2101、第一沉积室2111、第二沉积室2112、第一加热室2121、第三沉积室2113、第二加热室2122、第四沉积室2114、第三加热室2123及卸载室2102按照该顺序来连接。注意，在下文，除了装载室2101和卸载室2102之外，每个沉积室和每个加热室在不需要将它们相互区分开时可以被共同地称为处理室。
被载送到装载室2101内的基板按照以下顺序通过运动单元迁移到沉积室2111、第二沉积室2112、第一加热室2121、第三沉积室2113、第二加热室2122、第四沉积室2114、第三加热室2123，并且然后被传输到卸载室2102。在每个处理室内并不一定要执行处理，并且在步骤被省略的情况下，基板能够在不进行处理的情况下适当地迁移到下一处理室。
在装置2000内的装载室2101具有接收来自外部的基板的功能。水平状态放置的基板被载送到装载室2101之内，并且然后通过设置于装载室2101内的机制来使基板关于水平面成垂直状态站立。注意，在用于容纳基板的单元（例如，机器人）具有用于使基板在垂直状态下站立的机制的情形中，装载室2101不一定具有用于使基板沿垂直装态站立的机制。注意，“水平状态”意指具有-10°至+10°的，优选为-5°至+5°的裕度的水平状态，而“垂直状态”意指具有具有80°至100°的，优选为85°至95°的裕度的垂直状态。
卸载室2102具有将垂直状态的基板设置成水平状态的功能。在被处理之后，基板由移动单元载送到卸载室2102。处于垂直状态的基板在卸载室2102内被设置成水平状态，并且然后被载送到装置之外。
装载室2101和卸载室2102各自具有用于将腔室排空成真空的真空单元，以及在真空状态改变为大气压时使用的气体引入单元。作为由气体引入单元引入的气体，能够适当地使用空气或惰性气体，例如，氮气或稀有气体。
装载室2101可以具有用于预加热基板的加热单元。通过与排空步骤并行地预加热基板，吸附于基板的杂质（例如，气体，包括水、羟基等）能够被排除，这是优选的。作为排空单元，可以使用例如捕集真空泵（例如，低温泵、离子泵或钛升华泵）或者设置有冷阱的涡轮分子泵。
装载泵2101、卸载泵2102和处理室经由闸阀来连接。因此，当基板在处理之后被迁移至下一处理室时，闸阀被打开，使得基板被载送到其内。注意，该闸阀并不一定设置于处理室之间。每个处理室都具有排空单元、气压调整单元、气体引入单元等；因而，处理室总是能够在降低的压力下，即使在处理于其内没有执行时。处理室使用闸阀来隔离，并且因而能够防止被另外的处理室污染。
另外，装载室2101、卸载室2102和处理室并不一定排列成一行；例如，迁移室能够被设置于相邻的处理室之间，并且可以采用能够排列成两行的腔室。迁移室包括转台，使得载送到迁移室内的基板能够作出180度的转动，并且基板的路径能够被转变。
然后，将描述第一沉积室2111、第二沉积室2112、第三沉积室2113和第四沉积室2114所共有的结构。
在第一沉积室中，设置有溅射装置或CVD装置。在第二沉积室、第三沉积室和第四沉积室当中的每个沉积室内，设置有溅射装置。
作为在上述沉积室中使用的溅射装置，能够使用例如用于微波溅射法、RF等离子体溅射法、AC溅射法、DC溅射法等的溅射装置。
在此，使用DC溅射法的沉积室的实例将参照图47A和47B来描述。图47A是沉积室的示意性截面图，该截面图是垂直于基板移动的方向截取的。图47B是示出截面的示意性截面图，该截面图是沿着基板移动的方向水平截取的。
首先，基板2100通过基板支撑部分2141来固定，使得在沉积表面与垂直方向之间的角度为至少1°-30°，优选为5°-15°。基板支撑部分2141被固定于移动单元2143。移动单元2143具有固定基板支撑部分2141的功能，使得在处理期间防止基板移动。而且，移动单元2143能够移动基板2100，并且还具有将基板2100载送到装载室2101、卸载室2102及每个处理室之内或之外的功能。
在沉积室2150中，靶子2151和防附着板2153与基板2100平行地排列。通过将靶子2151和基板2100平行地排列，能够防止通过溅射形成的膜的厚度变化、通过溅射形成的膜的阶梯覆盖率的变化等，这些变化由靶子与基板之间的距离的变化引起。
此外，沉积室2150可以具有定位于基板支撑部分2141之后的基板加热单元2155。以基板加热单元2155，沉积处理能够在基板被加热的同时执行。作为基板加热单元2155，能够使用例如电阻加热器、灯加热器等。注意，基板加热单元2155并不一定要提供。
沉积室2150具有气压调节单元2157，并且在沉积室2150内的气压能够被降低至期望的气压。作为用于压力调整单元2157的排空装置，可以使用例如捕集真空泵（例如，低温泵、离子泵或钛升华泵）或者设置有冷阱的涡轮分子泵。
此外，沉积室2150具有用于引入沉积气体等的气体引入单元2159。例如，氧化膜能够按照以下方式来形成：包含稀有气体作为主要组分的且添加有氧气的气体被引入，并且沉积通过反应溅射法来执行。作为由气体引入单元2159所引入的气体，能够使用其中减少了诸如氢、水和氢化物之类的杂质的高纯度气体。例如，能够引入氧气、氮气、稀有气体（典型为氩气）或者这些气体中的任意气体的混合气体。
在具有气压调整单元2157和气压引入单元2159的沉积室2150中，氢分子、含有氢的化合物（例如，水（H2O））（优选地，还有包含碳原子的化合物）等被去除。因此，能够降低在形成于沉积室2150内的膜中的杂质浓度。
沉积室2150和相邻的腔室通过闸阀2161来分离。腔室使用闸阀2161来隔离，使得在腔室内的杂质能够被容易地排除，并且能够保持干净的沉积气氛。而且，闸阀2161被打开，并且在使腔室变为干净之后将基板载送到腔室之外，由此能够抑制相邻处理室被污染。注意，闸阀2161并不一定要设置。
然后，将描述第一加热室2121、第二加热室2122和第三加热室2123所共有的部分。
在第一加热室2121、第二加热室2122和第三加热室2123中，能够对基板2100执行热处理。可以提供使用电阻加热器、灯、热气体等的装置作为加热装置。
图48A和48B示出了使用棒状加热器的加热装置应用于其内的加热室的实例。图48A是加热室的示意性截面图，该截面图是垂直于基板移动的方向截取的。图48B是加热室的示意性截面图，该截面图是沿着基板移动的方向水平截取的。
如同在沉积室2150中一样，由基板支撑部分2141支撑的基板2100能够通过移动单元2143载送到加热室2170之内及之外。
在加热室2170中，棒状加热器2171被布置为与基板2100平行的。图48A示意性地示出了棒状加热器2171的截面的形状。电阻加热器或灯加热器能够用作棒状加热器2171。电阻加热器包括使用诱导加热的一个加热器。此外，发射出具有红外区内的中心波长的光的灯对于用于灯加热器的灯是优选的。通过将棒状加热器2171平行于基板2100来布置，在它们之间的距离能够是均匀的，并且加热能够被均匀地执行。另外，优选的是，棒状加热器2171的温度被单独地控制。例如，当在下部的加热器被设置于比在上部的加热器的温度高的温度时，基板能够在均匀的温度下加热。
设置于加热室2170内的加热机制并不限制于以上所描述的机制，而是能够为例如利用电阻加热器等的加热机制或者利用介质（例如，热气体）的热传导或热辐射的加热机制，例如，快速热退火（RTA）（例如，气体快速热退火（GRTA）或灯快速热退火（LRTA）），没有任何特别的限制。LRTA处理是用于通过由灯发射出的光（电磁波）的辐射来加热对象的处理，例如，卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯。GRTA装置是用于使用高温气体来执行热处理的装置。惰性气体被用作气体。以RTA装置，处理时间能够被缩短，并且从而RTA装置对于大规模生产是优选的。
在加热室2170中，保护板2173被设置于棒状加热器2171和基板2100之间。保护板2173被提供，以便保护棒状加热器2171和基板2100，并且能够使用例如石英等来形成。保护板2173并不一定要提供。
此外，加热室2170具有气压调节单元2157和气体引入单元2159，像沉积室2150一样。因此，加热室2170在热处理期间，甚至是在处理于其内没有执行时总是能够被保持于降低的气压下。在加热腔室2170中，氢分子、含有氢（例如，水（H2O））的化合物（优选地，还有包含碳原子的化合物）等被去除，由此能够降低在加热室内处理的膜中的杂质的、在膜的界面处的杂质的或者包含于膜的表面内或吸附于其上的杂质的浓度。
以气压调整单元2157和气体引入单元2159，能够执行在惰性气体气氛或者含有氧气的气氛内的热处理。注意，作为惰性气体气氛，含有氮气或稀有气体（例如，氦气、氖气或氩气）作为其主要组分的且不含有水、氢等的气氛是优选的。例如，引入加热室2170内的氮气或稀有气体（例如，氦气、氖气或氩气）的纯度为6N（99.9999%）或更高，优选为7N（99.99999%）或更高（即，杂质浓度为1ppm或更低，优选为0.1ppm或更低）。
然后，描述每个处理室的结构的实例。
在第一沉积室2111内，氧化物绝缘膜被形成于基板之上。沉积装置可以是溅射装置或者PE-CVD装置，没有任何特别的限制。能够在第一沉积室2111内形成的膜可以是起着晶体管等的基极层或栅极绝缘层的作用的任何膜；例如，能够给出氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化镓、氧氮化铝、氮氧化铝、氧化铪等的膜，或者这些膜中的任何膜的混合膜，等等。
在溅射装置的情形中，例如，能够根据膜的种类而使用适当的靶子。在PE-CVD装置的情形中，沉积气体被适当地选择。
在第二沉积室2112中，氧化膜能够通过溅射法来形成。作为形成于此的氧化膜，能够给出例如锌和镓的氧化物的膜等。作为沉积方法，能够使用微波等离子体溅射法、RF等离子体溅射法、AC溅射法或DC溅射法。
在第二沉积室2112中，沉积能够在基板正由基板加热单元2155于600℃或更低的、优选地为450℃或更低的、还要优选地为300℃或更低的温度下加热的同时执行。
在第一加热室2121中，基板能够在高于或等于200℃且低于或等于700℃的温度下加热。而且，以气压调整单元2157和气体引入单元2159，热处理能够在氧气气氛、氮气气氛或氧气和氮气的混合气氛中执行，该气氛的气压被设置为例如10Pa至1个标准大气压。
在第三沉积室2113中，氧化物半导体膜被形成于基板200之上。氧化物半导体的实例是至少包含Zn的氧化物半导体，并且能够沉积以上实施例所描述的氧化物半导体，例如，以上给出的In-Ga-Zn基氧化物半导体。
沉积能够在基板正由基板加热单元2155于高于或等于200℃的且低于或等于600℃的沉积温度下加热的同时执行。
在第二加热室2122中，基板2100能够在高于或等于200℃的且低于或等于700℃的沉积温度下加热。而且，以气压调整单元2157和气体引入单元2159，热处理能够在其中氧气或氮气被引入的且杂质（例如，氢、水和羟基）被极端地减小的气氛中，于高于或等于10Pa且低于或等于1个标准大气压的气压下执行。
在第四沉积室2114中，氧化物半导体膜被形成于基板2100之上，如同在第三沉积室2113中那样。例如，In-Ga-Zn基氧化物半导体膜能够使用In-Ga-Zn基氧化物半导体的靶子来形成。另外，沉积还能够在基板正于高于或等于200℃且低于或等于600℃的温度下加热的同时执行。
最后，在第三加热室中，能够在高于或等于200℃且低于或等于700℃的温度下对基板2100执行热处理。
而且，以气压调整单元2157和气体引入单元2159，热处理能够在氮气气氛、氧气气氛或氮气和氧气的混合气氛中执行。
鉴于大规模生产、基板的应变以及能量效率，在第一加热室2121、第二加热室2122和第三加热室2123中的加热温度优选为450℃或更低，还要优选地为350℃或更低。
另外，本实施例所描述的沉积装置具有其中从装载室经过每个处理室到卸载室可完全防止暴露于空气的结构，并且基板总是能够在降低的气压环境下迁移的。因此，能够抑制杂质进入在该沉积装置中形成的膜的界面内，从而能够形成具有极有利的界面状态的膜。
本实施例已经描述了其中装载室、沉积室、加热室和卸载室连续的实例；但是，例如，包括装载室、沉积室和卸载室的装置（所谓的沉积装置）以及包括沉积装载室、加热室和卸载室的装置（所谓的加热装置）能够单独地提供，不限制于本实施例中的实例。
本实施例能够结合本说明书中的别的实施例。
（实施例12）
在本实施例中，能够与本发明的一种实施例的显示设备结合的触摸传感器和显示模块将参照图49A和49B、图50和图51来描述。
图49A是触摸传感器4500的结构实例的分解透视图。图49B是触摸传感器4500的电极的结构实例的平面图。图50是触摸传感器4500的结构实例的截面图。
图49A和49B所示的触摸传感器4500包括在基板4910之上的沿X轴方向排布的多个导电层4510以及沿Y轴方向排布的与X轴方向交叉的多个导电层4520。在图49A和49B中，触摸传感器4500的多个导电层4510的平面图以及触摸传感器4500的多个导电层4520的平面图被单独地示出。
图50是图49A和49B所示的触摸传感器4500的导电层4510和导电层4520的相交部分的等效电路图。如图50所示，电容器4540被形成于导电层4510和导电层4520的相交部分处。
多个导电层4510和多个导电层4520具有各自有多个四边形导电膜相互连接于其内的结构。多个导电层4510和多个导电层4520被提供，使得多个导电层4510的四边形导电膜不与多个导电层4520的四边形导电膜重叠。在导电层4510和导电层4520的相交部分处，绝缘层被设置于导电层4510和导电层4520之间，用于防止导电层4510和4520相互接触。
图51是示出图49A和49B中的触摸传感器4500的导电层4510和导电层4520的连接结构的实例的截面图。作为示例，图51示出了其中导电层4510（导电层4510a、4510b和4510c）与导电层4520相交的部分的截面图。
如图51所示，导电层4510包括在绝缘层4810之上的于第一层内的导电层4510a和导电层4510b以及于第二层内的导电层4510c。导电层4510a和导电层4510b通过导电层4510c来连接。导电层4520使用在第一层内的导电层来形成。绝缘层4820被形式，使得覆盖导电层4510和4520以及电极4710。作为绝缘层4810和4820，可以形成例如氧氮化硅膜。使用绝缘膜形成的基膜可以被设置于基板4910与导电层4510及电极4710之间。作为基膜，能够形成例如氧氮化硅膜。
导电层4510和导电层4520使用可透射可见光的导电材料（例如，含有氧化硅的氧化铟锡、氧化铟锡、氧化锌、氧化铟锌或者添加了镓的氧化锌）来形成。
导电层4510a连接至电极4710。用于连接至FPC的端子使用电极4710来形成。像导电层4510一样，导电层4520连接至电极4710。电极4710能够由例如钨膜形成。
绝缘层4820被形成，使得覆盖导电层4510、4520和电极4710。开口部分被形成于电极4710之上的绝缘层4810和4820内，以使电极4710和FPC电连接。基板4920使用粘合剂、粘合膜等贴附于绝缘层4820。基板4910侧以粘合剂或粘合膜键合至显示面板的滤色器基板，从而形成触摸面板。
然后，能够使用本发明的一种实施例的显示设备来形成的显示模块将参照图52来描述。
在图52的显示模块8000中，与FPC8003连接的触摸面板8004、与FPC8005连接的显示面板单元8006、背光单元8007、框架8009、印刷电路板8010和电池8011被设置于上盖8001与下盖8002之间。
上盖8001和下盖8002的形状和尺寸能够根据触摸面板8004和显示面板单元8006的尺寸自由地改变。
触摸面板8004能够是电阻触摸面板或电容触摸面板，并且能够被形成为与显示面板单元8006重叠。显示面板单元8006的对基板（密封基板）能够具有触摸面板功能。光传感器可以被设置于显示面板单元8006的每个像素内，以制成光触摸面板。
背光单元8007包括光源8008。光源8008可以被设置于背光单元8007的端部，并且可以使用光扩散板。
框架8009保护显示面板单元8006，并且还起着用于阻挡由印刷电路板8010的操作所产生的电磁波的电磁屏蔽的作用。框架可以起着散热板的作用。
印刷电路板8010被提供以电源电路以及用于输出视频信号和时钟信号的信号处理电路。作为用于给电源电路供电的电源，可以使用外部商用电源或者使用单独提供的电池8011的电源。电池8011在使用商用电源的情形中可以被省略。
显示模块8000可以另外设置有诸如平坦化板、推迟板或棱镜板之类的部件。
本实施例的结构等能够与其它实施例中的任何结构适当地结合。
（实施例13）
在本实施例中，将描述电子设备的实例。
图53A至53H和图54A至图54D每个都示出了电子设备。这些电子设备能够包括外壳5000、显示部分5001、扬声器5003、LED灯5004、操作键5005（包括电源开关或操作开关）、连接端子5006、传感器5007（具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁力、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流率、湿度、水分、梯度、振荡、气味或红外线的功能的传感器）、麦克风5008等。
图53A示出了除了上述构件之外还能够包括开关5009、红外端口5010等的移动计算机。图53B示出了设置有存储介质的便携式图像再现设备（例如，DVD播放器），并且该图像再现设备除了上述构件之外还能够包括第二显示部分5002、存储介质读出部分5011等。图53C示出了除了以上构件之外还能够包括第二显示部分5002、支架5012、耳机5013等的眼镜式显示器。图53D示出了除了上述对象之外还能够包括记录介质读出部分5011等的便携式游戏机。图53E示出了除了上述对象外还能够包括天线5014、快门按钮5015、图像接受部分5016等的具有电视接收功能的数码相机。图53F示出了除了上述对象外还能够包括第二显示部分5002、存储介质读出部分5011等的便携式游戏机。图53G示出了除了上述对象外还能够包括调谐器、图像处理部分等的电视接收器。图53H示出了除了上述对象外还能够包括能够发送并接收信号的充电器5017等的便携式电视接收器。图54A示出了除了上述对象外还能够包括支架底座5018等的显示器。图54B示出了除了上述构件外还能够包括外部连接端口5019、快门按钮5015、图像接收部分5016等的相机。图54C示出了除了上述对象外还能够包括指点装置5020、外部连接端口5019、读写器5021等的计算机。图54D示出了除了上述构件之外还能够包括发送器、接收器、用于移动电话和移动终端的一段局部接收服务的调谐器等的移动电话。
图53A至53H和图54A至54D所示的电子设备能够具有多种功能。例如，能够给出在显示部分上显示多种信息（静止图像、运动图像、文字图像等）的功能，触摸面板功能，显示日历、日期、时间等的功能，用于以多种软件（程序）来控制过程的功能，无线通信功能，连接至具有无线通信功能的多种计算机网络的功能，以无线通信功能来发送和接收多种数据的功能，读取存储于存储介质内的程序或数据并将程序和数据显示于显示部分上的功能等。此外，包括多个显示部分的电子设备能够具有：在一个显示部分上显示图像而在另一个显示部分上显示文字信息的功能，通过在考虑视差的情况下于多个显示部分上显示图像来显示三维图像的功能等。此外，包括图像接收器部分的电子设备能够具有：拍摄静止图像的功能，拍摄运动图像的功能更，自动地或手动地校正所拍摄的图像的功能，将所拍摄的图像存储于存储介质（外部存储介质或者并入相机内的存储介质）内的功能，在显示部分上显示所拍摄的图像的功能等。注意，能够给在图53A至53H和图54A至54D中所示出的电子设备提供的功能并不限制于上述功能，而是电子设备能够具有多种功能。
在本实施例中所描述的电子设备每个都包括用于显示某类信息的显示部分。
然后，以下描述显示设备的应用。
图54E示出了其中显示设备被设置使得与建筑物结构协调一致的实例。图54E示出了外壳5022、显示部分5023、作为操作部分的远程控制器5024、扬声器5025等。显示设备被作为壁挂型设备并入建筑物内，使得显示设备能够在不要求宽的空间的情况下提供。
图54F示出了其中显示设备被设置使得与建筑物结构协调一致的另一个实例。显示模块5026被并入预先制造的浴缸单元5027内，使得洗浴者能够观看显示模块5026。
注意，尽管墙壁和预先制造的浴缸在本实施例中被给出作为建筑结构的实例，但是显示设备能够被提供于多种建筑结构中，并不限制于本实施例的实例。
然后，以下描述其中显示设备被设置使得与运动对象协调一致的实例。
图54G示出了其中显示设备被并入车辆内的实例。显示模块5028被附接于车辆的车身5029，并且能够显示关于车辆的操作的信息或者按照需求由车辆的内部或外部输入的信息。注意，可以提供导航功能。
图54H示出了其中显示设备被设置使得与客机协调一致的实例。图54H示出了在显示模块5031被提供于客机座位上方的天花板5030处的情况下的使用模式。显示模块5031通过铰链部分5032与天花板5030协调一致，并且乘客能够通过拉伸铰链部分5032来观看显示模块5031。显示模块5031具有根据乘客的操作来显示信息的功能。
注意，尽管本实施例给出了车辆的车体以及飞机的机体作为运动体的非限制性示例，但是显示设备能够被提供给各种运动体，例如，两轮的摩托车、四轮的车辆（包括汽车、公共汽车等）、火车（包括单轨铁路、铁道等），以及轮船。
注意，在本说明书等部分中，在一种实施例所描述的图形或文字中，有可能将图形或文字的一部分取出并构造本发明的实施例。因而，在与某些部分相关的图形或文字被描述的情况下，从该图形或文字的一部分中取出的内容同样被公开作为本发明的一种实施例，并且能够构造本发明的一种实施例。因而，例如，在包括一个或多个有源元件（例如，晶体管或二极管）、布线、无源元件（例如，电容器或电阻器）、导电层、绝缘层、半导体层、有机材料、无机材料、构件、元件、操作方法、制造方法等的图形或文字中，有可能取出该图形或文字的一部分并且构造本发明的一种实施例。例如，从其中设置有N个电路元件（例如，晶体管或电容器；N是整数）的电路图中，有可能通过取出M个电路元件（例如，晶体管或电容器；M是整数，其中M<N）来构造本发明的一种实施例。作为另一个实例，有可能通过从其中设置有N个层（N为整数）的截面图中取出M个层（M为整数，其中M<N）来构造本发明的一种实施例。作为另一个实例，有可能通过从其中设置有N个要件（N为整数）的流程图中取出M个要件（M为整数，其中M<N）来构造本发明的一种实施例。
注意，在本说明书等部分中的一种实施例所描述的图形或文字中描述了至少一个具体实例的情形中，本领域技术人员应当容易地意识到，能够获得关于具体实例的更广泛概念。因此，在一种实施例所描述的图形或文字中，在描述了至少一个具体实例的情形中，关于具体实例的更广泛概念被公开为本发明的一种实施例，并且能够构造本发明的一种实施例。
注意，在本说明书等部分中，在至少图形（该图形可以是图形的一部分）中所描述的内容被公开作为本发明的一种实施例，并且能够构造本发明的一种实施例。因此，当在图形中描述了特定的内容时，该内容作为本发明的一种实施例来公开，即使该内容并没有以文字来描述，并且能够构造本发明的一种实施例。以类似的方式，从图形中取出的图形的一部分作为本发明的一种实施例来公开，并且能够构造本发明的一种实施例。
在本实施例中的结构等能够与其它实施例中的任何结构适当地结合。
[实例1]
在本实例中，氧化物半导体层和氧化物叠层的电阻将参照图55A至55D和图56来描述。
首先，样品的结构参照图55A至图55D来描述。
图55A是样品1、样品2、样品3和样品4的顶视图，而图55B至55D是沿图55A中的点划线A5-A6截取的截面图。注意，样品1至4的顶视图是相同的，但是它们的截面图是不同的，因为在截面中的叠层结构是不同的。样品1、样品2及样品3和4的截面图分别示出于图55B、图55C和图55D中。
在样品1中，绝缘层1903形成于玻璃基板1901之上，绝缘层1904形成于绝缘层1903之上，并且半导体层1905形成于绝缘层1904之上。半导体层1905的两端以各自用作电极的导电层1907和导电层1909覆盖，并且半导体层1905以及导电层1907和1909以绝缘层1910和绝缘层1911覆盖。注意，开口1913和开口1915被设置于绝缘层1910和1911内，并且导电层1907和导电层1909分别在开口1913和开口1915中露出。
在样品2中，绝缘层1903形成于玻璃基板1901之上，绝缘层1904形成于绝缘层1903之上，并且半导体层1905形成于绝缘层1904之上。半导体层1905的两端以各自用作电极的导电层1907和1909覆盖，并且半导体层1905以及导电层1907和1909以绝缘层1911覆盖。注意，开口1917和开口1919被设置于绝缘层1911内，并且导电层1907和导电层1909分别在开口1917和开口1919中露出。
在样品3和4中的每个样品内，绝缘层1903形成于玻璃基板1901之上，绝缘层1904形成于绝缘层1903之上，并且氧化物叠层1906形成于绝缘层1904之上。氧化物叠层1906的两端以各自用作电极的导电层1907和1909覆盖，并且氧化物叠层1906以及导电层1907和1909以绝缘层1911覆盖。注意，开口1917和开口1919被设置于绝缘层1911内，并且导电层1907和导电层1909分别在开口1917和开口1919中露出。
如上所述，与半导体层1905或氧化物叠层1906的顶表面接触的绝缘层的结构在样品1至4中是不同的。在样品1中，半导体层1905和绝缘层1910彼此接触；在样品2中，半导体层1905和绝缘层1911彼此接触；而在样品3和4中，氧化物叠层1906和绝缘层1911彼此接触。
然后，描述样品的制造方法。
首先，描述样品1的制造方法。
400nm厚的氮化硅膜通过PE-CVD法形成为在玻璃基板1901之上的绝缘层1903。
然后，50nm厚的氧氮化硅层通过PE-CVD法形成为在绝缘层1903之上的绝缘层1904。
然后，35nm厚的In-Ga-Zn氧化膜（以下也称为IGZO膜）通过使用含有原子比为1:1:1的In、Ga和Zn的金属氧化物靶子的溅射法形成为在绝缘层1904之上的半导体层1905。然后，对IGZO膜执行蚀刻处理，掩模是通过光刻过程形成的，从而形成半导体层1905。
然后，导电层1907和1909按照以下方式形成于绝缘层1904和半导体层1905之上：50nm厚的钨膜、400nm厚的铝膜以及100nm厚的钛膜通过溅射法按此顺序堆叠，并且然后经受蚀刻处理，掩模是以光刻过程形成的。
然后，450nm厚的氧氮化硅膜通过PE-CVD法形成为在绝缘层1904、半导体层1905、导电层1907和导电层1909之上的绝缘层1910，并且然后在氮气和氧气的混合气氛中于350℃下执行1小时的热处理。
然后，50nm厚的氮化硅膜通过PE-CVD法形成为在绝缘层1910之上的绝缘层1911。
然后，掩模通过光刻过程形成于绝缘层1911之上，并且然后对绝缘层1911执行蚀刻处理，使得开口1913和1915形成于绝缘层1910和1911内。
通过上述过程，样品1被制成。
然后，描述样品2的制造方法。
然后，450nm厚的氧氮化硅膜通过PE-CVD法形成为在样品1的绝缘层1903、半导体层1905、导电层1907和导电层1909之上的绝缘层1910，并且然后在氮气和氧气的混合气氛中于350℃下执行1小时的热处理。其后，绝缘层1910被去除。
然后，50nm厚的氮化硅膜通过PE-CVD法形成为在绝缘层1904、半导体层1905、导电层1907和导电层1909之上的绝缘层1911。
然后，掩模通过光刻过程形成于绝缘层1911之上，并且然后对绝缘层1911执行蚀刻处理，使得开口1917和1917形成于绝缘层1911内。
通过上述过程，样品2被制成。
然后，描述样品3的制造方法。
在样品3中，使用氧化物叠层1906来代替样品2的半导体层1905。氧化物叠层1906通过以下方式形成于绝缘层1904之上：10nm厚的IGZO膜通过以含有原子比为1:3:2的In、Ga和Zn的金属氧化物靶子进行的溅射来形成，10nm厚的IGZO膜通过以含有原子比为1:1:1的In、Ga和Zn的金属氧化物靶子进行的溅射来形成，并且然后10nm厚的IGZO膜通过以含有原子比为1:3:2的In、Ga和Zn的金属氧化物靶子进行的溅射来形成。其后，蚀刻处理以通过光刻过程形成的掩模来执行，并且氧化物叠层1906被形成。
通过上述过程，样品3被制成。
然后，描述样品4的制造方法。
对于样品4，使用氧化物叠层1906来代替样品2的半导体层1905。氧化物叠层1906通过以下方式形成于绝缘层1904之上：20nm厚的IGZO膜通过以含有原子比为1:3:2的In、Ga和Zn的金属氧化物靶子进行的溅射来形成，15nm厚的IGZO膜通过以含有原子比为1:1:1的In、Ga和Zn的金属氧化物靶子进行的溅射来形成，并且然后10nm厚的IGZO膜通过以含有原子比为1:3:2的In、Ga和Zn的金属氧化物靶子进行的溅射来形成。其后，以通过光刻过程形成的掩模对叠层式IGZO膜执行蚀刻处理，从而形成了分离的氧化物叠层1906。
通过上述过程，样品4被制成。
然后，测量设置于每个样品1和2内的半导体层1905的薄层电阻以及设置于每个样品3和4内的氧化物叠层1906的薄层电阻。在样品1中，使探针与开口1913和1915接触，以测量半导体层1905的薄层电阻。在样品2至4的每个样品中，使探针与开口1917和1919接触，以测量半导体层1905或氧化物叠层1906的薄层电阻。注意，在每个样品1和2中的半导体层1905以及每个样品3和4中的氧化物叠层1906内，彼此面对的导电层1907和1909的宽度每个都是1mm，并且在导电层1907和1909之间的距离是10μm。此外，在样品1至4的每个样品中，导电层1907的电位是地电位，并且给导电层1909施加1V。
图56示出样品1至4的薄层电阻。
样品1的薄层电阻为大约1×1011Ω/sq。样品2的薄层电阻为大约2620Ω/sq。样品3的薄层电阻为大约4410Ω/sq。样品4的薄层电阻为大约2930Ω/sq。
按照以上方式，半导体层1905和氧化物叠层1906具有不同的薄层电阻值，因为与半导体层1905接触的绝缘层以及与氧化物叠层1906接触的绝缘层是不同的。
注意，当样品1至4的上述薄层电阻被转换成电阻率时，样品1、样品2、样品3和样品4的电阻率分别为3.9×105Ωcm、9.3×10-3Ωcm、1.3×10-2Ωcm和1.3×10-2Ωcm。
在样品1中，用作绝缘层1910的氧氮化硅膜被形成为与半导体层1905的顶表面接触，并且因而半导体层1905与用作绝缘层1911的氮化硅膜分隔开。另一方面，用作绝缘层1911的氮化硅膜在样品2中被形成为与半导体层1905的顶表面接触，并且在样品3和4的每个样品中被形成为与氧化物叠层1906的顶表面接触。当半导体层1905或氧化物叠层1906因而被设置为与用作绝缘层1911的氮化硅膜接触时，在半导体层1905或氧化物叠层1906内产生以氧空位为代表的缺陷，并且在氮化硅膜内所含有的氢被迁移至或者扩散到半导体层1905或氧化物叠层1906内，使得电导率增加。
例如，在氧化物半导体层用于晶体管的沟道形成区的情形中，优选的是形成与氧化物半导体层接触的氧氮化硅膜，如同在样品1中所示出的。此外，作为用于电阻器或电容器的电极的半导体层，优选的是形成与氧化物半导体层或氧化物叠层接触的氮化硅膜，如同在样品2或4中所示出的。以该结构，即使在用于晶体管的沟道形成区的氧化物半导体层或氧化物叠层以及用于电阻器或电容器的电极的氧化物半导体层或氧化物叠层通过同一过程来形成时，也能够使氧化物半导体层的电阻率和氧化物叠层的电阻率成为彼此不同的。
根据样品1至4的上述测量结果，当氧化物半导体层或氧化物叠层被用作电阻器时，用作电阻器的氧化物半导体层或氧化物叠层的电阻率比用于晶体管的沟道形成区的氧化物半导体层或氧化物叠层的电阻率低，用于电阻器的氧化物半导体层或氧化物叠层的电阻率优选为1×10-3Ωcm或更高且低于1×104Ωcm，更优选地，为1×10-3Ωcm或更高且低于1×10-1Ωcm。
在本实例中的结构等能够适当地结合在其它实施例和其它实例中的任何结构。
[实例2]
在本实例中，对在氧化物半导体层以及形成于氧化物半导体层之上的绝缘层内的杂质的分析将参照图57A和57B来描述。
在本实例中，两类样品（以下称为样品5和样品6）被形成为用于杂质分析的样品。
首先，将在下文描述样品5的制造方法。
对于样品5，IGZO膜形成于玻璃基板之上，而氮化硅膜形成于其上。其后，在氮气气氛中于450℃下进行1小时的热处理以及然后在氮气和氧气的混合气体气氛（氮气的比例为80%，而氧气的比例为20%）中于450℃下进行1小时的热处理被连续地执行。
注意，对于IGZO膜，100nm厚的IGZO膜通过使用含有原子比为1:1:1的In、Ga和Zn的金属氧化物靶子的溅射法在下列条件来形成：氩气的流率是100sccm，而氧气的流率是100sccm（氧气的比例为50%）；气压为0.6Pa；膜形成功率为5000W；而基板温度为170℃。
另外，对于氮化硅膜，100nm厚的氮化硅膜通过PE-CVD法在下列条件下形成：SiH4气体的流率为50sccm，氮气的流率为5000sccm，而NH3气体的流率为100sccm；气压为100Pa；膜形成功率为1000W；而基板温度为220℃。
然后，以下将描述样品6的制造方法。
IGZO膜形成于玻璃基板之上，并且氮氧化硅膜和氮化硅膜堆叠于其内的叠层膜形成于其上。其后，在氮气气氛中于450℃下进行1小时的热处理以及然后在氮气和氧气的混合气体气氛（氮气的比例为80%，而氧气的比例为20%）中于450℃下进行1小时的热处理被连续地执行。
注意，IGZO膜和氮化硅膜的膜形成条件与样品5的所述膜形成条件类似。另外，对于氧氮化硅膜，50nm厚的氧氮化硅膜通过PE-CVD法在下列条件来形成：SiH4气体的流率为30sccm，而N2O气体的流率为4000sccm；气压为40Pa；膜形成功率为150W；而基板温度为220℃。其后，400nm厚的氧氮化硅膜通过PE-CVD法在下列条件来形成：SiH4气体的流率为160sccm，而N2O气体的流率为4000sccm；气压为200Pa；膜形成功率为1500W；而基板温度为220℃。
图57A和57B示出了样品5和6的杂质分析的结果。
注意，杂质分析通过二次离子质谱法（SIMS）沿着由图57A和57B中的每个图中的箭头所示的方向来执行。也就是，测量从玻璃基板侧开始执行。
图57A示出了通过对样品5的测量获得的氢（H）的浓度分布。图57B示出了通过对样品6的测量获得的氢（H）的浓度分布。
图57A表明：在IGZO膜中的氢（H）的浓度为1.0×1020原子/cm3，并且在氮化硅膜中的氢（H）的浓度为1.0×1023原子/cm3。另外，图57B表明：在IGZO膜中的氢（H）的浓度为5.0×1019原子/cm3，并且在氧氮化硅膜中的氢（H）的浓度为3.0×1021原子/cm3。
应当了解，在测量原理上，在样品的表面附近或者在使用不同材料形成的叠层之间的界面附近难以通过SIMS分析来获得精确的数据。因而，在膜内的氢（H）的浓度沿厚度方向的分布通过SIMS来分析的情形中，在膜设置于其内的、值改变不大的并且能够获得近似恒定的强度级的区域中的平均值被用作氢（H）的浓度。
在IGZO膜之间的氢（H）的浓度差异通过按此方式改变与IGZO膜接触的绝缘层的结构来找出。
例如，在任意上述IGZO膜被形成用于晶体管的沟道形成区的情形中，优选的是形成与IGZO膜接触的氧氮化硅膜，如同在样品6中所示出的那样。作为用于电阻器或晶体管的电极的半导体层，优选的是形成与IGZO膜接触的氮化硅膜，如同在样品5中所示出的那样。以这样的结构，即使在用于晶体管的沟道形成区的IGZO膜以及用于电阻器或电容器的电极的IGZO膜通过同一过程形成时，也能够使IGZO膜的氢浓度变为彼此不同的。
在本实例中的结构等能够适当地结合在其它实施例和其它实例中的任何结构。
[实例3]
在本实例中，在氧化物半导体膜和氧化物叠层中的缺陷量将参照图58A至58C和59来描述。
首先，描述每个样品的结构。
样品7包括形成于石英基板之上的35nm厚的氧化物半导体膜以及形成于氧化物半导体膜之上的100nm厚的氮化物绝缘膜。
样品8和样品9每个包括形成于石英基板之上的30nm厚的氧化物叠层以及形成于氧化物叠层之上的100nm厚的氮化物绝缘膜。注意，在样品8的氧化物叠层中，10nm厚的第一氧化膜、10nm厚的氧化物半导体膜以及10nm厚的第二氧化膜按照该顺序来堆叠。在样品9的氧化物叠层中，20nm厚的第一氧化物膜、15nm厚的氧化物半导体膜以及10nm厚的第二氧化膜按照该顺序来堆叠。样品8和9不同于样品7，因为其内包含氧化物叠层，而不是氧化物半导体膜。
样品10包括形成于石英基板之上的100nm厚的氧化物半导体膜、形成于氧化物半导体膜之上的250nm厚的氧化物绝缘膜以及形成于氧化物绝缘膜之上的100nm厚的氮化物绝缘膜。样品10不同于样品7至9，因为氧化物半导体膜不与氮化物绝缘膜接触，而与氧化物绝缘膜接触。
然后，描述样品的制造方法。
首先，描述样品7的制造方法。
35nm厚的IGZO膜被形成为在石英基板之上的氧化物半导体膜。对于IGZO膜，35nm厚的IGZO膜通过使用含有原子比为1:1:1的In、Ga和Zn的金属氧化物靶子的溅射法在下列条件来形成：氩气的流率是100sccm，而氧气的流率是100sccm（氧气的比例为50%）；气压为0.6Pa；膜形成功率为5000W；而基板温度为170℃。
然后，作为第一热处理，在氮气气氛中于450℃下进行1小时的热处理以及然后在氮气和氧气的混合气体气氛（氮气的比例为80%，而氧气的比例为20%）中于450℃下进行1小时的热处理被连续地执行。
然后，100nm厚的氮化硅膜被形成为在氧化物半导体膜之上的氮化物绝缘膜。对于氮化硅膜，100nm厚的氮化硅膜通过PE-CVD法在下列条件来形成：SiH4气体的流率为50sccm，氮气的流率为5000sccm，而NH3气体的流率为100sccm；气压为100Pa；膜形成功率为1000W；而基板温度为350℃。
然后，作为第二热处理，热处理在氮气气氛中于250℃下执行1小时。
通过以上过程，样品7被制造出。
然后，描述样品8的制造方法。
对于样品8，形成了代替样品7的氧化物半导体膜的氧化物叠层。对于氧化物叠层，10nm厚的第一氧化膜通过使用含有原子比为1:3:2的In、Ga和Zn的金属氧化物靶子的溅射法在下列条件来形成：氩气的流率是180sccm，而氧气的流率是20sccm（氧气的比例为10%）；气压为0.6Pa；膜形成功率为5000W；而基板温度为25℃。然后，10nm厚的氧化物半导体膜通过使用含有原子比为1:1:1的In、Ga和Zn的金属氧化物靶子的溅射法在下列条件来形成：氩气的流率是100sccm，而氧气的流率是100sccm（氧气的比例为50%）；气压为0.6Pa；膜形成功率为5000W；而基板温度为170℃。然后，10nm厚的第二氧化膜通过使用含有原子比为1:3:2的In、Ga和Zn的金属氧化物靶子的溅射法在下列条件来形成：氩气的流率是180sccm，而氧气的流率是20sccm（氧气的比例为10%）；气压为0.6Pa；膜形成功率为5000W；而基板温度为25℃。
其它步骤与样品7的那些步骤类似。通过上述过程，样品8被制造出。
然后，描述样品9的制造方法。
对于样品9，形成了代替样品7的氧化物半导体膜的氧化物叠层。对于氧化物叠层，20nm厚的第一氧化膜在与样品8的第一氧化膜的那些条件相同的条件下形成于石英基板之上。然后，15nm厚的氧化物半导体膜通过溅射法在与样品8的氧化物半导体膜的那些条件相同的条件下形成。然后，10nm厚的第二氧化膜在与样品8的第二氧化膜的那些条件相同的条件下形成。
其它步骤与样品7的那些步骤类似。通过上述过程，样品9被制造出。
然后，描述样品10的制造方法。
对于样品10，100nm厚的氧化物半导体膜在与样品7的那些条件相同的条件下形成于石英基板之上。
然后，第一热处理在与样品7的那些条件相似的条件下执行。
然后，50nm厚的第一氧氮化硅膜以及200nm厚的第二氧氮化硅膜被堆叠于氧化物半导体膜之上，作为氧化物绝缘膜。在此，50nm厚的第一氧氮化硅膜通过PE-CVD法在下列条件下形成：SiH4气体的流率为30sccm，而N2O气体的流率为4000sccm；气压为40Pa；膜形成功率为150W；而基板温度为220℃。其后，200nm厚的第二氧氮化硅膜通过PE-CVD法在下列条件来形成：SiH4气体的流率为160sccm，而N2O气体的流率为4000sccm；气压为200Pa；膜形成功率为1500W；而基板温度为220℃。注意，第二氧氮化硅膜是含有比例比在化学计量组成中的氧更高的氧的膜。
然后，100nm厚的氮化硅膜在与样品7的那些条件相同的条件下形成于氧化物绝缘膜之上。
然后，第二热处理在与样品7的那些条件相同的条件下执行。
通过以上过程，样品10被制造出。
然后，样品7至10通过ESR来测量。在预定温度下执行的ESR测量中，其中微波被吸收的磁场的值（H0）被替代成等式g=hv/βH0，从而能够获得g因子的参数。注意，微波的频率以v表示。注意，h和β分别表示普朗克常数和玻尔磁子，并且两者都是恒定的。
在此，ESR测量在下列条件下执行：测量温度为室温（25℃），8.92GHz的高频功率（微波的功率）为20mW，而磁场的方向平行于每个样品的表面。
图58A示出了通过在样品7中的氧化物半导体膜的ESR测量获得的第一导数曲线；而图58B和58C示出了通过在样品8和9中的氧化物叠层的ESR测量获得的第一导数曲线。图58A示出了样品7的测量结果，图58B示出了样品8的测量结果，而图58C示出了样品9的测量结果。
图59示出了通过在样品10中的氧化物半导体膜的ESR测量获得的第一导数曲线。
在图58A至58C中，当g因子为1.93时，样品7具有因氧化物半导体膜中的缺陷所致的信号对称性。当g因子为1.95时，样品8和9每个具有因氧化物叠层中的缺陷所致的信号对称性。对于样品7，自旋密度在g因子为1.93时为2.5×1019旋转/cm3，在样品8中，总的自旋密度在g因子为1.93和1.95时为1.6×1019旋转/cm3，并且在样品9中，总的自旋密度在g因子为1.93和1.95时为2.3×1019旋转/cm3。也就是，可发现氧化物半导体膜和氧化物叠层含有缺陷。注意，氧空位是在氧化物半导体膜和氧化物叠层中的缺陷的实例。
尽管，在图59中，样品10的氧化物半导体膜的厚度比样品7至9的厚度厚，但是因缺陷所致的信号对称性没有被检测到，即，缺陷的数量小于或等于检测的下限（在此，检测的下限为3.7×1016旋转/cm3）。因此，可发现，在氧化物半导体膜中的缺陷数量无法被检测出。
可发现，当通过PE-CVD法形成的氮化物绝缘膜（在此为氮化硅膜）与氧化物半导体膜或氧化物叠层接触时，缺陷（典型为氧空位）产生于氧化物半导体膜或氧化物叠层之内。另一方面，当氧化物绝缘膜（在此为氧氮化硅膜）被设置于氧化物半导体膜之上时，在氧氮化硅膜中所含有的过量氧（即，所含有的比化学计量组分中的氧比例更高的氧）扩散到氧化物半导体膜之内，并从而在氧化物半导体膜内的缺陷数量没有增加。
如上所述，如同在样品7至9中所示出的那样，与氮化物绝缘膜接触的氧化物半导体膜或氧化物叠层具有众多缺陷，典型为氧空位，并且具有高电导率，并因此能够用作电阻器或电容器的电极。另一方面，如同在样品10中所示出的那样，与氧化物绝缘膜接触的氧化物半导体膜或氧化物叠层具有少量的氧空位以及低的电导率，并且因此能够用作晶体管的沟道形成区。
本申请基于在2012年12月25日提交日本专利局的日本专利申请No.2012-281873，该申请No.2012-281873由此通过引用的方式全文并入本文。

Claims (21)

1.一种电阻器，包括：
半导体层；以及
在所述半导体层之上的绝缘层，
其中所述半导体层是含有铟、锌与选自Al、Ga、Ge、Y、Zr、Sn、La、Ce和Hf中的金属的氧化物，并且
其中所述绝缘层内所含有的氢浓度是1×1022原子/cm3或更高。
2.根据权利要求1所述的电阻器，
其中所述半导体层包括微晶区，
其中在利用
Figure FDA0000445793450000011
以上且
Figure FDA0000445793450000012
以下的射束直径的所述微晶区的电子衍射图中观察到布置于周边的多个斑点，并且
其中在利用
Figure FDA0000445793450000013
以上的射束直径的所述微晶区的电子衍射图中没有观察到斑点。
3.根据权利要求1所述的电阻器，还包括在所述半导体层之上的一对电极层。
4.根据权利要求1所述的电阻器，其中所述绝缘层是氮化硅膜。
5.根据权利要求1所述的电阻器，其中所述半导体层的电阻率高于或等于1×10-3Ωcm且低于1×104Ωcm。
6.根据权利要求1所述的电阻器，其中所述绝缘层与所述半导体层接触。
7.一种显示设备，包括：
像素部分；
在所述像素部分外部的驱动电路部分；以及
与所述像素部分和所述驱动电路部分之一或两者电连接的保护电路部分，
其中所述像素部分包括像素电极以及与所述像素电极电连接的第一晶体管，
其中所述驱动电路部分包括被配置用于控制所述第一晶体管的导通状态或截止状态的第二晶体管，
其中所述第一晶体管和所述第二晶体管中的每个晶体管包括在沟道形成区内的第一氧化物半导体层，
其中所述保护电路部分包括绝缘层以及在所述第一氧化物半导体层形成的同一过程中形成的第二氧化物半导体层，
其中所述第一氧化物半导体层中的氢浓度不同于所述第二氧化物半导体层中的氢浓度，并且
其中所述绝缘层包含氢。
8.根据权利要求7所述的显示设备，
其中所述第一氧化物半导体层和所述第二氧化物半导体层的每一个都包括微晶区，
其中在利用
Figure FDA0000445793450000021
以上且以下的射束直径的所述微晶区的电子衍射图中观察到布置于周边的多个斑点，并且
其中在利用
Figure FDA0000445793450000023
以上的射束直径的所述微晶区的电子衍射图中没有观察到斑点。
9.根据权利要求7所述的显示设备，其中所述第二氧化物半导体层中所含有的所述氢浓度高于所述第一氧化物半导体层中所含有的所述氢浓度。
10.根据权利要求7所述的显示设备，其中所述第二氧化物半导体层的电阻率低于所述第一氧化物半导体层的电阻率。
11.根据权利要求7所述的显示设备，其中所述绝缘层中所含有的氢浓度为1×1022原子/cm3或更高。
12.根据权利要求7所述的显示设备，其中所述第一氧化物半导体层和所述第二氧化物半导体层中的每一个都是含有铟、锌与选自Al、Ga、Ge、Y、Zr、Sn、La、Ce和Hf中的金属的氧化物。
13.根据权利要求7所述的显示设备，
其中所述绝缘层与所述第二氧化物半导体层接触，并且
其中所述绝缘层与所述第一氧化物半导体层不接触。
14.一种电子设备，包括根据权利要求7所述的显示设备。
15.一种显示设备，包括：
像素部分；以及
与所述像素部分电连接的保护电路部分，
其中所述像素部分包括像素电极以及与所述像素电极电连接的第一晶体管，
其中所述第一晶体管包括在沟道形成区内的第一氧化物半导体层，
其中所述保护电路部分包括绝缘层以及在所述第一氧化物半导体层形成的同一过程中形成的第二氧化物半导体层，
其中所述绝缘层与所述第二氧化物半导体层接触，
其中所述绝缘层与所述第一氧化物半导体层不接触，
其中所述第一氧化物半导体层和所述第二氧化物半导体层的每一个都是含有铟、锌与选自Al、Ga、Ge、Y、Zr、Sn、La、Ce和Hf中的金属的氧化物，并且
其中所述绝缘层包含氢。
16.根据权利要求15所述的显示设备，
其中所述第一氧化物半导体层和所述第二氧化物半导体层的每一个都包括微晶区。
其中在利用
Figure FDA0000445793450000041
以上且以下的射束直径的所述微晶区的电子衍射图中观察到布置于周边的多个斑点，并且
其中在利用
Figure FDA0000445793450000043
以上的射束直径的所述微晶区的电子衍射图中没有观察到斑点。
17.根据权利要求15所述的显示设备，其中所述第二氧化物半导体层中所含有的氢浓度高于所述第一氧化物半导体层中所含有的氢浓度。
18.根据权利要求15所述的显示设备，其中所述第二氧化物半导体层的电阻率低于所述第一氧化物半导体层的电阻率。
19.根据权利要求15所述的显示设备，其中所述绝缘层中所含有的氢浓度为1×1022原子/cm3或更高。
20.根据权利要求15所述的显示设备，其中所述绝缘层是氮化硅膜。
21.一种电子设备，包括根据权力要求15所述的显示设备。
CN201310724080.0A 2012-12-25 2013-12-25 电阻器、显示设备和电子设备 Expired - Fee Related CN103904065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012281873 2012-12-25
JP2012-281873 2012-12-25

Publications (2)

Publication Number Publication Date
CN103904065A true CN103904065A (zh) 2014-07-02
CN103904065B CN103904065B (zh) 2019-01-22

Family

ID=50973636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310724080.0A Expired - Fee Related CN103904065B (zh) 2012-12-25 2013-12-25 电阻器、显示设备和电子设备

Country Status (4)

Country Link
US (3) US10229934B2 (zh)
JP (1) JP6300513B2 (zh)
KR (4) KR102241249B1 (zh)
CN (1) CN103904065B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206743A (zh) * 2015-05-04 2016-12-07 清华大学 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置
CN106896598A (zh) * 2017-02-27 2017-06-27 武汉华星光电技术有限公司 一种goa驱动面板
CN109698204A (zh) * 2017-10-24 2019-04-30 元太科技工业股份有限公司 驱动基板及显示装置
CN111725238A (zh) * 2019-03-19 2020-09-29 群创光电股份有限公司 工作模块
US11120761B2 (en) 2017-10-24 2021-09-14 E Ink Holdings Inc. Driving substrate and display apparatus

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9455142B2 (en) * 2014-02-06 2016-09-27 Transtron Solutions Llc Molecular precursor compounds for ABIGZO zinc-group 13 mixed oxide materials
CN111524967B (zh) 2014-02-21 2024-07-12 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
US10109707B2 (en) * 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
JP2016219550A (ja) * 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
WO2017109642A1 (ja) * 2015-12-24 2017-06-29 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
CN105866704A (zh) * 2016-05-27 2016-08-17 湖南福德电气有限公司 一款ups电源专用测试负载箱
WO2018163997A1 (ja) * 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置
CN111223459B (zh) * 2018-11-27 2022-03-08 元太科技工业股份有限公司 移位寄存器以及栅极驱动电路
TWI818428B (zh) * 2022-01-27 2023-10-11 友達光電股份有限公司 通訊裝置及其通訊元件與此通訊元件的製造方法
US12101966B2 (en) 2022-04-28 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP2010058135A (ja) * 2008-09-02 2010-03-18 Hitachi Metals Ltd ダイカスト用被覆金型およびその製造方法
CN101794791A (zh) * 2008-12-24 2010-08-04 株式会社半导体能源研究所 驱动电路及半导体装置
US20110068336A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
TW201119027A (en) * 2009-11-27 2011-06-01 Samsung Mobile Display Co Ltd Organic light emitting display device and method of manufacturing the same
CN102668062A (zh) * 2009-10-21 2012-09-12 株式会社半导体能源研究所 半导体器件

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6140198A (en) 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7199016B2 (en) 2004-08-13 2007-04-03 Raytheon Company Integrated circuit resistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TW202429692A (zh) * 2006-09-29 2024-07-16 日商半導體能源研究所股份有限公司 半導體裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5455753B2 (ja) 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
KR101422362B1 (ko) 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
JP5584103B2 (ja) 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8685803B2 (en) 2009-12-09 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5559210B2 (ja) 2010-01-21 2014-07-23 シャープ株式会社 回路基板の製造方法
KR20120120330A (ko) 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011093151A1 (en) 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the same
CN102804380B (zh) 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
US9537043B2 (en) 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI743509B (zh) 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP2010058135A (ja) * 2008-09-02 2010-03-18 Hitachi Metals Ltd ダイカスト用被覆金型およびその製造方法
CN101794791A (zh) * 2008-12-24 2010-08-04 株式会社半导体能源研究所 驱动电路及半导体装置
US20110068336A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
CN102668062A (zh) * 2009-10-21 2012-09-12 株式会社半导体能源研究所 半导体器件
TW201119027A (en) * 2009-11-27 2011-06-01 Samsung Mobile Display Co Ltd Organic light emitting display device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206743A (zh) * 2015-05-04 2016-12-07 清华大学 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置
CN106896598A (zh) * 2017-02-27 2017-06-27 武汉华星光电技术有限公司 一种goa驱动面板
CN109698204A (zh) * 2017-10-24 2019-04-30 元太科技工业股份有限公司 驱动基板及显示装置
US11120761B2 (en) 2017-10-24 2021-09-14 E Ink Holdings Inc. Driving substrate and display apparatus
CN111725238A (zh) * 2019-03-19 2020-09-29 群创光电股份有限公司 工作模块
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块

Also Published As

Publication number Publication date
US20190273100A1 (en) 2019-09-05
JP6300513B2 (ja) 2018-03-28
KR102241249B1 (ko) 2021-04-15
KR102465068B1 (ko) 2022-11-09
US20200235136A1 (en) 2020-07-23
KR102388140B1 (ko) 2022-04-18
KR102319769B1 (ko) 2021-10-29
US20140175436A1 (en) 2014-06-26
KR20210042299A (ko) 2021-04-19
CN103904065B (zh) 2019-01-22
US10629625B2 (en) 2020-04-21
KR20140082934A (ko) 2014-07-03
KR20220050120A (ko) 2022-04-22
KR20210132630A (ko) 2021-11-04
US10978492B2 (en) 2021-04-13
US10229934B2 (en) 2019-03-12
JP2014143404A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
CN103904065B (zh) 电阻器、显示设备和电子设备
KR102378244B1 (ko) 표시장치
JP6710256B2 (ja) 半導体装置
JP6309058B2 (ja) 表示装置
KR101806271B1 (ko) 반도체 장치의 제작 방법
KR101689378B1 (ko) 반도체 장치의 제작 방법
CN102169906B (zh) 半导体装置
KR20140068765A (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190122

Termination date: 20201225