CN103681363A - 串行线性热处理器排列 - Google Patents

串行线性热处理器排列 Download PDF

Info

Publication number
CN103681363A
CN103681363A CN201310421281.3A CN201310421281A CN103681363A CN 103681363 A CN103681363 A CN 103681363A CN 201310421281 A CN201310421281 A CN 201310421281A CN 103681363 A CN103681363 A CN 103681363A
Authority
CN
China
Prior art keywords
chamber
stand
substrate
chip
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310421281.3A
Other languages
English (en)
Other versions
CN103681363B (zh
Inventor
张健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PSK Inc
SEMIgear Inc
Original Assignee
PSK Inc
SEMIgear Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/573,486 external-priority patent/US20130175323A1/en
Application filed by PSK Inc, SEMIgear Inc filed Critical PSK Inc
Publication of CN103681363A publication Critical patent/CN103681363A/zh
Application granted granted Critical
Publication of CN103681363B publication Critical patent/CN103681363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

一种串行线性热处理器排列，用于经由一系列具有底部处理腔室区的可密封的腔室逐步地传送位于附加电路板上的处理前的芯片/基板组合件。该过程系由加载站开始并未于附加电路板上的芯片/基板组合件通过具不同熔融和真空条件的不同腔室，最后于载出站结束。

Description

串行线性热处理器排列
技术领域
本发明涉及电子芯片以及制造该电子芯片的方法，如：半导体基板，更特定地，本发明涉及设备的逐步式过程，该设备用于半导体基板的制造，且为与美国专利申请(US8,274,161，公告于2012年9月25日)技术特征相似而分案申请的部分连续案，该美国专利申请(US8,274,161)则为另一美国专利申请(No.12／930203，申请于2010年12月31日)的部分连续申请。本申请以该美国专利申请(No.12／930203)主张优先权，且亦为美国专利申请(No.12／653,454，申请于2009年12月14日)的部分连续申请，该案为另一美国专利申请(No.11／482,838，申请于2006年07月07日，现今专利编号为US7,008,879)的分案申请。该另一美国专利申请(US7,008,879)又是美国专利申请(No.10／186,823，申请于2002年07月01日，现今专利编号为US6,827,789)的分案申请。前述的专利申请皆为本申请的参考文献。
背景技术
当使用电镀方法、印刷法与焊料球熔融法形成半导体设备，半导体基板上的焊料凸块便会形成。焊料被熔融且接合入相连结的材料，该材料可为配线、导体或其类似物。于大多数有使用焊料的过程方法的先前技术中，助焊剂会被使用，并被置于配线和端子的表面上。当活化该表面以移除氧化物并避免新的氧化物生成时，助焊剂典型地覆盖该表面。通常，助焊剂熔融于所被置放的表面上且布满该表面，并且，于过程中，一部分助焊剂将会融化。于先前技术中，助焊剂的移除是常见的问题。由于芯片和基板间的助焊剂难以被移除干净，故会造成设备的可靠性降低的问题。
先前技术的机械可例如：助焊剂供给器、回焊炉、助焊剂垫圈。每种特定的焊料经常需要使用不同的助焊剂和不同的助焊剂清洗化学作用。由于这些材料和化学物品的特性，先前技术的机械必须被指定以适合某种特定的材料和化学物品的方式来设计。由于先前技术中所使用的助焊剂的特性，该些助焊剂会贴合在处理设备上，使得处理设备难以被清理。助焊剂的使用需要耗费大量的化学物品并时常进行过程的维护。
于一些例子中，真空系统被利用以加热焊料、利用以喷射甲酸以及利用以将空隙最小化，且亦可利用以形成焊料凸块或焊料球。
本发明的课题即为克服先前技术的缺点。
本发明的另一课题将生产步骤最少化，否则该生产过程将需要助焊剂的使用与去除。
本发明再进一步的课题为提供节省空间、步骤最少、以及线性可传送的用于承载、处理以及卸除基板和芯片的制造排列，该基板和芯片位于一系列可经调整而控制、可个别进行处理、大致呈线性排列的腔室中，以达到有效率的芯片产物产出。
发明内容
本发明涉及一种制造焊料凸块与焊料接合点于半导体材料上的方法。此方法于一方面来说，涉及使用处理系统，该处理系统包括有一串连接性排列的基板组件处理站，其中包括有：具有至少六个排列于在线的处理站或处理位置的生产工作台，以及未处理组件的上载站与经处理组件的卸除站，该上载站与卸除站的结构常见于以下三个美国专利案U.S.6827789、U.S.7,008,879和U.S.7,358,175，前述专利申请皆为本申请的参考文献。
本发明所揭露的线性生产安排于多个传送组件，以使处理前的材料组件于一系列相邻但彼此分离的站进行处理，如：半导体基板，且该相邻但彼此分离的站的温度、内部气体与压力可分别地被控制，此可参考与前述相同的美国专利’789号与’879号中实施例的其他方面。
用于上载半导体芯片／基板组合件的最初站被指定为起始的加载／载出腔室／站以用于定义本发明的特定方面。于起始的载入／载出腔室／站，基板与事先贴合但尚未焊接的芯片垂直地相邻，该基板焊芯片的结合被上载至附加电路板，并且接续地被封闭于腔室内传送，其中，该腔室可以是密闭且环境可控制的腔室，或可以是存在周围环境气体压力并充以氮气以减少氧气的腔室。于加载／载出腔室／站中，具有焊料垫于其上的基板，以及具有连续的且彼此排列于同一在线的焊料凸块于其上的芯片藉由，如：热能或超声波温热地预先贴合在一起。芯片附加电路板接着被传送至下一个被指派为第一腔室／站的位置。
于第一腔室／站，真空装置被安装于预先加热的腔室，预先加热的温度约为150℃至270℃，且该预先加热的温度低于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，并于约为10毫托耳至300托耳的部分真空下持续约10秒至300秒的期间，以移除困在腔室中的空气、水气、氧气和化学反应产生的副产物。接着，第一腔室／站#1藉由适当的工具进行甲酸蒸气排放与氮气充填使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
容纳有芯片／基板组合件的支承板由其封闭的腔室被降低并传送至下一个或接续的腔室／站，该腔室／站被指派为第二腔室／站。于第二腔室／站#2，真空装置被安装于预先加热的腔室，预先加热的温度约为150℃至270℃，且该预先加热的温度高于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，并于约为10毫托耳至300托耳的部分真空下持续约10秒至300秒的期间，以移除困在腔室中的空气、水气、氧气和化学反应产生的副产物。接着，第二腔室／站#2藉由适当的工具进行甲酸蒸气排放与氮气充填使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
于这些站／腔室中的处理温度和周围气体可基于使用于半导体芯片／基板组合件的特定焊料的特性被控制和规定。
位于附加电路板上的半导体芯片／基板组合件离开第二腔室／站#2并接着藉由经适当控制的机械装置的线性传送被传送至接续的第三腔室／站#3，且该附加电路板位于机械装置上。于第三腔室／站#3，真空装置被安装于预先加热的腔室，预先加热的温度约为150℃至270℃，且该预先加热的温度高于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，并于约为10毫托耳至300托耳的部分真空下持续约10秒至300秒的期间，以移除困在腔室中的空气、水气、氧气和化学反应产生的副产物。接着，第三腔室／站#3藉由适当的工具进行甲酸蒸气排放与氮气充填使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
位于附加电路板上的半导体芯片／基板组合件离开第三腔室／站#3并接着藉由经适当控制的机械装置的线性传送被传送至接续的第四腔室／站#4，且该附加电路板位于机械装置上。
第四腔室／站#4中存在的气体接续第一腔室／站#1、第二腔室／站#2和第三腔室／站#3，于第四腔室／站#4，真空装置安装于预先加热的腔室，预先加热的温度约为150℃至270℃，且容纳有预先装配的半导体芯片／基板组合件，并于约为10毫托耳至300托耳的部分真空下持续约10秒至300秒的期间，以移除困在腔室中的空气、水气、氧气和化学反应产生的副产物。接着，第四腔室／站#4藉由适当的工具进行甲酸蒸气排放与氮气充填使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
此后，第四腔室／站#4中位于附加电路板上的半导体芯片／基板组合件由第四腔室／站#4被降低并接着藉由经适当的机械装置的线性传送(支承板的受控的传送)被传送至接续的相邻焊料熔融腔室／站#5，且该附加电路板位于机械装置上。
第五腔室／站#5的温度被加热至特定焊料的熔融温度的峰值温度(介于150℃至270℃之间)，其中，半导体芯片／基板组合件被加热至高于特定焊料的熔融温度并被维持一段延长的时间约10秒至300秒，其中，适当的可控制焊料熔融工具被使用，且延长的时间取决于使用在最终加热与熔融以制造导电接合半导体芯片／基板组合件的特定焊料化合物的需求。第五腔室／站#5可安装有真空装置并被充以氮气以控制压力，且于组件间的接口进行甲酸蒸气排放。
此后，附加电路板上接合的半导体芯片／基板组合件离开第五腔室／站#5，并接着藉由附加电路板可控制的传送被传送至接续的冷却腔室／站#6，且该半导体芯片／基板组合件位于附加电路板上。
不同于第五腔室／站#5的处理，第六腔室／站#6中的气体藉由适当的冷却装置C冷却至约20℃至30℃的温度、或冷却至室温、或冷却至更低的温度，并持续一段约10秒至300秒的时间，以使焊料与半导体芯片／基板组合件可在被传送至最终载入／载出腔室／站以进行移除(卸除)前或是在进行进一步的过程前紧密贴合在一起。
此半导体处理的串行热处理的最后一个步骤发生于当半导体芯片／基板组合件被传送至最终载入／载出腔室／站时，于此，已接合与已被处理的半导体芯片／基板组合件由此最终加载／载出腔室／站被卸除。
在前一个半导体芯片／基板组合件以被传送至下一个接续的站后，一个新的且未经处理的半导体芯片／基板组合件于附加电路板上，位于上游的载入／载出腔室／站，以于处理装置上进行由第一腔室／站#1至第五腔室／站#5的一系列传送。由于每个半导体芯片／基板组合被逐步地向下游传送至下一个接续的站，此处理过程可使大量的半导体芯片／基板组合同时进行处理。
于每个特定的腔室／站中，处理参数被设定以应付所有特定焊料的需求，其中，该特定焊料可为含有高量铅的焊料、共熔合金或是无铅的焊料。
本发明的系统的处理细节因而包括有：
载入／载出腔室／站：于加载腔室／站中，预先装配(焊料未经熔融)的半导体芯片／基板组合件被上载至支承板上，该腔室／站于室温或环境温度下，且充以氮气以降低水气与氧气的存在，并接着被传送至第一处理腔室／站，该腔室被指派为第一腔室／站。
第一腔室／站#1被预先加热至默认温度，该默认温度低于使用于半导体芯片／基板组合件的特定焊料的熔融温度，并为部分真空。接着，进行甲酸蒸气排放以移除组合件接口上的氧气，并且，为了使甲酸蒸气充满于接合界面，则使腔室再装满甲酸蒸气，并接续将组合件传送至第二腔室／站#2。
将第二腔室／站#2加热至高于使用于半导体芯片／基板组合件的特定焊料的熔融温度，并将腔室抽真空再充填甲酸蒸气以除去存在的氧气，再接续将组合件传送至第三腔室／站#3。
将第三腔室／站#3加热至高于使用于半导体芯片／基板组合件的特定焊料的熔融温度，并将腔室抽真空再充填甲酸蒸气以除去存在的氧气，再接续将组合件传送至第四腔室／站#4。
将第四腔室／站#4加热至150℃至270℃，且较佳地高于焊料的熔融温度。安装真空装置于第四腔室／站#4，并将腔室充填甲酸蒸气以除去存在的氧气，再接续将组合件传送至第五腔室／站#5。
将第五腔室／站#5加热至峰值温度约150℃至270℃(明显高于焊料的熔融温度)，并将腔室抽真空以移除所有空隙，再接续将组合件传送至第六腔室／站#6。
将第六腔室／站#6抽真空，并冷却链接的组合件至约20℃至30℃的温度，并且排入甲酸蒸气和氮气以控制压力并将甲酸蒸气移动至接合接口，接着再接续将组合件传送至最终载出腔室／站。
当被传送至最终载出腔室／站，被冷却且完全接合的芯片／基板组合件为或接近为室温，此时，已被传送、已冷却且已接合的组合件由此卸除。
含有高量铅的焊料、共熔合金或是无铅的焊料的重熔流布以甲酸作处理，其中，基板的装配藉由于特定的站与大气压力下引入甲酸进入腔室中来作处理。在表面氧化物被去除且焊料被熔融后，于焊料回流的过程中，利用真空装置移除焊料中的空隙或将焊料中的空隙减至最少。
然而，本发明仅需要一种化学制品，如：甲酸，以有效地除去铅、锡、铜、银和铟表面的氧化物。甲酸亦可被利用以去除含有高量铅的焊料，如：铅和锡的化合物，或共熔合金或是无铅的焊料的表面氧化物，其中，无铅的焊料如：银，以及锡或银、铜和铟的化合物。
此种无铅焊料，如：锡银(SnAg)，具有熔点(mT)为217℃，且与甲酸反应温度介于180℃至200℃之间，可运用于本发明的方法中。
藉由使用如本发明的逐步的、独立的、多腔室线性排列的装置，可轻易地移除表面的水气，亦可达到去除焊料表面的氧化物或是将焊料凸块或焊料球中的空隙最小化的效果。于大气压力下或是高于大气压力的压力下，大量的甲酸分子可因此被利用以进行去除氧化物的处理。在熔融组合件中的焊料之前，将腔室的气体抽出并进行甲酸蒸气的排放是很重要的。
此外，于大气压力或高于大气压力的压力下，利用甲酸可使得化学制品的传送机械系统简易且可控制。由于所利用的压力，加热系统可使基板或半导体组合件的加热均匀且可控制。于大气压力下，将热由远离焊料的加热系统传送至焊料较有效率。无可否认地，于现今的半导体过程中，基板的尺寸较从前大很多，且系统的需求提高许多。
于大气压力或高于大气压力的压力下，焊料凸块和焊料球接合点的行程可被改善，主要原因在于，热传导与冷却的传导皆变得较有效率。初始的焊料凸块与焊料球的加热与冷却进行于大气压力下、被连续地加热，并于被提高的温度下将气体抽出，使得焊料中空隙间的压力将空隙带至表面，如此一来便可轻易地除去空隙。
附图说明
本发明包括附图以提供对本发明概念的进一步了解，而且将附图并入并组成说明书的一部份。图式描述本发明的例示具体实施例，而且与说明一起用以解释本发明的原理。在图式中：
图1是显示本案发明的串行线性热处理器排列的例示具体实施例的示意图；
图2是显示于本发明第一步骤中其间具有焊料排列的芯片／基板组合件的侧视图；
图3与图2类似，是显示于本发明第二步骤中芯片／基板组合件的侧视图；
图4是显示图1中处理设备的侧视图；
图5是显示横向通过该线性热处理系统所建的腔室的示意图，显示了加热板、腔室结构的传送组件；以及
图6是显示线性排列中一系列的下加热板与传送组件的示意图。
具体实施方式
本发明包含了电子芯片，该芯片藉由逐步且线性排列的串行线性热处理器排列10所制造，其中，制造方法为以热处理器排列10连续地经由一系列至少六个独立且封闭的腔室／站、起始的载入／载出腔室／站与最终的加载／载出腔室／站处理处理前的芯片／基板组合件W，以上如图1所示。
如图1所示的串行线性热处理器排列10被排列以逐步地使材料被处理，举例来说，半导体基板组合件，位于一系列线性排列且空间分离的位置，由起始的加载／载出腔室／站至各编号处理腔室／站，例如：第一、第二、第三、第四、第五与第六腔室／站，其中，每一个腔室／站的温度、压力与存在的气体可独立地被控制，正如串行线性热处理器排列10的许多实施例的不同面向所表示，如前述的’789和’879专利。值得注意地是，于本发明的许多特定方面来说，本发明可包括有额外的处理腔室／站。
为了表示本发明的特定方面，图1是代表起始的载入／载出腔室／站L1，且如图2和图3所示，半导体芯片／基板组合件W承载于其上。于起始的载入／载出腔室／站L1中，基板组合件12与预先贴合的芯片或晶圆14承载于适当的附加电路板16上且密闭于腔室或容置器M内，且于处理排列10的大气压力或周遭气体压力下。基板12具有预先排列的多个焊料垫18且芯片或晶圆14具有相连、彼此对齐并预先排列的焊料凸块20，在上载至附加电路板16并被传送入起始的加载／载出腔室／站L1之前，焊料凸块20彼此事先藉由，如：热能或超声波能量，“温热地”贴合。于此过程中，芯片或晶圆14和基板12典型地以距离D分隔，该距离D约为10至500微米。
半导体芯片／基板组合件W由起始的加载／载出位置被传送至第一腔室／站#1，第一腔室／站#1为真空或部分真空，并藉由适当的加热工具H被预先加热至默认温度约为150℃至270℃。于本发明的一方面，该默认温度较佳地可低于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，第一腔室／站#1可约为10毫托耳至300托耳的部分真空且持续约10秒至300秒的期间。为了移除困在腔室中的空气、水气、氧气和化学反应产生的副产物，第一腔室／站#1藉由适当的工具进行甲酸蒸气排放FA与氮气充填V使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。半导体芯片／基板组合件W藉由适当的加热工具H加热至默认温度约为150℃至270℃(端看焊料的特性)。如图2和图3所示，半导体芯片／基板组合件W于图3中进行甲酸蒸气排放FA，而于图2则是进行氮气充填V。
附加电路板16承载有半导体芯片／基板组合件W逐步地被指示往下一个位置或下一个接续的站／腔室移动，该站／腔室为第二站／腔室#2。
于第二站／腔室#2，预先加热的腔室M被预先加热至默认温度约为150℃至270℃，于本发明的一方面，该默认温度较佳地高于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，第二腔室／站#2可约为10毫托耳至300托耳的部分真空且持续约10秒至300秒的期间。为了移除困在腔室中的空气、水气、氧气和化学反应产生的副产物，第二腔室／站#2藉由适当的工具进行甲酸蒸气排放FA与氮气充填V使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
于这些站／腔室中的处理温度和周围气体可基于使用于半导体芯片／基板组合件W的特定焊料的特性被控制和规定。
如图3所示，多个站／腔室进行甲酸蒸气排放FA以移除氧气。如图2所示，于腔室中，位于附加电路板16上的半导体芯片／基板组合件W同样地以对流或传导的可控制方式被加热至约为150℃至270℃。第二腔室／站#2、第三腔室／站#3、第四腔室／站#4和第五腔室／站#5(及其他可能增加于本发明的额外腔室)皆可基于使用于半导体芯片／基板组合件W的特定焊料的特性被控制和规定。
位于附加电路板16上的半导体芯片／基板组合件W离开第二腔室／站#2并接着藉由可控制附加电路板16被传送至接续的第三腔室／站#3。
于第三腔室／站#3中，预先加热的腔室M被预先加热至默认温度约为150℃至270℃，于本发明的一方面，该默认温度较佳地高于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，第三腔室／站#3可约为10毫托耳至300托耳的部分真空且持续约10秒至300秒的期间。为了移除困在腔室中的空气、水气、氧气和化学反应产生的副产物，第三腔室／站#3藉由适当的工具进行甲酸蒸气排放FA与氮气充填V使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
位于附加电路板16上的半导体芯片／基板组合件W离开第三腔室／站#3并接着藉由可控制附加电路板16被传送至接续的第四腔室／站#4。
于第四腔室／站#4中，预先加热的腔室M被预先加热至默认温度约为150℃至270℃，于本发明的一方面，该默认温度较佳地高于使用于半导体芯片／基板组合件W的特定焊料的熔融温度，第四腔室／站#4可约为10毫托耳至300托耳的部分真空且持续约10秒至300秒的期间。为了移除困在腔室中的空气、水气、氧气和化学反应产生的副产物，第四腔室／站#4藉由适当的工具进行甲酸蒸气排放FA与氮气充填V使得腔室中组件间的接口与接合点皆可接触甲酸蒸气。
其后，位于附加电路板16上的半导体芯片／基板组合件W离开第四腔室／站#4并接着藉由附加电路板16可控制地、逐步地且线性移动地被传送至接续的第五腔室／站#5。
第五腔室／站#5的温度被加热至高于特定焊料的熔融温度的峰值温度，例如：高于217℃(适用于焊料为锡银SnAg时)，以制造出半导体芯片／基板组合件W的组件18和20间较强的导电机械接合点，该温度藉由适当且可控制的加热工具H被维持一段延长的时间约10秒至300秒，其中，延长的时间取决于使用在最终加热与融融以制造导电接合半导体芯片／基板组合件W的特定焊料化合物的需求。第五腔室／站#5可安装有真空装置并被充以氮气以控制压力，且于组件间的接口进行甲酸蒸气排放。接着，半导体芯片／基板组合件W被传送至第六腔室／站#6。
不同于第五腔室／站#5的处理，第六腔室／站#6中的气体藉由适当的冷却装置C冷却至约20℃至30℃的温度、或冷却至室温、或冷却至更低的温度，并持续一段约10秒至300秒的时间，以使焊料与半导体芯片／基板组合件W可在被传送至最终载入／载出腔室／站以进行移除(卸除)前或是在进行进一步的过程前紧密贴合在一起。
此半导体处理的串行热处理的最后一个步骤发生于当半导体芯片／基板组合件W被传送至最终载入／载出腔室／站L2时，于此，已接合与已被处理的半导体芯片／基板组合件W由此最终载入／载出腔室／站L2被卸除。
于每个特定的腔室／站中，处理参数被设定以应付所有特定焊料的需求，其中，该特定焊料可为含有高量铅的焊料、共熔合金或是无铅的焊料。
用以处理前述产物的系统更特定地示于图5中，其中，线性串联的可密封的芯片处理腔室100被部分地被显示。如前所述，由附加电路板102的边缘可以显示哪个附加电路板102上装载了多个将于腔室100中进行处理的芯片104。附加电路板102通常为长方形，白行被支撑于底部加热板114上。
腔室100由下盖110，或称底盖，和内部杯状体112所组成。内部杯状体112以长方形的形状包围底部／下加热板114。底部加热板114为可垂直移动的，藉由将底部加热板114移近和移远以调整芯片处理温度，藉此可达到传统热控制技术控制腔室温度时所无法做到微调动作，如图5中的双箭头U所表示。下盖110，或称底盖、内部杯状体112以及底部加热板114的周围被下缘底部处理腔室区116所支承。当附加电路板102被传送至下一个站／腔室下缘底部处理腔室区116并在一新的附加电路板102被传送进来时相对于附加电路板102升高，下缘底部处理腔室区116可使位于较下方的组件位置降低。
腔室100包括有置于附加电路板102上的上加热板118并被静止顶盖120完全封闭，如图5所示。温度传感器和加热器线路管122和124分别延伸通过上下盖板120和110。附加电路板10和芯片104可由底部、顶部或底部和顶部两处被加热每个加热器板114和118被分别地控制于所需求的加热范围，底部加热器板114可沿着下缘底部处理腔室区116垂直地被调整，以使得附加电路板102和芯片104得以进入，以进行接续的处理。如先前特定的描述，腔室100根据所需进行的过程被设定至不同的温度。
处理过程循环包括有：将附加电路板102向下传送至接续的腔室，该接续的腔室如图6所示。由腔室100至另一相邻腔室100的移动会受到底部加热器板114的垂直位移以及适当的腔室功能循环所影响。如图6所示，多个弓状的支承肋136由框架外缘140的一对平行边138向内弓形地延伸。如图6所示，多个弓状的支承肋142由平行边138弓形地向外朝向一对平行的末端组件144延伸。支承肋136和142帮助以将接环102支撑于底部加热器板114上。
据此，以上被显示的为独特设备，该设备用以传送多个排列于附加电路板的陶瓷芯片，多个排列于附加电路板的陶瓷芯片通过直线性排列的底部加热器且位于一列上加热板的下方。芯片附加电路板被支承以进行快速的序列移动，以将传送的不规则与停止时间降至最小。附加电路板和芯片因而以独特的方式被支承于线性设备的传送过程。
以上说明并未脱离对本发明的技术思想进行例示性说明的范围，因此若为本发明所属技术领域中具有通常知识者，则可于不脱离本发明的本质的特性的范围内进行多样的修正及变形。因此，本发明所例示的实施形态并非限定本发明的技术思想者，仅用于说明，根据该实施形态，并非限定本发明的技术思想的范围。本发明的保护范围必须藉由以下申请专利范围进行解释，与其同等的范围内所有的技术思想必须作为本发明的保护范围内所包含者进行解释。
【符号说明】
#1    腔室／站
#2    腔室／站
#3    腔室／站
#4    腔室／站
#5    腔室／站
#6    腔室／站
10    排列
12    基板
14    芯片或晶圆
16    附加电路板
18    焊垫
20    焊料凸块
100   可密封的芯片处理腔室
102   附加电路板
104   芯片
112   内部杯状体
114   底部加热器／板
120   顶盖
122   温度传感器
124   加热器线路管
136   支承肋
138   支承肋
142   支承肋
144   末端组件
D     距离
W     半导体芯片／基板组合件
V     氮气充填
H     加热工具
C     冷却装置
U     双箭头
M     腔室或容置器
FA    甲酸蒸气排放
L1    起始载入／载出腔室／站
L2    最终载入／载出腔室／站

Claims (5)

1.一种用于制造芯片的电子半导体组件系统的串行线性热处理器排列，用于经由一系列独立且线性相邻的腔室，连续地处理线性芯片处理器内的分离并预先焊接的半导体组件的处理前的芯片/基板组合件，其中，
该处理前的芯片/基板组合件被负载至位于该处理器的起始的载入/载出站的腔室内的附加电路板，该处理前的芯片/基板组合件承载大气压力，且该腔室被充以氮气；
该处理前的芯片/基板组合件经由该被移动至上加热板与垂直且可位移的下加热板之间的位置的设备附加电路板被推送进入第一处理腔室/站，且该经预处理的芯片/基板组合件被加热至低于焊料熔融温度，该第一腔室/站被维持低于大气压力，甲酸蒸气管被引入，且该腔室/站的底部处理腔室被降低；
该处理前的芯片/基板组合件被推送进入位于该上下加热板之间的等待的开启的第二腔室/站，该第二腔室/站藉由其底部加热器的垂直移动被关闭，其中，该处理前的芯片/基板组合件至高于焊料熔融温度，该第二腔室/站被保持真空且甲酸蒸气管被引入该第二腔室/站；
该处理前的芯片/基板组合件处理腔室藉由其底部加热器的垂直下降被开启，以使得附加电路板由该第二站被推送至等待的现已被开启且位于其上下加热板之间的第三腔室/站，该第三腔室/站被关闭且该经预处理的芯片/基板组合件被加热至高于焊料熔融温度，该第三腔室/站被保持真空且甲酸蒸气管被引入该第三腔室/站；
该处理前的芯片/基板组合件由该第三腔室/站的开口上藉由其底部加热板的降低被传送至等待的开启的第四腔室/站的底部或下加热板，且该经预处理的芯片/基板组合件置于该第四腔室/站的上加热板与该下加热板之间，该第四腔室/站的底部处理部被升高以升高该下加热板藉以关闭该第四腔室/站，且该芯片/基板组合件被加热至高温，以进一步处理分离的芯片和基板间的焊料，使得芯片的焊料与该基板电性连接，且甲酸蒸气管被引入该第四腔室/站；
该被加热且被连接的芯片/基板组合件被传送至第五腔室/站的降低的底部处理腔室区，该底部处理腔室部升高以关闭该腔室，该组合件被加热至峰值的焊料熔融温度，以于真空条件下熔融并链接该芯片/基板组合件，其中，该腔室被充以氮气；
该被链接的芯片/基板组合件由该第五腔室/站的开口上被传送至第六腔室/站且被冷却至周围温度或室温；以及
该芯片/基板组合件被传送至最终下游的载入/载出站，该被链接的芯片/基板组合件从该加载/载出站的腔室被承载；
其中，于约10秒至约300秒的期间，该第一、第二、第三与第四腔室/站于约760托耳的压力下被个别加热至默认温度，该默认温度范围由约150℃至约270℃。
2.如权利要求1所述的串行线性热处理器排列，其中该第一、第二、第三与第四腔室/站的默认温度被维持于使用于该组合件的特定焊料的熔融温度以下。
3.如权利要求1所述的串行线性热处理器排列，其中该第一、第二、第三、第四与第五腔室/站的默认温度被维持于使用于该组合件的特定焊料的熔融温度以上。
4.如权利要求1所述的串行线性热处理器排列，其中该第一与第二腔室/站的默认温度被维持于使用于该组合件的特定焊料的熔融温度以下，而第三、第四与第五腔室/站的默认温度被维持于使用于该组合件的特定焊料的熔融温度以上。
5.如权利要求1所述的串行线性热处理器排列，其中该第五腔室/站的默认温度所有腔室/站的峰值温度，且为使用于该组合件的特定焊料的熔融温度以上。
CN201310421281.3A 2012-09-17 2013-09-16 串行线性热处理器排列 Active CN103681363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/573,486 2012-09-17
US13/573,486 US20130175323A1 (en) 2002-07-01 2012-09-17 Serial thermal linear processor arrangement

Publications (2)

Publication Number Publication Date
CN103681363A true CN103681363A (zh) 2014-03-26
CN103681363B CN103681363B (zh) 2016-12-07

Family

ID=50318541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310421281.3A Active CN103681363B (zh) 2012-09-17 2013-09-16 串行线性热处理器排列

Country Status (4)

Country Link
JP (1) JP5778731B2 (zh)
KR (1) KR101505944B1 (zh)
CN (1) CN103681363B (zh)
TW (1) TWI523177B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109822174A (zh) * 2019-03-22 2019-05-31 清华大学 降低芯片分层率的电路板拆解热风熔焊方法
CN110993550A (zh) * 2019-12-25 2020-04-10 北京北方华创微电子装备有限公司 半导体热处理设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9226407B2 (en) * 2002-07-01 2015-12-29 Semigear Inc Reflow treating unit and substrate treating apparatus
US20150188996A1 (en) 2013-12-26 2015-07-02 Electronics And Telecommunications Research Institute Virtual object generating apparatus and method for data distribution service (dds) communication in multiple network domains
WO2019032486A1 (en) * 2017-08-07 2019-02-14 Boston Process Technologies, Inc. WELD BALL PROCESSING ARRANGEMENT WITHOUT HOT WALL FLOW
CN110335930A (zh) * 2019-05-21 2019-10-15 秦启洋 全自动真空共晶设备
CN117577562B (zh) * 2024-01-15 2024-04-16 北京仝志伟业科技有限公司 用于芯片封装的真空装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002210555A (ja) * 2001-01-18 2002-07-30 Fujitsu Ltd はんだ接合装置
CN1387468A (zh) * 1999-11-08 2002-12-25 平克有限公司 用于产生焊接点的方法和装置
TW515735B (en) * 1999-12-20 2003-01-01 Fujitsu Ltd Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment
US20040203178A1 (en) * 2002-07-01 2004-10-14 Chunghsin Lee Isolation chamber arrangement for serial processing of semiconductor wafers for the electronic industry
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
CN101208454A (zh) * 2004-11-18 2008-06-25 因特维克有限公司 晶片处理系统及制造晶片的方法
JP2010161207A (ja) * 2009-01-08 2010-07-22 Toyota Industries Corp 半田付け方法および半田付け装置
JP2011119352A (ja) * 2009-12-01 2011-06-16 Panasonic Corp リフロー半田付け装置及びそれを用いたリフロー半田付けシステム
US20110215483A1 (en) * 2002-07-01 2011-09-08 Jian Zhang Flux-free chip to substrate joint serial linear thermal processor arrangement
US20120088370A1 (en) * 2010-10-06 2012-04-12 Lam Research Corporation Substrate Processing System with Multiple Processing Devices Deployed in Shared Ambient Environment and Associated Methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378852B2 (ja) * 1999-12-20 2003-02-17 富士通株式会社 加熱溶融処理装置
JP3786091B2 (ja) 2002-03-22 2006-06-14 セイコーエプソン株式会社 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム
JP4297945B2 (ja) * 2007-03-01 2009-07-15 パナソニック株式会社 熱処理装置
JP5424201B2 (ja) * 2009-08-27 2014-02-26 アユミ工業株式会社 加熱溶融処理装置および加熱溶融処理方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387468A (zh) * 1999-11-08 2002-12-25 平克有限公司 用于产生焊接点的方法和装置
TW515735B (en) * 1999-12-20 2003-01-01 Fujitsu Ltd Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment
JP2002210555A (ja) * 2001-01-18 2002-07-30 Fujitsu Ltd はんだ接合装置
US20040203178A1 (en) * 2002-07-01 2004-10-14 Chunghsin Lee Isolation chamber arrangement for serial processing of semiconductor wafers for the electronic industry
US20110215483A1 (en) * 2002-07-01 2011-09-08 Jian Zhang Flux-free chip to substrate joint serial linear thermal processor arrangement
CN101208454A (zh) * 2004-11-18 2008-06-25 因特维克有限公司 晶片处理系统及制造晶片的方法
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
JP2010161207A (ja) * 2009-01-08 2010-07-22 Toyota Industries Corp 半田付け方法および半田付け装置
JP2011119352A (ja) * 2009-12-01 2011-06-16 Panasonic Corp リフロー半田付け装置及びそれを用いたリフロー半田付けシステム
US20120088370A1 (en) * 2010-10-06 2012-04-12 Lam Research Corporation Substrate Processing System with Multiple Processing Devices Deployed in Shared Ambient Environment and Associated Methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109822174A (zh) * 2019-03-22 2019-05-31 清华大学 降低芯片分层率的电路板拆解热风熔焊方法
CN110993550A (zh) * 2019-12-25 2020-04-10 北京北方华创微电子装备有限公司 半导体热处理设备
CN110993550B (zh) * 2019-12-25 2022-12-09 北京北方华创微电子装备有限公司 半导体热处理设备

Also Published As

Publication number Publication date
JP2014060401A (ja) 2014-04-03
KR20140036984A (ko) 2014-03-26
CN103681363B (zh) 2016-12-07
TWI523177B (zh) 2016-02-21
JP5778731B2 (ja) 2015-09-16
TW201413898A (zh) 2014-04-01
KR101505944B1 (ko) 2015-03-27

Similar Documents

Publication Publication Date Title
CN103681363A (zh) 串行线性热处理器排列
US20130175323A1 (en) Serial thermal linear processor arrangement
CN106876267B (zh) 一种ltcc基板组件及其共晶烧结工艺方法
KR101233282B1 (ko) 접합 방법 및 접합 장치
CN105932085A (zh) 连接太阳能电池的方法
CN1938865A (zh) 太阳能电池的制造方法
TW201606969A (zh) 用於半導體晶粒互連的雷射輔助接合
KR20120130083A (ko) 캐리어를 사용한 솔라 패널을 생산하기 위한 방법 및 디바이스
CN111727494B (zh) 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机
CN103579024A (zh) 集成电路的封装中的变形控制
EP3098837B1 (en) Die bonder comprising three inert gas containers
US8274161B2 (en) Flux-free chip to substrate joint serial linear thermal processor arrangement
CN1477905A (zh) 电子液体加热设备
US8252678B2 (en) Flux-free chip to wafer joint serial thermal processor arrangement
JP2014157858A (ja) 半導体装置の製造方法
CN111384601A (zh) 一种高集成度tr组件的焊接装配互连方法
CN102842521A (zh) 芯片结合设备
JP4910831B2 (ja) 熱圧着ヘッド、部品実装装置および部品実装方法
CN110391146A (zh) 利用预先去氧化物工艺的接合及其执行装置
CN205428904U (zh) 一种大功率可控硅封装结构
TWI442853B (zh) 在一熱製程中保護一熱敏感元件的方法及保護裝置
CN1943015A (zh) 被处理体的处理装置
EP4006959A1 (en) Solder-attached product manufacturing device, and solder-attached product manufacturing method
US9925588B2 (en) Semiconductor module bonding wire connection method
CN216263949U (zh) 芯片焊接装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant