TWI523177B - 串列線性熱處理器排列 - Google Patents

串列線性熱處理器排列 Download PDF

Info

Publication number
TWI523177B
TWI523177B TW102133486A TW102133486A TWI523177B TW I523177 B TWI523177 B TW I523177B TW 102133486 A TW102133486 A TW 102133486A TW 102133486 A TW102133486 A TW 102133486A TW I523177 B TWI523177 B TW I523177B
Authority
TW
Taiwan
Prior art keywords
chamber
station
wafer
substrate assembly
solder
Prior art date
Application number
TW102133486A
Other languages
English (en)
Other versions
TW201413898A (zh
Inventor
張健
Original Assignee
Psk有限公司
SEMIgear公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/573,486 external-priority patent/US20130175323A1/en
Application filed by Psk有限公司, SEMIgear公司 filed Critical Psk有限公司
Publication of TW201413898A publication Critical patent/TW201413898A/zh
Application granted granted Critical
Publication of TWI523177B publication Critical patent/TWI523177B/zh

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

串列線性熱處理器排列
本發明係關於一電子晶片,以及一製造該電子晶片的方法,如:半導體基板,更特定地,本發明係關於一設備之逐步式的製程,該設備係用於半導體基板之製造,且係為與一美國專利申請案(US 8,274,161,公告於2012年9月25日)技術特徵相似而分案申請的部分連續案,該美國專利申請案(US 8,274,161)則係為另一美國專利申請案(No.12/930203,申請於2010年12月31日)的部分連續案。本申請案係以該美國專利申請案(No.12/930203)主張優先權,且亦係為一美國專利申請案(No.12/653,454,申請於2009年12月14日)的部分連續案,該案為另一美國專利申請案(No.11/482,838,申請於2006年07月07日,現今專利編號為US 7,008,879)的分割案。該另一美國專利申請案(US 7,008,879)又係為一美國專利申請案(No.10/186,823,申請於2002年07月01日,現今專利編號為US 6,827,789)的分割案。前述之專利申請案皆為本申請案之參考文獻。
當使用電鍍方法、印刷法與焊料球熔融法形成半導體設備,半導體基板上的焊料凸塊便會形成。焊料係被熔融且接合入相連結之材料,該材料係可為配線、導體或其類 似物。於大多數有使用焊料之製程方法的先前技術中,助焊劑會被使用,並被置於配線和端子的表面上。當活化該表面以移除氧化物並避免新的氧化物生成時,助焊劑係典型地覆蓋該表面。通常,助焊劑係熔融於所被置放之表面上且佈滿該表面,並且,於製程中,一部分助焊劑將會融化。於先前技術中,助焊劑之移除係一常見的問題。由於晶片和基板間的助焊劑係難以被移除乾淨,故會造成設備之可靠性降低的問題。
先前技術之機械可例如:助焊劑供給器、迴焊爐、助焊劑墊圈。每種特定的焊料係經常需要使用不同的助焊劑和不同的助焊劑清洗化學作用。由於這些材料和化學物品的特性,先前技術之機械必須被指定以適合某種特定的材料和化學物品之方式來設計。由於先前技術中所使用之助焊劑的特性,該些助焊劑會貼合在處理設備上,使得處理設備難以被清理。助焊劑之使用需要耗費大量的化學物品並時常進行製程的維護。
於一些例子中,真空系統係被利用以加熱焊料、利用以噴射甲酸以及利用以將空隙最小化,且亦可利用以形成焊料凸塊或焊料球。
本發明之一課題即為克服先前技術之缺點。
本發明之另一課題係將生產步驟最少化,否則該生產過程將需要助焊劑之使用與去除。
本發明再進一步之課題係為提供一節省空間、步驟最少、以及線性可傳送之用於承載、處理以及卸載基板和晶 片的製造排列,該基板和晶片係位於一系列可經調整而控制、可個別進行處理、大致呈線性排列之腔室中,以達到有效率的晶片產物產出。
本發明係關於一製造焊料凸塊與焊料接合點於一半導體材料上之方法。此方法於一方面來說,係涉及使用一處理系統,該處理系統包括有一串連線性排列之基板元件處理站,其中包括有:一具有至少六個排列於一線上之處理站或處理位置之生產工作台,以及一個未處理元件之上載站與一經處理元件之卸載站,該上載站與卸載站之結構係常見於以下三個美國專利案U.S.6827789、U.S.7,008,879和U.S.7,358,175,前述之專利申請案皆為本申請案之參考文獻。
本發明所揭露之線性生產係安排於複數個傳送元件,以使一處理前之材料元件於一系列相鄰但彼此分離之站進行處理,如:半導體基板,且該相鄰但彼此分離之站的溫度、內部氣體與壓力係可分別地被控制,此係可參考與前述相同之美國專利’789號與’879號中實施例的其他方面。
用於上載半導體晶片/基板組合件之最初站係被指定為起始載入/載出腔室/站以用於定義本發明之一特定方面。於起始載入/載出腔室/站,一基板與一事先貼合但尚未焊接之晶片垂直地相鄰,該基板焊晶片的結合係被上載至承載板,並且接續地被封閉於腔室內傳送,其中,該腔室可係一密閉且環境可控制之腔室,或可係一存在周圍環 境氣體壓力並充以氮氣以減少氧氣之腔室。於載入/載出腔室/站中,具有焊料墊於其上之基板,以及具有連續的且彼此排列於同一線上之焊料凸塊於其上之晶片係藉由,如:熱能或超聲波溫熱地預先貼合在一起。晶片承載板係接著被傳送至下一個被指派為第一腔室/站的位置。
於第一腔室/站,一真空裝置係被安裝於預先加熱之腔室,預先加熱之溫度約為150℃至270℃,且該預先加熱之溫度係低於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,並於約為10毫托耳至300托耳之部分真空下持續約10秒至300秒之期間,以移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物。接著,第一腔室/站#1係藉由適當之工具進行甲酸蒸氣排放與氮氣充填使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
容納有晶片/基板組合件之承載板係由其封閉之腔室被降低並傳送至下一個或接續的腔室/站,該腔室/站係被指派為第二腔室/站。於第二腔室/站#2,一真空裝置係被安裝於預先加熱之腔室,預先加熱之溫度約為150℃至270℃,且該預先加熱之溫度係高於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,並於約為10毫托耳至300托耳之部分真空下持續約10秒至300秒之期間,以移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物。接著,第二腔室/站#2係藉由適當之工具進行甲酸蒸氣排放與氮氣充填使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
於這些站/腔室中之處理溫度和周圍氣體係可基於使用於半導體晶片/基板組合件之特定焊料的特性被控制和規定。
位於承載板上的半導體晶片/基板組合件離開第二腔室/站#2並接著藉由經適當控制的機械裝置之線性傳送被傳送至一接續之第三腔室/站#3,且該承載板位於機械裝置上。於第三腔室/站#3,一真空裝置係被安裝於預先加熱之腔室,預先加熱之溫度約為150℃至270℃,且該預先加熱之溫度係高於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,並於約為10毫托耳至300托耳之部分真空下持續約10秒至300秒之期間,以移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物。接著,第三腔室/站#3係藉由適當之工具進行甲酸蒸氣排放與氮氣充填使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
位於承載板上的半導體晶片/基板組合件離開第三腔室/站#3並接著藉由經適當控制的機械裝置之線性傳送被傳送至一接續之第四腔室/站#4,且該承載板位於機械裝置上。
第四腔室/站#4中存在之氣體係接續第一腔室/站#1、第二腔室/站#2和第三腔室/站#3,於第四腔室/站#4,一真空裝置係被安裝於預先加熱之腔室,預先加熱之溫度約為150℃至270℃,且容納有預先裝配之半導體晶片/基板組合件,並於約為10毫托耳至300托耳之部分真空下持續約10秒至200秒之期間,以移除困在腔室中的空氣、水氣、 氧氣和化學反應產生之副產物。接著,第四腔室/站#4係藉由適當之工具進行甲酸蒸氣排放與氮氣充填使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
此後,第四腔室/站#4中位於承載板上的半導體晶片/基板組合件係由第四腔室/站#4被降低並接著藉由經適當的機械裝置之線性傳送(承載板之受控的傳送)被傳送至一接續之相鄰焊料熔融第五腔室/站#5,且該承載板位於機械裝置上。
第五腔室/站#5之溫度係被加熱至一特定焊料的熔融溫度之峰值溫度(介於150℃至270℃之間),其中,半導體晶片/基板組合件係被加熱至高於特定焊料的熔融溫度並被維持一段延長之時間約10秒至300秒,其中,一適當之可控制焊料熔融工具係被使用,且延長之時間取決於使用在最終加熱與熔融以製造一導電接合半導體晶片/基板組合件之特定焊料化合物的需求。第五腔室/站#5係可安裝有一真空裝置並被充以氮氣以控制壓力,且於元件間的介面進行甲酸蒸氣排放。
此後,承載板上接合之半導體晶片/基板組合件離開第五腔室/站#5,並接著藉由承載板可控制之傳送被傳送至一接續的冷卻第六腔室/站#6,且該半導體晶片/基板組合件位於承載板上。
不同於第五腔室/站#5之處理,第六腔室/站#6中之氣體係藉由一適當的冷卻裝置C冷卻至約20℃至30℃之溫度、或冷卻至室溫、或冷卻至更低之溫度,並持續一段約 10秒至300秒的時間,以使焊料與半導體晶片/基板組合件可在被傳送至最終載入/載出腔室/站以進行移除(卸載)前或是在進行進一步之製程前緊密貼合在一起。
此半導體處理之串列熱處理的最後一個步驟發生於當半導體晶片/基板組合件被傳送至最終載入/載出腔室/站時,於此,已接合與已被處理之半導體晶片/基板組合件係由此最終載入/載出腔室/站被卸載。
在前一個半導體晶片/基板組合件以被傳送至下一個接續的站後,一個新的且未經處理之半導體晶片/基板組合件於一承載板上,係位於上游之載入/載出腔室/站,以於處理裝置上進行由第一腔室/站#1至第五腔室/站#5之一系列傳送。由於每個半導體晶片/基板組合係被逐步地向下游傳送至下一個接續的站,此處理製程可使大量的半導體晶片/基板組合同時進行處理。
於每個特定的腔室/站中,處理參數係被設定以應付所有特定焊料的需求,其中,該特定焊料係可為含有高量鉛之焊料、共熔合金或是無鉛之焊料。
本發明之系統的處理細節因而包括有:載入/載出腔室/站:於載入腔室/站中,一預先裝配(焊料未經熔融)之半導體晶片/基板組合件係被上載至承載板上,該腔室/站係於室溫或環境溫度下,且充以氮氣以降低水氣與氧氣之存在,並接著被傳送至第一處理腔室/站,該腔室係被指派為第一腔室/站。
第一腔室/站#1被預先加熱至一預設溫度,該預設溫 度低於使用於半導體晶片/基板組合件之特定焊料的熔融溫度,並係為部分真空。接著,進行甲酸蒸氣排放以移除組合件介面上的氧氣,並且,為了使甲酸蒸氣充滿於接合介面,則使腔室再裝滿甲酸蒸氣,並接續將組合件傳送至第二腔室/站#2。
將第二腔室/站#2加熱至高於使用於半導體晶片/基板組合件之特定焊料的熔融溫度,並將腔室抽真空再充填甲酸蒸氣以除去存在之氧氣,再接續將組合件傳送至第三腔室/站#3。
將第三腔室/站#3加熱至高於使用於半導體晶片/基板組合件之特定焊料的熔融溫度,並將腔室抽真空再充填甲酸蒸氣以除去存在之氧氣,再接續將組合件傳送至第四腔室/站#4。
將第四腔室/站#4加熱至150℃至270℃,且較佳地係高於焊料的熔融溫度。安裝一真空裝置於第四腔室/站#4,並將腔室充填甲酸蒸氣以除去存在之氧氣,再接續將組合件傳送至第五腔室/站#5。
將第五腔室/站#5加熱至一峰值溫度約150℃至270℃(明顯高於焊料的熔融溫度),並將腔室抽真空以移除所有空隙,再接續將組合件傳送至第六腔室/站#6。
將第六腔室/站#6抽真空,並冷卻連結之組合件至約20℃至30℃之溫度,並且排入甲酸蒸氣和氮氣以控制壓力並將甲酸蒸氣移動至接合介面,接著再接續將組合件傳送至最終載入/載出腔室/站。
當被傳送至最終載入/載出腔室/站,被冷卻且完全接合之晶片/基板組合件係為或接近為室溫,此時,已被傳送、已冷卻且已接合之組合件係由此卸載。
含有高量鉛之焊料、共熔合金或是無鉛之焊料的重熔流佈係以甲酸作處理,其中,基板之裝配係藉由於特定的站與大氣壓力下引入甲酸進入腔室中來作處理。在表面氧化物被去除且焊料被熔融後,於焊料回流的過程中,利用一真空裝置移除焊料中的空隙或將焊料中的空隙減至最少。
然而,本發明僅需要一種化學製品,如:甲酸,以有效地除去鉛、錫、銅、銀和銦表面的氧化物。甲酸亦可被利用以去除含有高量鉛之焊料,如:鉛和錫的化合物,或共熔合金或是無鉛之焊料的表面氧化物,其中,無鉛之焊料如:銀,以及錫或銀、銅和銦的化合物。
此種無鉛焊料,如:錫銀(SnAg),具有一熔點(mT)為217℃,且與甲酸反應溫度介於180℃至200℃之間,係可運用於本發明之方法中。
藉由使用如本發明之逐步的、獨立的、多腔室線性排列的裝置,係可輕易地移除表面的水氣,亦可達到去除焊料表面的氧化物或是將焊料凸塊或焊料球中的空隙最小化之效果。於大氣壓力下或是高於大氣壓力之壓力下,大量的甲酸分子係可因此被利用以進行去除氧化物之處理。在熔融組合件中的焊料之前,將腔室之氣體抽出並進行甲酸蒸氣的排放是很重要的。
此外,於大氣壓力或高於大氣壓力之壓力下,利用甲酸可使得化學製品的傳送機械系統簡易且可控制。由於所利用之壓力,加熱系統係可使基板或半導體組合件之加熱係均勻且可控制。於大氣壓力下,將熱由遠離焊料之加熱系統傳送至焊料係較有效率。無可否認地,於現今的半導體製程中,基板的尺寸較從前大很多,且系統的需求係提高許多。
於大氣壓力或高於大氣壓力之壓力下,焊料凸塊和焊料球接合點的行程係可被改善,主要原因在於,熱傳導與冷卻的傳導皆變得較有效率。初始之焊料凸塊與焊料球之加熱與冷卻進行於大氣壓力下、係被連續地加熱,並於被提高之溫度下將氣體抽出,使得焊料中空隙間的壓力將空隙帶至表面,如此一來便可輕易地除去空隙。
#1‧‧‧腔室/站
#2‧‧‧腔室/站
#3‧‧‧腔室/站
#4‧‧‧腔室/站
#5‧‧‧腔室/站
#6‧‧‧腔室/站
10‧‧‧串列線性熱處理器排列
12‧‧‧基板
14‧‧‧晶片或晶圓
16‧‧‧承載板
18‧‧‧焊料墊
20‧‧‧焊料凸塊
100‧‧‧腔室
102‧‧‧承載板
104‧‧‧晶片
110‧‧‧下蓋
112‧‧‧內部杯狀體
114‧‧‧下加熱板
116‧‧‧底部處理腔室區
118‧‧‧上加熱板
120‧‧‧頂蓋
122‧‧‧溫度感測器
124‧‧‧加熱器線路管
136‧‧‧支承肋
138‧‧‧支承肋
142‧‧‧支承肋
144‧‧‧末端元件
D‧‧‧距離
W‧‧‧半導體晶片/基板組合件
V‧‧‧氮氣充填
H‧‧‧加熱工具
C‧‧‧冷卻裝置
U‧‧‧雙箭頭
M‧‧‧腔室或容置器
FA‧‧‧甲酸蒸氣排放
L1‧‧‧起始載入/載出腔室/站
L2‧‧‧最終載入/載出腔室/站
本發明包括附圖以提供對本發明概念之進一步了解,而且將附圖併入並組成說明書之一部份。圖式描述本發明之例示具體實施例,而且與說明一起用以解釋本發明之原理。在圖式中:圖1係顯示本案發明之串列線性熱處理器排列的例示具體實施例之示意圖;圖2係顯示於本發明第一步驟中其間具有焊料排列之晶片/基板組合件的側視圖;圖3與圖2類似,係顯示於本發明第二步驟中晶片/基板組合件的側視圖; 圖4係顯示圖1中處理設備的側視圖;圖5係顯示橫向通過該線性熱處理系統所建之腔室的示意圖,顯示了加熱板、腔室結構的傳送元件;以及圖6係顯示線性排列中一系列之下加熱板與傳送元件之示意圖。
本發明係包含了一電子晶片,該晶片係藉由一逐步且線性排列的串列線性熱處理器排列10所製造,其中,製造方法為以串列線性熱處理器排列10連續地經由一系列至少六個獨立且封閉的腔室/站、一起始載入/載出腔室/站與一最終載入/載出腔室/站處理一處理前的晶片/基板組合件W,以上如圖1所示。
如圖1所示之串列線性熱處理器排列10係被排列以逐步地使一材料被處理,舉例來說,一半導體基板組合件,位於一系列線性排列且空間分離之位置,由一起始載入/載出腔室/站至各編號處理腔室/站,例如:第一、第二、第三、第四、第五與第六腔室/站,其中,每一個腔室/站之溫度、壓力與存在之氣體係可獨立地被控制,正如串列線性熱處理器排列10之許多實施例的不同面向所表示,如前述之’789和’879專利。值得注意地是,於本發明之許多特定方面來說,本發明係可包括有額外的處理腔室/站。
為了表示本發明一特定方面,圖1係代表起始載入/載出腔室/站L1,且如圖2和圖3所示,半導體晶片/基板組合件W係承載於其上。於起始載入/載出腔室/站L1中, 一基板12與預先貼合之晶片或晶圓14係承載於一適當的承載板16上且密閉於腔室或容置器M內,且於串列線性熱處理器排列10之大氣壓力或周遭氣體壓力下。基板12具有預先排列的複數個焊料墊18且晶片或晶圓14具有相連、彼此對齊並預先排列的焊料凸塊20,在上載至承載板16並被傳送入起始載入/載出腔室/站L1之前,焊料凸塊20彼此事先係藉由,如:熱能或超聲波能量,”溫熱地”貼合。於此製程中,晶片或晶圓14和基板12係典型地以一距離D分隔,該距離D約為10至500微米。
半導體晶片/基板組合件W係由起始載入/載出位置被傳送至第一腔室/站#1,第一腔室/站#1係為真空或部分真空,並藉由一適當之加熱工具H被預先加熱至一預設溫度約為150℃至270℃。於本發明之一方面,該預設溫度較佳地可低於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,第一腔室/站#1可約為10毫托耳至300托耳之部分真空且持續約10秒至300秒之期間。為了移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物,第一腔室/站#1係藉由適當之工具進行甲酸蒸氣排放FA與氮氣充填V使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。半導體晶片/基板組合件W係藉由一適當的加熱工具H加熱至一預設溫度約為150℃至270℃(端看焊料之特性)。如圖2和圖3所示,半導體晶片/基板組合件W於圖3中係進行甲酸蒸氣排放FA,而於圖2則是進行氮氣充填V。
承載板16承載有半導體晶片/基板組合件W係逐步地被指示往下一個位置或下一個接續的站/腔室移動,該站/腔室係為第二站/腔室#2。
於第二站/腔室#2,預先加熱之腔室或容置器M係被預先加熱至一預設溫度約為150℃至270℃,於本發明之一方面,該預設溫度較佳地係高於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,第二腔室/站#2可約為10毫托耳至300托耳之部分真空且持續約10秒至300秒之期間。為了移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物,第二腔室/站#2係藉由適當之工具進行甲酸蒸氣排放FA與氮氣充填V使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
於這些站/腔室中之處理溫度和周圍氣體係可基於使用於半導體晶片/基板組合件W之特定焊料的特性被控制和規定。
如圖3所示,複數個站/腔室係進行甲酸蒸氣排放FA以移除氧氣。如圖2所示,於腔室中,位於承載板16上的半導體晶片/基板組合件W係同樣地以一對流或傳導之可控制方式被加熱至約為150℃至270℃。第二腔室/站#2、第三腔室/站#3、第四腔室/站#4和第五腔室/站#5(及其他可能增加於本發明之額外腔室)皆係可基於使用於半導體晶片/基板組合件W之特定焊料的特性被控制和規定。
位於承載板16上的半導體晶片/基板組合件W離開第二腔室/站#2並接著藉由可控制承載板16被傳送至一接續 之第三腔室/站#3。
於第三腔室/站#3中,預先加熱之腔室或容置器M係被預先加熱至一預設溫度約為150℃至270℃,於本發明之一方面,該預設溫度較佳地係高於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,第三腔室/站#3可約為10毫托耳至300托耳之部分真空且持續約10秒至300秒之期間。為了移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物,第三腔室/站#3係藉由適當之工具進行甲酸蒸氣排放FA與氮氣充填V使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
位於承載板16上的半導體晶片/基板組合件W離開第三腔室/站#3並接著藉由可控制承載板16被傳送至一接續之第四腔室/站#4。
於第四腔室/站#4中,預先加熱之腔室或容置器M係被預先加熱至一預設溫度約為150℃至270℃,於本發明之一方面,該預設溫度較佳地係高於一使用於半導體晶片/基板組合件W之特定焊料的熔融溫度,第四腔室/站#4可約為10毫托耳至300托耳之部分真空且持續約10秒至300秒之期間。為了移除困在腔室中的空氣、水氣、氧氣和化學反應產生之副產物,第四腔室/站#4係藉由適當之工具進行甲酸蒸氣排放FA與氮氣充填V使得腔室中元件間的介面與接合點皆可接觸甲酸蒸氣。
其後,位於承載板16上的半導體晶片/基板組合件W離開第四腔室/站#4並接著藉由承載板16可控制地、逐步 地且線性移動地被傳送至一接續之第五腔室/站#5。
第五腔室/站#5之溫度係被加熱至一高於一特定焊料的熔融溫度之峰值溫度,例如:高於217℃(適用於焊料為錫銀SnAg時),以製造出半導體晶片/基板組合件W之元件(焊料墊18和焊料凸塊20)間較強的導電機械接合點,該溫度係藉由一適當且可控制的加熱工具H被維持一段延長之時間約10秒至300秒,其中,延長之時間取決於使用在最終加熱與融融以製造一導電接合半導體晶片/基板組合件W之特定焊料化合物的需求。第五腔室/站#5係可安裝有一真空裝置並被充以氮氣以控制壓力,且於元件間的介面進行甲酸蒸氣排放。接著,半導體晶片/基板組合件W係被傳送至第六腔室/站#6。
不同於第五腔室/站#5之處理,第六腔室/站#6中之氣體係藉由一適當的冷卻裝置C冷卻至約20℃至30℃之溫度、或冷卻至室溫、或冷卻至更低之溫度,並持續一段約10秒至300秒的時間,以使焊料與半導體晶片/基板組合件W可在被傳送至最終載入/載出腔室/站以進行移除(卸載)前或是在進行進一步之製程前緊密貼合在一起。
此半導體處理之串列熱處理的最後一個步驟發生於當半導體晶片/基板組合件W被傳送至最終載入/載出腔室/站L2時,於此,已接合與已被處理之半導體晶片/基板組合件W係由此最終載入/載出腔室/站L2被卸載。
於每個特定的腔室/站中,處理參數係被設定以應付所有特定焊料的需求,其中,該特定焊料係可為含有高量鉛 之焊料、共熔合金或是無鉛之焊料。
用以處理前述產物之系統係更特定地示於圖5中,其中,線性串聯的可密封之晶片處理腔室100係被部分地被顯示。如前所述,由承載板102的邊緣可以顯示哪個承載板102上裝載了複數個將於腔室100中進行處理的晶片104。承載板102通常為長方形,係自行被支撐於下加熱板114之上。
腔室100係由一下蓋110,或稱底蓋,和一內部杯狀體112所組成。內部杯狀體112係以長方形的形狀包圍下加熱板114。下加熱板114係為可垂直移動的,藉由將下加熱板114移近和移遠以調整晶片處理溫度,藉此可達到傳統熱控制技術控制腔室溫度時所無法做到微調動作,如圖5中之雙箭頭U所表示。下蓋110,或稱底蓋、內部杯狀體112以及下加熱板114之周圍係被底部處理腔室區116所支承。當承載板102被傳送至下一個站/腔室的底部處理腔室區116並在一新的承載板102被傳送進來時相對於承載板102升高,底部處理腔室區116可使位於較下方之元件位置降低。
腔室100包括有置於承載板102之上之一上加熱板118並係被一靜止頂蓋120完全封閉,如圖5所示。溫度感測器122和加熱器線路管124分別延伸通過上下蓋板之頂蓋120和下蓋110。承載板102和晶片104係可由底部、頂部或底部和頂部兩處被加熱每個下加熱板114和上加熱板118係被分別地控制於所需求之加熱範圍,下加熱板114 係可沿著底部處理腔室區116垂直地被調整,以使得承載板102和晶片104得以進入,以進行接續之處理。如先前特定之描述,腔室100係根據所需進行的製程被設定至不同的溫度。
處理過程循環包括有:將承載板102向下傳送至接續的腔室,該接續之腔室如圖6所示。由一腔室100至另一相鄰腔室100之移動係會受到下加熱板114之垂直位移以及適當的腔室功能循環所影響。如圖6所示,複數個弓狀的支承肋136由一框架外緣的一對平行邊138向內弓形地延伸。如圖6所示,複數個弓狀的支承肋142由平行邊138弓形地向外朝向一對平行的末端元件144延伸。支承肋136和142係幫助以將接環支撐於下加熱板114之上。
據此,以上被顯示的係為一獨特設備,該設備用以傳送複數個排列於承載板之陶瓷晶片,複數個排列於承載板之陶瓷晶片係通過直線性排列之底部加熱器且位於一列上加熱板之下。晶片承載板係被支承以進行快速的序列移動,以將傳送的不規則與停止時間降至最小。承載板和晶片因而係以一獨特的方式被支承於線性設備的傳送過程。
以上之說明並未脫離對本發明之技術思想進行例示性說明之範圍,因此若為本發明所屬技術領域中具有通常知識者,則可於不脫離本發明之本質的特性之範圍內進行多樣的修正及變形。因此,本發明所例示之實施形態並非限定本發明之技術思想者,僅係用於說明,根據該實施形態,並非限定本發明之技術思想之範圍。本發明之保護範圍必 須藉由以下申請專利範圍進行解釋,與其同等之範圍內所有之技術思想係必須作為本發明之保護範圍內所包含者進行解釋。
#1‧‧‧腔室/站
#2‧‧‧腔室/站
#3‧‧‧腔室/站
#4‧‧‧腔室/站
#5‧‧‧腔室/站
#6‧‧‧腔室/站
10‧‧‧排列
L1‧‧‧起始載入/載出腔室/站
L2‧‧‧最終載入/載出腔室/站
V‧‧‧氮氣充填

Claims (5)

  1. 一種串列線性熱處理器排列,其係用於製造晶片之電子半導體元件系統,該串列線性熱處理器排列用於經由一系列獨立且線性相鄰之腔室,連續地處理一線性晶片處理器內之分離並預先焊接之半導體元件之一處理前的晶片/基板組合件;該處理前的晶片/基板組合件係被負載至位於該線性晶片處理器之一起始載入/載出腔室/站之一腔室內的承載板,該處理前的晶片/基板組合件係被維持於一大氣壓力,且該腔室係被充以氮氣;該處理前的晶片/基板組合件係經由被移動至一上加熱板與垂直且可位移之一下加熱板之間之位置的該承載板而被推送進入第一腔室/站,且該處理前的晶片/基板組合件係被加熱至低於焊料熔融溫度,該第一腔室/站係被維持低於一大氣壓力,且一甲酸蒸氣管係被引入,且該第一腔室/站之一底部處理腔室區係被降低;該處理前的晶片/基板組合件係被推送進入位於該上加熱板與該下加熱板之間之等待開啟的一第二腔室/站,該第二腔室/站係藉由其下加熱板沿著該底部處理腔室區垂直移動,而使該第二腔室/站藉由該底部處理腔室區被關閉;該處理前的晶片/基板組合件被加熱至高於焊料熔融溫度,該第二腔室/站係被維持於真空,且一甲酸蒸氣管係被引入該第二腔室/站; 該處理前的晶片/基板組合件之底部處理腔室區係藉由其下加熱板之垂直下降被開啟,以使得該承載板由該第二腔室/站被推送至等待已被開啟且位於其上加熱板與下加熱板之間之一第三腔室/站,該第三腔室/站藉由該底部處理腔室區被關閉,且該經處理前的晶片/基板組合件係被加熱至高於焊料熔融溫度,該第三腔室/站係被維持於真空,且一甲酸蒸氣管係被引入該第三腔室/站;該處理前的晶片/基板組合件係由該第三腔室/站之開口上藉由其下加熱板之降低被傳送至等待開啟之一第四腔室/站的一下加熱板,且該處理前的晶片/基板組合件係置於該第四腔室/站之一上加熱板與該下加熱板之間,該第四腔室/站之底部處理腔室區係被升高以升高該下加熱板,藉以關閉該第四腔室/站,且該處理前的晶片/基板組合件係被加熱至一高溫,以進一步處理分離之晶片和基板間的焊料,使得該晶片之焊料與該基板電性連接,且一甲酸蒸氣管係被引入該第四腔室/站;被加熱且被連接之晶片/基板組合件係被傳送至一第五腔室/站之降低的底部處理腔室區,該底部處理腔室區升高以關閉該第五腔室/站,該晶片/基板組合件係被加熱至一峰值之焊料熔融溫度,以於真空條件下熔融並連結該晶片/基板組合件,該第五腔室/站係被充以氮氣;被連結之該晶片/基板組合件係由該第五腔室/站之開口上被傳送至一第六腔室/站且被冷卻至周圍溫度或室溫; 該晶片/基板組合件係被傳送至下游之一最終載入/載出腔室/站,被連結之該晶片/基板組合件係從該最終載入/載出腔室/站之腔室被承載;於一約10秒至約300秒之期間,該第一腔室/站、該第二腔室/站、該第三腔室/站與該第四腔室/站係於約760托耳之壓力下被個別加熱至一預設溫度,該預設溫度範圍係由約150℃至約270℃。
  2. 如申請專利範圍第1項所記載之串列線性熱處理器排列,其中該第一腔室/站、該第二腔室/站、該第三腔室/站與該第四腔室/站之預設溫度係被維持於一使用於該晶片/基板組合件之特定焊料的熔融溫度以下。
  3. 如申請專利範圍第1項所記載之串列線性熱處理器排列,其中該第一腔室/站、該第二腔室/站、該第三腔室/站、該第四腔室/站與該第五腔室/站之預設溫度係被維持於一使用於該晶片/基板組合件之特定焊料的熔融溫度以上。
  4. 如申請專利範圍第1項所記載之串列線性熱處理器排列,其中該第一腔室/站與該第二腔室/站之預設溫度係被維持於一使用於該晶片/基板組合件之特定焊料的熔融溫度以下,而該第三腔室/站、該第四腔室/站與該第五腔室/站之預設溫度係被維持於一使用於該晶片/基板組合件之特定焊料的熔融溫度以上。
  5. 如申請專利範圍第1項所記載之串列線性熱處理器排列,其中該第五腔室/站之預設溫度係被維持於所有腔室 /站之一峰值溫度,且係為一使用於該晶片/基板組合件之特定焊料的熔融溫度以上。
TW102133486A 2012-09-17 2013-09-16 串列線性熱處理器排列 TWI523177B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/573,486 US20130175323A1 (en) 2002-07-01 2012-09-17 Serial thermal linear processor arrangement

Publications (2)

Publication Number Publication Date
TW201413898A TW201413898A (zh) 2014-04-01
TWI523177B true TWI523177B (zh) 2016-02-21

Family

ID=50318541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133486A TWI523177B (zh) 2012-09-17 2013-09-16 串列線性熱處理器排列

Country Status (4)

Country Link
JP (1) JP5778731B2 (zh)
KR (1) KR101505944B1 (zh)
CN (1) CN103681363B (zh)
TW (1) TWI523177B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9226407B2 (en) * 2002-07-01 2015-12-29 Semigear Inc Reflow treating unit and substrate treating apparatus
US20150188996A1 (en) 2013-12-26 2015-07-02 Electronics And Telecommunications Research Institute Virtual object generating apparatus and method for data distribution service (dds) communication in multiple network domains
CN110998813B (zh) * 2017-08-07 2023-12-01 柏锐科技有限公司 热壁无助焊剂焊球处理装置
CN109822174B (zh) * 2019-03-22 2021-05-04 清华大学 降低芯片分层率的电路板拆解热风熔焊方法
CN110335930B (zh) * 2019-05-21 2024-06-07 深圳市帆与航电子科技有限公司 全自动真空共晶设备
CN110993550B (zh) * 2019-12-25 2022-12-09 北京北方华创微电子装备有限公司 半导体热处理设备
CN117577562B (zh) * 2024-01-15 2024-04-16 北京仝志伟业科技有限公司 用于芯片封装的真空装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19953654A1 (de) * 1999-11-08 2001-05-23 Pink Gmbh Vakuumtechnik Verfahren und Vorrichtung zur Herstellung einer Lotverbindung
JP3378852B2 (ja) * 1999-12-20 2003-02-17 富士通株式会社 加熱溶融処理装置
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP3404021B2 (ja) * 2001-01-18 2003-05-06 富士通株式会社 はんだ接合装置
JP3786091B2 (ja) 2002-03-22 2006-06-14 セイコーエプソン株式会社 電子デバイス製造装置、電子デバイスの製造方法および電子デバイスの製造プログラム
US6827789B2 (en) * 2002-07-01 2004-12-07 Semigear, Inc. Isolation chamber arrangement for serial processing of semiconductor wafers for the electronic industry
US8274161B2 (en) * 2002-07-01 2012-09-25 Semigear Inc Flux-free chip to substrate joint serial linear thermal processor arrangement
US20060102078A1 (en) * 2004-11-18 2006-05-18 Intevac Inc. Wafer fab
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
JP4297945B2 (ja) * 2007-03-01 2009-07-15 パナソニック株式会社 熱処理装置
JP2010161207A (ja) * 2009-01-08 2010-07-22 Toyota Industries Corp 半田付け方法および半田付け装置
JP5424201B2 (ja) * 2009-08-27 2014-02-26 アユミ工業株式会社 加熱溶融処理装置および加熱溶融処理方法
JP2011119352A (ja) * 2009-12-01 2011-06-16 Panasonic Corp リフロー半田付け装置及びそれを用いたリフロー半田付けシステム
US20120088370A1 (en) * 2010-10-06 2012-04-12 Lam Research Corporation Substrate Processing System with Multiple Processing Devices Deployed in Shared Ambient Environment and Associated Methods

Also Published As

Publication number Publication date
CN103681363A (zh) 2014-03-26
KR101505944B1 (ko) 2015-03-27
CN103681363B (zh) 2016-12-07
JP5778731B2 (ja) 2015-09-16
KR20140036984A (ko) 2014-03-26
JP2014060401A (ja) 2014-04-03
TW201413898A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
TWI523177B (zh) 串列線性熱處理器排列
US20130175323A1 (en) Serial thermal linear processor arrangement
US11432372B2 (en) Warpage control in the packaging of integrated circuits
US7975898B2 (en) Joining method and reflow apparatus
US20070170227A1 (en) Soldering method
US6265244B1 (en) Method for mounting semiconductor elements
US20120088362A1 (en) Thermal Compressive Bond Head
CN111727494B (zh) 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机
TW201027644A (en) In-situ melt and reflow process for forming flip-chip interconnections and system thereof
US8274161B2 (en) Flux-free chip to substrate joint serial linear thermal processor arrangement
US8252678B2 (en) Flux-free chip to wafer joint serial thermal processor arrangement
JP6142276B2 (ja) 電子部品実装装置および電子部品の製造方法
TWI733536B (zh) 電子零部件的燒結裝置
JP3732085B2 (ja) リフロー炉及びその処理方法
JPH11121921A (ja) 電子部品のはんだ付け方法および装置
KR100658901B1 (ko) 반도체패키지 실장장치 및 그에 의한 실장방법
JP2009010430A (ja) 半導体素子の実装方法
WO2021125158A1 (ja) はんだ付け基板の製造方法及びはんだ付け装置
CN117711951A (zh) 芯片焊接方法、芯片封装方法及芯片封装结构
JP2006100492A (ja) 支持板上への電子部品の固着法
JPH10163620A (ja) 電子部品のはんだ付け方法および装置
JPH0547858A (ja) フリツプチツプのボンデイングヘツド及びボンデイング方法
JPH11204563A (ja) 実装方法
JP2010021315A (ja) 基板移送装置および基板移送方法