CN205428904U - 一种大功率可控硅封装结构 - Google Patents

一种大功率可控硅封装结构 Download PDF

Info

Publication number
CN205428904U
CN205428904U CN201620192032.0U CN201620192032U CN205428904U CN 205428904 U CN205428904 U CN 205428904U CN 201620192032 U CN201620192032 U CN 201620192032U CN 205428904 U CN205428904 U CN 205428904U
Authority
CN
China
Prior art keywords
copper
clad plate
weld zone
anode
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620192032.0U
Other languages
English (en)
Inventor
吴家健
王成森
尹佳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIEJIE SEMICONDUCTOR Co.,Ltd.
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201620192032.0U priority Critical patent/CN205428904U/zh
Application granted granted Critical
Publication of CN205428904U publication Critical patent/CN205428904U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Rectifiers (AREA)

Abstract

本实用新型公开了一种大功率可控硅封装结构，它包括金属散热底板和底面焊接在金属散热底板上端的陶瓷覆铜板，陶瓷覆铜板底面为大面积的覆铜层，陶瓷覆铜板顶面为被分割成阳极焊接区、阴极焊接区、门极焊接区的覆铜层，陶瓷覆铜板顶面覆铜层的上端从下至上依次焊接有可控硅芯片和阳极过桥片，陶瓷覆铜板四周还设有塑料套壳，可控硅芯片的阴极电极和门极电极共面倒装分别焊接在陶瓷覆铜板顶面被分割开的阴极焊接区和门极焊接区上。采用可控硅芯片的阴极电极和门极电极共面倒装焊接在陶瓷覆铜板顶面被分割的覆铜层上的方法，极大的提高了散热效果；同时，省去了控制极过桥装配焊接的过程，使大批量、高效率生产能更好的实现。

Description

一种大功率可控硅封装结构
技术领域
本实用新型涉及一种大功率可控硅封装结构。
背景技术
单向可控硅广泛应用于交流无触点开关、家用电器控制电路、工业控制等领域。要求具备较强的散热能力，较低的成本，较高的生产效率。目前市场上销售的单向可控硅，都是门极和阴极封装在正面,阳极焊接在散热底板。而单向可控硅在应用时产生的热量主要来自阴极区和门极区，当阴极区和门极区正装焊时,其远离散热底板，热量传递慢、散热效果差。
图8为现有技术中的单向可控硅芯片结构示意图，箭头方向为热量传导路径，图中M区域为单向可控硅发热PN结。工艺过程：1）金属散热底板1’上装配绝缘板2’；2）可控硅阳极电极A装配在绝缘板2’上；3）可控硅阴极电极K上装配阴极内引线；4）可控硅门极电极G上装配控制阳极内引线；5）烧结。由于芯片正面采用铜片焊接，器件的过电流能力增强；但缺点是：1）器件内部热传导距离大，热阻大，器件的散热性能就差，器件产品的性能下降；2）生产时需要对芯片控制极区进行铜引线片焊接，该工艺操作难度大，生产效率低下。
因此，需要新的技术方案来解决上述问题。
实用新型内容
本实用新型需要解决的技术问题是提供一种大功率可控硅封装结构。
为解决上述技术问题，本实用新型提供一种大功率可控硅封装结构，它包括金属散热底板和底面焊接在金属散热底板上端的陶瓷覆铜板，所述陶瓷覆铜板底面为大面积的覆铜层，所述陶瓷覆铜板顶面为被分割成阳极焊接区、阴极焊接区、门极焊接区的覆铜层，所述陶瓷覆铜板顶面覆铜层的上端从下至上依次焊接有可控硅芯片和阳极过桥片，所述陶瓷覆铜板四周还设有塑料套壳，所述可控硅芯片的阴极电极和门极电极共面倒装分别焊接在陶瓷覆铜板顶面被分割开的阴极焊接区和门极焊接区上。
所述阳极过桥片一端的阳极焊接面焊接在可控硅芯片的阳极电极上，所述阳极过桥片另一端的引出焊接面焊接在陶瓷覆铜板顶面被分割开的阳极焊接区上。
本实用新型的有益效果：在本实用新型中，采用可控硅芯片阴极电极和门极电极共面倒装焊接在陶瓷覆铜板顶面被分割的覆铜层上的方法，极大的提高了散热效果(单向可控硅在应用时产生的热量主要来自阴极区和门极区，当可控硅芯片倒装焊接时器件内部热传导距离减小，热阻小，产品性能提升)。同时，省去了控制极过桥装配焊接的过程，使大批量、高效率生产能更好的实现。
附图说明
下面结合附图对本实用新型作进一步详细说明。
图1为本实用新型的大功率可控硅封装结构的主视图。
图2为本实用新型的大功率可控硅封装结构的俯视图。
图3为本实用新型的大功率可控硅封装结构的侧视图。
图4为本实用新型的大功率可控硅封装结构内部结构图。
图5a为本实用新型中可控硅芯片的主视图。
图5b为本实用新型中可控硅芯片的侧视图。
图5c为本实用新型中可控硅芯片的后面图。
图6a为本实用新型中陶瓷覆铜板的主视图。
图6b为本实用新型中陶瓷覆铜板的侧视图。
图6c为本实用新型中陶瓷覆铜板的后视图。
图7a为本实用新型中阳极过桥片的主视图。
图7b为本实用新型中阳极过桥片的俯视图。
图8为背景技术中提到的可控硅结构的示意图。
其中，1、金属散热底板，2、陶瓷覆铜板，3、可控硅芯片，4、阳极过桥片，5、阳极端子，6、阴极端子，7、门极端子，8、硅树脂，9、环氧灌封料，10、塑料套壳，11、阳极焊接区，12、阴极焊接区，13、门极焊接区，14、阴极电极，15、门极电极，16、阳极电极，17、阳极焊接区，18、引出焊接面。
具体实施方式
为了加深对本实用新型的理解，下面对本实用新型作进一步详述，该实施例仅用于解释本实用新型，并不构成对本实用新型的保护范围的限定。
如图1-4所示，本实用新型的一种大功率可控硅封装结构，它包括金属散热底板1和底面焊接在金属散热底板1上端的陶瓷覆铜板2，陶瓷覆铜板2的底面为大面积的覆铜层，图6a、图6b、图6c所示，陶瓷覆铜板2的顶面为被分割出阳极焊接区11、阴极焊接区12、门极焊接区13的覆铜层，陶瓷覆铜板2的上端从下至上依次焊接有可控硅芯片3及阳极过桥片4，同时在陶瓷覆铜板2的上端还焊接有三个呈品字形分布的阳极端子5、阴极端子6及门极端子7，且三个端子分布在可控硅芯片3的外周围，陶瓷覆铜板2四周设有塑料套壳10，塑料套壳10的内圈中由内向外依次填充硅树脂8及环氧灌封料9。
如图4和图5a、图5b、图5c所示，可控硅芯片3的阴极电极14和门极电极15共面倒装分别焊接在陶瓷覆铜板2顶面被分割开的阴极焊接区11和门极焊接区13上。可控硅芯片3具有阴极电极14、门极电极15和阳极电极16。
阳极过桥片4一端的阳极焊接面17焊接在可控硅芯片3的阳极电极16上，阳极过桥片4另一端引出焊接面18焊接在陶瓷覆铜板2顶面被分割开的阳极焊接区11上。
图7a、图7b所示,阳极过桥片4上具有一与可控硅芯片3的阳极电极16焊接面积相对应的阳极焊接面17和一与陶瓷覆铜板2顶面被分割开的阳极焊接区11向对应的引出焊接面18。
上述大功率可控硅封装结构的制造方法，将陶瓷覆铜板2底面朝下放置于焊接定位模具中的金属散热底板1；把可控硅芯片3倒置，将其阴极电极14及门极电极15分别对准陶瓷覆铜板2顶面的阴极焊接区12及门极焊接区13放置并焊接；将阳极过桥片4两端的焊接面分别对准可控硅芯片的阳极电极16和陶瓷覆铜板顶面的阳极焊接区11放置并焊接。
具体包括以下步骤：
a）首先，将金属散热底板1放置于烧结模具内，在金属散热底板1上点上适量焊膏，再将陶瓷覆铜板2放置于金属散热底板1上；
b）然后，在陶瓷覆铜板2的顶面被分割出的阴极焊接区12及门极焊接区13的覆铜层上分别点上适量焊膏，将可控硅芯片3放置于陶瓷覆铜板2正面对应的区域上，即可控硅芯片的阴极电极14正对陶瓷覆铜板2的阴极焊接区12，可控硅芯片的门极电极15正对陶瓷覆铜板的门极焊接区13；
c）再在可控硅芯片的阳极电极16上和陶瓷覆铜板2的阳极焊接区11上点上适量焊膏，将阳极过桥片4的阳极焊接面17放置在可控硅芯片的阳极电极16上，而阳极过桥片4的引出焊接面18放置在陶瓷覆铜板2的阳极焊接区11上；
d）将阳极端子、阴极端子及门极端子分别放置在陶瓷覆铜板正面被分割出的覆铜层预留的对应位置上，装上定位板；
e）将装配好的产品连同烧结定位模具一起进行一次性烧结，待烧结完成后，进行清洗、装配方形塑料环、硅树脂和环氧灌胶塑封，完成封装，形成产品。
在进行烧结过程中，采用工艺设备：真空烧结炉、烧结定位模具、真空吸笔、镊子,其工艺条件如下：将装配好的产品连同烧结定位模一起放置在真空烧结炉烧结底板上，用机械真空泵腔体内真空，真空度小于1×10^0MPa，加热到330-350℃，烧结时间5-8min，然后通150-200L/min的氮气进行冷却，冷却到指示温度在80℃以下出炉，烧结工艺结束。
焊接层采用Pb92.5Sn5%Ag2.5%的高温焊料，焊料厚度控制在25～60μm，阳极过桥片的阳极焊接面及阳极引出焊接面的高度差为可控硅芯片厚度加上25～60μm。
本实用新型的一种大功率可控硅封装结构，其工艺与现有技术工艺相比，具有以下优点：1）可控硅芯片的阴极电极和门极电极共面焊接在陶瓷覆铜板正面被分割的覆铜层上，生产操作方便简单，效率高；2）产品过流能力强；3）单向可控硅在应用时产生的热量主要来自阴极区和门极区，当可控硅芯片倒装时器件内部热传导距离减小，热阻小，产品性能提升；4）器件制程无损伤，提高产品可靠性。

Claims (2)

1.一种大功率可控硅封装结构，它包括金属散热底板和底面焊接在金属散热底板上端的陶瓷覆铜板，所述陶瓷覆铜板底面为大面积的覆铜层，所述陶瓷覆铜板顶面为被分割成阳极焊接区、阴极焊接区、门极焊接区的覆铜层，所述陶瓷覆铜板顶面覆铜层的上端从下至上依次焊接有可控硅芯片和阳极过桥片，所述陶瓷覆铜板四周还设有塑料套壳，其特征在于：所述可控硅芯片的阴极电极和门极电极共面倒装分别焊接在陶瓷覆铜板顶面被分割开的阴极焊接区和门极焊接区上。
2.根据权利要求1所述的一种大功率可控硅封装结构，其特征在于：所述阳极过桥片一端的阳极焊接面焊接在可控硅芯片的阳极电极上，所述阳极过桥片另一端的引出焊接面焊接在陶瓷覆铜板顶面被分割开的阳极焊接区上。
CN201620192032.0U 2016-03-14 2016-03-14 一种大功率可控硅封装结构 Active CN205428904U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620192032.0U CN205428904U (zh) 2016-03-14 2016-03-14 一种大功率可控硅封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620192032.0U CN205428904U (zh) 2016-03-14 2016-03-14 一种大功率可控硅封装结构

Publications (1)

Publication Number Publication Date
CN205428904U true CN205428904U (zh) 2016-08-03

Family

ID=56534753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620192032.0U Active CN205428904U (zh) 2016-03-14 2016-03-14 一种大功率可控硅封装结构

Country Status (1)

Country Link
CN (1) CN205428904U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633041A (zh) * 2016-03-14 2016-06-01 江苏捷捷微电子股份有限公司 一种大功率可控硅封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633041A (zh) * 2016-03-14 2016-06-01 江苏捷捷微电子股份有限公司 一种大功率可控硅封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP6024750B2 (ja) 半導体モジュール
CN201413823Y (zh) 表面贴装双芯片二极管整流器件
CN105428266A (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
CN107393882B (zh) 基于三层dbc基板的碳化硅器件封装结构及制造方法
KR20200068285A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN107393884B (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN205428904U (zh) 一种大功率可控硅封装结构
CN109273371A (zh) 一种功率半导体器件封装结构及封装方法
CN207165564U (zh) 一种双面散热高可靠功率模块
CN105633041A (zh) 一种大功率可控硅封装结构及其制造方法
CN106098649B (zh) 大功率贴片元件及其加工工装、制作方法
US10998201B2 (en) Semiconductor encapsulation structure
CN207038508U (zh) 一种叠层封装双面散热功率模块
CN108281406B (zh) 一种功率器件封装结构及其制造方法
CN206059374U (zh) 大功率贴片元件及其加工工装
CN206099739U (zh) 一种igbt半桥电路
CN109273372A (zh) 一种功率半导体器件封装结构与封装方法
CN203775045U (zh) 一种智能半导体功率模块
CN103780102B (zh) 一种智能半导体功率模块
CN107154389A (zh) 一种高散热能力的小型贴片固态继电器及其制造方法
CN209045529U (zh) 一种功率半导体器件封装结构
CN113097154A (zh) 一种双向开关功率模块及其制备方法
CN111785822A (zh) 一种led倒装芯片封装器件及其封装工艺
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN206194725U (zh) 一种抗大电流冲击高可靠表面贴装的二极管

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200904

Address after: No.6, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, 226000

Patentee after: JIEJIE SEMICONDUCTOR Co.,Ltd.

Address before: 226200, No. 8, Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu

Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right