CN105428266A - 具有介质桥的芯片倒装共晶键合方法及获得的产物 - Google Patents

具有介质桥的芯片倒装共晶键合方法及获得的产物 Download PDF

Info

Publication number
CN105428266A
CN105428266A CN201510891490.3A CN201510891490A CN105428266A CN 105428266 A CN105428266 A CN 105428266A CN 201510891490 A CN201510891490 A CN 201510891490A CN 105428266 A CN105428266 A CN 105428266A
Authority
CN
China
Prior art keywords
chip
substrate
base
eutectic
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510891490.3A
Other languages
English (en)
Other versions
CN105428266B (zh
Inventor
闵志先
邱颖霞
胡骏
林文海
宋夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 38 Research Institute
Original Assignee
CETC 38 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 38 Research Institute filed Critical CETC 38 Research Institute
Priority to CN201510891490.3A priority Critical patent/CN105428266B/zh
Publication of CN105428266A publication Critical patent/CN105428266A/zh
Application granted granted Critical
Publication of CN105428266B publication Critical patent/CN105428266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种具有介质桥的芯片倒装共晶键合方法及获得的产物。所述方法包含底座成型、衬底预处理、压块成型、装配、共晶键合5个步骤；所述产物包含盖板、衬底、芯片和底座。有益的技术效果：本发明避免了组装过程对裸芯片图形层上介质桥的损伤；避免了托盘对芯片表面图形的污染和损伤；实现了芯片和衬底之间的高精度定位；实现了多个裸芯片同时进行共晶键合，避免了多芯片模块共晶键合过程中存在的过烧和焊料氧化，提供了组件的可靠性；提高了装配效率，降低了组装失效率。实现高可靠和高效率多芯片模块的批量组装。

Description

具有介质桥的芯片倒装共晶键合方法及获得的产物
技术领域
本发明属微电子封装领域，具体涉及具有介质桥的芯片倒装共晶键合方法及获得的产物。
背景技术
微电子封装技术中芯片组装主要通过导电胶粘接和共晶键合等两种主流工艺方法来实现，于前者相比，共晶键合具有电阻率低、导热性能优异和微波损耗小等优点，被广泛应用于高功率和微波芯片的组装和封装，为军用混合集成电路提供了高可靠组装方法。
芯片共晶键合是实现微电子器件集成化、微型化和轻量化的实现途径，在微波组件应用又具有应用频率高、传输速率快和带宽大等特点。共晶键合主要通过镊子手动共晶、半自动共晶、全自动共晶和真空烧结等方法实现。
手动镊子共晶对操作人员要求较高，组装一致性差，同时多芯片共晶键合，芯片受热时间长，焊料易氧化，降低组件的电性能和可靠性。半自动和全自动共晶设备需通过吸嘴对芯片进行拾取且需要施加一定的压力，对具有介质桥的芯片极易损伤，成品率低。
真空烧结炉可实现高功率芯片的共晶键合，通过炉腔内抽真空-充保护气氛的多次循环，降低炉腔内氧含量，降低甚至消除焊料氧化，排除焊料中包裹的气体，提高焊透率，实现芯片共晶键合。对于表面图形存在介质桥等敏感部位的芯片只能通过顶针或者无压块的状态下进行，当需要进行多芯片共晶键合时，各芯片的位置精度难以保证。同时，采用顶针对芯片施加压力时，各个顶针的压力难以精确控制，顶针与芯片接触点受力不均匀，受压部分易损伤。当无压块共晶键合时，焊透率难以保证。
发明内容
针对背景技术所提到的上述不足，本发明是提供一种具有介质桥的芯片倒装共晶键合方法及获得的产物，具体如下：
具有介质桥的芯片倒装共晶键合方法，按如下步骤进行：
步骤一：底座成型。
取一块石墨，通过采用高纯石墨精密加工工艺制作出一块底座4。
在该底座4上加工台阶腔体，获得具有台阶腔体的底座4。底座4上的台阶腔体用以实现实现芯片3、衬底2和压板1相对于底座4的定位。所述台阶腔体具有4级，且位于上一级的面积均大于下一级的面积。即台阶腔体为自上而下逐级缩小的腔体结构，自上而下地依次称为：第一级台阶、第二级台阶、第三级台阶、第四级台阶。
通过粘接或者沉积方式，在具有台阶腔体的底座4的腔体底面和侧面附着一层聚酰亚胺或者聚四氟乙烯，并对附着在具有台阶腔体的底座4的表面的聚酰亚胺或者聚四氟乙烯进行软化处理，获得装配有经过软化处理的底座4。其中，对经过软化处理的底座4表面的聚酰亚胺或者聚四氟乙烯层进行软化处理的厚度范围在10-50μm。通过划片或者激光加工的方式在保芯片3的底面和侧面开槽，并确保将芯片3切割尺寸与台阶腔体的第三级台阶的尺寸相匹配。
步骤二：衬底预处理。
取一块合金板材，通过机械加工工艺将该合金板材加工成衬底2。优选的方案是，衬底2为高导热的MoCu或CuW。通过机械将衬底2加工成所需尺寸外形。对衬底2的表面镀覆一层Au/Ni镀层，获得含有Au/Ni镀层的衬底2。其中，Ni层的厚度范围为1-6μm，Au层的厚度范围为2.54-5.08μm。
在含有Au/Ni镀层的衬底2的待键合面预置共晶焊料，获得含有共晶焊料的衬底2。
步骤三：压块成型。
盖板1为氧化铝陶瓷板。通过粘接或者沉积方式，在盖板1表面附着一层聚酰亚胺或者聚四氟乙烯。
随后，对表面附着有聚酰亚胺或者聚四氟乙烯的盖板1进行软化处理，获得经过软化处理的盖板1。
其中，盖板1表面的聚酰亚胺或者聚四氟乙烯的软化处理层厚度范围为10-50μm。通过划片或者激光加工将其切割成相应尺寸。
步骤四：装配。
通过贴片机将芯片3、由步骤二获得的含有共晶焊料的衬底2、由步骤三获得的经过软化处理的盖板1自下而上地置于由步骤一获得的经过软化处理的底座4的腔体中，获得半成品。
随后，将将前述半成品置于共晶烧结炉的热板上，并关上共晶烧结炉的炉门。
步骤五：共晶键合。
设定共晶烧结炉的的焊接温度曲线和工艺气氛，对共晶烧结炉腔体内部进行抽真空和充保护气体，抽真空和充保护气体的工艺执行2次以上循环，同时逐步升高热板温度。
待共晶烧结炉的腔体内部温度将含有共晶焊料的衬底2上的焊料开始融化时，向共晶烧结炉的腔体内部通入3-9slm流量的还原介质或者保护气体，以提高加热效果,还原介质还起着去除焊料表面氧化层的作用。
待含有共晶焊料、且经过软化处理的衬底2上的焊料完全熔化后，将此刻共晶烧结炉的炉温保温5-30s，并持续对炉腔内抽真空。
待半成品完成共晶键合后，向共晶烧结炉的腔体内部冲入冷却气体，获得芯片模块。该芯片模块即为成品。
采用本发明所述的具有介质桥的芯片倒装共晶键合方法获得的产物，包括盖板1、衬底2、芯片3和底座4。
在盖板1的下表面设有盖板软化处理层6。
在衬底2的下表面设有焊料层8。
在芯片3的下表面设有介质桥10。
底座4为矩形块。在底座4的顶面开有一个压板定位槽I，在压板定位槽I的底部开有一个衬底定位槽II，在衬底定位槽II的底部开有芯片定位槽III，在芯片定位槽III的底部开有介质桥避让孔IV。介质桥避让孔IV的数量与介质桥10的数量相同，且介质桥避让孔IV的开设位置与介质桥10的开设位置相对应。
在芯片定位槽III的底面、芯片定位槽III的侧壁、衬底定位槽II的底面和衬底定位槽II的侧面附着有一层底座软化处理材料。所述底座软化处理材料的材质为聚酰亚胺或者聚四氟乙烯，附着方法为粘接或者沉积，附着厚度为10-50μm。
芯片3的底面压在芯片定位槽III的底面上。芯片3底部的介质桥10位置与介质桥避让孔IV的位置相对应。芯片3水平轮廓与芯片定位槽III的水平轮廓相对应。芯片3的高度大于芯片定位槽III的厚度。即芯片3的顶部延伸至衬底定位槽II中。
底部连接有焊料层8的衬底2压在芯片3的上方。焊料层8的底面不与衬底定位槽II上方的底座软化处理材料相接触。衬底2的水平轮廓、焊料层8的水平轮廓均与衬底定位槽II的水平轮廓相对应。
衬底定位槽II和第三级台阶III的深度之和小于芯片3和衬底2的厚度之和。即衬底2的上半部延伸至压板定位槽I中。
底部连接有盖板软化处理层6的盖板1压在衬底2的上方部。盖板1的底面不与压板定位槽I上方的底座软化处理材料相接触。
本发明的优势在于：
本发明通过芯片倒扣放置、工装表面的软化处理和托盘开腔的精密加工，避免了芯片表面介质桥等敏感区域的损伤，实现了芯片与衬底之间的高精度定位。保证了模块组装的一致性。通过共晶焊料在衬底上的预置和真空烧结工艺的应用，实现了焊料量的精确控制，提高共晶键合的焊透率，通过排布多个芯片放置腔体，实现了多芯片的一次性共晶键合，解决了多芯片模块共晶键合时的位置精度、芯片过烧等问题。通过阵列式排布共晶键合腔，可实现高效率批量组装。
本发明避免了吸嘴、镊子、压块或顶针对芯片正面介质桥的损伤，通过底座精密成型和软化处理，避免了芯片的污染和损伤，提高组件成品率。将焊料直接预置在衬底上，避免了焊料的污染和氧化，减少了焊料使用量，提高经济效益，通过对底座进行开腔，可一次进行多个芯片及不同高度多个器件的共晶键合，提高了共晶键合效率和一致性，该方法还可以通过阵列方法实现大批量组装，提高组装的一致性和效率。
本发明的技术优点突出体现在如下方面：1通过精密加工的托盘底面开孔和芯片倒扣装配，避免了组装过程对裸芯片图形层上介质桥的损伤。2在托盘底部通过耐高温柔性材料的附着，避免了托盘对芯片表面图形的污染和损伤。3利用托盘上开腔，实现了芯片和衬底之间的高精度定位。4实现了多个裸芯片同时进行共晶键合，避免了多芯片模块共晶键合过程中存在的过烧和焊料氧化，提供了组件的可靠性。5通过将焊料预置在衬底上，提高了装配效率，降低了组装失效率。(6)采用还原气氛共晶炉和托盘内阵列式开槽，可实现高可靠和高效率多芯片模块的批量组装。
附图说明
图1为本发明的装配示意图。
图2为本发明结构的剖视图。
图3为本发明的阵列式批量多芯片模块组装底座结构示意图。
图4为本发明实施例1的X-Ray检测图。
具体实施方式
现结合附图详细说明本发明的结构特点。
参见图1，有介质桥的芯片倒装共晶键合方法，按如下步骤进行：
步骤一：底座成型。
取一块石墨，通过采用高纯石墨精密加工工艺制作出一块底座4。
在该底座4上加工台阶腔体，获得具有台阶腔体的底座4。底座4上的台阶腔体用以实现实现芯片3、衬底2和压板1相对于底座4的定位。所述台阶腔体具有4级，且位于上一级的面积均大于下一级的面积。即台阶腔体为自上而下逐级缩小的腔体结构，自上而下地依次称为：第一级台阶、第二级台阶、第三级台阶、第四级台阶。
通过粘接或者沉积方式，在具有台阶腔体的底座4的腔体底面和侧面附着一层聚酰亚胺或者聚四氟乙烯，并对附着在具有台阶腔体的底座4的表面的聚酰亚胺或者聚四氟乙烯进行软化处理，获得经过软化处理的底座4。其中，经过软化处理的底座4表面的聚酰亚胺或者聚四氟乙烯层进行软化处理的厚度范围在10-50μm。通过划片或者激光加工的方式在保芯片3的底面和侧面开槽，并确保将芯片3切割尺寸与台阶腔体的第三级台阶的尺寸相匹配。
步骤二：衬底预处理。
取一块合金板材，通过机械加工工艺将该合金板材加工成衬底2。优选的方案是，衬底2为高导热的MoCu或CuW。通过机械将衬底2加工成所需尺寸外形。对衬底2的表面镀覆一层Au/Ni镀层，获得含有Au/Ni镀层的衬底2。其中，Ni层的厚度范围为1-6μm，Au层的厚度范围为2.54-5.08μm。
在含有Au/Ni镀层的衬底2的待键合面预置共晶焊料，获得含有共晶焊料的衬底2。
步骤三：压块成型。
盖板1为氧化铝陶瓷板。通过粘接或者沉积方式，在盖板1表面附着一层聚酰亚胺或者聚四氟乙烯。
随后，对表面附着有聚酰亚胺或者聚四氟乙烯的盖板1进行软化处理，获得经过软化处理的盖板1。
其中，盖板1表面的聚酰亚胺或者聚四氟乙烯的软化处理层厚度范围为10-50μm。通过划片或者激光加工将其切割成相应尺寸。
步骤四：装配。
通过贴片机将芯片3、由步骤二获得的含有共晶焊料的衬底2、由步骤三获得的经过软化处理的盖板1自下而上地置于由步骤一获得的经过软化处理的底座4的腔体，获得半成品。
随后，将将前述半成品置于共晶烧结炉的热板上，并关上共晶烧结炉的炉门。
步骤五：共晶键合。
设定共晶烧结炉的的焊接温度曲线和工艺气氛，对共晶烧结炉腔体内部进行抽真空和充保护气体，抽真空和充保护气体的工艺执行2次以上循环，同时逐步升高热板温度。
待共晶烧结炉的腔体内部温度将含有共晶焊料的衬底2上的焊料开始融化时，向共晶烧结炉的腔体内部通入3-9slm流量的还原介质或者保护气体，以提高加热效果,还原介质还起着去除焊料表面氧化层的作用。
待含有共晶焊料的衬底2上的焊料完全熔化后，将此刻共晶烧结炉的炉温保温5-30s，并持续对炉腔内抽真空。
待半成品完成共晶键合后，向共晶烧结炉的腔体内部冲入冷却气体，获得芯片模块。该芯片模块即为成品。
本发明的第一优选方案是：在步骤1和3中，选用聚酰亚胺作为软化材料
本发明的第二优选方案是：在步骤2中，通过压接的方法预支焊料，焊料Au80Sn20、Pb37Sn63等共晶焊片
本发明的第三优选方案是：在步骤5中，选用可控气氛烧结炉进行烧结，并在200℃以上时同入甲酸饱和气体。
进一步说，在装配过程中，经过芯片3表面的图形朝下。且芯片3置于含有共晶焊料的衬底2的下面。含有共晶焊料的衬底2的待键合面朝下。
进一步说，在底座4上精密加工4个台阶的腔体，即构成自上而下的4级凹槽，依次记为。压板定位槽I、衬底定位槽II、芯片定位槽III、介质桥避让孔IV。其中，在底座4的顶面开有一个压板定位槽I，在压板定位槽I的底部开有一个衬底定位槽II，在衬底定位槽II的底部开有芯片定位槽III，在芯片定位槽III的底部开有一个以上的介质桥避让孔IV。具体如下：
压板定位槽I的形状与盖板1的轮廓相匹配。所述盖板1起压块的作用，压板定位槽I起为压块定位槽的作用。
衬底定位槽II的形状与衬底2的轮廓相匹配。衬底定位槽II起衬底定位槽的作用。
芯片定位槽III的形状与芯片3的轮廓相匹配。芯片定位槽III起芯片定位槽的作用。芯片定位槽III的深度小于芯片3的厚度。衬底定位槽II和第三级台阶III的深度之和小于芯片3和衬底2的厚度之和。
介质桥避让孔IV为圆孔。在芯片3底部的表层图上设置有介质桥10。介质桥避让孔IV的开设位置与芯片3底部介质桥10的位置相对应。
进一步说，衬底定位槽II的尺寸精确的控制依赖于经过软化处理的衬底2下的软化层的厚度，
芯片定位槽III的尺寸精确的控制依赖于含有共晶焊料、且经过软化处理的压板1下的厚度，
通过机械加工的方式，确保经过软化处理的衬底4下的软化层的平面度均大于1.6，尺寸精度均在0-0.05mm之间。
进一步说，附着在芯片定位槽III的底面、芯片定位槽III的侧壁、衬底定位槽II的底面和衬底定位槽II的侧面的软化处理材料为聚酰亚胺或者聚四氟乙烯，附着方法为粘接或者沉积，厚度为10-50μm。
进一步说，通过压接、沉积或电镀等方式，在衬底2的待键合面预置共晶焊料。
参见图1，进一步说，在衬底定位槽II的底部开有一个以上的芯片定位槽III，在每个芯片定位槽III的底部开有一个以上的介质桥避让孔IV，即实现同一个底座4上的多芯片模块的共晶键合。
参见图3，进一步说，在底座4上开有一个以上的台阶腔体。所述台阶腔体呈阵列式排布，实现阵列式批量组装。
参见图2，采用本发明所述的具有介质桥的芯片倒装共晶键合方法获得的产物，包括盖板1、衬底2、芯片3和底座4。
在盖板1的下表面设有盖板软化处理层6。
在衬底2的下表面设有焊料层8。
在芯片3的下表面设有介质桥10。
底座4为矩形块。在底座4的顶面开有一个压板定位槽I，在压板定位槽I的底部开有一个衬底定位槽II，在衬底定位槽II的底部开有芯片定位槽III，在芯片定位槽III的底部开有介质桥避让孔IV。介质桥避让孔IV的数量与介质桥10的数量相同，且介质桥避让孔IV的开设位置与介质桥10的开设位置相对应。
在芯片定位槽III的底面、芯片定位槽III的侧壁、衬底定位槽II的底面和衬底定位槽II的侧面附着有一层底座软化处理材料。所述底座软化处理材料的材质为聚酰亚胺或者聚四氟乙烯，附着方法为粘接或者沉积，附着厚度为10-50μm。
芯片3的底面压在芯片定位槽III的底面上。芯片3底部的介质桥10位置与介质桥避让孔IV的位置相对应。芯片3水平轮廓与芯片定位槽III的水平轮廓相对应。芯片3的高度大于芯片定位槽III的厚度。即芯片3的顶部延伸至衬底定位槽II中。
底部连接有焊料层8的衬底2压在芯片3的上方。焊料层8的底面不与衬底定位槽II上方的底座软化处理材料相接触。衬底2的水平轮廓、焊料层8的水平轮廓均与衬底定位槽II的水平轮廓相对应。
衬底定位槽II和第三级台阶III的深度之和小于芯片3和衬底2的厚度之和。即衬底2的上半部延伸至压板定位槽I中。
底部连接有盖板软化处理层6的盖板1压在衬底2的上方部。盖板1的底面不与压板定位槽I上方的底座软化处理材料相接触。
参见图4，进一步说，盖板1的上半部延伸至底座4顶面的外部。
实施例1：
参见图1和图2：
（1）底座成型
采用高纯石墨精密加工，通过数控机床铣出四层腔体，腔体I根据芯片表层介质桥的分布位置开腔，腔体II用于芯片放置和定位，腔体尺寸与芯片共晶位置一致，腔体高度与芯片厚度低30μm。表层腔体尺寸与衬底尺寸一致，高度比衬底厚度略低30μm。
（2）衬底预处理
衬底为高导热Mo80Cu20合金板材，通过机械加工成所需4mm×6mm×0.5mm，表面镀覆Au/Ni镀层，通过压接方法在待键合面预置厚度为12.7μm的Au80Sn20共晶焊料。
（3）压块成型
盖板为厚度为0.254mm的氧化铝陶瓷板，在陶瓷板表面贴附聚酰亚胺高温胶带，并挤出贴附面的气泡，保证高温胶带与盖板的附着力，在通过划片机将其切割成5mm×8mm规格。
（4）装配
将芯片、衬底置于底座相应腔体内，最后防止好压块，并将底座置于共晶烧结炉的热板上，最后关上真空烧结炉门。
（5）共晶键合
设定焊接温度曲线和工艺气氛，共晶烧结炉腔体内部进行抽真空和充氮气，并进行3次循环，同时逐步升高热板温度。循环结束后充入流量为6slm的高纯氮气作为保护气体，待焊料熔化后，保温30s，炉腔内抽真空并保持45s。共晶键合完成后，通入14slm的氮气，对器件进行冷却。当炉内温度降至50℃以下时，打开炉门，取出芯片模块。
通过X-Ray对芯片共晶键合钎透率进行了检测，结果表明，焊透率达到90%以上，如图4所示。
实施例2：
参见图1和图2：
（1）底座成型
采用高纯石墨精密加工，通过数控机床铣出四层腔体，腔体I根据芯片表层介质桥的分布位置开腔，腔体II用于芯片放置和定位，腔体尺寸与芯片共晶位置一致，腔体高度与芯片厚度低30μm。表层腔体尺寸与衬底尺寸一致，高度比衬底厚度略低30μm，具体结构如图3所示。
（2）衬底预处理
衬底为高导热W85Cu15合金板材，通过机械加工成所需10mm×6mm×2mm，表面镀覆Au/Ni镀层，通过压接方法在待键合面预置厚度为0.06mm的Pb37Sn63共晶焊料。
（3）压块成型
盖板为厚度为0.381mm的氧化铝陶瓷板，在陶瓷板表面贴附聚酰亚胺高温胶带，并挤出贴附面的气泡，保证高温胶带与盖板的附着力，在通过划片机将其切割成15mm×10mm规格。
（4）装配
将芯片、衬底置于底座相应腔体内，最后防止好压块，并将底座置于共晶烧结炉的热板上，最后关上真空烧结炉门。
（5）共晶键合
设定焊接温度曲线和工艺气氛，共晶烧结炉腔体内部进行抽真空和充氮气，并进行3次循环，同时逐步升高热板温度。循环结束后充入流量为6slm的高纯氮气作为保护气体，待焊料熔化后，保温30s，炉腔内抽真空并保持45s。共晶键合完成后，通入14slm的氮气，对器件进行冷却。当炉内温度降至50℃以下时，打开炉门，取出芯片模块。
通过X-Ray对芯片共晶键合钎透率进行了检测，结果表明，焊透率达到90%以上。

Claims (10)

1.具有介质桥的芯片倒装共晶键合方法，其特征在于：按如下步骤进行：
步骤一：底座成型；
取一块石墨，采用高纯石墨精密加工工艺制作出一块底座（4）；
在该底座（4）上加工台阶腔体，获得具有台阶腔体的底座（4）；
通过粘接或者沉积方式，在具有台阶腔体的底座（4）的腔体底面和侧面附着一层聚酰亚胺或者聚四氟乙烯，并对附着在具有台阶腔体的底座（4）的表面的聚酰亚胺或者聚四氟乙烯进行软化处理，获得经过软化处理的底座（4）；其中，经过软化处理的底座（4）表面的聚酰亚胺或者聚四氟乙烯层进行软化处理的厚度范围在10-50μm；
步骤二：衬底预处理；
取一块合金板材，通过机械加工工艺将该合金板材加工成衬底（2）；对衬底（2）的表面镀覆一层Au/Ni镀层，获得含有Au/Ni镀层的衬底（2）；其中，Ni层的厚度范围为1-6μm，Au层的厚度范围为2.54-5.08μm；
在含有Au/Ni镀层的衬底（2）的待键合面预置共晶焊料，获得含有共晶焊料的衬底（2）；
步骤三：压块成型；
盖板（1）为氧化铝陶瓷板；通过粘接或者沉积方式，在盖板（1）表面附着一层聚酰亚胺或者聚四氟乙烯；
随后，对表面附着有聚酰亚胺或者聚四氟乙烯的盖板（1）进行软化处理，获得经过软化处理的盖板（1）；
其中，盖板（1）表面的聚酰亚胺或者聚四氟乙烯的软化处理层厚度范围为10-50μm；
步骤四：装配；
通过贴片机将芯片（3）、由步骤二获得的含有共晶焊料的衬底（2）、由步骤三获得的经过软化处理的盖板（1）自下而上地置于由步骤一获得的经过软化处理的底座（4）的腔体，获得半成品；
随后，将将前述半成品置于共晶烧结炉的热板上，并关上共晶烧结炉的炉门；
步骤五：共晶键合；
设定共晶烧结炉的的焊接温度曲线和工艺气氛，对共晶烧结炉腔体内部进行抽真空和充保护气体，抽真空和充保护气体的工艺执行2次以上循环，同时逐步升高热板温度；
待共晶烧结炉的腔体内部温度将含有共晶焊料的衬底（2）上的焊料开始融化时，向共晶烧结炉的腔体内部通入3-9slm流量的还原介质或者保护气体，以提高加热效果,还原介质还起着去除焊料表面氧化层的作用；
待含有共晶焊料的衬底（2）上的焊料完全熔化后，将此刻共晶烧结炉的炉温保温5-30s，并持续对炉腔内抽真空；
待半成品完成共晶键合后，向共晶烧结炉的腔体内部冲入冷却气体，获得芯片模块；该芯片模块即为成品。
2.根据权利要求1所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：在装配过程中，经过芯片（3）表面的图形朝下；且芯片（3）置于含有共晶焊料的衬底（2）的下面；含有共晶焊料的衬底（2）的待键合面朝下。
3.根据权利要求1所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：在底座（4）上加工4个台阶的腔体，即构成自上而下的4级凹槽，依次记为；压板定位槽（I）、衬底定位槽（II）、芯片定位槽（III）、介质桥避让孔（IV）；其中，在底座（4）的顶面开有一个压板定位槽（I），在压板定位槽（I）的底部开有一个衬底定位槽（II），在衬底定位槽（II）的底部开有芯片定位槽（III），在芯片定位槽（III）的底部开有一个以上的介质桥避让孔（IV）；具体如下：
压板定位槽（I）的形状与盖板（1）的轮廓相匹配；所述盖板（1）起压块的作用，压板定位槽（I）起为压块定位槽的作用；
衬底定位槽（II）的形状与衬底（2）的轮廓相匹配；衬底定位槽（II）起衬底定位槽的作用；
芯片定位槽（III）的形状与芯片（3）的轮廓相匹配；芯片定位槽（III）起芯片定位槽的作用；芯片定位槽（III）的深度小于芯片（3）的厚度；衬底定位槽（II）和第三级台阶（III）的深度之和小于芯片（3）和衬底（2）的厚度之和；
介质桥避让孔（IV）为圆孔；在芯片（3）底部的表层图上设置有介质桥（10）；介质桥避让孔（IV）的开设位置与芯片（3）底部介质桥（10）的位置相对应。
4.根据权利要求2所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：衬底定位槽（II）的尺寸精确的控制依赖于经过软化处理的底座（4）上的软化层的厚度，
芯片定位槽（III）的尺寸精确的控制依赖于含有共晶焊料的衬底（2）上的厚度，
通过机械加工的方式，确保经过软化处理的底座（4）上的软化层的平面度均大于0.03mm，尺寸精度均在0-0.05mm之间。
5.根据权利要求2所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：附着在芯片定位槽（III）的底面、芯片定位槽（III）的侧壁、衬底定位槽（II）的底面和衬底定位槽（II）的侧面的软化处理材料为聚酰亚胺或者聚四氟乙烯，附着方法为粘接或者沉积，厚度为10-50μm。
6.根据权利要求2所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：通过压接、沉积或电镀等方式，在衬底（2）的待键合面预置共晶焊料。
7.根据权利要求2所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：在衬底定位槽（II）的底部开有一个以上的芯片定位槽（III），在每个芯片定位槽（III）的底部开有一个以上的介质桥避让孔（IV），即实现同一个底座（4）上的多芯片模块的共晶键合。
8.根据权利要求1所述的具有介质桥的芯片倒装共晶键合方法，其特征在于：在底座（4）上开有一个以上的台阶腔体；所述台阶腔体呈阵列式排布，实现阵列式批量组装。
9.采用权利要求1至7所述的具有介质桥的芯片倒装共晶键合方法获得的产物，其特征在于：包括盖板（1）、衬底（2）、芯片（3）和底座（4）；
在盖板（1）的下表面设有盖板软化处理层（6）；在衬底（2）的下表面设有焊料层（8）；在芯片（3）的下表面设有介质桥（10）；
底座（4）为矩形块；在底座（4）的顶面开有一个压板定位槽（I），在压板定位槽（I）的底部开有一个衬底定位槽（II），在衬底定位槽（II）的底部开有芯片定位槽（III），在芯片定位槽（III）的底部开有介质桥避让孔（IV）；介质桥避让孔（IV）的数量与介质桥（10）的数量相同，且介质桥避让孔（IV）的开设位置与介质桥（10）的开设位置相对应；
在芯片定位槽（III）的底面、芯片定位槽（III）的侧壁、衬底定位槽（II）的底面和衬底定位槽（II）的侧面附着有一层底座软化处理材料；所述底座软化处理材料的材质为聚酰亚胺或者聚四氟乙烯，附着方法为粘接或者沉积，附着厚度为10-50μm；
芯片（3）的底面压在芯片定位槽（III）的底面上；芯片（3）底部的介质桥（10）位置与介质桥避让孔（IV）的位置相对应；芯片（3）水平轮廓与芯片定位槽（III）的水平轮廓相对应；芯片（3）的高度大于芯片定位槽（III）的厚度；
底部连接有焊料层（8）的衬底（2）压在芯片（3）的上方；焊料层（8）的底面不与衬底定位槽（II）上方的底座软化处理材料相接触；衬底（2）的水平轮廓、焊料层（8）的水平轮廓均与衬底定位槽（II）的水平轮廓相对应；
衬底定位槽（II）和第三级台阶（III）的深度之和小于芯片（3）和衬底（2）的厚度之和；
底部连接有盖板软化处理层（6）的盖板（1）压在衬底（2）的上方部；盖板（1）的底面不与压板定位槽（I）上方的底座软化处理材料相接触。
10.根据权利要求8所述的采用具有介质桥的芯片倒装共晶键合方法获得的产物，其特征在于：盖板（1）的上半部延伸至底座（4）顶面的外部。
CN201510891490.3A 2015-11-30 2015-11-30 具有介质桥的芯片倒装共晶键合方法及获得的产物 Active CN105428266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510891490.3A CN105428266B (zh) 2015-11-30 2015-11-30 具有介质桥的芯片倒装共晶键合方法及获得的产物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510891490.3A CN105428266B (zh) 2015-11-30 2015-11-30 具有介质桥的芯片倒装共晶键合方法及获得的产物

Publications (2)

Publication Number Publication Date
CN105428266A true CN105428266A (zh) 2016-03-23
CN105428266B CN105428266B (zh) 2018-02-16

Family

ID=55506377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510891490.3A Active CN105428266B (zh) 2015-11-30 2015-11-30 具有介质桥的芯片倒装共晶键合方法及获得的产物

Country Status (1)

Country Link
CN (1) CN105428266B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108015382A (zh) * 2018-01-22 2018-05-11 成都玖信科技有限公司 一种多芯片共晶石墨工装及装配方法
CN108364905A (zh) * 2018-02-23 2018-08-03 中科芯集成电路股份有限公司 焊接工装夹具以及焊接微波芯片的方法
CN108718379A (zh) * 2018-07-16 2018-10-30 深圳市群晖智能科技股份有限公司 结构限位免调焦摄像头模组
CN108807312A (zh) * 2016-08-22 2018-11-13 漳州龙文区炼盛合信息技术有限公司 一种散热装置
CN109728102A (zh) * 2018-11-30 2019-05-07 武汉高芯科技有限公司 一种模块化非制冷红外探测器封装方法
CN112151399A (zh) * 2019-06-28 2020-12-29 深圳市华达微波科技有限公司 一种共晶有功率芯片的载体焊接方法
CN112187211A (zh) * 2020-09-30 2021-01-05 中国电子科技集团公司第二十六研究所 一种气密性芯片级微声器件阵列式封装装置及方法
CN112649076A (zh) * 2020-12-21 2021-04-13 合肥京东方显示技术有限公司 一种标准流量元件及其制备方法、标准流量系统
CN113977028A (zh) * 2021-10-28 2022-01-28 恩纳基智能科技无锡有限公司 一种共晶焊接设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222126A1 (en) * 2002-03-29 2003-12-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
CN102528194A (zh) * 2010-12-15 2012-07-04 无锡华测电子系统有限公司 一种真空共晶焊接方法
CN103617957A (zh) * 2013-11-26 2014-03-05 中国电子科技集团公司第四十一研究所 一种实现对芯片共晶焊接的方法
CN104934336A (zh) * 2015-04-28 2015-09-23 华东光电集成器件研究所 一种芯片共晶焊接方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222126A1 (en) * 2002-03-29 2003-12-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
CN102528194A (zh) * 2010-12-15 2012-07-04 无锡华测电子系统有限公司 一种真空共晶焊接方法
CN103617957A (zh) * 2013-11-26 2014-03-05 中国电子科技集团公司第四十一研究所 一种实现对芯片共晶焊接的方法
CN104934336A (zh) * 2015-04-28 2015-09-23 华东光电集成器件研究所 一种芯片共晶焊接方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807312A (zh) * 2016-08-22 2018-11-13 漳州龙文区炼盛合信息技术有限公司 一种散热装置
CN108015382A (zh) * 2018-01-22 2018-05-11 成都玖信科技有限公司 一种多芯片共晶石墨工装及装配方法
CN108364905A (zh) * 2018-02-23 2018-08-03 中科芯集成电路股份有限公司 焊接工装夹具以及焊接微波芯片的方法
CN108718379A (zh) * 2018-07-16 2018-10-30 深圳市群晖智能科技股份有限公司 结构限位免调焦摄像头模组
CN109728102A (zh) * 2018-11-30 2019-05-07 武汉高芯科技有限公司 一种模块化非制冷红外探测器封装方法
CN112151399A (zh) * 2019-06-28 2020-12-29 深圳市华达微波科技有限公司 一种共晶有功率芯片的载体焊接方法
CN112187211A (zh) * 2020-09-30 2021-01-05 中国电子科技集团公司第二十六研究所 一种气密性芯片级微声器件阵列式封装装置及方法
CN112187211B (zh) * 2020-09-30 2022-03-15 中国电子科技集团公司第二十六研究所 一种气密性芯片级微声器件阵列式封装装置及方法
CN112649076A (zh) * 2020-12-21 2021-04-13 合肥京东方显示技术有限公司 一种标准流量元件及其制备方法、标准流量系统
CN113977028A (zh) * 2021-10-28 2022-01-28 恩纳基智能科技无锡有限公司 一种共晶焊接设备

Also Published As

Publication number Publication date
CN105428266B (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN105428266A (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
CN108376669B (zh) 共晶焊接组件及共晶焊接方法
KR102004864B1 (ko) 전자 장치의 제조 방법 및 전자 부품 탑재 장치
CN109920755B (zh) 一种纳米银焊膏低压辅助烧结夹具及方法
CN106876267A (zh) 一种ltcc基板组件及其共晶烧结工艺方法
CN109256337B (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
CN103000559A (zh) 半导体芯片的定位夹具以及半导体装置的制造方法
US20210013175A1 (en) Method of assembling a semiconductor power module component and a semiconductor power module with such a module component and manufacturing system therefor
CN102169839B (zh) 一种使用金锡焊料预成型片的封装方法
CN108417501A (zh) 功率模块及其制备方法
CN107731696A (zh) 一种功率芯片封装方法和结构
CN112151399B (zh) 一种共晶有功率芯片的载体焊接方法
CN107548277B (zh) 一种tr组件压载装置及安装方法
CN107749399B (zh) 一种功率芯片封装方法和结构
CN107799428B (zh) 一种功率芯片封装方法和结构
CN103280424B (zh) 一种高集成度功率厚膜混合集成电路的集成方法
CN106340581A (zh) 一种csp灯珠封装的方法
CN103107123B (zh) 三维集成功率厚膜混合集成电路的集成方法
CN105633041A (zh) 一种大功率可控硅封装结构及其制造方法
CN108336053A (zh) 封装器件和封装器件的制造方法
CN205692856U (zh) 倒装透镜式金属基板led封装结构
CN206194730U (zh) 一种芯片上表面齐平的功率模块
CN103594458A (zh) 一种衬板结构
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
CN110278667B (zh) 一种微波介质板和载体一体化焊接方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant