CN206194730U - 一种芯片上表面齐平的功率模块 - Google Patents

一种芯片上表面齐平的功率模块 Download PDF

Info

Publication number
CN206194730U
CN206194730U CN201621271404.5U CN201621271404U CN206194730U CN 206194730 U CN206194730 U CN 206194730U CN 201621271404 U CN201621271404 U CN 201621271404U CN 206194730 U CN206194730 U CN 206194730U
Authority
CN
China
Prior art keywords
chip
sinter layer
thickness
flushed
boss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621271404.5U
Other languages
English (en)
Inventor
李聪成
王玉林
滕鹤松
徐文辉
牛利刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Guoyang Electronic Co Ltd
Original Assignee
Yangzhou Guoyang Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Guoyang Electronic Co Ltd filed Critical Yangzhou Guoyang Electronic Co Ltd
Priority to CN201621271404.5U priority Critical patent/CN206194730U/zh
Application granted granted Critical
Publication of CN206194730U publication Critical patent/CN206194730U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Abstract

本实用新型公开了一种芯片上表面齐平的功率模块，包括绝缘基板，绝缘基板上表面金属层上设有烧结层，烧结层上设有芯片，所有芯片的厚度不完全相同，所述上表面金属层厚度不均匀，使得所有芯片上表面高度一致。本实用新型降低了对加压夹具设计及制作水平的要求。由于各芯片上表面高度一致，设计夹具时无需考虑芯片厚度不同的问题，夹具压头可简化至单一平面，降低了模块研发成本，缩短了模块研发周期。本实用新型还降低了双面冷却模块的设计制造难度。对于采用双面冷却的模块，会针对芯片厚度不同的情况，采取额外的厚度补偿设计，芯片上表面高度一致时，无需采取额外措施进行芯片厚度补偿，从而降低了设计制造难度。

Description

一种芯片上表面齐平的功率模块
技术领域
本实用新型涉及功率模块，特别是涉及一种芯片上表面齐平的功率模块。
背景技术
功率模块是电子电力器件如金属氧化物半导体(功率MOS管)、绝缘栅型场效应晶体管(IGBT)，快恢复二极管(FRD)按一定的功能组合封装成的电力开关模块，其主要用于电动汽车，光伏发电，风力发电，工业变频等各种场合下的功率转换。
钎焊技术是目前功率模块中芯片与DBC连接所广泛采用的技术，但受焊料熔点限制，钎焊模块结温一般低于150℃，在高温工作时可靠性低，寿命短。银烧结技术是应用于功率模块制作中的一种先进连接技术，采用银烧结技术的功率模块，其可靠性高，寿命长，结温可达200℃以上，适于高温下长期稳定地工作。银烧结技术应用于芯片与DBC的连接时，一般需在芯片上表面施加一定压力，从而得到可靠的连接界面。由于不同种类芯片厚度不同，为了得到均匀的压力，加压夹具的压头需进行特殊设计，这对加压夹具设计及制造水平要求较高，增加了模块研发成本，延长了模块研发周期。
实用新型内容
实用新型目的：本实用新型的目的是提供一种能够解决现有技术中存在的缺陷的芯片上表面齐平的功率模块。
技术方案：本实用新型所述的芯片上表面齐平的功率模块，包括绝缘基板，绝缘基板上表面金属层上设有烧结层，烧结层上设有芯片，所有芯片的厚度不完全相同，所述上表面金属层厚度不均匀，使得所有芯片上表面高度一致。
进一步，所述上表面金属层上设有凸台，凸台上设有烧结层。
进一步，多个厚度相同的芯片共用一个凸台。
进一步，所述凸台顶部尺寸大于烧结层底部尺寸。
进一步，所述上表面金属层上设有凹槽，凹槽内设有烧结层。
进一步，多个厚度相同的芯片共用一个凹槽。
进一步，所述凹槽底部尺寸大于烧结层底部尺寸。
进一步，所有芯片中，厚度为中间值的芯片对应的烧结层直接设置在上表面金属层上，厚度大于中间值的芯片对应的烧结层设置在上表面金属层的凹槽内，厚度小于中间值的芯片对应的烧结层设置在上表面金属层的凸台上。
进一步，所述凸台为上表面金属层的一部分。
进一步，所述凸台为焊接在上表面金属层上的薄铜片。
有益效果：与现有技术相比，本实用新型具有如下的有益效果：
1)本实用新型降低了对加压夹具设计及制作水平的要求。由于各芯片上表面高度一致，设计夹具时无需考虑芯片厚度不同的问题，夹具压头可简化至单一平面，一方面简化了设计制造难度，另一方面实现了夹具的通用性，从而降低了模块研发成本，缩短了模块研发周期。
2)本实用新型降低了双面冷却模块的设计制造难度。对于采用双面冷却的模块，会针对芯片厚度不同的情况，采取额外的厚度补偿设计，芯片上表面高度一致时，无需采取额外措施进行芯片厚度补偿，从而降低了设计制造难度。
附图说明
图1为现有技术中的绝缘基板的剖视图；
图2为本发明实施例1中的绝缘基板的剖视图；
图3为本发明实施例2中的绝缘基板的剖视图；
图4为本发明实施例3中的绝缘基板的剖视图；
图5为本发明实施例4中的绝缘基板的俯视图；
图6为本发明实施例5中的绝缘基板的俯视图；
图7为本发明实施例6中的绝缘基板的俯视图；
图8为本发明实施例7中的绝缘基板的俯视图；
图9为本发明实施例8中的绝缘基板的俯视图；
图10为本发明实施例9中的绝缘基板的俯视图；
图11为本发明实施例10中的绝缘基板的俯视图；
图12为本发明实施例11中的绝缘基板的俯视图；
图13为本发明实施例12中的绝缘基板的俯视图；
图14为本发明实施例13中的凸台结构的剖视图；
图15为本发明实施例14中的另一种凸台结构的加工过程示意图。
具体实施方式
下面结合附图和实施例，对本实用新型的技术方案作进一步的介绍。
图1为现有技术中的绝缘基板，绝缘基板包括中间层16、位于中间层16上表面的上金属层15以及位于中间层16下表面的下金属层17。上金属层15上设有厚度相等的第一烧结层13和第二烧结层14，第一烧结层13上设有第一芯片11，第二烧结层14上设有第二芯片12，第一芯片11和第二芯片12的厚度不相等。可见，第一芯片11和第二芯片12的上表面不在同一高度上。
本发明公开了一种芯片上表面齐平的功率模块，包括绝缘基板，绝缘基板上表面金属层上设有烧结层，烧结层上设有芯片，所有芯片的厚度不完全相同，所述上表面金属层厚度不均匀，使得所有芯片上表面高度一致。
下面介绍一下本发明的各个实施例。
实施例1：
实施例1公开了一种芯片上表面齐平的功率模块，如图2所示，包括绝缘基板，绝缘基板包括中间层27、位于中间层27上表面的上金属层26以及位于中间层27下表面的下金属层28。上金属层26上设有凹槽25，凹槽25内设有第一烧结层23，第一烧结层23上设有第一芯片21。上金属层26上不带凹槽25的区域设有第二烧结层24，第二烧结层24上设有第二芯片22。虽然第一芯片21的厚度大于第二芯片22的厚度，但由于第一芯片21所在位置是凹槽25，而第二芯片22所在位置更高，因此，第一芯片21和第二芯片22上表面高度一致。
实施例2：
实施例2公开了一种芯片上表面齐平的功率模块，如图3所示，包括绝缘基板，绝缘基板包括中间层37、位于中间层37上表面的上金属层36以及位于中间层37下表面的下金属层38。上金属层36上设有凸台35，凸台35上设有第二烧结层34，第二烧结层34上设有第二芯片32。上金属层36上不带凸台35的区域设有第一烧结层33，第一烧结层33上设有第一芯片31。虽然第一芯片31的厚度大于第二芯片32的厚度，但由于第一芯片31所在位置较低，而第二芯片32所在位置是凸台35，因此，第一芯片31和第二芯片32上表面高度一致。
实施例3：
实施例3公开了一种芯片上表面齐平的功率模块，如图4所示，包括绝缘基板，绝缘基板包括中间层48、位于中间层48上表面的上金属层45以及位于中间层48下表面的下金属层49。上金属层45上设有凹槽47和凸台46，凹槽47内设有第一烧结层43，第一烧结层43上设有第一芯片41，凸台46上设有第二烧结层44，第二烧结层44上设有第二芯片42。虽然第一芯片41的厚度大于第二芯片42的厚度，但由于第一芯片41所在位置是凹槽47，第二芯片42所在位置是凸台46，因此，第一芯片41和第二芯片42上表面的高度一致。
实施例4：
实施例4公开了一种芯片上表面齐平的功率模块，如图5所示，绝缘基板上金属层上设有凹槽53，凹槽53内设有第一烧结层，第一烧结层上设有第一芯片51，上金属层上不带凹槽53的区域设有第二烧结层，第二烧结层上设有第二芯片52。
实施例5：
实施例5公开了一种芯片上表面齐平的功率模块，如图6所示，绝缘基板上金属层上设有第一凹槽63和第二凹槽64，第一凹槽63内设有第一烧结层，第二凹槽64内设有第二烧结层，第一烧结层上设有第一芯片61，第二烧结层上设有第二芯片65，上金属层上不带凹槽的区域设有第三烧结层，第三烧结层上设有第三芯片65和第四芯片66。
实施例6：
实施例6公开了一种芯片上表面齐平的功率模块，如图7所示，绝缘基板上金属层上设有凹槽73，凹槽73内设有第一烧结层，第一烧结层上设有第一芯片71和第二芯片72，上金属层上不带凹槽73的区域设有第二烧结层，第二烧结层上设有第三芯片74和第四芯片75。
实施例7：
实施例7公开了一种芯片上表面齐平的功率模块，如图8所示，绝缘基板上金属层上设有凸台83，凸台83上设有第二烧结层，第二烧结层上设有第二芯片82，上金属层上不带凸台83的区域设有第一烧结层，第一烧结层上设有第一芯片81。
实施例8：
实施例8公开了一种芯片上表面齐平的功率模块，如图9所示，绝缘基板上金属层上设有第一凸台95和第二凸台96，第一凸台95上设有第一烧结层，第二凸台96上设有第二烧结层，第一烧结层上设有第一芯片93，第二烧结层上设有第二芯片94，上金属层上不带凸台的区域设有第三烧结层，第三烧结层上设有第三芯片91和第四芯片92。
实施例9：
实施例9公开了一种芯片上表面齐平的功率模块，如图10所示，绝缘基板上金属层上设有凸台105，凸台105上设有第一烧结层，第一烧结层上设有第一芯片103和第二芯片104，上金属层上不带凸台105的区域设有第二烧结层，第二烧结层上设有第三芯片101和第四芯片102。
实施例10：
实施例10公开了一种芯片上表面齐平的功率模块，如图11所示，绝缘基板上金属层上设有凹槽113和凸台114，凹槽113内设有第一烧结层，第一烧结层上设有第一芯片111，凸台114上设有第二烧结层，第二烧结层上设有第二芯片112。
实施例11：
实施例11公开了一种芯片上表面齐平的功率模块，如图12所示，绝缘基板上金属层上设有第一凹槽123、第二凹槽124、第一凸台127和第二凸台128，第一凹槽123内设有第一烧结层，第二凹槽124内设有第二烧结层，第一烧结层上设有第一芯片121，第二烧结层上设有第二芯片122，第一凸台127上设有第三烧结层，第二凸台128上设有第四烧结层，第三烧结层上设有第三芯片125，第四烧结层上设有第四芯片126。
实施例12：
实施例12公开了一种芯片上表面齐平的功率模块，如图13所示，绝缘基板上金属层上设有凹槽133和凸台136，凹槽133内设有第一烧结层，第一烧结层上设有第一芯片131和第二芯片132，凸台136上设有第二烧结层，第二烧结层上设有第三芯片134和第四芯片135。
实施例13：
实施例13公开了一种绝缘基板，如图14所示，包括中间层141、位于中间层141上表面的上金属层142以及位于中间层141下表面的下金属层143。上金属层142上的凸台144是和上金属层142一体的。
实施例14：
实施例14公开了一种凸台的加工过程，如图15所示，凸台是将薄铜片151焊接在上表面金属层152上形成的。

Claims (10)

1.一种芯片上表面齐平的功率模块，包括绝缘基板，绝缘基板上表面金属层上设有烧结层，烧结层上设有芯片，所有芯片的厚度不完全相同，其特征在于：所述上表面金属层厚度不均匀，使得所有芯片上表面高度一致。
2.根据权利要求1所述的芯片上表面齐平的功率模块，其特征在于：所述上表面金属层上设有凸台，凸台上设有烧结层。
3.根据权利要求2所述的芯片上表面齐平的功率模块，其特征在于：多个厚度相同的芯片共用一个凸台。
4.根据权利要求2所述的芯片上表面齐平的功率模块，其特征在于：所述凸台顶部尺寸大于烧结层底部尺寸。
5.根据权利要求1所述的芯片上表面齐平的功率模块，其特征在于：所述上表面金属层上设有凹槽，凹槽内设有烧结层。
6.根据权利要求5所述的芯片上表面齐平的功率模块，其特征在于：多个厚度相同的芯片共用一个凹槽。
7.根据权利要求5所述的芯片上表面齐平的功率模块，其特征在于：所述凹槽底部尺寸大于烧结层底部尺寸。
8.根据权利要求1所述的芯片上表面齐平的功率模块，其特征在于：所有芯片中，厚度为中间值的芯片对应的烧结层直接设置在上表面金属层上，厚度大于中间值的芯片对应的烧结层设置在上表面金属层的凹槽内，厚度小于中间值的芯片对应的烧结层设置在上表面金属层的凸台上。
9.根据权利要求2或8所述的芯片上表面齐平的功率模块，其特征在于：所述凸台为上表面金属层的一部分。
10.根据权利要求2或8所述的芯片上表面齐平的功率模块，其特征在于：所述凸台为焊接在上表面金属层上的薄铜片。
CN201621271404.5U 2016-11-24 2016-11-24 一种芯片上表面齐平的功率模块 Active CN206194730U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621271404.5U CN206194730U (zh) 2016-11-24 2016-11-24 一种芯片上表面齐平的功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621271404.5U CN206194730U (zh) 2016-11-24 2016-11-24 一种芯片上表面齐平的功率模块

Publications (1)

Publication Number Publication Date
CN206194730U true CN206194730U (zh) 2017-05-24

Family

ID=58724879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621271404.5U Active CN206194730U (zh) 2016-11-24 2016-11-24 一种芯片上表面齐平的功率模块

Country Status (1)

Country Link
CN (1) CN206194730U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629094A (zh) * 2021-07-16 2021-11-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629094A (zh) * 2021-07-16 2021-11-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板

Similar Documents

Publication Publication Date Title
CN105428266B (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
CN102169839B (zh) 一种使用金锡焊料预成型片的封装方法
CN105280565A (zh) 一种可提高焊接质量的功率模块结构
CN108417501A (zh) 功率模块及其制备方法
CN206194730U (zh) 一种芯片上表面齐平的功率模块
CN102800833B (zh) 功率模块电极端子及其焊接方法
CN101593712A (zh) 大功率芯片连接的低温烧结方法及纳米银膏厚度控制装置
CN102437731A (zh) 基于氧化铍散热结构的电源模块及其制作方法
CN201435388Y (zh) 一种用于mosfet封装的引线框架
CN102420158B (zh) 一次性烧结多个不同厚度芯片的装置
CN101882606A (zh) 散热型半导体封装构造及其制造方法
CN101083217A (zh) 热声倒装键合实验台
CN102354688A (zh) 一种功率模块
CN101594067B (zh) 混合动力汽车双面冷却平面高温逆变器
CN205582931U (zh) 部分框架外露多芯片单搭倒装平铺夹芯封装结构
CN201931183U (zh) 一种带有金属掩模板的金属加热盘
CN103594458A (zh) 一种衬板结构
CN211465105U (zh) 一种颅内压传感器芯片焊接装置
CN209571388U (zh) 一种装配dbc半导体基板的筛模机
CN202394862U (zh) 一种功率模块
CN109449125B (zh) 一种双排结构内绝缘型塑封半导体器件及其制造方法
CN103780102B (zh) 一种智能半导体功率模块
CN102142421B (zh) 免用焊料的金属柱芯片连接构造
CN107978530B (zh) 一种减少ipm模块注塑溢料的方法和dbc基板
CN101179918A (zh) 散热装置组合的制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant