CN103680617B - 电阻变化存储器 - Google Patents

电阻变化存储器 Download PDF

Info

Publication number
CN103680617B
CN103680617B CN201310070528.1A CN201310070528A CN103680617B CN 103680617 B CN103680617 B CN 103680617B CN 201310070528 A CN201310070528 A CN 201310070528A CN 103680617 B CN103680617 B CN 103680617B
Authority
CN
China
Prior art keywords
mentioned
resistance
voltage
electrode
higher limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310070528.1A
Other languages
English (en)
Other versions
CN103680617A (zh
Inventor
杉前纪久子
市原玲华
林哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103680617A publication Critical patent/CN103680617A/zh
Application granted granted Critical
Publication of CN103680617B publication Critical patent/CN103680617B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种电阻变化存储器，能使得在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。其包括：存储单元MC，具有：第1电极11及第2电极12、和在第1电极11和第2电极12之间配置且在高电阻状态和低电阻状态之间迁移的可变电阻层13；控制电路21，在第1电极11和第2电极12之间施加电压，将存储单元MC从高电阻状态向低电阻状态迁移。控制电路21将在存储单元流动的电流设定为第1上限值及第2上限值。

Description

电阻变化存储器
相关专利申请
本申请享受以日本专利申请2012-200892号(申请日：2012年9月12日)为基础申请的优先权。本申请通过参照该基础申请，而包含基础申请全部的内容。
技术领域
本发明的实施方式涉及电阻变化存储器。
背景技术
电阻变化存储器中，通过对作为存储单元的电阻变化元件供给电流及电压使电阻变化元件的电阻值变化，利用该电阻值的变化非易失性地存储数据。电阻变化存储器，为2端子元件所以结构简单，通过构成交叉点型的存储单元阵列，使得与以往相比易于大容量化。
电阻变化元件包括：第1电极及第2电极、和在第1电极和第2电极之间配置的可变电阻层。考虑到可变电阻层具有细丝(filament)，所以细丝的长度和/或粗细等的形状在高电阻状态或者低电阻状态下变化。
发明内容
提供一种电阻变化存储器，能使得在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。
一实施方式的电阻变化存储器包括：存储单元，具有：第1电极及第2电极、和在上述第1电极和上述第2电极之间配置且在高电阻状态和与上述高电阻状态相比电阻低的低电阻状态之间迁移的可变电阻层；控制电路，在上述第1电极和上述第2电极之间施加电压，将上述存储单元从上述高电阻状态向上述低电阻状态迁移。上述控制电路将在上述存储单元流动的电流设定为第1上限值及第2上限值。
根据实施方式，能实现如下的电阻变化存储器，即，能使得处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差。
附图说明
图1是表示第1实施方式的电阻变化存储器的存储单元阵列的电路图。
图2是表示第1实施方式的电阻变化存储器的存储单元阵列的其他例子的电路图。
图3是表示如图1所示的存储单元的构成的断面图。
图4是表示在第1实施方式的写入工作时对存储单元供给的电流及电压的图。
图5是表示在第1实施方式的写入工作时对存储单元施加的电压脉冲的图。
图6是表示在第1实施方式的写入工作时对存储单元施加的电流及电压的其他例子的图。
图7是表示第1实施方式的感测放大器包含的电流反射镜电路的构成的电路图。
图8是表示第1实施方式的写入工作序列的流程图。
图9是表示第1实施方式的第1例子的写入工作序列的写入电压和限制电流的图。
图10是表示第1实施方式的第1例子的写入工作序列的写入电压和限制电流的变形的图。
图11是表示第1实施方式的第2例子的写入工作序列的写入电压和限制电流的图。
图12是表示第1实施方式的第2例子的写入工作序列的写入电压和限制电流的变形的图。
图13是表示第1实施方式的第3例子的写入工作序列的写入电压和限制电流的图。
图14是表示第1实施方式的第3例子的写入工作序列的写入电压和限制电流的变形的图。
图15是表示第2实施方式的电阻变化存储器的存储单元阵列的电路图。
图16是表示第2实施方式的存储单元的构成的断面图。
符号的说明
11…第1电极，12…第2电极，13…可变电阻层，13A…细丝，14…保护电阻层，21、31…控制电路，21A、31A…字线驱动器，21B、31B…感测放大器，BL0、BL1、BL2…位线，CM…电流反射镜电路，COMP1、COMP2、COMP3、COMP4、COMP11、COMP12…限制电流，MC…存储单元，P1、P2、P3,…、Pn…电压脉冲，SET1、SET2、SET3、SET4、SET11、SET12…电压，SW…选择电路，WL0、WL1、WL2…字线。
具体实施方式
以下，参照附图关于实施方式的电阻变化存储器进行说明。再者，关于以下的说明，对于具有相同功能及构成的构成要素，附加相同的符号，仅在需要的场合进行重复说明。
［第1实施方式］
关于第1实施方式的电阻变化存储器进行说明。第1实施方式的电阻变化存储器，具有电阻值变化的电阻变化元件，作为存储单元。电阻变化元件的电阻值(例如，高电阻(截止)状态和低电阻(导通)状态的2值)根据电流或电压来编程，电阻变化存储器根据电阻变化元件的电阻值的状态来存储数据。
在这里，列举在字线和位线的交叉部以队列状排列存储单元的交叉点型的电阻变化存储器。
[1]存储单元阵列
图1是表示第1实施方式的电阻变化存储器的存储单元阵列的电路图。
如图所示，存储单元阵列形成交叉点型。字线WL0、WL1、WL2在X方向延伸，在Y方向空开预定间隔排列。字线WL0、WL1、WL2，与字线驱动器21A连接。位线BL0、BL1、BL2在Y方向延伸，在X方向空开预定间隔排列。位线BL0、BL1、BL2，分别与感测放大器(S/A)21B连接。
存储单元MC(0,0)，(0,1)，…，(2,2)分别配置在字线WL0、WL1、WL2和位线BL0、BL1、BL2的交叉部。由此，电阻变化存储器具有交叉点型的存储单元阵列结构。对存储单元MC，使用后述的电阻变化元件。
在这里，表示了对字线和位线的交叉部仅配置电阻变化元件的例子，但是，如图2所示，也可以对字线和位线的交叉部配置电阻变化元件和选择器(例如，MOS晶体管)的构成。并且，也可以是如图1或图2所示的将存储单元阵列层叠的层叠类型的存储单元阵列结构。
[2]电阻变化元件
图3是表示如图1所示的存储单元(电阻变化元件)MC的构成的图。
电阻变化元件MC包括：第1电极11及第2电极12、和在第1电极11和第2电极12之间配置的可变电阻层13。可变电阻层13具有在第1电极11和第2电极12之间形成的细丝13A。可变电阻层13也可以是单层，也可以具有层叠结构(2层以上)。
可变电阻层13根据在第1电极11和第2电极12之间施加的电压及流动的电流的至少任一个，在高电阻状态和与高电阻状态相比电阻低的低电阻状态之间迁移。把可变电阻层13从高电阻状态向低电阻状态迁移的工作，称为设置或写入。还有，把可变电阻层13从低电阻状态向高电阻状态迁移的工作，称为复位或消去。
细丝13A，如图所示，可以从第1电极11伸展，代替于此，也可以从第2电极12伸展。在低电阻状态的细丝13A的长度和/或粗细，与在高电阻状态的细丝13A的长度和/或粗细相比，至少更长或更粗。
控制电路21对第1电极11和第2电极12之间供给电流及电压，进行写入、消去、和读出。在这里，将图1及图2中的字线驱动器21A及感测放大器21B表示为控制电路21。
还有，对电阻变化元件MC，能使用由以下的材料形成的电阻变化元件。
可变电阻层13根据电压输入，经由电流、热、化学能等，能使电阻值变化。可变电阻层13是例如含有成为迁移元素的阳离子的复合化合物，能采用通过阳离子的移动使电阻值变化的物质等。
对电阻变化元件MC，能使用如以下的离子传导型的电阻变化元件。
第1电极11由Ag、Co、Ni、Cu、Ti、Al、Au等容易电离化的金属形成。
第2电极(下部电极)12由TiN、W、Pt、Ta、Mo等难以电离化的金属和/或p+型硅等的杂质掺杂半导体层形成。
可变电阻层13用离子导电性材料形成。在包括半导体的离子导电性材料的场合，可列举出非晶硅、氢化非晶硅(a-Si：H)、多晶体硅(poly-Si)、氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)、碳化硅(SiC)及碳氧化硅(SiOC)、锗(Ge)等。作为其他的离子导电性材料，可列举出氧化银(Ag2O)、硫化银(Ag2S)、硒化银(Ag2Se)、碲化银(Ag2Te)、碘化银(AgI)、碘化铜(CuI2)、氧化铜(CuO)、硫化铜(CuS)、硒化铜(CuSe)、碲化铜(CuTe)、氧化锗(GeO2)等。还有，可变电阻层13也可以是组合这些材料在多个层中层叠的结构。再者，这些材料可以不限于在这里记述的特定的组成比。
第1电极11及第2电极12中的一方，例如，作为下部电极起作用，另一方，作为上部电极起作用。所谓下部电极是成为可变电阻层13形成时的基础的电极，所谓上部电极是形成可变电阻层13之后形成的电极。
[3]写入(设置)
关于第1实施方式的电阻变化存储器的写入工作进行说明。控制电路21，在写入工作中，对电阻变化元件MC施加以下的写入信号。
图4是表示在写入工作时对电阻变化元件MC供给的电流及电压的图。
如图所示，首先，将在选择的电阻变化元件MC流动的电流的上限值(以下，记为限制电流)设定为COMP1，对电阻变化元件MC施加电压SET1进行第1写入。这个第1写入之后，继续，设定为限制电流COMP2，施加电压SET2进行第2写入。进一步根据需要，在第2写入之后，设定为限制电流COMP3，施加电压SET3进行第3写入。还有，也可以进一步根据需要，在第3写入之后，设定为限制电流COMP4，施加电压SET4进行第4写入。
限制电流COMP2比限制电流COMP1大，限制电流COMP3比限制电流COMP2大。并且，限制电流COMP4比限制电流COMP3大。限制电流COMP4是例如1μA以下。电压SET1是15V以下，例如3～8V。电压SET2比电压SET1仅高0.1～0.9V，电压SET3比电压SET2仅高0.1～0.9V。并且，电压SET4比电压SET3仅高0.1～0.9V。
这样，将在电阻变化元件MC流动的电流的上限限制为限制电流COMP1，且以电压SET1进行第1写入，在第1写入之后，限制为比限制电流COMP1大的限制电流COMP2，且以比电压SET1高的电压SET2进行第2写入，由此，能抑制细丝13A的形状散乱，使细丝的形状一致。这样，认为细丝13A的形状和设置时的最大电流存在相关关系。当然，也可以在第2写入之后，将电流的上限限制为限制电流COMP3，且以电压SET3进行第3写入。并且，也可以继续，限制为限制电流COMP4，以电压SET4进行第4写入。
即，通过限制电流的上限值，以第1、第2电压或者第1、第2、第3电压或者其以上的阶段电压的写入，能抑制在电阻变化元件MC形成的细丝13A的宽度及高度等的形状的偏差，能使细丝的形状一致。
其次，关于通过施加如图5所示的电压脉冲进行的写入工作进行说明。
图5是表示在写入工作时对电阻变化元件MC施加的电压脉冲的图。
如图所示，对选择的电阻变化元件MC，施加电压脉冲P1进行第1写入。电压脉冲P1的电压是15V以下，例如3～8V。电压脉冲P1的脉冲宽度T1是例如数μs以下。
在第1写入之后，施加电压脉冲P2进行第2写入。电压脉冲P2的电压，与电压脉冲P1相比，例如高数10mv左右。电压脉冲P2的脉冲宽度T2比脉冲宽度T1短。
进一步根据需要，在第2写入之后，施加电压脉冲P3进行第3写入。电压脉冲P3的电压，与电压脉冲P2相比，例如高数10mv左右。电压脉冲P3的脉冲宽度T3比脉冲宽度T2短。
这样，在第(n-1)的写入之后，施加电压脉冲Pn进行第n写入。电压脉冲Pn的电压，与电压脉冲P(n-1)相比，例如高数10mv左右。电压脉冲Pn的脉冲宽度Tn比脉冲宽度T(n-1)短。再者，n表示2以上的自然数。
这样，对电阻变化元件MC，依次施加与上次施加的电压脉冲相比电压高，脉冲宽度短的电压脉冲。由此，能抑制在电阻变化元件MC形成的细丝的宽度及高度等的形状的偏差，能使细丝的形状一致。这样，通过缩短脉冲时间，能抑制细丝13A的急剧的生长。
还有，也可以通过如图6所示的写入信号进行写入。
图6是表示在写入工作时对电阻变化元件MC施加的电流及电压的其他例子的图。
如图所示，首先，将在选择的电阻变化元件MC流动的电流设定为限制电流COMP11，对电阻变化元件MC施加电压SET11进行第1写入。这个第1写入之后，继续，设定为比限制电流COMP11小的限制电流COMP12，施加电压SET12进行第2写入。电压SET12比电压SET11高，例如，仅高0.1～0.9V高。再者，也可以电压SET12比电压SET11低，例如，仅低0.1～0.9V。
这样，在第2写入中，电压SET2比电压SET11高，电流COMP12比电流COMP11低。因此，认为细丝13A的形状主要根据电流COMP12的值决定。其结果，抑制在电阻变化元件MC形成的细丝13A的宽度及高度等的形状的偏差，能使细丝的形状一致。
[4]写入电路
其次，为了限制在电阻变化元件MC流动的电流，关于控制电路21内的感测放大器21B具备的电流限制电路，例如电流反射镜电路进行说明。作为电流限制电路，叙述使用电流反射镜电路的一个例子，但是也可以采用限制其他电流的电路。在这里，表示了用于供给如图4所示的写入信号的电路。
图7是表示第1实施方式的感测放大器21B包含的电流反射镜电路的构成的电路图。
如图所示，感测放大器21B具备电流反射镜电路CM。电流反射镜电路CM具有MOS晶体管T1_1、T1_2。
对MOS晶体管T1_1、T1_2的电流通路的一端，供给电源电压VDD。对晶体管T1_1的电流通路的另一端，负载电流I_LOAD流动。此时，对晶体管T1_2的电流通路的另一端，对应于负载电流I_LOAD的电流I_OUT流动。这个电流I_OUT，经由位线BL向电阻变化元件MC供给。
控制电路21控制电流反射镜电路CM，将对电阻变化元件MC供给的电流I_OUT设定为限制电流COMP1、COMP2、COMP3、COMP4的任一个。总之，电流反射镜电路CM，按照控制电路21控制的负载电流I_LOAD，输出在电阻变化元件MC流动的电流的上限值，即，限制电流COMP1、COMP2、COMP3、COMP4的任一个。由此，能切换对电阻变化元件MC供给的电流的上限值(限制电流)。
[5]效果
交叉点型的存储单元阵列存在以下的一般性问题。在存储单元阵列内的多个存储单元MC中，在使存储单元MC从高电阻状态向低电阻状态迁移时，在可变电阻层13形成的细丝13A的形状产生偏差。因此，对于在处于低电阻状态的存储单元MC流动的电流产生偏差。
本实施方式中，通过对存储单元MC施加2次以上限制电流的电压，能抑制在可变电阻层13形成的细丝13A的形状的偏差，与一定的形状一致。由此，可以降低在低电阻状态(或导通状态)下在存储单元流动的电流的偏差。即，通过实行2次以上具有电流限制的电压的写入，降低在电阻变化元件MC内形成的细丝的宽度的偏差，使细丝的宽度恒定一致。由此，在交叉点型的存储单元阵列中，能降低处于低电阻状态的存储单元的电流值的偏差。
还有，能降低在选择的字线或者位线中多余的电流流动，能防止选择字线或者位线损伤。根据以上说明的实施方式，能使在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，可以提供能降低处于低电阻状态的存储单元的电阻值的偏差的电阻变化存储器。
[6]写入(设置)序列
关于第1实施方式的电阻变化存储器的写入工作序列进行说明。
图8是表示第1实施方式的写入工作序列的流程图。图9～图14是表示第1～第3例子的写入工作序列的写入电压及限制电流以及写入验证的读出电压的图。在这里，限制电流成为在前述的感测放大器31B连接的位线流动的电流的上限值。
如图8及图9所示，首先，控制电路31对选择的存储单元MC进行写入(设置)。这个写入中，对存储单元MC施加写入电压(设置脉冲)VW11，将在存储单元MC连接的位线流动的电流的上限值设定为限制电流IC11(步骤S1)。
继续，控制电路31对进行写入的存储单元MC进行验证。验证中，对存储单元MC施加读出电压VR1，进行读出。通过这个读出，求得进行写入的存储单元MC的电阻值R，判定电阻值R是否在希望的电阻值Rth以下(步骤S2)。
在步骤S2，在电阻值R比电阻值Rth大时，控制电路31对存储单元MC进行消去(复位)(步骤S3)。
此后，控制电路31，对选择的存储单元MC，再次进行写入(设置)。这个写入中，将在存储单元MC连接的位线流动的电流的上限值设定为限制电流IC12(步骤S4)，对存储单元MC施加写入电压VW12(步骤S1)。作为电流的上限值的限制电流IC12与限制电流IC11相比，电流更大。并且，写入电压VW12与写入电压VW11相比，电压更高。
总之，在存储单元MC的电阻值R比希望的电阻值Rth大的场合，一旦对存储单元MC进行消去(复位)，此后，提高电流的极限值，即，设定为与限制电流IC11相比上限值高的限制电流IC12，再次进行写入(设置)。
控制电路31反复进行步骤S1～步骤S4的工作，在电阻值R比希望的电阻值Rth小时，结束写入(设置)工作(步骤S5)。
其次，使用图9，关于第1例子的写入工作序列的写入电压及其限制电流进行说明。
图9表示第1例子的写入工作序列的写入电压及限制电流以及写入验证的读出电压。图9中的(1)表示，对第1次的写入施加的写入电压VW11及其限制电流IC11、以及写入验证的读出电压VR1。图9中的(2)表示，对第2次的写入施加的写入电压VW12及其限制电流IC12、以及写入验证的读出电压VR1。图9中的(3)表示，对第3次的写入施加的写入电压VW13及其限制电流IC13、以及写入验证的读出电压VR1。
首先，第1次的写入中，将写入电压设定为电压VW11，进而，将电流的上限值设定为限制电流IC11。并且，对存储单元MC施加写入电压VW11，此后的验证中，施加读出电压VR1。在通过这个验证读出，判定电阻值R比电阻值Rth大的场合，进行消去(复位)工作，继续进行第2次的写入。
第2次的写入中，将写入电压设定为比电压VW11高的电压VW12，进而，将电流的上限值设定为比限制电流IC11大的限制电流IC12。并且，对存储单元MC施加写入电压VW12，此后的验证中，施加读出电压VR1。在通过这个验证读出，判定电阻值R比电阻值Rth大的场合，进行消去工作，继续进行第3次的写入。
第3次的写入中，将写入电压设定为比电压VW12高的电压VW13，进而，将电流的上限值设定为比限制电流IC12大的限制电流IC13。并且，对存储单元MC施加写入电压VW13，此后的验证中，施加读出电压VR1。例如，在通过这个验证读出，判定电阻值R在电阻值Rth以下的场合，写入工作结束。另一方面，在通过验证读出，判定电阻值R比电阻值Rth大的场合，进行消去工作，继续进行第4次的写入。第4次的写入，在图9中没有图示，但是与第3次的写入相比，通过增大写入电压及限制电流来进行。
由于认为细丝13A的形状和设置时的最大电流存在相关关系，所以通过使电流的上限值变化进行写入，能抑制在电阻变化元件MC形成的细丝13A的宽度及高度等的形状的偏差，能使细丝的形状一致。
还有，本工作序列中，在写入后的存储单元的电阻值与希望的电阻值相比为高电阻的场合，对存储单元进行消去(复位)，此后，较高地设定限制电流的上限值，再次进行写入。由此，能将写入后的选择存储单元的电阻值的偏差抑制为很小。
还有，在如图9所示的写入工作时设定的写入电压及限制电流中，写入次数每次增加时，一同增加写入电压及限制电流，但是并不限于此，如图10所示，也可以使写入电压VW11一定，在写入次数每次增加时可以仅使限制电流增加。如果写入电压VW11充分高，可认为细丝13A的形状根据设置时的最大电流决定。因而，即使写入电压VW11一定，如果使限制电流的上限值增加，存储单元的电阻值分布变得更低。
其次，使用图11，关于第2例子的写入工作序列的写入电压及其限制电流进行说明。
图11表示第2例子的写入工作序列的写入电压及限制电流以及写入验证的读出电压。图11中的(1)表示，对第1次的写入连续施加的写入电压VW21、VW22和限制电流IC21、IC22，以及写入验证的读出电压VR2。图11中的(2)表示，对第2次的写入连续施加的写入电压VW23、VW24和限制电流IC23、IC21，以及写入验证的读出电压VR2。图11中的(3)表示，对第3次的写入连续施加的写入电压VW25、VW26和限制电流IC24、IC23，以及写入验证的读出电压VR2。
首先，第1次的写入中，将写入电压设定为电压VW21，进而，将电流的上限值设定为限制电流IC21。并且，对存储单元MC施加写入电压VW21。继续，将写入电压设定为比电压VW21高的电压VW22，进而，将电流的上限值设定为比限制电流IC21小的限制电流IC22。并且，对存储单元MC施加写入电压VW22。此后的验证中，施加读出电压VR2。在通过这个验证读出，判定电阻值R比希望的电阻值Rth大的场合，进行消去(复位)工作，继续进行第2次的写入。
第2次的写入中，将写入电压设定为比电压VW22高的电压VW23，进而，将电流的上限值设定为比限制电流IC21大的电流IC23。并且，对存储单元MC施加写入电压VW23。继续，将写入电压设定为比电压VW23高的电压VW24，进而，将电流的上限值设定为比限制电流IC23小的限制电流IC21。并且，对存储单元MC施加写入电压VW24。此后的验证中，施加读出电压VR2。在通过这个验证读出，判定电阻值R比电阻值Rth大的场合，进行消去工作，继续进行第3次的写入。
第3次的写入中，将写入电压设定为比电压VW24高的电压VW25，进而，将电流的上限值设定为比限制电流IC23大的电流IC24。并且，对存储单元MC施加写入电压VW25。继续，将写入电压设定为比电压VW25高的电压VW26，进而，将电流的上限值设定为比电流IC24小的电流IC23。并且，对存储单元MC施加写入电压VW26。此后的验证中，施加读出电压VR2。例如，在通过这个验证读出，判定电阻值R在电阻值Rth以下的场合，写入工作结束。另一方面，在通过验证读出，判定电阻值R比电阻值Rth大的场合，进行消去工作，继续进行第4次的写入。第4次的写入，在图11中没有图示，但是与第3次的写入相比，通过提高写入电压，增减限制电流来进行。
图11所示的工作序列中，也可以将写入后的选择存储单元的电阻值的偏差抑制为很小。例如，由于电压VW22比电压VW21高，电流IC22比电流IC21低，所以认为细丝13A的形状主要根据电流IC22的值决定。其结果，能抑制在电阻变化元件MC形成的细丝13A的宽度及高度等的形状的偏差，能使细丝的形状一致。
还有，如图11所示的写入工作时设定的写入电压及限制电流中，写入次数每次增加时，使写入电压增加，使限制电流增减，但是并不限于此，如图12所示，也可以使写入电压VW21、VW22一定，在写入次数每次增加时可以仅使限制电流增减。与图10相同，如果写入电压VW21、VW22充分高，可认为细丝13A的形状根据设置时的最大电流决定。因而，即使写入电压W21、VW22一定，如果使限制电流的上限值增加，存储单元的电阻值分布变得更低。
其次，使用图13，关于第3例子的写入工作序列的写入电压及其限制电流进行说明。
图13表示第3例子的写入工作序列的写入电压及限制电流以及写入验证的读出电压。图13中的(1)表示，对第1次的写入连续施加的写入电压VW31、VW32和限制电流IC31、IC32，以及写入验证的读出电压VR3。图13中的(2)表示，对第2次的写入连续施加的写入电压VW33、VW34和限制电流IC33、IC31，以及写入验证的读出电压VR3。图13中的(3)表示，对第3次的写入连续施加的写入电压VW35、VW36和限制电流IC34、IC33，以及写入验证的读出电压VR3。
首先，第1次的写入中，将写入电压设定为电压VW31，进而，将电流的上限值设定为限制电流IC31。并且，对存储单元MC施加写入电压VW31。继续，将写入电压设定为电压VW32，进而，将电流的上限值设定为比限制电流IC31小的限制电流IC32。并且，对存储单元MC施加写入电压VW32。例如，写入电压VW31的施加时间(脉冲宽度)是数n秒，写入电压VW32的施加时间(脉冲宽度)是数μ秒。此后的验证中，施加读出电压VR3。在通过这个验证读出，判定电阻值R比希望的电阻值Rth大的场合，对存储单元MC进行消去(复位)工作，继续进行第2次的写入。
第2次的写入中，将写入电压设定为比电压VW31高的电压VW33，进而，将电流的上限值设定为比限制电流IC31大的限制电流IC33。并且，对存储单元MC施加写入电压VW33。继续，将写入电压设定为比电压VW33低的电压VW34，进而，将电流的上限值设定为比限制电流IC33小的电流IC31。并且，对存储单元MC施加写入电压VW34。例如，写入电压VW33的施加时间(脉冲宽度)是数n秒，写入电压VW34的施加时间(脉冲宽度)是数μ秒。此后的验证中，施加读出电压VR3。在通过这个验证读出，判定电阻值R比电阻值Rth大的场合，对存储单元MC进行消去工作，继续进行第3次的写入。
第3次的写入中，将写入电压设定为比电压VW33高的电压VW35，进而，将电流的上限值设定为比限制电流IC33大的电流IC34。并且，对存储单元MC施加写入电压VW35。继续，将写入电压设定为比电压VW35低的电压VW36，进而，将电流的上限值设定为比限制电流IC34小的电流IC33。并且，对存储单元MC施加写入电压VW36。例如，写入电压VW35的施加时间(脉冲宽度)是数n秒，写入电压VW36的施加时间(脉冲宽度)是数μ秒。此后的验证中，施加读出电压VR3。例如，在通过这个验证读出，判定电阻值R在电阻值Rth以下的场合，写入工作结束。另一方面，在通过验证读出，判定电阻值R比电阻值Rth大的场合，进行消去工作，继续进行第4次的写入。第4次的写入，在图13中没有图示，但是与第3次的写入相比，通过提高写入电压，增减限制电流来进行。
图13所示的工作序列中，也可以将写入后的选择存储单元的电阻值的偏差抑制为很小。例如，由于电压VW32是比电压VW31低且长的脉冲，电流IC22比电流IC21低，所以认为细丝13A的形状主要根据电流IC22值决定。其结果，能抑制在电阻变化元件MC形成的细丝13A的宽度及高度等的形状的偏差，能使细丝的形状一致。
还有，如图13所示的写入工作时设定的写入电压及限制电流中，写入次数每次增加时，使写入电压增加，但是并不限于此，如图14所示，也可以使写入电压VW31、VW32一定，在写入次数每次增加时可以仅使限制电流增减。与图10相同，如果写入电压VW31、VW32充分高，可认为细丝13A的形状根据设置时的最大电流决定。因而，即使写入电压VW31、VW32一定，如果使限制电流的上限值增加，存储单元的电阻值分布变得更低。
［第2实施方式］
前述的第1实施方式中，说明了具有电阻变化元件(或电阻变化元件和选择器)作为存储单元的场合，但是，第2实施方式中，关于具有电阻变化元件和保护电阻单元作为存储单元的例子进行说明。在这里，列举在字线和位线的交叉部以队列状排列存储单元的交叉点型的电阻变化存储器。
[1]存储单元阵列
图15是表示第2实施方式的电阻变化存储器的存储单元阵列的电路图。
如图所示，存储单元阵列形成交叉点型。字线WL0、WL1、WL2在X方向延伸，在Y方向空开预定间隔排列。字线WL0、WL1、WL2，与字线驱动器31A连接。位线BL0、BL1、BL2在Y方向延伸，在X方向空开预定间隔排列。位线BL0、BL1、BL2，分别与感测放大器(S/A)31B连接。
存储单元MC(0,0)，(0,1)，…，(2,2)分别配置在字线WL0、WL1、WL2和位线BL0、BL1、BL2的交叉部。由此，电阻变化存储器具有交叉点型的存储单元阵列结构。存储单元MC具有电阻变化元件RW和保护电阻单元RP。电阻变化元件RW和保护电阻单元RP，在字线和位线之间串联连接。保护电阻单元RP是电流限制用的电阻，写入后的存储单元MC的电阻值的下限值根据保护电阻单元RP来限制。
再者，将图15所示的存储单元阵列层叠，可以形成层叠类型的存储单元阵列结构。
[2]存储单元
图16是表示如图15所示的存储单元MC的构成的图。
存储单元MC包括：第1电极11及第2电极12、在第1电极11和第2电极12之间配置的可变电阻层13、和在第2电极12和可变电阻层13之间配置的保护电阻层14。可变电阻层13相当于电阻变化元件RW，保护电阻层14相当于保护电阻单元RP。
可变电阻层13具有在第1电极11和保护电阻层14之间形成的细丝13A。可变电阻层13也可以是单层，也可以具有层叠结构(2层以上)。
可变电阻层13根据在第1电极11和第2电极12之间施加的电压及流动的电流的至少任一个，在高电阻状态和与高电阻状态相比电阻低的低电阻状态之间迁移。在低电阻状态的细丝13A的长度和/或粗细，与在高电阻状态的细丝13A的长度和/或粗细相比，至少更长更粗。把可变电阻层13从高电阻状态向低电阻状态迁移的工作，称为设置或写入。还有，把可变电阻层13从低电阻状态向高电阻状态迁移的工作，称为复位或消去。
控制电路31对第1电极11和第2电极12之间供给电流及电压，进行写入、消去、和读出。在这里，将图15中的字线驱动器31A及感测放大器31B表示为控制电路31。
还有，对保护电阻层14，能使用以下的材料。
保护电阻层14包含TaSiN、多晶体硅(poly-Si)、非晶硅(a-Si)、氧化硅(SiO2)、和氮化硅(SiN)的至少任一个。
可变电阻层13包含第1电极11、和第2电极12的其他的构成与前述的第1实施方式相同。
[5]效果
第2实施方式具有与上述第1实施方式相同的效果。
即，本实施方式中，在具备电阻变化元件和保护电阻单元串联连接的存储单元，写入后的电阻值与希望的电阻值相比是高电阻的场合，对存储单元进行消去(复位)，此后，将限制电流的上限值设定为高，再次进行写入。
例如，在图15，通过位线侧的感测放大器31B，限制写入工作时的电流，对选择存储单元MC(0,0)进行写入。在这个场合，在写入工作时，不仅对选择存储单元MC(0,0)有电流流动，对非选择的存储单元MC(1,0)、MC(2,0)也有漏泄电流流动。
在那里，第1次的写入中，将限制电流设定为小的第1上限值，进行写入。在这个第1次的写入中流动的电流是对选择存储单元MC(0,0)流动的电流、和对非选择的存储单元MC(1,0)、MC(2,0)流动的漏泄电流，将他们合成的电流限制为第1上限值。
在第1次的写入后的选择存储单元MC(0,0)的电阻值与希望的电阻值相比是高电阻的场合，对存储单元MC(0,0)进行消去(复位)。并且，将限制电流设定为比第1上限值大，再次进行写入。通过反复进行这样的写入，直到选择存储单元MC(0,0)的电阻值成为希望的电阻值以下，能得到以下的效果。
在通过基于感测放大器对位线的电流限制，来限制写入时的电流的场合，不仅是在这样的电流限制中选择的存储单元的导通电流，同样也不能控制在非选择的存储单元流动的漏泄电流包含的全体的电流。因此，在存储单元的导通截止电流比相对低而截止电流的影响大的场合，无法控制在写入工作时在选择存储单元流动的导通电流，存在写入后的存储单元的电阻值很大而散乱的场合。然而，第2实施方式中，通过包括与电阻变化元件RW串联连接的保护电阻单元RP，能将写入后的电阻变化元件的电阻值控制为与保护电阻单元的电阻值相同程度的值。例如，若保护电阻单元RP的电阻值为100MΩ，则将电阻变化元件RW的电阻值抑制为同程度的100MΩ。
再者，第2实施方式中，由于每电阻变化元件RW能控制电阻值，所以在对多个存储单元同时进行写入时等特别有用。
并且，第1、第2实施方式的存储单元也可以根据需要设置选择器或者二极管等。还有，第1、第2实施方式的存储单元能用作双极型或者单极型。在双极型的场合，写入及消去时对存储单元施加的电压脉冲的极性彼此相反。另一方面，在单极型的场合，写入及消去时对存储单元施加的电压脉冲的极性相同。
根据以上说明的实施方式，可以提供使在处于低电阻状态的存储单元的可变电阻层形成的细丝的形状一致，能降低处于低电阻状态的存储单元的电阻值的偏差的电阻变化存储器。
尽管说明了本发明的几个实施方式，但是，这些实施方式是作为例子出示，不打算限定发明的范围。这些新的实施方式可以按其他的各种方式来实施，在不越出发明的要旨的范围的情况下，能进行各种省略、调换、变更。这些实施方式及其变形包含于发明的范围和要旨，同时，包含于在权利要求的范围内记载的发明及其均等的范围。
例如，如图5所示的电压脉冲的输入方法能适用于如图9、11、12、13所示的写入电压脉冲。

Claims (16)

1.一种电阻变化存储器，其特征在于，包括：
存储单元，具有：第1电极及第2电极、在上述第1电极和上述第2电极之间配置且在高电阻状态和与上述高电阻状态相比电阻低的低电阻状态之间迁移的可变电阻层；
控制电路，在上述第1电极和上述第2电极之间施加电压，使上述存储单元的电阻状态变化；
其中，上述控制电路进行第1工作，即，将在上述存储单元流动的电流设定为第1上限值，使之向上述低电阻状态变化；
在上述第1工作后，进行第2工作，即，确认上述存储单元的电阻值，
在上述第2工作后，在上述存储单元的电阻值与预定值相比为高电阻的场合，进行第3工作，即，将在上述存储单元流动的电流设定为比上述第1上限值大的第2上限值，使之向上述低电阻状态变化，
上述控制电路，在上述第1工作中，将在上述存储单元流动的电流设定为上述第1上限值之后，设定为第3上限值，
上述控制电路，在设定为上述第1上限值时对上述存储单元施加第1电压，在设定为上述第2上限值时对上述存储单元施加比上述第1电压高的第2电压，在设定为上述第3上限值时对上述存储单元施加比上述第1电压高且比上述第2电压低的第3电压。
2.如权利要求1所述的电阻变化存储器，其特征在于，上述第3上限值比上述第1上限值小。
3.如权利要求1所述的电阻变化存储器，其特征在于，上述存储单元具有在上述可变电阻层和上述第2电极之间配置的保护电阻层。
4.如权利要求3所述的电阻变化存储器，其特征在于，上述保护电阻层包含TaSiN、多晶体硅、非晶硅、氧化硅、氮化硅的至少任一种。
5.一种电阻变化存储器，其特征在于，包括：
存储单元，具有：第1电极及第2电极、在上述第1电极和上述第2电极之间配置且在高电阻状态和与上述高电阻状态相比电阻低的低电阻状态之间迁移的可变电阻层；
控制电路，在上述第1电极和上述第2电极之间施加电压，使上述存储单元的电阻状态变化；
其中，上述控制电路进行第1工作，即，将在上述存储单元流动的电流设定为第1上限值，使之向上述低电阻状态变化；
在上述第1工作后，进行第2工作，即，确认上述存储单元的电阻值，
在上述第2工作后，在上述存储单元的电阻值与预定值相比为高电阻的场合，进行第3工作，即，将在上述存储单元流动的电流设定为比上述第1上限值大的第2上限值，使之向上述低电阻状态变化，
上述控制电路，在上述第1工作中，将在上述存储单元流动的电流设定为上述第1上限值之后，设定为第3上限值，
上述控制电路，在设定为上述第1、第2上限值时对上述存储单元施加第1电压，在设定为上述第3上限值时对上述存储单元施加比上述第1电压高的第2电压。
6.如权利要求5所述的电阻变化存储器，其特征在于，上述第3上限值比上述第1上限值小。
7.如权利要求5所述的电阻变化存储器，其特征在于，上述存储单元具有在上述可变电阻层和上述第2电极之间配置的保护电阻层。
8.如权利要求7所述的电阻变化存储器，其特征在于，上述保护电阻层包含TaSiN、多晶体硅、非晶硅、氧化硅、氮化硅的至少任一种。
9.一种电阻变化存储器，其特征在于，包括：
存储单元，具有：第1电极及第2电极、在上述第1电极和上述第2电极之间配置且在高电阻状态和与上述高电阻状态相比电阻低的低电阻状态之间迁移的可变电阻层；
控制电路，在上述第1电极和上述第2电极之间施加电压，使上述存储单元的电阻状态变化；
其中，上述控制电路进行第1工作，即，将在上述存储单元流动的电流设定为第1上限值，使之向上述低电阻状态变化；
在上述第1工作后，进行第2工作，即，确认上述存储单元的电阻值，
在上述第2工作后，在上述存储单元的电阻值与预定值相比为高电阻的场合，进行第3工作，即，将在上述存储单元流动的电流设定为比上述第1上限值大的第2上限值，使之向上述低电阻状态变化，
上述控制电路，在上述第1工作中，将在上述存储单元流动的电流设定为上述第1上限值之后，设定为第3上限值，
上述控制电路，在设定为上述第1上限值时对上述存储单元施加第1电压，在设定为上述第2上限值时对上述存储单元施加比上述第1电压高的第2电压，在设定为上述第3上限值时对上述存储单元施加比第1电压低的第3电压。
10.如权利要求9所述的电阻变化存储器，其特征在于，上述第3上限值比上述第1上限值小。
11.如权利要求9所述的电阻变化存储器，其特征在于，上述存储单元具有在上述可变电阻层和上述第2电极之间配置的保护电阻层。
12.如权利要求11所述的电阻变化存储器，其特征在于，上述保护电阻层包含TaSiN、多晶体硅、非晶硅、氧化硅、氮化硅的至少任一种。
13.一种电阻变化存储器，其特征在于，包括：
存储单元，具有：第1电极及第2电极、在上述第1电极和上述第2电极之间配置且在高电阻状态和与上述高电阻状态相比电阻低的低电阻状态之间迁移的可变电阻层；
控制电路，在上述第1电极和上述第2电极之间施加电压，使上述存储单元的电阻状态变化；
其中，上述控制电路进行第1工作，即，将在上述存储单元流动的电流设定为第1上限值，使之向上述低电阻状态变化；
在上述第1工作后，进行第2工作，即，确认上述存储单元的电阻值，
在上述第2工作后，在上述存储单元的电阻值与预定值相比为高电阻的场合，进行第3工作，即，将在上述存储单元流动的电流设定为比上述第1上限值大的第2上限值，使之向上述低电阻状态变化，
上述控制电路，在上述第1工作中，将在上述存储单元流动的电流设定为上述第1上限值之后，设定为第3上限值，
上述控制电路，在设定为上述第1、第2上限值时对上述存储单元施加第1电压，在设定为上述第3上限值时对上述存储单元施加比上述第1电压低的第2电压。
14.如权利要求13所述的电阻变化存储器，其特征在于，上述第3上限值比上述第1上限值小。
15.如权利要求13所述的电阻变化存储器，其特征在于，上述存储单元具有在上述可变电阻层和上述第2电极之间配置的保护电阻层。
16.如权利要求15所述的电阻变化存储器，其特征在于，上述保护电阻层包含TaSiN、多晶体硅、非晶硅、氧化硅、氮化硅的至少任一种。
CN201310070528.1A 2012-09-12 2013-03-06 电阻变化存储器 Expired - Fee Related CN103680617B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP200892/2012 2012-09-12
JP2012200892 2012-09-12
JP018645/2013 2013-02-01
JP2013018645A JP5911814B2 (ja) 2012-09-12 2013-02-01 抵抗変化メモリ

Publications (2)

Publication Number Publication Date
CN103680617A CN103680617A (zh) 2014-03-26
CN103680617B true CN103680617B (zh) 2016-12-07

Family

ID=50233138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310070528.1A Expired - Fee Related CN103680617B (zh) 2012-09-12 2013-03-06 电阻变化存储器

Country Status (4)

Country Link
US (1) US9208865B2 (zh)
JP (1) JP5911814B2 (zh)
CN (1) CN103680617B (zh)
TW (1) TWI534804B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392746A (zh) * 2014-10-20 2015-03-04 中国科学院微电子研究所 一种用以获得电阻转变存储器多转变模式的操作方法
US9548116B2 (en) * 2014-11-26 2017-01-17 Nxp Usa, Inc. Resistive memory with program verify and erase verify capability
KR20160063067A (ko) 2014-11-26 2016-06-03 에스케이하이닉스 주식회사 저항 메모리 소자 및 그 제조 방법
US9627058B2 (en) * 2015-06-17 2017-04-18 Macronix International Co., Ltd. Resistance random access memory with accurate forming procedure, operating method thereof and operating system thereof
WO2017039611A1 (en) * 2015-08-31 2017-03-09 Hewlett Packard Enterprise Development Lp Material stacks for low current unipolar memristors
SG10201601703UA (en) * 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
US9779812B1 (en) * 2016-03-17 2017-10-03 Toshiba Memory Corporation Semiconductor memory device
JP2017168173A (ja) * 2016-03-17 2017-09-21 株式会社東芝 集積回路
US9734908B1 (en) * 2016-03-22 2017-08-15 Winbond Electronics Corp. Writing method for resistive memory cell and resistive memory
SG10201606137YA (en) * 2016-07-26 2018-02-27 Silicon Storage Tech Inc Current forming of resistive random access memory (rram) cell filament
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
KR20220050303A (ko) 2020-10-15 2022-04-25 삼성전자주식회사 상 변화 메모리 셀을 포함하는 메모리 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610746A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 非挥发性电阻转变存储器
CN102623631A (zh) * 2011-01-27 2012-08-01 中国科学院微电子研究所 阻变型随机存储单元、存储器及制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
JP4742696B2 (ja) 2005-06-27 2011-08-10 ソニー株式会社 記憶装置
US7907435B2 (en) 2005-09-21 2011-03-15 Renesas Electronics Corporation Semiconductor device
JP2008218492A (ja) 2007-02-28 2008-09-18 Elpida Memory Inc 相変化メモリ装置
WO2009013819A1 (ja) 2007-07-25 2009-01-29 Renesas Technology Corp. 半導体記憶装置
US7978479B2 (en) 2007-08-15 2011-07-12 Accton Technology Corporation WLAN SiP module
JP2009193626A (ja) * 2008-02-13 2009-08-27 Toshiba Corp 半導体記憶装置
TWI517156B (zh) * 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
JP5127661B2 (ja) 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
WO2010076834A1 (en) * 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
JP2010225221A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP2011146111A (ja) 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
KR20110088906A (ko) 2010-01-29 2011-08-04 삼성전자주식회사 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
JP5306283B2 (ja) * 2010-05-20 2013-10-02 株式会社東芝 不揮発性記憶装置及びその駆動方法
JP5149358B2 (ja) * 2010-09-24 2013-02-20 シャープ株式会社 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610746A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 非挥发性电阻转变存储器
CN102623631A (zh) * 2011-01-27 2012-08-01 中国科学院微电子研究所 阻变型随机存储单元、存储器及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Novel Resistance Memory with High Scalability and Nanosecond Switching;Aratani K. 等;《Electron Devices Meeting,2007.IEDM2007.IEEE International》;20071212;第783页至第786页 *

Also Published As

Publication number Publication date
US20140071734A1 (en) 2014-03-13
JP5911814B2 (ja) 2016-04-27
TWI534804B (zh) 2016-05-21
CN103680617A (zh) 2014-03-26
TW201411623A (zh) 2014-03-16
US9208865B2 (en) 2015-12-08
JP2014075170A (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
CN103680617B (zh) 电阻变化存储器
CN107045883B (zh) Rram电路以及rram行形成的方法
US8125817B2 (en) Nonvolatile storage device and method for writing into the same
KR102356740B1 (ko) 스위치 소자 및 기억 장치
US7910914B2 (en) Semiconductor memory and method for manufacturing the same
TWI466118B (zh) 沒有隔離裝置的記憶體
US9275727B2 (en) Multi-level memory array having resistive elements for multi-bit data storage
JP5186634B2 (ja) 不揮発性半導体記憶装置
TWI424553B (zh) 用於二極體存取之交叉點電阻性記憶體陣列的電路，偏壓方案以及製造方法
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
JP6195927B2 (ja) 抵抗性メモリデバイス
CN102568565B (zh) 存储装置
JP2006203098A (ja) 不揮発性半導体記憶装置
CN102473456B (zh) 非易失性存储器的层级式交点阵列
KR101958727B1 (ko) 순열 메모리 셀
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
US9059705B1 (en) Resistive random accessed memory device for FPGA configuration
KR102094551B1 (ko) 저항변화형 메모리 디바이스 및 그 동작 방법
KR102462182B1 (ko) 기억 장치
US9165643B2 (en) Nonvolatile semiconductor memory device
CN109791791A (zh) 非易失性存储装置、以及驱动方法
CN112750477B (zh) 基于含单向选择器的otp存储阵列的神经网络推理加速器
TWI733520B (zh) 記憶胞、記憶體裝置以及使用記憶胞的選擇器元件來放大資料的方法
JP2014212300A (ja) 記憶装置
KR102706732B1 (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170803

Address after: Tokyo, Japan, Japan

Patentee after: Toshiba Storage Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Toshiba Corporation

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161207

Termination date: 20190306

CF01 Termination of patent right due to non-payment of annual fee