CN112750477B - 基于含单向选择器的otp存储阵列的神经网络推理加速器 - Google Patents

基于含单向选择器的otp存储阵列的神经网络推理加速器 Download PDF

Info

Publication number
CN112750477B
CN112750477B CN202011183992.8A CN202011183992A CN112750477B CN 112750477 B CN112750477 B CN 112750477B CN 202011183992 A CN202011183992 A CN 202011183992A CN 112750477 B CN112750477 B CN 112750477B
Authority
CN
China
Prior art keywords
time programmable
top electrode
programmable memory
contact
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011183992.8A
Other languages
English (en)
Other versions
CN112750477A (zh
Inventor
赵亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Ruike Microelectronics Co ltd
Original Assignee
Hefei Ruike Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Ruike Microelectronics Co ltd filed Critical Hefei Ruike Microelectronics Co ltd
Publication of CN112750477A publication Critical patent/CN112750477A/zh
Application granted granted Critical
Publication of CN112750477B publication Critical patent/CN112750477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G06N5/046—Forward inferencing; Production systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种基于含单向选择器的OTP存储阵列的神经网络推理加速器。在一些实施方式中，一种存储阵列可包括：多个一次性可编程(OTP)存储单元，每一个一次性可编程存储单元均包括：一次性可编程存储元件；顶电极，该顶电极具有与所述一次性可编程存储元件接触的上表面；与所述顶电极的下表面接触的介电层；底电极；以及致密层，所述致密层具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，该致密层包含Al2O3或MgO。

Description

基于含单向选择器的OTP存储阵列的神经网络推理加速器
相关申请的交叉引用
本申请要求申请号为62/927,800，申请日为2019年10月30日，名称为“基于含单向选择器的一次性可编程(OTP)存储阵列的神经网络推理加速器”的美国临时专利申请的优先权，并通过引用将该申请的公开内容整体并入本文。
技术领域
本发明总体涉及存储技术，更具体而言，一些实施方式涉及存储器及其使用方法。
背景技术
非易失性存储器是一种即使在断电后仍可存储信息的存储设备。非易失性存储(NVM)装置可以为只读存储器或随机存取存储器(RAM)，并且可采用各种技术。非易失性RAM当中的一类为阻变RAM，其所含技术包括细丝阻变式存储器(RRAM或ReRAM)单元，界面RRAM单元，磁阻性RAM(MRAM)单元，相变存储(PCM)单元(如包括锗、锑、碲合金在内的硫族化物)，忆阻存储单元以及可编程金属化单元(如导电桥接RAM(CBRAM)单元)。RRAM单元具有快速的操作时间和低功耗性能，因此在嵌入式应用和独立式应用中，成为一种前景广阔的非易失性存储装置。
发明内容
本发明的第一方面公开一种存储阵列，其包括：多个一次性可编程存储单元，其中，每一个一次性可编程存储单元均包括：一次性可编程存储元件；具有与所述一次性可编程存储元件接触的上表面的顶电极，；与所述顶电极的下表面接触的介电层；底电极；以及致密层，具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，所述致密层包括Al2O3或MgO。
本发明的第二方面公开一种神经网络，其包括：如上述所述的存储阵列，其中，以相应的权重值对所述多个一次性可编程存储单元中的每一个进行编程；外围输入电路，用于分别向各所述多条字线提供相应的电压；以及外围输出电路，用于分别测量各所述多条位线中的相应的电流。
本发明的第三方面公开一种器件，其包括：顶电极，其中，所述顶电极包含银；底电极；与所述顶电极接触的介电层；以及致密层，具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，所述致密层包括Al2O3或MgO。
本发明的第四方面公开一种一次性可编程存储单元，其包括：一次性可编程存储元件；顶电极，其中，所述顶电极具有与所述一次性可编程存储元件接触的上表面；与所述顶电极的下表面接触的介电层；底电极；以及致密层，具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，所述致密层包括Al2O3或MgO。
附图说明
以下，参考下述附图，并按照一种或多种不同实施方式，详细描述本发明。附图仅用于说明目的，而且仅给出了典型或例示实施方式。
图1所示为用于存储阵列的例示单向选择器的两种关键特性，即磁滞爬升段和导通爬升段。
图2所示为常规选择器。
图3所示为根据本发明的一些实施方式的选择器。
图4所示为根据本发明的一些实施方式的OTP存储单元。
图5所示为根据本发明的一些实施方式用于存储阵列的OTP存储器。
图6所示为根据本发明的实施方式的OTP存储阵列。
图7所示为根据本发明的一些实施方式的神经网络。
图8所示为依照电压、电流及电阻的图7的神经网络。
图9所示为根据本发明的一些实施方式的OTP存储器形成方法。
图10所示为根据本发明的一些实施方式的OTP存储器使用方法。
以上附图并不在于穷举，而且并不将本发明仅局限于所公开的形式。
具体实施方式
含介电层和银电极的器件由于具有良好的阈值切换特性，因此当前被用作存储器的选择器。大多数此类用途着重于双向选择器与双极电阻式存储器的集成。以银为其中一个电极并以惰性金属(如铂或钯)为另一电极的器件存在部分银聚结于惰性电极界面上的趋势，从而给选择器的稳定性造成重大难题，即当电流足够高时，将使得选择器呈现存储行为。
本发明实施方式提供一种能够例如在一次性可编程(OTP)存储器用途中用作单向选择器的器件。图1所示为此类选择器的两种关键特性，即磁滞爬升段102和导通爬升段104。参考图1，磁滞爬升段102应较小，而导通爬升段104应较大。本发明实施方式通过在惰性金属和介电材料之间的界面处设置致密材料层而实现这些特性。通过使用合适的材料，所述致密层在关断切换期间，使得金属离子回流。适合用作所述致密材料的材料包括Al2O3或MgO。
在一些实施方式中，顶电极可包括银，但本发明不限于此。在一些实施方式中，所述银制顶电极内可加入合金金属或掺杂物。例如，其中可以使用钛和/或钨。这些实施方式提高了银电极的稳定性，并且在关断切换期间使得银离子更快回流。
在一些实施方式中，本发明的单向选择器与OTP存储元件结合形成OTP存储单元。在一些实施方式中，多个此类OTP存储单元形成阵列。
图2所示为常规选择器200。参考图2，常规选择器200包括夹在银制顶电极202与底电极208之间的介电质206，底电极208可以为惰性金属。常规选择器200存在上述问题，即磁滞爬升段较大，导通爬升段较小，以及银在底电极208上的聚结。
图3所示为根据本发明的一些实施方式的选择器300。参考图3，选择器300包括置于银制顶电极302和底电极308之间的介电层306，底电极308可以为铂或钯等惰性金属。其中，可以使用任何合适的介电质，如非晶硅(a-Si)、HfOx等。选择器300还包括置于介电质306和底电极308之间的致密层304。该致密层可由Al2O3或MgO等材料制成。在一些实施方式中，银制顶电极302可由一种或多种其他金属掺杂，或与一种或多种其他金属形成合金。该选择器解决了上述问题，并具有包括较小磁滞爬升段、较大导通爬升段、底电极308上几乎或根本不发生银聚结等在内的所需特性。
在一些实施方式中，本发明的选择器可与OTP存储元件结合形成OTP存储单元。图4所示为根据本发明的一些实施方式的OTP存储单元400。参考图4，OTP存储单元400包括置于图3选择器300上的OTP存储元件410。OTP存储元件410可以为任何类型的双端电阻式OTP存储元件，包括但不限于，基于氧化物击穿、金属注入、熔丝/反熔丝的此类存储元件。
在一些实施方式中，本发明的OTP存储单元可与字线和位线相连，以形成OTP存储阵列。图5所示为根据本发明的一些实施方式的用于存储阵列的OTP存储器500。参考图5，OTP存储器500包括图4的OTP存储单元400，其中，字线512与OTP元件410电连接，位线514与底电极308电连接。
在一些实施方式中，本发明的OTP存储器可连接形成OTP存储阵列。图6所示为根据本发明的实施方式的OTP存储阵列600。参考图6，OTP存储阵列600可以为交叉点阵，该交叉点阵包括M列的OTP存储单元400，每一列均包括N行存储单元400。M列中的每一列均由M条位线BLA-BLM当中的一条驱动。N行当中的每一行均由N条字线WLA-WLN当中的一条驱动。OTP存储单元400AA与位线BLA和字线WLA连接。OTP存储单元400AN与位线BLA和字线WLN连接。OTP存储单元400MA与位线BLM和字线WLA连接。OTP存储单元400MN与位线BLM和字线WLN连接。OTP存储阵列600中的其他OTP存储单元400以类似方式连接。
在一些实施方式中，外围输入电路和外围输出电路可与已编程的本发明OTP存储单元阵列相连接，以形成神经网络。图7所示为根据本本发明的一些实施方式的神经网络700。参考图7，神经网络700可包括图6的存储阵列600，外围输入电路702以及外围输出电路704。该阵列中的每一个存储单元400均以预定权重值W编程。OTP存储单元400AA以预定权重值WAA编程。OTP存储单元400AN以预定权重值WAN编程。OTP存储单元400MA以预定权重值WMA编程。OTP存储单元400MN以预定权重值WMN编程。神经网络700中的其他OTP存储单元400按照类似方式分别以预定权重值编程。
在基于神经网络的算法中，乘加运算(MAC)可能是最为盛行的运算。图7的神经网络700可用于加速神经网络推理的MAC运算。在图7示例中，MAC运算为y＝Wx。MAC运算的结果可通过对处于导通状态的位线进行计数来根据每一个输出y确定。
在操作期间，外围输入电路702向字线WL提供各输入x。外围输入电路702向字线WLA提供输入xA。外围输入电路702向字线WLM提供输入xM。外围输入电路702以类似方式向神经网络700内的其他字线WL提供输入。
响应于输入x，神经网络700在位线BL上生成输出y。这些输出y由外围输出电路704自位线BL读取。外围输出电路704从位线BLA读取输出yA。外围输出电路704从位线BLM读取输出yM。外围输出电路704以类似方式从神经网络700中的其他位线BL读取输出y。
本发明的神经网络可加速MAC运算。由于本发明的选择器的特性及其单向本质，其可消除或减小潜行电流，从而允许以更大的OTP存储阵列对更大型的神经网络模型进行加速。
图8所示为依照电压、电流及电阻的图7的神经网络700。在图8示例中，该阵列中的每一个存储单元400以电阻值R形式的预定权重值编程。
在操作期间，在神经网络700的推理阶段，外围输入电路702向字线WL施加输入电压V。外围输入电路702向字线WLA施加输入电压VA。外围输入电路702向字线WLM施加输入电压VM。外围输入电路702以类似方式向神经网络700中的其他字线WL提供输入电压。
响应于输入电压V，神经网络700在位线BL内生成电流I。这些电流I由外围输出电路704从位线BL读取。外围输出电路704从位线BLA读取电流IA。电流IA由下式表示：
Figure BDA0002750952000000051
外围输出电路704从位线BLM读取电流IM。电流IA由下式表示：
Figure BDA0002750952000000061
外围输出电路704以类似方式从神经网络700中的其他位线BL读取电流I。
图9所示为根据本发明的一些实施方式的OTP存储器形成方法900。虽然本发明方法的各个元素按照特定顺序描述，但是应该理解的是，在各种实施方式中，这些元素还可按照其他顺序实施，并行实施，免于实施或按照这些方式的任意组合实施。
参考图9，并结合图3和图4，方法900可包括：在902中，提供底电极。例如，可提供图3的底电极308。如上所述，所述底电极可以为铂或钯等惰性金属。
再次参考图9，方法900可包括：在904中，提供致密层。如上所述，该致密层可以为Al2O3或MgO等材料。例如，再次参考图3，可提供致密层304。
再次参考图9，方法900可包括：在906中，将致密层设置于底电极上。例如，再次参考图3，致密层304可设置于底电极308上。
再次参考图9，方法900可包括：在908中，提供介电层。例如，可以提供图3的介电质306。如上所述，可以使用任何合适的介电材料。
再次参考图9，方法900可包括：在910中，将介电层设置于致密层上。例如，再次参考图3，介电层306可设置于致密层304上。
再次参考图9，方法900可包括：在912中，提供顶电极，该顶电极可以为银。例如，可提供图3的顶电极302。如上所述，在一些实施方式中，该银制顶电极由其他金属掺杂，或与其他金属形成合金。
再次参考图9，方法900可包括：在914中，将顶电极设置于介电层上。例如，再次参考图3，介电质306可设置为与顶电极302接触。
再次参考图9，方法900可包括：在916中，提供一次性可编程存储元件。例如，参考图4，可提供OTP元件410。
再次参考图9，方法900可包括：在918中，将一次性可编程存储元件设于顶电极上。例如，再次参考图4，OTP元件410可设于顶电极302的上表面上。
图10所示为根据本发明的一些实施方式的OTP存储器的使用方法。该方法可例如与图7和图8的神经网络结合使用。
参考图10，方法1000可包括：在1002中，提供多个OTP存储单元。例如，可提供图4的OTP存储单元400。
再次参考图10，方法1000可包括：在1004中，将每一个OTP存储元件与所述多条字线中的一条电连接。例如，参考图5，OTP存储元件410可与字线512电连接。
再次参考图10，方法1000可包括：在1006中，将每一个底电极与所述多条位线中的一条电连接。例如，再次参考图5，底电极308可与位线514电连接。
再次参考图10，方法1000可包括：在1008中，分别向各条字线施加相应的电压。例如，参考图8，外围输入电路702可向字线WL施加电压V。
再次参考图10，方法1000可包括：在1010中，分别测量各条位线的电流。再次参考图8，外围输出电路704可测量位线BL的电流I。
再次参考图10，方法1000可包括：在1012中，实施乘加运算(MAC)。例如，如上所述，可由图7和图8的神经网络700实施MAC运算。
在本文中，“或”一词既可按照包括性意义解释，也可按照排他性意义解释。此外，以单数形式描述的资源、操作或结构不应解读为排除复数意义。除非另有明确说明，或者在相应语境中应另作他解，否则“能够”、“可以”、“可能”、“可”等条件性词语一般旨在表示特定实施方式包括某些特征、元素和/或步骤但其他实施方式不包括这些特征、元素和/或步骤之意。
除非另有明确说明，本文使用的词语和表达方式应理解为开放性而非限制性词语和表达方式。“常规”、“传统”、“普通”、“标准”、“已知”等形容词以及具有类似含义的词语不应理解为将所描述的物项局限于给定时间段或限制于截止给定时间，相反地，其应解读为涵盖可存在或闻名于当前或将来任何时间的常规、传统、普通或标准技术。虽然文中某些地方使用了“一或多”、“至少”、“但不限于”等词义拓宽性词语或表达方式或者其他类似表达形式，但是不应将此解读为未使用此类词义拓宽性表达形式之处旨在或必须采取较窄的词义。
本领域普通技术人员可认识到的是，在不脱离基本原理的情况下，可对上述存储器的细节做出多种更改。然而，该存储器的范围仅由所附权利要求书限定。

Claims (20)

1.一种存储阵列，其特征在于，包括：
多个一次性可编程存储单元，其中，每一个一次性可编程存储单元均包括：
一次性可编程存储元件；以及
单向选择器；
其中所述单向选择器包括：具有与所述一次性可编程存储元件接触的上表面的顶电极；
与所述顶电极的下表面接触的介电层；
底电极；以及
致密层，具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，所述致密层包括Al2O3或MgO。
2.如权利要求1所述的存储阵列，其特征在于：
所述顶电极包含掺杂的银。
3.如权利要求1所述的存储阵列，其特征在于：
所述顶电极包含银合金。
4.如权利要求1所述的存储阵列，其特征在于：
所述底电极包含惰性金属。
5.如权利要求1所述的存储阵列，其特征在于：
所述一次性可编程存储元件为双端电阻式一次性可编程存储元件。
6.如权利要求5所述的存储阵列，其特征在于：
所述双端电阻式一次性可编程存储元件是基于以下当中的至少一者：
氧化物击穿；
金属注入；或
熔丝/反熔丝。
7.如权利要求1所述的存储阵列，其特征在于，还包括：
多条字线，其中，每一个顶电极与相应的一条字线电连接；以及
多条位线，其中，每一个底电极与相应的一条位线电连接。
8.一种神经网络，其特征在于，包括：
如权利要求7所述的存储阵列，其中，以相应的权重值对所述多个一次性可编程存储单元中的每一个进行编程；
外围输入电路，用于分别向各所述字线提供相应的电压；以及
外围输出电路，用于分别测量各所述位线中的相应的电流。
9.如权利要求8所述的神经网络，其特征在于：
所述神经网络用于实施乘加运算。
10.一种单向选择器，用于一次性可编程存储单元，其特征在于，包括：
顶电极，其中，所述顶电极包含银；
底电极；
与所述顶电极接触的介电层；以及
致密层，具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，所述致密层包括Al2O3或MgO。
11.如权利要求10所述的单向选择器，其特征在于：
所述顶电极是掺杂的银。
12.如权利要求10所述的单向选择器，其特征在于：
所述顶电极是银合金。
13.如权利要求10所述的单向选择器，其特征在于：
所述底电极包含惰性金属。
14.如权利要求13所述的单向选择器，其特征在于：
所述惰性金属为铂或钯。
15.一种一次性可编程存储单元，其特征在于，包括：
一次性可编程存储元件；以及
单向选择器；
其中所述单向选择器包括：
顶电极，其中，所述顶电极具有与所述一次性可编程存储元件接触的上表面；
与所述顶电极的下表面接触的介电层；
底电极；以及
致密层，具有与所述介电层接触的上表面以及与所述底电极接触的下表面，其中，所述致密层包括Al2O3或MgO。
16.如权利要求15所述的一次性可编程存储单元，其特征在于：
所述顶电极包含掺杂的银。
17.如权利要求15所述的一次性可编程存储单元，其特征在于：
所述顶电极包含银合金。
18.如权利要求15所述的一次性可编程存储单元，其特征在于：
所述底电极包含惰性金属。
19.如权利要求15所述的一次性可编程存储单元，其特征在于：
所述一次性可编程存储元件为双端电阻式一次性可编程存储元件。
20.如权利要求19所述的一次性可编程存储单元，其特征在于：
所述双端电阻式一次性可编程存储元件是基于以下当中的至少一者：
氧化物击穿；
金属注入；或
熔丝/反熔丝。
CN202011183992.8A 2019-10-30 2020-10-29 基于含单向选择器的otp存储阵列的神经网络推理加速器 Active CN112750477B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962927800P 2019-10-30 2019-10-30
US62/927,800 2019-10-30

Publications (2)

Publication Number Publication Date
CN112750477A CN112750477A (zh) 2021-05-04
CN112750477B true CN112750477B (zh) 2023-02-03

Family

ID=75648839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011183992.8A Active CN112750477B (zh) 2019-10-30 2020-10-29 基于含单向选择器的otp存储阵列的神经网络推理加速器

Country Status (2)

Country Link
US (1) US11348652B2 (zh)
CN (1) CN112750477B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090268505A1 (en) * 2008-04-23 2009-10-29 Peter Beer Method of Operating an Integrated Circuit, and Integrated Circuit
US8455855B2 (en) * 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
US20140001429A1 (en) * 2012-07-02 2014-01-02 4-Ds Pty, Ltd Heterojunction oxide memory device with barrier layer
US8072795B1 (en) * 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
US8804398B2 (en) * 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
WO2013016283A1 (en) * 2011-07-22 2013-01-31 Virginia Tech Intellectual Properties, Inc. Volatile/non-volatile floating electrode logic/memory cell
US20130307097A1 (en) * 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
US20140241031A1 (en) * 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
KR20170116041A (ko) * 2015-02-11 2017-10-18 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 비휘발성 메모리 크로스바 어레이
KR102444945B1 (ko) * 2015-12-09 2022-09-21 에스케이하이닉스 주식회사 스위칭 소자, 및 스위칭 소자를 선택 소자로서 구비하는 저항 변화 메모리 장치
CN108154225B (zh) * 2016-12-06 2021-09-03 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
FR3076081B1 (fr) * 2017-12-26 2022-06-24 Commissariat Energie Atomique Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe

Also Published As

Publication number Publication date
US11348652B2 (en) 2022-05-31
US20210134379A1 (en) 2021-05-06
CN112750477A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
US9734906B2 (en) Multi-function resistance change memory cells and apparatuses including the same
KR102356740B1 (ko) 스위치 소자 및 기억 장치
TWI434408B (zh) 電阻式記憶體及處理電阻式記憶體之方法
US11915754B2 (en) Resistive random access memory device
JP6750507B2 (ja) 選択素子およびメモリセルならびに記憶装置
US9142767B2 (en) Resistive memory cell including integrated select device and storage element
WO2012178114A2 (en) Resistance memory cell
WO2013016283A1 (en) Volatile/non-volatile floating electrode logic/memory cell
JP2012128892A (ja) 記憶装置
US8693234B2 (en) Memory unit and method of operating the same
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
CN112750477B (zh) 基于含单向选择器的otp存储阵列的神经网络推理加速器
US9147657B2 (en) Memory cell repair
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
US9424919B2 (en) Semiconductor storage device
US20240087619A1 (en) Matrix formation for performing computational operations in memory
US9036397B2 (en) Resistive memory array and method for controlling operations of the same
US20230290413A1 (en) Storing one data value by programming a first memory cell and a second memory cell
Jeong et al. Numerical study on passive crossbar arrays employing threshold switches as cell-selection-devices
TW202407704A (zh) 一次性可編程記憶體及其操作方法及半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant