CN103633070B - 静电放电保护装置及制造静电放电保护装置的方法 - Google Patents
静电放电保护装置及制造静电放电保护装置的方法 Download PDFInfo
- Publication number
- CN103633070B CN103633070B CN201310141705.0A CN201310141705A CN103633070B CN 103633070 B CN103633070 B CN 103633070B CN 201310141705 A CN201310141705 A CN 201310141705A CN 103633070 B CN103633070 B CN 103633070B
- Authority
- CN
- China
- Prior art keywords
- substrate
- protective equipment
- electrode
- absorbed layer
- static discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/30—Electroplating: Baths therefor from solutions of tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/16—Overvoltage arresters using spark gaps having a plurality of gaps arranged in series
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding
- H01R13/6485—Electrostatic discharge protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
本发明涉及一种及制造静电放电保护装置的方法。根据本发明实施例的所述静电放电保护装置包括基板、具有形成在所述基板上的镀膜的静电放电吸收层、设置在所述基板上以彼此以预定间隔隔开且其间具有所述静电放电吸收层的电极以及用于覆盖所述基板和所述电极的绝缘层。
Description
相关申请的交叉引用
要求保护并通过引用方式并入如下本国优先权申请和国外优先权申请:
相关申请的交叉引用
本申请根据35U.S.C.第119节要求于2012年8月27日提交的序号为10-2012-0093681的韩国专利申请的权益,该韩国专利申请在此通过引用全部并入本申请。
技术领域
本发明涉及一种静电放电保护装置及其制造方法,更具体地,涉及一种具有改善的静电放电特性的静电放电保护装置及其制造方法。
背景技术
静电放电保护装置广泛用于保护预定电子部件免受静电放电(ESD)的损坏。一种典型的静电放电保护装置由装置主体、设置在装置主体上以便彼此以预定间隙隔开的电极、填充在电极之间的功能层等等组成。装置主体可以是主要由氧化铝等组成的陶瓷片、压敏电阻片、低温共烧陶瓷(LTCC)等。通过对装置本体执行薄膜工艺(诸如,溅射工艺),来形成电极。放电层由金属、绝缘体、环氧树脂等的混合物形成。进一步地,利用溅射工艺或通过将导电无机材料与绝缘无机材料混合在一起来形成功能层。
【相关技术文献】
【专利文献】
专利文献1:日本专利申请JP2009-520410
发明内容
为了克服上述问题而发明了本发明,因此,本发明的一个目的在于,提供一种具有改善的静电放电特性的静电放电保护装置及其制造方法。
本发明的另一个目的在于,提供一种可以提高制造工艺效率的用于制造静电放电保护装置的方法。
根据实现该目的的本发明的一方面,提供了一种静电放电保护装置,其包括:基板;具有形成在所述基板上的镀膜的静电放电吸收层;设置在所述基板上以便彼此以预定间隔隔开且其间具有所述静电放电吸收层的电极;以及用于覆盖所述基板和所述电极的绝缘层。
根据本发明的实施例,所述静电放电吸收层可以具有由多个金属层组成的多层结构。
根据本发明的实施例,所述静电放电吸收层可以具有压纹表面。
根据本发明的实施例,所述静电放电吸收层可以设置在所述基板和所述绝缘层的边界上。
根据本发明的实施例,所述绝缘层可以具有叠置在所述基板上的多个抗蚀图案,所述电极部分可以形成在所述抗蚀图案之上,并且所述静电放电吸收层可以设置在所述抗蚀图案的边界上。
根据本发明的实施例,所述静电放电吸收层可以包括形成在所述基板上的第一金属层以及用于覆盖所述第一金属层的第二金属层,其中,所述第一金属层可以由钯(Pd))、铑(Rh)、银(Ag)、金(Au)、钴(Co)及镍(Ni)中的至少一种金属制成,并且所述第二金属层可以由锡(Sn)制成。
根据本发明的实施例,所述绝缘层可以包括光敏抗蚀图案。
根据实现该目的的本发明的另一方面,提供了一种用于制造静电放电保护装置的方法,包括以下步骤:通过对基板执行电镀工艺而形成静电放电吸收层;在所述基板上形成彼此以预定间隔隔开且其间具有所述静电放电吸收层的电极;以及形成用于覆盖所述基板和所述电极的绝缘层。
根据本发明的实施例,形成所述静电放电吸收层的步骤可以包括,在所述基板上形成第一金属层的步骤;以及利用所述第一金属层作为催化剂金属层来执行化学镀工艺的步骤。
根据本发明的实施例,形成所述静电放电吸收层的步骤可以包括,用电对所述基板执行镀锡的锡电镀工艺的步骤。
根据本发明的实施例,形成所述静电放电吸收层的步骤可以包括,在所述基板上形成第一金属层的步骤;以及利用所述第一金属层作为催化剂金属层来执行锡电镀工艺的步骤,其中,执行锡电镀工艺的步骤可以包括,制备包括作为锡源的SnCl2、作为络合剂的乙二胺四乙酸(EDTA)和柠檬酸盐、作为还原剂的NaBH4以及促进剂的镀层液的步骤;以及利用镀层液在大约20℃-80℃的温度范围内执行化学镀工艺的步骤。
根据本发明的实施例,在形成所述电极的步骤之前,可以对所述基板执行形成所述静电放电吸收层的步骤。
根据本发明的实施例,形成所述电极的步骤可以包括,在所述基板上形成下部电极的步骤;以及在所述下部基板上形成上部基板的步骤,并且在形成所述上部电极的步骤之前,在形成所述下部电极的步骤之后,可以执行形成所述静电放电吸收层的步骤。
根据本发明的实施例,形成所述绝缘层的步骤可以包括,在基板上形成光敏抗蚀膜的步骤;以及使所述光敏抗蚀膜图案化的步骤。
附图说明
结合附图,根据下列对实施例的描述,总的发明构思的这些和/或其他方面及优点将变得显而易见且更容易理解,其中:
图1是示出了根据本发明的一实施例的静电放电保护装置的视图;
图2是示出了根据本发明的一实施例的用于制造静电放电保护装置的方法的流程图;
图3和图4是用于阐述根据本发明的一实施例的制造静电放电保护装置的工艺的视图;
图5是示出了根据本发明的另一实施例的静电放电保护装置的视图;
图6是示出了根据本发明的另一实施例的用于制造静电放电保护装置的方法的流程图;
图7至图9是用于阐述根据本发明的另一实施例的制造静电放电保护装置的工艺的视图。
具体实施方式
结合附图,参照下文详细描述的实施例,本发明的优点和特征以及其实现方法将变得显而易见。然而,本发明不限于下文公开的实施例并且可以以各种不同形式实现。示例性实施例仅用于实现本发明的公开并用于向本领域的技术人员充分描述本发明的范围。在整个说明书中,类似参考标号指的是类似元件。
本文所用的术语用于阐述实施例,而不限制本发明。在整个说明书中,单数形式包括复数形式,除非上下文清楚表明不是这样。除了上述部件、步骤、操作和/或装置,本文所用的术语“包括(comprises)”和/或“包括(comprising)”不排除存在并添加其他部件、步骤、操作和/或装置。
进一步地,要在整个说明书中描述的实施例将参照剖视图和/或平面图进行描述,这些剖视图和平面图是本发明的理想示例性附图。在附图中,层和区域的厚度可以被放大以便有效阐述技术内容。因此,可以通过制造方法和/或公差来修改示例性附图。因此,本发明的实施例不限于附图,并且可以包括要根据制造工艺产生的修改。例如,直角示出的蚀刻区域可以形成为圆形或形成为具有预定曲率。
在下文中,将参照附图对静电放电保护装置及其制造方法进行详细描述。
图1是示出了根据本发明的一实施例的静电放电保护装置的视图。参照图1,根据本发明实施例的静电放电保护装置100可以包括基板110、静电放电吸收层120、电极部分130及绝缘层140。
基板110可以是预定绝缘基板。基板110可以是陶瓷片、压敏电阻片、液晶聚合物等。静电放电吸收层120可以用作功能层,用于吸收或阻挡电极130之间的静电放电(ESD),并且绝缘层140可以覆盖电极部分130以便保护电极部分130。
这里,静电放电吸收层120可以是通过执行镀层工艺形成的结果。更具体地,静电放电吸收层120可以包括在基板110上形成的第一金属层122以及通过利用第一金属层122作为种晶层执行镀层工艺形成的第二金属层124。相应地,静电放电吸收层120可以具有由第一金属层122和第二金属层124组成的金属多层结构。当静电放电吸收层120是通过执行化学镀工艺形成的结果时,静电放电吸收层120可以具有压纹表面,其中,多个凸形部分位于基板110上。相应地,与具有通过执行薄膜形成工艺(诸如溅射工艺)形成的平坦表面的薄膜形状的静电放电吸收层相比,静电放电吸收层120可以具有相对较宽的表面积。
与此同时,第一金属层122最好由具有双轨道(double orbital)的金属制成,以便发挥催化剂金属的作用。例如,第一金属层122可以由钯(Pd))、铑(Rh)、银(Ag)、金(Au)、钴(Co)、锡(Sn)及镍(Ni)中的至少一种金属制成。第二金属层124通过对第一金属层122执行化学镀工艺形成,可以由各种金属制成。例如,第二金属层124可以由锡(Sn)制成。
电极部分130可以包括彼此间隔且其间具有静电放电吸收层120的第一电极133和第二电极135。第一和第二电极133及135可以由各种金属制成。例如,第一和第二电极133及135可以是由铜(Cu)制成的金属图案。
绝缘层140可以覆盖基板110及电极部分130以便对它们进行保护。绝缘层140可以包括第一绝缘层142和叠置在第一绝缘层142上的第二绝缘层144。绝缘层140可以由光敏抗蚀材料制成。也就是说,第一和第二绝缘层142和144可以是相似或不同的成分的光敏抗蚀图案。
如上所述,根据本发明实施例的静电放电保护装置100包括设置在第一和第二电极133及135之间以便吸收ESD的静电放电吸收层120,其中静电放电吸收层120可以是通过执行化学镀工艺形成的结果。在这种情况下,与通过执行薄膜形成工艺(诸如溅射工艺)形成的静电放电吸收层相比,静电放电吸收层120可以具有压纹表面。当静电放电吸收层120具有压纹表面时,与具有平坦表面的静电放电吸收层相比,具有相对较大的比表面积,以增加浪涌电流的移动路径,从而降低功能层的电阻。相应地,根据本发明的静电放电保护层可以通过包括具有可以在相对较宽区域中阻挡浪涌电流的结构的静电放电吸收层来改善静电放电特性。
进一步地,根据本发明实施例的静电放电保护装置100可以使用光敏抗蚀剂作为使电极部分130绝缘的绝缘层。在这种情况下,抗蚀剂同时发挥绝缘层和用于形成外部电极(未示出)的图案的作用。另外,由于外部电极可以被设计为底部电极,由此可以减少安装保护装置100时所需的安装面积。相应地,由于根据本发明的静电放电保护装置使用光敏抗蚀剂作为使电极部分绝缘的绝缘层,因此在形成光敏抗蚀剂的过程中可以形成用于形成外部电极的图案,并且由于外部电极可以被设计为底部电极,因此可以减少安装保护装置时所需的安装面积。
连续地,之前参照图1描述了根据本发明实施例的制造静电放电保护装置100的工艺。这里,将省略或简化与上述静电放电保护装置100重复的描述。
图2是示出了根据本发明的一实施例的用于制造静电放电保护装置的方法的流程图,图3和图4是用于阐述根据本发明的一实施例的制造静电放电保护装置的工艺的视图。
参照图2和图3,在基板110上形成第一金属层122(S110)。各种绝缘基板可以用作基板110。例如,基板110可以是陶瓷片、压敏电阻片、液晶聚合物等。
形成第一金属层122的步骤可以包括,对基板110执行金属预处理工艺的步骤。执行预处理工艺的步骤可以用于在绝缘基板的表面上形成镀膜。预处理工艺可以是使用钯(Pd))、铑(Rh)、银(Ag)、金(Au)、钴(Co)、锡(Sn)及镍(Ni)中的至少一种金属的预处理工艺。
通过对基板110执行镀层工艺来形成静电放电吸收层120(S120)。形成静电放电吸收层120的步骤可以包括,利用第一金属层122作为基板110上的种晶层来执行化学镀工艺的步骤。例如,化学镀工艺可以是用电在要被镀层的特定物体上镀锡的锡电镀工艺。用于镀锡的镀层液可以由作为锡源的SnCl2、作为络合剂的乙二胺四乙酸(EDTA)和柠檬酸盐,作为还原剂的NaBH4、促进剂以及其他添加剂组成,可以将其pH值调整至大约8-13。镀层工艺可以在大约20℃-80℃的镀层工艺温度条件下执行大约一小时。通过上述化学镀工艺,静电放电吸收层120具有压纹表面以及由第一和第二金属层122和124组成的多层结构,可以形成在基板110上。
在基板110上形成第一抗蚀图案142(S130)。形成第一抗蚀图案142的步骤可以包括,形成用于覆盖其上形成有静电放电吸收层120的基板110的第一抗蚀膜的步骤,以及使第一抗蚀膜图案化以露出静电放电吸收层120的一部分的步骤。
在基板上形成使用第一抗蚀图案142作为镀层抗蚀剂的镀层工艺(S140)。镀层工艺可以是化学镀工艺。相应地,在由第一抗蚀图案142露出的基板110区域上形成镀膜,使得下部电极132及134可以形成在基板110上,以彼此以预定间隔隔开。
参照图2和图4,在第一抗蚀图案142上形成露出下部电极132及134的第二抗蚀图案144(S150)。形成第二抗蚀图案144的步骤可以包括,形成用于覆盖第一抗蚀剂图案142和下部电极132及134的一部分的第二抗蚀膜的步骤,以及使第二抗蚀膜图案化以露出下部电极132及134的步骤。
执行使用第二抗蚀图案144作为镀层抗蚀剂的镀层工艺(S150)。镀层工艺可以是化学镀工艺。相应地,可以在基板110上形成由通过在下部电极132及134上形成电镀膜而形成的第一和第二电极133及135组成的部分130的步骤。第一和第二电极133及135可以彼此以预定间隔隔开,其间具有静电放电吸收层120并用要受到保护的第一和第二抗蚀图案142及144进行覆盖。
如上所述,根据本发明实施例的用于制造静电放电保护装置的方法可以通过执行镀层工艺来形成静电放电吸收层120。在这种情况下,与利用薄膜形成工艺(诸如溅射工艺)形成静电放电吸收层的方法相比,可以通过改变镀层工艺条件调整静电放电吸收层的间隔来相对地降低工艺成本并补偿电极之间的间隔。相应地,由于根据本发明的静电放电保护装置及其制造方法利用镀层工艺而不是薄膜形成工艺来形成静电吸收层作为功能层,因此可以通过改变镀层工艺条件来相对地降低工艺成本并补偿电极之间的间隔。
进一步地,由于根据本发明实施例的用于制造静电放电保护装置的方法使用光敏抗蚀剂作为绝缘材料,因此可以具有相对较低的固化温度。在这种情况下,可以防止在排出蒸发材料过程中这些材料对本体产生影响,这些蒸发材料是放电介质中所包括的溶剂等在作为后续过程的共烧过程中蒸发至外面时所生成的。另外,由于绝缘层由光敏抗蚀剂形成,因此外部电极可以实现为底部电极,由此减少了在用于设置产品所施加时的安装面积。
在下文中,将详细描述根据本发明的另一实施例的静电放电保护装置。这里,将省略或简化与根据上述本发明实施例的静电放电保护装置及其制造方法重复的描述。
图5是示出了根据本发明的另一实施例的静电放电保护装置的视图。参照图5,根据本发明的另一实施例的静电放电保护装置200可以包括基板210、静电放电吸收层220、电极部分230及绝缘层240。
基板210可以是预定绝缘基板。静电放电吸收层220可以是用于吸收或阻挡电极部分230的第一和第二电极233及235之间的ESD的功能层,绝缘层240可以由用于覆盖基板210的第三抗蚀图案242和用于覆盖第三抗蚀图案242的第四抗蚀图案244组成,以便覆盖电极部分230。
静电放电吸收层220可以具有由第三金属层222和第四金属层224组成的金属多层结构,第四金属层224是形成在第三金属层222上的镀层。静电放电吸收层220是通过执行化学镀工艺形成的结果,可以具有压纹(embossed)表面。
电极部分230具有设置在基板210上以便彼此隔开的第三电极236和第四电极238,并且第三和第四电极236及238可以分别设置在第三和第四抗蚀图案242及244之上。更具体地,电极部分230可以被划分为垂直设置在基板210上的下部电极232和上部电极234。下部电极232可以具有设置在基板210上以便彼此隔开并由第三抗蚀图案242包围的第一和第二下部电极232a及232b。上部电极234可以具有与第一下部电极232a形成第三电极236的第一上部电极234a以及设置在第二下部电极232b上以便与第二下部电极232b形成第四电极238的第二上部电极234b。第一和第二上部电极234a及234b可以由第一下部电极232a上的第一抗蚀图案244包围。
与此同时,静电放电吸收层220可以设置在第三抗蚀图案242和第四抗蚀图案244的边界上。另外,静电放电吸收层220可以设置在下部电极232和上部电极234的边界上。相应地,静电放电吸收层220可以是设置在第三和第四电极236、238之间的功能层。这里,具有ESD功能的部件通常嵌入诸如滤波器的各个部件中,并且ESD电极形成在具有不同功能的金属线圈和层上。然而,与渗透浪涌电流时的静电放电吸收层220相比,静电放电吸收层220设置在绝缘层230内的中间层位置,以防止浪涌电流渗透进设置在下层上的线圈和层。
如上所述,根据本发明的另一实施例的静电放电保护装置200可以具有设置在上部电极234和下部电极232的边界上的静电放电吸收层220。相应地,在根据本发明的静电放电保护装置中,由于静电放电吸收层设置在绝缘层的中间部分中的下部电极和上部电极的边界上,因此可以在浪涌电流渗透时,在浪涌电流渗透进静电放电吸收层的下层上的具有不同功能的线圈和层之前,事先阻挡浪涌电流,由此最大程度减小对静电放电吸收层的下层造成损坏。
进一步地,在根据本发明的另一实施例的静电放电保护装置200中,静电放电吸收层220可以设置在第三抗蚀图案242和第四抗蚀图案244的边界上。如果静电放电吸收层220位于基板210和第三蚀刻图案242的边界上,则静电放电吸收层220可以使基板210和绝缘层240之间的粘接可靠性或吸湿性降低。然而,在根据本发明的静电放电保护装置中,由于静电放电吸收层形成在因聚合物材料的粘接强度而具有相对较高粘接强度的抗蚀图案的粘接表面上,因此可以防止当基板和绝缘层之间设置静电放电吸收层时出现的粘接可靠性和吸湿性降低的问题。
连续地,将详细描述上文参照图5描述的制造静电放电保护装置200的工艺。这里,将省略或简化与上述静电放电保护装置重复的描述。
图6是示出了根据本发明的另一实施例的制造静电放电保护装置的方法的流程图,而图7-9是用于阐述根据本发明的另一实施例的制造静电放电保护装置的工艺的视图。
参照图6及图7,在基板210上形成下部电极232(S210)。形成下部电极232的步骤可以包括预处理基板210的步骤;在基板210上形成晶种层的步骤;形成抗蚀图案以便在基板210上形成图案的步骤;通过利用抗蚀图案执行图案化工艺来形成晶种层图案的步骤;形成暴露基板210上的晶种层图案的第三抗蚀图案242的步骤;以及利用第三抗蚀图案242作为镀层抗蚀剂来对基板210执行化学镀工艺的步骤。相应地,下部电极232和包围下部电极232的第三抗蚀图案242可以形成在基板210上。
参照图6和图8,在下部电极232和第三抗蚀图案242上形成静电放电吸收层220(S220)。形成静电放电吸收层220的步骤可以包括,通过对下部电极232和第三抗蚀图案242执行金属预处理工艺来形成第一金属层222的步骤,以及通过执行化学镀工艺形成覆盖第一金属层222的第二金属层224的步骤。相应地,具有压纹表面且由第一和第二金属层222及224组成的静电放电吸收层220可以形成在下部电极232和第三抗蚀图案242上。
参照图6和图9,在静电放电吸收层220上形成上部电极234和第四抗蚀图案244(S230)。形成上部电极234的步骤可以包括,形成覆盖静电放电吸收层220的第四抗蚀膜的步骤;通过使第四抗蚀膜图案化形成暴露下部电极232的第四抗蚀图案244的步骤;以及通过利用第四抗蚀图案244作为镀层抗蚀剂执行镀层工艺来在下部电极232上形成镀膜的步骤。相应地,静电放电保护装置具有由下部电极232和上部电极234组成的电极部分230、包围下部电极232的第三抗蚀图案242、覆盖第三抗蚀图案242并同时包围上部电极234的第四抗蚀图案244、以及形成在下部电极和上部电极232及234的边界上及第三和第四抗蚀图案242及244的边界上的静电放电吸收层220。
根据本发明的静电放电保护装置可以通过包括静电放电吸收层来提高静电放电特性,该静电放电吸收层可以阻挡在相对较宽区域中的浪涌电流。
根据本发明的静电放电保护装置在形成光敏抗蚀剂的过程中可以形成外部电极图案(利用光敏抗蚀剂作为使电极部分绝缘的绝缘层)并通过设计外部电极作为底部电极来减少在安装保护装置时所需的安装面积。
根据本发明的静电放电保护装置及其制造方法可以通过形成静电放电吸收层来相对地减少工艺成本(采用镀层工艺而不是薄膜形成工艺),并通过改变镀层工艺条件来补偿电极之间的间隔,其中,该静电放电吸收层是功能层。
根据本发明的用于制造静电放电保护装置的方法可以防止在排出蒸发材料的过程中蒸发材料对本体产生影响,这些蒸发材料是在放电介质中所包括的溶剂等在共烧过程中蒸发至外面时所生成的。
根据本发明的用于制造静电放电保护装置的方法在施加保护装置来设置产品时,可以通过形成利用光敏抗蚀剂覆盖电极部分的绝缘层(因此将外部电极实现为底部电极),减小保护装置的安装区域。
根据本发明的静电放电保护装置在抗蚀图案之间设置静电放电吸收层,这些抗蚀图案是与光敏聚合物相似的材料。在这种情况下,由于抗蚀图案之间的粘接强度因聚合物材料的粘接强度而相对增加,因此可以防止在基板和绝缘层之间设置静电放电吸收层时出现可靠性降低的问题。
根据本发明的静电放电保护装置可以通过在绝缘层的中间部分中的下部电极和上部电极的边界上设置静电放电吸收层来最大程度减小对静电放电吸收层的下层造成损坏,以便在浪涌电流渗透时,在浪涌电流渗透进静电放电吸收层的下层上的具有不同功能的线圈和层之前,事先阻挡浪涌电流。
根据本发明的静电放电保护装置可以通过在因聚合物材料的粘接强度而具有相对较高粘接强度的抗蚀图案的粘接表面上形成静电放电吸收层,来防止当基板和绝缘层之间设置静电放电吸收层时出现的粘接可靠性和吸湿性降低的问题。
前述描述示出了本发明。另外,前述描述仅显示并阐述了本发明的优选实施例,但应理解,本发明可以用于各种其他组合、修改及环境,并且根据上述教导和/或相关技术的技能或知识,可以在如本文所表达的发明构思的范围内改变并修改。上述的实施例还旨在阐述实施本发明已知的最佳方式并用于使本领域的其他技术人员能够在这些或其他实施例中通过本发明的特定应用或用途所需的各种修改而利用本发明。相应地,该描述不旨在将本发明限制到本文公开的形式。同样,所附权利要求旨在被解释为包括替代实施例。
Claims (12)
1.一种静电放电保护装置,包括:
基板;
静电放电吸收层,具有形成在所述基板上的镀膜;
电极,设置在所述基板上以彼此以预定间隔隔开,所述静电放电吸收层介于所述电极之间;以及
绝缘层,用于覆盖所述基板和所述电极,
其中,所述绝缘层具有叠置在所述基板上的多个抗蚀图案,
所述电极形成在所述抗蚀图案之上,并且
所述静电放电吸收层设置在所述抗蚀图案的边界上。
2.根据权利要求1所述的静电放电保护装置,其中,所述静电放电吸收层具有由多个金属层组成的多层结构。
3.根据权利要求1所述的静电放电保护装置,其中,所述静电放电吸收层具有压纹表面。
4.根据权利要求1所述的静电放电保护装置,其中,所述静电放电吸收层设置在所述基板和所述绝缘层的边界上。
5.根据权利要求1所述的静电放电保护装置,其中,所述静电放电吸收层包括:
第一金属层,形成在所述基板上;以及
第二金属层,用于覆盖所述第一金属层,其中,所述第一金属层由钯(Pd)、铑(Rh)、银(Ag)、金(Au)、钴(Co)及镍(Ni)中的至少一种金属制成,并且所述第二金属层由锡(Sn)制成。
6.根据权利要求1所述的静电放电保护装置,其中,所述绝缘层包括光敏抗蚀图案。
7.一种用于制造静电放电保护装置的方法,包括:
通过在基板上执行镀层工艺而形成静电放电吸收层;
在所述基板上形成彼此以预定间隔隔开的电极,所述静电放电吸收层介于所述电极之间;以及
形成绝缘层以覆盖所述基板和所述电极,
其中,形成所述电极包括:
在所述基板上形成下部电极;以及
在所述下部电极上形成上部电极,
其中,在形成所述上部电极之前,在形成所述下部电极之后,执行所述静电放电吸收层的形成。
8.根据权利要求7所述的用于制造静电放电保护装置的方法,其中,形成所述静电放电吸收层包括:
在所述基板上形成第一金属层;以及
利用所述第一金属层作为催化剂金属层来执行化学镀工艺。
9.根据权利要求7所述的用于制造静电放电保护装置的方法,其中,形成所述静电放电吸收层包括,用电在所述基板上执行镀锡的镀锡工艺。
10.根据权利要求7所述的用于制造静电放电保护装置的方法,其中,形成所述静电放电吸收层包括:
在所述基板上形成第一金属层;以及
利用所述第一金属层作为催化剂金属层来执行镀锡工艺,其中,执行镀锡工艺包括:
制备镀层液,所述镀层液包括作为锡源的SnCl2、作为络合剂的乙二胺四乙酸(EDTA)和柠檬酸盐、作为还原剂的NaBH4以及促进剂;以及
利用所述镀层液在20℃至80℃的温度范围内执行化学镀工艺。
11.根据权利要求7所述的用于制造静电放电保护装置的方法,其中,在形成所述电极之前,在所述基板上执行所述静电放电吸收层的形成。
12.根据权利要求7所述的用于制造静电放电保护装置的方法,其中,形成所述绝缘层包括:
在所述基板上形成光敏抗蚀膜;以及
使所述光敏抗蚀膜图案化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120093681A KR101761942B1 (ko) | 2012-08-27 | 2012-08-27 | 정전 방전 보호 소자 및 그 제조 방법 |
KR10-2012-0093681 | 2012-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103633070A CN103633070A (zh) | 2014-03-12 |
CN103633070B true CN103633070B (zh) | 2017-09-01 |
Family
ID=50147793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310141705.0A Expired - Fee Related CN103633070B (zh) | 2012-08-27 | 2013-04-22 | 静电放电保护装置及制造静电放电保护装置的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9153957B2 (zh) |
JP (1) | JP6161938B2 (zh) |
KR (1) | KR101761942B1 (zh) |
CN (1) | CN103633070B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102474751B1 (ko) | 2018-07-20 | 2022-12-07 | 삼성전자주식회사 | 정전기로부터 디스플레이 구동 드라이버를 보호하는 구조를 갖는 전자 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG102681A1 (en) * | 2001-02-19 | 2004-03-26 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
US6900644B2 (en) * | 2003-05-06 | 2005-05-31 | Ligh Tuning Tech. Inc. | Capacitive fingerprint sensor against ESD damage and contamination interference |
KR100797627B1 (ko) * | 2006-09-01 | 2008-01-24 | 주식회사 이엠따블유안테나 | 휴대폰 부품의 무정전 증착 방법 |
JP4844673B2 (ja) * | 2007-06-22 | 2011-12-28 | 株式会社村田製作所 | Esd保護素子の製造方法 |
US7772080B2 (en) * | 2008-07-02 | 2010-08-10 | Stats Chippac, Ltd. | Semiconductor device and method of providing electrostatic discharge protection for integrated passive devices |
JP4749482B2 (ja) * | 2009-07-08 | 2011-08-17 | Tdk株式会社 | 複合電子部品 |
JP2012031447A (ja) * | 2010-07-29 | 2012-02-16 | Fujifilm Corp | 被めっき層形成用組成物、表面金属膜材料およびその製造方法、並びに、金属パターン材料およびその製造方法 |
JP2012074228A (ja) | 2010-09-28 | 2012-04-12 | Tdk Corp | 静電気対策素子 |
US8476676B2 (en) * | 2011-01-20 | 2013-07-02 | Alpha And Omega Semiconductor Incorporated | Trench poly ESD formation for trench MOS and SGT |
-
2012
- 2012-08-27 KR KR1020120093681A patent/KR101761942B1/ko active IP Right Grant
-
2013
- 2013-03-14 US US13/830,978 patent/US9153957B2/en not_active Expired - Fee Related
- 2013-04-10 JP JP2013081930A patent/JP6161938B2/ja not_active Expired - Fee Related
- 2013-04-22 CN CN201310141705.0A patent/CN103633070B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9153957B2 (en) | 2015-10-06 |
JP2014044931A (ja) | 2014-03-13 |
JP6161938B2 (ja) | 2017-07-12 |
CN103633070A (zh) | 2014-03-12 |
KR101761942B1 (ko) | 2017-07-26 |
US20140055892A1 (en) | 2014-02-27 |
KR20140027732A (ko) | 2014-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101776711B1 (ko) | 실드 프린트 배선판 | |
CN108922727B (zh) | 线圈电子组件及其制造方法 | |
US8648261B2 (en) | Printed circuit board | |
CN103260356B (zh) | 飞尾型刚性-柔性印刷电路板及其制造方法 | |
CN112074075B (zh) | 柔性电路板 | |
JP5054232B2 (ja) | 導電性粒子、異方性導電材料及び接続構造体 | |
JP5114607B2 (ja) | 導電性粒子、導電性粒子の製造方法、異方性導電材料及び接続構造体 | |
CN102034721B (zh) | 芯片封装方法 | |
CN103456704A (zh) | 连接件位点间隔的设计方案及得到的结构 | |
JP2011014916A (ja) | 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法 | |
EP2158601A1 (en) | Under bump metallization structure having a seed layer for electroless nickel deposition | |
TW200908832A (en) | Circuit board and method of fabricating the same | |
US20110100549A1 (en) | Method for manufacturing component-embedded module | |
JP2020109836A (ja) | 回路基板構造およびその製造方法 | |
CN103633070B (zh) | 静电放电保护装置及制造静电放电保护装置的方法 | |
JP2011049175A (ja) | 電子部品の接続方法及び接続構造体 | |
JP2008098639A (ja) | メッキ層を備えるバンプ電極及びその製造方法 | |
CN103811442A (zh) | 基板的连接结构及其制法 | |
KR100677686B1 (ko) | 프로브 니들의 제조 방법 및 프로브 카드와 이것의 제조방법 | |
CN111837210B (zh) | 布线基板及其制造方法 | |
TWI724367B (zh) | 電磁屏蔽膜及其製作方法 | |
JP2015023065A (ja) | 電子部品及びその製造方法 | |
CN207381380U (zh) | Cof用挠性电路板 | |
TW202029846A (zh) | 屏蔽印刷配線板及屏蔽印刷配線板之製造方法 | |
JP2005303314A (ja) | バンプ構造を含む半導体素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170901 Termination date: 20190422 |
|
CF01 | Termination of patent right due to non-payment of annual fee |