KR20140027732A - 정전 방전 보호 소자 및 그 제조 방법 - Google Patents

정전 방전 보호 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140027732A
KR20140027732A KR1020120093681A KR20120093681A KR20140027732A KR 20140027732 A KR20140027732 A KR 20140027732A KR 1020120093681 A KR1020120093681 A KR 1020120093681A KR 20120093681 A KR20120093681 A KR 20120093681A KR 20140027732 A KR20140027732 A KR 20140027732A
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
substrate
forming
layer
absorbing layer
Prior art date
Application number
KR1020120093681A
Other languages
English (en)
Other versions
KR101761942B1 (ko
Inventor
양진혁
유영석
위성권
장건세
양주환
권영도
이종윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120093681A priority Critical patent/KR101761942B1/ko
Priority to US13/830,978 priority patent/US9153957B2/en
Priority to JP2013081930A priority patent/JP6161938B2/ja
Priority to CN201310141705.0A priority patent/CN103633070B/zh
Publication of KR20140027732A publication Critical patent/KR20140027732A/ko
Application granted granted Critical
Publication of KR101761942B1 publication Critical patent/KR101761942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/16—Overvoltage arresters using spark gaps having a plurality of gaps arranged in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/6485—Electrostatic discharge protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

본 발명은 정전 방전 보호 소자에 관한 것으로, 본 발명의 실시예에 따른 정전 방전 보호 소자는 기판, 기판상에 형성된 도금막을 갖는 정전 방전 흡수층, 기판상에서 정전 방전 흡수층을 사이에 두고 일정 간격이 이격되어 배치되는 전극들, 그리고 기판 및 전극들을 덮는 절연층을 포함한다.

Description

정전 방전 보호 소자 및 그 제조 방법{ELECTROSTATIC DISCHARGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 정전 방전 보호 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 정전 방전 특성을 향상시킨 정전 방전 보호 소자 및 그 제조 방법에 관한 것이다.
정전 방전(ElectroStatic Discharge:ESD)으로부터 소정의 전자 부품들을 보호하는 정전 방전 보호 소자가 널리 사용된다. 일반적인 정전 방전 보호 소자는 소자 몸체, 상기 소자 몸체 상에서 일정 간격(gab)을 이격하여 배치되는 전극들, 상기 전극들 사이에 충전되는 기능층(funtional layer) 등으로 구성된다. 상기 소자 몸체는 알루미나 등을 주성분으로 하는 세라믹 시트, 바리스터 시트, 그리고 저온 동시 소성 세라믹(Low Temperatur co-fired Ceramic:LTCC) 등이 사용될 수 있다. 상기 전극들은 소자 몸체에 대해 스퍼터링 공정과 같은 박막 공정을 수행하여 형성된다. 그리고, 상기 방전층은 금속, 절연체, 그리고 에폭시 등의 혼합 재료로 형성된다. 또한, 상기 기능층은 스퍼터링 공정(sputtering process)을 이용하여 형성하거나, 절연 무기 재료(insulating inorganic material)에 도전성 무기 재료(conductive inoragnic material)을 혼합하여 형성한다.
일본특허 출원번호 : JP 2009-520410
본 발명이 해결하고자 하는 과제는 정전 방전 특성을 향상시킨 정전 방전 보호 소자 및 그 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 제조 공정 효율을 향상시킨 정전 방전 보호 소자의 제조 방법을 제공하는 것에 있다.
본 발명에 따른 정전 방전 보호 소자는 기판, 상기 기판상에 형성된 도금막을 갖는 정전 방전 흡수층, 상기 기판상에서 상기 정전 방전 흡수층을 사이에 두고 일정 간격이 이격되어 배치되는 전극들, 그리고 상기 기판 및 상기 전극들을 덮는 절연층을 포함한다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층은 복수의 금속층들로 이루어진 복층 구조를 가질 수 있다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층은 엠보스 형상(embossed shape)의 표면을 가질 수 있다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층은 상기 기판과 상기 절연층의 경계에 제공될 수 있다.
본 발명의 실시예에 따르면, 상기 절연층은 상기 기판상에 적층된 복수의 레지스트 패턴들을 가지고, 상기 전극부는 상기 레지스트 패턴들에 걸쳐 형성되며, 상기 정전 방전 흡수층은 레지스트 패턴들의 경계에 제공될 수 있다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층은 상기 기판 상에 형성된 제1 금속 및 상기 제1 금속층을 덮는 제2 금속층을 포함하되, 상기 제1 금속층은 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 그리고 니켈(Ni) 중 적어도 어느 하나의 금속으로 이루어지고, 상기 제2 금속층은 주석(Sn)으로 이루어질 수 있다.
본 발명의 실시예에 따르면, 상기 절연층은 감광성 레지스트 패턴을 포함할 수 있다.
본 발명에 따른 정전 방전 보호 소자의 제조 방법은 기판 상에 도금 공정을 수행하여 정전 방전 흡수층을 형성하는 단계, 상기 기판 상에서 상기 정전 방전 흡수층을 사이에 두고 일정 간격이 이격된 전극들을 형성하는 단계, 그리고 상기 기판 및 상기 전극들을 덮는 절연층을 형성하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층을 형성하는 단계는 상기 기판 상에 제1 금속층을 형성하는 단계 및 상기 제1 금속층을 촉매 금속층으로 이용하는 무전해 도금 공정을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층을 형성하는 단계는 주석(Sn)을 전기를 이용해서 상기 기판 상에 도금하는 주석 도금(tin plating) 공정을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층을 형성하는 단계는 상기 기판 상에 제1 금속층을 형성하는 단계 및 상기 제1 금속층을 촉매 금속층으로 이용하는 주석 도금 공정을 수행하는 단계를 포함하되, 상기 주석 도금 공정을 수행하는 단계는 틴 소스(Tin soucre)로서 SnCl2, 착화제로서 에틸렌 디아민 4 아세트산(EDTA), 시트레이트(citrate), 환원제로서 NaBH4, 그리고 가속제(accelerator)를 포함하는 도금액을 준비하는 단계 및 상기 도금액을 이용하여 대략 20℃ 내지 80℃의 온도 범위에서 무전해 도금 공정을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 정전 방전 흡수층을 형성하는 단계는 상기 전극들을 형성하는 단계 이전에 상기 기판에 대해 수행될 수 있다.
본 발명의 실시예에 따르면, 상기 전극들을 형성하는 단계는 상기 기판 상에 하부 전극을 형성하는 단계 및 상기 하부 전극 상에 상부 전극을 형성하는 단계를 포함하고, 상기 정전 방전 흡수층을 형성하는 단계는 상기 하부 전극을 형성하는 단계 후, 상기 상부 전극을 형성하기 이전에 수행될 수 있다.
본 발명의 실시예에 따르면, 상기 절연층을 형성하는 단계는 상기 기판 상에 감광성 레지스트막을 형성하는 단계 및 상기 감광성 레지스트막을 패터닝하는 단계를 포함할 수 있다.
본 발명에 따른 정전 방전 보호 소자는 상대적으로 넓은 영역에 대해 서지 전류을 차단할 수 있는 구조의 정전 방전 흡수층을 구비하므로, 정전 방전 특성 효율을 향상시킬 수 있다.
본 발명에 따른 정전 방전 보호 소자는 전극부를 절연시키는 절연층으로서 감광성 레지스트를 사용하므로, 상기 감광성 레지스트를 형성하는 과정에서 외부 전극의 형성 패턴을 수행할 수 있고, 상기 외부 전극을 하면 전극으로 설계가 가능하여, 상기 보호 소자의 실장시 필요한 실장 면적의 감소가 가능한 구조를 가질 수 있다.
본 발명에 따른 정전 방전 보호 소자 및 그 제조 방법은 기능층(functional layer)인 정전 방전 흡수층을 박막 형성 공정이 아닌 도금 공정을 이용하여 형성하므로, 상대적으로 공정 단가를 낮출 수 있고, 도금 공정 조건을 변화하는 것으로서 전극의 간격을 보상할 수 있다.
본 발명에 따른 정전 방전 보호 소자의 제조 방법은 동시 소성 공정시 방전 매체에 포함된 솔벤트 등이 기화하여 발생된 기화물이 소체의 외부로 배출되는 과정에서 상기 기화물에 의해 소체에 영향을 주는 문제를 방지할 수 있다.
본 발명에 따른 정전 방전 보호 소자의 제조 방법은 전극부를 커버하는 절연층을 감광성 레지스트로 형성하므로, 외부 전극을 하면 전극으로 구현할 수 있어 보호 소자의 세트 제품 적용시에 보호 소자의 실장 면적을 감소시킬 수 있다.
본 발명에 따른 정전 방전 보호 소자는 정전 방전 흡수층이 감광성 폴리머 계열의 유사 물질인 레지스트 패턴들의 사이에 제공되며, 이 경우 레지스트 패턴의 접합은 고분자 물질의 접합력을 인해 접합력이 상대적으로 증가하므로, 정전 방전 흡수층을 기판과 절연층 사이에 제공하였을 때 발생되는 신뢰성 문제를 방지할 수 있다.
본 발명에 따른 정전 방전 보호 소자는 절연층의 중간 부분에서 하부 전극과 상부 전극들의 경계에 제공되어, 서지 전류의 침투시 정전 방전 흡수층이 상기 정전 방전 흡수층의 하층에서 다양한 기능을 코일(coil) 및 층(layer)으로 침투되기 이전에 사전에 차단할 수 있어, 상기 정전 방전 흡수층의 하층에 대한 손상을 최소화할 수 있다.
본 발명에 따른 정전 방전 보호 소자는 고분자 물질의 접합력으로 인해 상대적으로 접합력이 높은 레지스트 패턴의 접합면에 정전 방전 흡수층이 형성되므로, 정전 방전 흡수층을 기판과 절연층 사이에 제공하였을 때 발생되는 접합 및 흡습 신뢰성의 저하 문제를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 정전 방전 보호 소자를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 정전 방전 보호 소자의 제조 방법을 보여주는 순서도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 정전 방전 보호 소자의 제조 과정을 설명하기 위한 도면들이다.
도 5는 본 발명의 다른 실시예에 따른 정전 방전 보호 소자를 보여주는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 정전 방전 보호 소자의 제조 방법을 보여주는 순서도이다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 정전 방전 보호 소자의 제조 과정을 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들에 따른 정전 방전 보호 소자 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 정전 방전 보호 소자를 보여주는 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 정전 방전 보호 소자(100)는 기판(110), 정전 방전 흡수층(120), 전극부(130), 그리고 절연층(140)을 포함할 수 있다.
상기 기판(110)은 소정의 절연 기판일 수 있다. 상기 기판(110)으로는 세라믹 시트(ceramic sheet), 바리스터 시트(baristor sheet), 그리고 액정 고분자(liquid crystal polymer) 등이 사용될 수 있다. 상기 정전 방전 흡수층(120)은 상기 전극들(130) 사이에서 정전 방전(ESD)을 흡수 또는 차단시키는 기능층(funtional layer)으로 사용될 수 있다. 그리고, 상기 절연층(140)은 상기 전극부(130)을 덮어 보호할 수 있다.
여기서, 상기 정전 방전 흡수층(120)은 도금 공정을 수행하여 형성된 결과물일 수 있다. 보다 구체적으로, 상기 정전 방전 흡수층(120)은 상기 기판(110) 상에 형성된 제1 금속층(122) 및 상기 제1 금속층(122)을 시드층(seed layer)으로 하는 도금 공정을 수행하여 형성된 제2 금속층(124)을 포함할 수 있다. 이에 따라, 상기 정전 방전 흡수층(120)은 제1 금속층(122)과 상기 제2 금속층(124)으로 이루어진 금속 복층 구조를 가질 수 있다. 상기 정전 방전 흡수층(120)을 무전해 도금 공정을 수행하여 형성된 결과물인 경우, 상기 정전 방전 흡수층(120)은 상기 기판(110) 상에서 복수의 볼록부들을 갖는 엠보스 형상(embossed shape)의 표면을 가질 수 있다. 이에 따라, 상기 정전 방전 흡수층(120)은 스퍼터링 공정과 같이 박막 형성 공정을 수행하여 형성된 편평한 표면의 박막 형태를 갖는 것에 비해, 상대적으로 넓은 표면적을 가질 수 있다.
한편, 상기 제1 금속층(122)은 상기 제2 금속층(124)의 형성을 위해 더블 오비탈을 가지어 촉매 금속 역할이 가능한 금속으로 형성되는 것이 바람직할 수 있다. 예컨대, 상기 제1 금속층(122)은 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 주석(Sn) 그리고 니켈(Ni) 중 적어도 어느 하나의 금속으로 형성될 수 있다. 상기 제2 금속층(124)은 상기 제1 금속층(122)에 대해 무전해 도금 공정을 수행하여 형성된 것으로서, 다양한 종류의 금속으로 형성될 수 있다. 예컨대, 상기 제2 금속층(124)은 주석(Sn)으로 형성될 수 있다.
상기 전극부(130)는 상기 정전 방전 흡수층(130)을 사이에 두고 서로 이격되어 배치되는 제1 전극(133) 및 제2 전극(135)을 포함할 수 있다. 상기 제1 및 제2 전극들(133, 135)은 다양한 종류의 금속으로 이루어질 수 있다. 일 예로서, 상기 제1 및 제2 전극들(133, 135)은 구리(Cu)로 이루어진 금속 패턴일 수 있다.
상기 절연층(140)은 상기 기판(110) 및 상기 전극부(130)를 덮어 보호할 수 있다. 상기 절연층(140)은 제1 절연층(142) 및 상기 제1 절연층(142) 상에 적층된 제2 절연층(144)을 포함할 수 있다. 상기 절연층(140)은 감광성 레지스트 재질로 이루어질 수 있다. 즉, 상기 제1 및 제2 절연층들(142, 144)은 서로 유사하거나 상이한 조성의 감광성 레지스트 패턴일 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 정전 방전 보호 소자(100)는 제1 및 제2 전극들(133, 135) 사이에 제공되어 정전 방전(ESD)을 흡수 처리하는 정전 방전 흡수층(120)을 포함하되, 상기 정전 방전 흡수층은 무전해 도금 공정을 수행하여 형성된 결과물일 수 있다. 이 경우, 상기 정전 방전 흡수층은 상기 정전 방전 흡수층을 스퍼터링 공정과 같은 박막 형성 공정을 수행하여 형성하는 것에 비해, 엠보스 형상의 표면을 가질 수 있다. 상기 정전 방전 흡수층(120)이 엠보스 형상의 표면을 갖는 경우, 편평한 형상의 표면을 갖는 정전 방전 흡수층에 비해, 비표면적이 상대적으로 넓어져 서지 전류(surge voltage)의 이동 경로를 증가시킴으로써, 기능층의 저항을 감소시킬 수 있다. 이에 따라, 본 발명에 따른 정전 방전 보호 소자는 상대적으로 넓은 영역에 대해 서지 전류을 차단할 수 있는 구조의 정전 방전 흡수층을 구비하므로, 정전 방전 특성 효율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 정전 방전 보호 소자(100)는 전극부(130)를 절연시키는 절연층으로서 감광성 레지스트를 사용할 수 있다. 이 경우, 상기 레지스트는 절연층의 역할을 수행함과 더불어, 외부 전극(미도시됨)의 형성 패턴을 동시에 수행할 수 있다. 이에 더하여, 상기 외부 전극을 하면 전극으로 설계가 가능할 수 있으므로, 상기 보호 소자(100)의 실장시, 필요 실장 면적을 감소시킬 수 있다. 이에 따라, 본 발명에 따른 정전 방전 보호 소자는 전극부를 절연시키는 절연층으로서 감광성 레지스트를 사용하므로, 상기 감광성 레지스트를 형성하는 과정에서 외부 전극의 형성 패턴을 수행할 수 있고, 상기 외부 전극을 하면 전극으로 설계가 가능하여, 상기 보호 소자의 실장시 필요한 실장 면적의 감소가 가능한 구조를 가질 수 있다.
계속해서, 앞서 도 1을 참조하여 설명한 본 발명의 일 실시예에 따른 정전 방전 보호 소자(100)의 제조 과정을 상세히 설명한다. 여기서, 상술한 정전 방전 보호 소자(100)에 대해 중복되는 설명은 생략하거나 간소화할 수 있다.
도 2는 본 발명의 일 실시예에 따른 정전 방전 보호 소자의 제조 방법을 보여주는 순서도이고, 도 3 내지 도 4는 본 발명의 일 실시예에 따른 정전 방전 보호 소자의 제조 과정을 설명하기 위한 도면들이다.
도 2 및 도 3을 참조하면, 기판(110) 상에 제1 금속층(122)을 형성할 수 있다(S110). 상기 기판(110)으로는 다양한 종류의 절연 기판이 사용될 수 있다. 예컨대, 상기 기판(110)으로는 세라믹 시트(ceramic sheet), 바리스터 시트(barister sheet), 액정 고분자(liquid crystal polymer) 등이 사용될 수 있다.
상기 제1 금속층(122)을 형성하는 단계는 상기 기판(110)에 대해 금속 전처리 공정을 수행하는 단계를 포함할 수 있다. 상기 전처리 공정을 수행하는 단계는 절연성 기판 표면에 도금막을 형성하기 위한 것일 수 있다. 상기 전처리 공정으로는 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 주석(Sn) 그리고 니켈(Ni) 중 적어도 어느 하나의 금속을 이용한 전처리 공정이 사용될 수 있다.
상기 기판(110)에 대해 도금 공정을 수행하여 정전 방전 흡수층(120)을 형성할 수 있다(S120). 상기 정전 방전 흡수층(120)을 형성하는 단계는 상기 기판(110)에 대해, 상기 제1 금속층(122)을 시드층(seed layer)으로 하는 무전해 도금 공정을 수행하는 단계를 포함할 수 있다. 일 예로서, 상기 무전해 도금 공정은 주석(Sn)을 전기를 이용해서 특정 도금 대상물에 도금하는 주석 도금(Tin plaiting) 공정이 사용될 수 있다. 상기 틴 도금에서 사용되는 도금액은 Tin source로서 SnCl2, 착화제로서 에틸렌 디아민 4 아세트산(EDTA), 시트레이트(citrate), 환원제로서 NaBH4, 가속제(accelerator), 그리고 기타 첨가제 등으로 이루어지고, pH가 대략 8 내지 13로 조절될 수 있다. 상기 도금 공정은 대략 20℃ 내지 80℃ 도금 공정 온도 조건에서 대략 1시간 정도 진행될 수 있다. 상기와 같은 무전해 도금 공정을 통해, 상기 기판(110) 상에는 제1 및 제2 금속층들(122, 124)로 이루어진 복층 구조를 가짐과 더불어, 엠보스 형상의 표면을 갖는 정전 방전 흡수층(120)이 형성될 수 있다.
상기 기판(110) 상에 제1 레지스트 패턴(142)을 형성할 수 있다(S130). 상기 제1 레지스트 패턴(142)을 형성하는 단계는 상기 정전 방전 흡수층(120)이 형성된 상기 기판(110)을 덮는 제1 레지스트막을 형성하는 단계, 상기 정전 방전 흡수층(120)의 일부가 노출되도록 상기 제1 레지스트막을 패터닝(patterning)하는 단계를 포함할 수 있다.
상기 기판(110)에 대해 상기 제1 레지스트 패턴(142)을 도금 방지막으로 하는 도금 공정을 수행할 수 있다(S140). 상기 도금 공정으로는 무전해 도금 공정이 사용될 수 있다. 이에 따라, 상기 제1 레지스트 패턴(142)에 의해 노출된 상기 기판(110) 영역에 도금막이 형성됨으로써, 상기 기판(110) 상에서 일정 간격이 이격된 하부 전극들(132, 134)이 형성될 수 있다.
도 2 및 도 4를 참조하면, 상기 제1 레지스트 패턴(142) 상에 하부 전극들(132, 134)을 노출시키는 제2 레지스트 패턴(144)을 형성할 수 있다(S150). 상기 제2 레지스트 패턴(144)을 형성하는 단계는 상기 제1 레지스트 패턴(142) 및 상기 하부 전극들(132, 134)의 일부를 덮는 제2 레지스트막을 형성하는 단계 및 상기 하부 전극들(132, 134)이 노출되도록, 상기 제2 레지스트막을 패터닝하는 단계를 포함할 수 있다.
상기 제2 레지스트 패턴(134)을 도금 방지막으로 하는 도금 공정을 수행할 수 있다(S150). 상기 도금 공정으로는 무전해 도금 공정이 사용될 수 있다. 이에 따라, 상기 기판(110) 상에는 하부 전극들(132, 134) 상에 도금막이 형성된 제1 및 제2 전극들(133, 135)로 이루어진 전극부(130)가 형성될 수 있다. 상기 제1 및 제2 전극들(133, 135)은 상기 정전 방전 흡수층(120)을 사이에 두고, 서로 일정 간격이 이격되며, 상기 제1 및 제2 레지스트 패턴(142, 144)에 의해 커버(cover)되어 보호된 구조를 가질 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 정전 방전 보호 소자의 제조 방법은 도금 공정을 수행하여 정전 방전 흡수층(120)을 형성할 수 있다. 이 경우, 상기 정전 방전 흡수층을 스퍼터링 공정과 같은 박막 형성 공정으로 형성하는 것에 비해, 상대적으로 공정 단가가 낮추고, 도금 공정 조건의 변경을 통해 상기 정전 방전 흡수층의 간격을 조절함으로써, 전극들의 전극 간격을 보상할 수 있다. 이에 따라, 본 발명에 따른 정전 방전 보호 소자 및 그 제조 방법은 기능층(functional layer)인 정전 방전 흡수층을 박막 형성 공정이 아닌 도금 공정을 이용하여 형성하므로, 상대적으로 공정 단가를 낮출 수 있고, 도금 공정 조건을 변화하는 것으로서 전극의 간격을 보상할 수 있다.
또한, 본 발명의 일 실시예에 따른 정전 방전 보호 소자의 제조 방법은 절연성 재질로서 감광성 레지스트를 사용하므로, 상대적으로 낮은 온도의 큐어(cure) 온도를 가질 수 있다. 이 경우, 후속 공정으로 동시 소성 공정시 방전 매체에 포함된 솔벤트 등이 기화하여 발생된 기화물이 소체의 외부로 배출되는 과정에서 상기 기화물에 의해 소체에 영향을 주는 문제를 방지할 수 있다. 이에 더하여, 감광성 레지스트로 절연층을 형성하므로, 외부 전극을 하면 전극으로 구현할 수 있어, 세트 제품 적용시에 실장 면적을 감소시킬 수 있다.
이하, 본 발명의 다른 실시예에 따른 정전 방전 보호 소자에 대해 상세히 설명한다. 여기서, 앞서 살펴본 본 발명의 일 실시예에 따른 정전 방전 보호 소자 및 그 제조 방법에 대해 중복되는 내용은 생략하거나 간소화될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 정전 방전 보호 소자를 보여주는 도면이다. 도 5를 참조하면, 본 발명의 다른 실시예에 따른 정전 방전 보호 소자(200)는 기판(210), 정전 방전 흡수층(220), 전극부(230), 그리고 절연층(240)을 포함할 수 있다.
상기 기판(210)은 소정의 절연 기판이고, 상기 정전 방전 흡수층(220)은 상기 전극부(230)의 제1 및 제2 전극들(233, 235) 사이에서 정전 방전(ESD)을 흡수 또는 차단하는 기능층일 수 있다. 그리고, 상기 절연층(240)은 상기 기판(210)을 덮는 제3 레지스트 패턴(242) 및 상기 제3 레지스트 패턴(242)을 덮는 제4 레지스트 패턴(244)으로 이루어져, 상기 전극부(230)를 커버(cover)할 수 있다.
상기 정전 방전 흡수층(220)은 제3 금속층(222) 및 제3 금속층(222) 상에 형성된 도금층인 제4 금속층(224)으로 이루어진 금속 복층 구조를 가질 수 있다. 상기 정전 방전 흡수층(220)은 무전해 도금 공정을 수행하여 형성된 결과물로서, 엠보스 형상의 표면을 가질 수 있다.
상기 전극부(230)는 상기 기판(210) 상에서 서로 이격되어 배치되는 제3 전극(236) 및 제 4 전극(238)을 가지며, 상기 제3 및 제4 전극들(236, 238) 각각은 상기 제3 및 제4 레지스트 패턴들(242, 244)에 걸쳐 제공될 수 있다. 보다 구체적으로, 상기 전극부(230) 각각은 상기 기판(210) 상에서 서로 상하로 배치된 하부 전극(232)과 상부 전극(234)으로 구분될 수 있다. 상기 하부 전극(232)은 상기 기판(210) 상에서 서로 이격되어 배치되며 상기 제3 레지스트 패턴(242)에 의해 둘러싸인 제1 및 제2 하부전극들(232a, 232b)을 가질 수 있다. 상기 상부 전극(234)은 상기 제1 하부전극(232a)과 함께 상기 제3 전극(236)을 이루는 제1 상부전극(234a) 및 상기 제2 하부전극(232b) 상에 배치되어 상기 제2 하부전극(232b)과 함께 상기 제4 전극(238)을 이루는 제2 상부전극(234b)을 가질 수 있다. 상기 제1 및 제2 상부전극들(234a, 234b)은 상기 제1 하부전극(232a) 상에서 상기 제4 레지스트 패턴(244)에 의해 둘러싸일 수 있다.
한편, 상기 정전 방전 흡수층(220)은 상기 제3 레지스트 패턴(242)과 상기 제4 레지스트 패턴(244)의 경계면에 제공될 수 있다. 이에 더하여, 상기 정전 방전 흡수층(220)은 상기 하부 전극(232) 및 상기 상부 전극(234)의 경계에 제공될 수 있다. 이에 따라, 상기 정전 방전 흡수층(220)은 상기 제3 및 제4 전극들(236, 238) 사이에 배치된 기능층일 수 있다. 여기서, 정전 방전(ESD) 기능을 하는 부품은 보통 필터(filter) 등과 같은 다양항 부품에 내장되며, ESD 전극은 여러 기능을 수행하는 금속 코일(metal coil) 및 층(layer) 상에 형성된다. 그러나, 상기 정전 방전 흡수층(220)은 절연층(230) 내에서 중간층 위치에 제공됨으로써, 서지 전류의 침투시 서지 전류가 정전 방전 흡수층(220)에 비해 하층에 제공되는 코일 및 층 등에 까지 침투되는 것을 사전에 방지할 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 정전 방전 보호 소자(200)는 상기 전극부(230)의 상부 전극(244)과 하부 전극(246) 사이의 경계에 제공되는 정전 방전 흡수층(220)을 구비할 수 있다. 이에 따라, 본 발명에 따른 정전 방전 보호 소자는 절연층의 중간 부분에서 하부 전극과 상부 전극들의 경계에 제공되어, 서지 전류의 침투시 정전 방전 흡수층이 상기 정전 방전 흡수층의 하층에서 다양한 기능을 코일(coil) 및 층(layer)으로 침투되기 이전에 사전에 차단할 수 있어, 상기 정전 방전 흡수층의 하층에 대한 손상을 최소화할 수 있다.
또한, 본 발명의 다른 실시예에 따른 정전 방전 보호 소자(200)는 상기 정전 방전 흡수층(220)이 상기 제3 레지스트 패턴(242)과 상기 제4 레지스트 패턴(244)의 경계에 제공될 수 있다. 만약, 정전 방전 흡수층(220)이 상기 기판(210)과 상기 제3 레지스트 패턴(242)의 경계에 있는 경우, 상기 정전 방전 흡수층(220)이 상기 기판(210)과 상기 절연층(240)의 접합 신뢰성을 저하시키거나, 흡습에 의한 신뢰성을 저하시키는 등의 문제를 방지할 수 있다. 그러나, 본 발명에 따른 정전 방전 보호 소자는 고분자 물질의 접합력으로 인해 상대적으로 접합력이 높은 레지스트 패턴의 접합면에 정전 방전 흡수층이 형성되므로, 정전 방전 흡수층을 기판과 절연층 사이에 제공하였을 때 발생되는 접합 및 흡습 신뢰성의 저하 문제를 방지할 수 있다.
계속해서, 앞서 도 5를 참조하여 설명한 본 발명의 다른 실시예에 따른 정전 방전 보호 소자(200)의 제조 과정을 상세히 설명한다. 여기서, 상술한 정전 방전 보호 소자에 대해 중복되는 설명은 생략하거나 간소화할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 정전 방전 보호 소자의 제조 방법을 보여주는 순서도이고, 도 7 내지 도 9는 본 발명의 다른 실시예에 따른 정전 방전 보호 소자의 제조 과정을 설명하기 위한 도면들이다.
도 6 및 도 7을 참조하면, 기판(210) 상에 하부 전극(232)을 형성할 수 있다(S210). 상기 하부 전극(232)을 형성하는 단계는 상기 기판(210)을 전처리하는 단계, 상기 기판(210) 상에 시드층을 형성하는 단계, 상기 기판(210) 상에 패턴 형성용 레지스트 패턴을 형성하는 단계, 상기 레지스트 패턴을 이용하는 패터닝 공정을 수행하여 시드층 패턴을 형성하는 단계, 상기 기판(210) 상에 상기 시드층 패턴을 노출시키는 제3 레지스트 패턴(242)을 형성하는 단계, 그리고 상기 제3 레지스트 패턴(242)을 도금 방지막으로 하여 상기 기판(210)에 대해 무전해 도금 공정을 수행하는 단계를 포함할 수 있다. 이에 따라, 상기 기판(210) 상에는 하부 전극(232) 및 상기 하부 전극(232)을 둘러싸는 제3 레지스트 패턴(242)이 형성될 수 있다.
도 6 및 도 8을 참조하면, 하부 전극(232) 및 제3 레지스트 패턴(242) 상에 정전 방전 흡수층(220)을 형성할 수 있다(S220). 상기 정전 방전 흡수층(220)을 형성하는 단계는 상기 하부 전극(232) 및 상기 제3 레지스트 패턴(242)에 대해 금속 전처리 공정을 수행하여 제1 금속층(222)을 형성하는 단계 및 무전해 도금 공정을 수행하여 상기 제1 금속층(222)을 덮는 제2 금속층(224)을 형성하는 단계를 포함할 수 있다. 이에 따라, 상기 하부 전극(232) 및 상기 제3 레지스트 패턴(242) 상에는 엠보스 형상의 표면을 가지며, 상기 제1 및 제2 금속층들(222, 224)으로 이루어진 복층 구조를 갖는 정전 방전 흡수층(220)이 형성될 수 있다.
도 6 및 도 9를 참조하면, 정전 방전 흡수층(220) 상에 상부 전극(234) 및 제4 레지스트 패턴(244)을 형성할 수 있다(S230). 상기 상부 전극(234)을 형성하는 단계는 상기 정전 방전 흡수층(220)을 덮는 제4 레지스트막을 형성하는 단계, 상기 제4 레지스트막을 패터닝하여 상기 하부 전극(232)을 노출시키는 제4 레지스트 패턴(244)을 형성하는 단계, 상기 제4 레지스트 패턴(244)을 도금 방지막으로 하는 도금 공정을 수행하여 상기 하부 전극(232) 상에 도금막을 형성하는 단계를 포함할 수 있다. 이에 따라, 기판(210) 상에는 하부 전극(232)과 상부 전극(234)으로 이루어진 전극부(230), 상기 하부 전극(232)을 둘러싸는 제3 레지스트 패턴(242)과 상기 상부 전극(234)을 둘러싸면서 상기 제3 레지스트 패턴(242)을 덮는 제4 레지스트 패턴(244), 그리고 상기 하부 및 상부 전극들(236, 238)의 경계 및 상기 제3 및 제4 레지스트 패턴들(242, 244)의 경계에 형성된 정전 방전 흡수층(220)을 구비하는 정전 방전 보호 소자가 제조될 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 정전 방전 보호 소자
110 : 기판
120 : 정전 방전 흡수층
122 : 제1 금속층
124 : 제2 금속층
130 : 전극부
133 : 제1 전극
135 : 제2 전극
140 : 절연층
142 : 제1 레지스트 패턴
144 : 제2 레지스트 패턴

Claims (14)

  1. 기판;
    상기 기판상에 형성된 도금막을 갖는 정전 방전 흡수층;
    상기 기판상에서 상기 정전 방전 흡수층을 사이에 두고 일정 간격이 이격되어 배치되는 전극들; 및
    상기 기판 및 상기 전극들을 덮는 절연층을 포함하는 정전 방전 보호 소자.
  2. 제 1 항에 있어서,
    상기 정전 방전 흡수층은 복수의 금속층들로 이루어진 복층 구조를 갖는 정전 방전 보호 소자.
  3. 제 1 항에 있어서,
    상기 정전 방전 흡수층은 엠보스 형상(embossed shape)의 표면을 갖는 정전 방전 보호 소자.
  4. 제 1 항에 있어서,
    상기 정전 방전 흡수층은 상기 기판과 상기 절연층의 경계에 제공되는 정전 방전 보호 소자.
  5. 제 1 항에 있어서,
    상기 절연층은 상기 기판상에 적층된 복수의 레지스트 패턴들을 가지고,
    상기 전극부는 상기 레지스트 패턴들에 걸쳐 형성되며,
    상기 정전 방전 흡수층은 레지스트 패턴들의 경계에 제공되는 정전 방전 보호 소자.
  6. 제 1 항에 있어서,
    상기 정전 방전 흡수층은:
    상기 기판 상에 형성된 제1 금속층; 및
    상기 제1 금속층을 덮는 제2 금속층을 포함하되,
    상기 제1 금속층은 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 그리고 니켈(Ni) 중 적어도 어느 하나의 금속으로 이루어지고,
    상기 제2 금속층은 주석(Sn)으로 이루어진 정전 방전 보호 소자.
  7. 제 1 항에 있어서,
    상기 절연층은 감광성 레지스트 패턴을 포함하는 정전 방전 보호 소자.
  8. 기판 상에 도금 공정을 수행하여 정전 방전 흡수층을 형성하는 단계;
    상기 기판 상에서 상기 정전 방전 흡수층을 사이에 두고 일정 간격이 이격된 전극들을 형성하는 단계; 및
    상기 기판 및 상기 전극들을 덮는 절연층을 형성하는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 정전 방전 흡수층을 형성하는 단계는:
    상기 기판 상에 제1 금속층을 형성하는 단계; 및
    상기 제1 금속층을 촉매 금속층으로 이용하는 무전해 도금 공정을 수행하는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
  10. 제 8 항에 있어서,
    상기 정전 방전 흡수층을 형성하는 단계는 주석(Sn)을 전기를 이용해서 상기 기판 상에 도금하는 주석 도금(tin plating) 공정을 수행하는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
  11. 제 8 항에 있어서,
    상기 정전 방전 흡수층을 형성하는 단계는:
    상기 기판 상에 제1 금속층을 형성하는 단계; 및
    상기 제1 금속층을 촉매 금속층으로 이용하는 주석 도금 공정을 수행하는 단계를 포함하되,
    상기 주석 도금 공정을 수행하는 단계는:
    틴 소스(Tin soucre)로서 SnCl2, 착화제로서 에틸렌 디아민 4 아세트산(EDTA), 시트레이트(citrate), 환원제로서 NaBH4, 그리고 가속제(accelerator)를 포함하는 도금액을 준비하는 단계; 및
    상기 도금액을 이용하여 대략 20℃ 내지 80℃의 온도 범위에서 무전해 도금 공정을 수행하는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
  12. 제 8 항에 있어서,
    상기 정전 방전 흡수층을 형성하는 단계는 상기 전극들을 형성하는 단계 이전에 상기 기판에 대해 수행되는 정전 방전 보호 소자의 제조 방법.
  13. 제 8 항에 있어서,
    상기 전극들을 형성하는 단계는:
    상기 기판 상에 하부 전극을 형성하는 단계; 및
    상기 하부 전극 상에 상부 전극을 형성하는 단계를 포함하고,
    상기 정전 방전 흡수층을 형성하는 단계는 상기 하부 전극을 형성하는 단계 후, 상기 상부 전극을 형성하기 이전에 수행되는 정전 방전 보호 소자의 제조 방법.
  14. 제 8 항에 있어서,
    상기 절연층을 형성하는 단계는:
    상기 기판 상에 감광성 레지스트막을 형성하는 단계; 및
    상기 감광성 레지스트막을 패터닝하는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
KR1020120093681A 2012-08-27 2012-08-27 정전 방전 보호 소자 및 그 제조 방법 KR101761942B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120093681A KR101761942B1 (ko) 2012-08-27 2012-08-27 정전 방전 보호 소자 및 그 제조 방법
US13/830,978 US9153957B2 (en) 2012-08-27 2013-03-14 Electrostatic discharge protection device and method for manufacturing the same
JP2013081930A JP6161938B2 (ja) 2012-08-27 2013-04-10 静電放電保護素子及びその製造方法
CN201310141705.0A CN103633070B (zh) 2012-08-27 2013-04-22 静电放电保护装置及制造静电放电保护装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093681A KR101761942B1 (ko) 2012-08-27 2012-08-27 정전 방전 보호 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140027732A true KR20140027732A (ko) 2014-03-07
KR101761942B1 KR101761942B1 (ko) 2017-07-26

Family

ID=50147793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093681A KR101761942B1 (ko) 2012-08-27 2012-08-27 정전 방전 보호 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9153957B2 (ko)
JP (1) JP6161938B2 (ko)
KR (1) KR101761942B1 (ko)
CN (1) CN103633070B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474751B1 (ko) 2018-07-20 2022-12-07 삼성전자주식회사 정전기로부터 디스플레이 구동 드라이버를 보호하는 구조를 갖는 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG143944A1 (en) * 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6900644B2 (en) * 2003-05-06 2005-05-31 Ligh Tuning Tech. Inc. Capacitive fingerprint sensor against ESD damage and contamination interference
KR100797627B1 (ko) * 2006-09-01 2008-01-24 주식회사 이엠따블유안테나 휴대폰 부품의 무정전 증착 방법
JP4844673B2 (ja) * 2007-06-22 2011-12-28 株式会社村田製作所 Ｅｓｄ保護素子の製造方法
US7772080B2 (en) * 2008-07-02 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of providing electrostatic discharge protection for integrated passive devices
JP4749482B2 (ja) * 2009-07-08 2011-08-17 Ｔｄｋ株式会社 複合電子部品
JP2012031447A (ja) * 2010-07-29 2012-02-16 Fujifilm Corp 被めっき層形成用組成物、表面金属膜材料およびその製造方法、並びに、金属パターン材料およびその製造方法
JP2012074228A (ja) 2010-09-28 2012-04-12 Tdk Corp 静電気対策素子
US8476676B2 (en) * 2011-01-20 2013-07-02 Alpha And Omega Semiconductor Incorporated Trench poly ESD formation for trench MOS and SGT

Also Published As

Publication number Publication date
KR101761942B1 (ko) 2017-07-26
CN103633070B (zh) 2017-09-01
US9153957B2 (en) 2015-10-06
CN103633070A (zh) 2014-03-12
US20140055892A1 (en) 2014-02-27
JP2014044931A (ja) 2014-03-13
JP6161938B2 (ja) 2017-07-12

Similar Documents

Publication Publication Date Title
US10453593B2 (en) Chip resistor and method for manufacturing the same
KR101883040B1 (ko) 칩 저항 소자
CN112074075B (zh) 柔性电路板
JP7385358B2 (ja) チップ抵抗器
US8035476B2 (en) Chip resistor and method for making the same
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
KR20170083335A (ko) 칩 저항 소자
KR20140128667A (ko) 정전 방전 보호 소자 및 그 제조 방법, 그리고 상기 정전 방전 보호 소자를 구비하는 칩 부품
KR20140027732A (ko) 정전 방전 보호 소자 및 그 제조 방법
CN103811442A (zh) 基板的连接结构及其制法
KR101611216B1 (ko) 연성 회로 기판 및 그 제조 방법
JP5090501B2 (ja) 印刷回路基板及びその製造方法
US9408285B2 (en) Electrostatic discharge protection device and chip component with the same
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
KR100691156B1 (ko) 적층형 유전체 필터
JP2007188971A (ja) ジャンパーチップ部品
JP7287064B2 (ja) 配線基板および素子付配線基板
KR20140128057A (ko) 박막형 칩 소자 및 그 제조 방법
JP7439486B2 (ja) 配線基板および実装基板
JP7379848B2 (ja) 配線基板および素子付配線基板
US20140192446A1 (en) Electrostatic discharge protection device and method for manufacturing the same
JP2020167320A (ja) 配線基板および素子付配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant