CN103582942A - 用于在分层的半导体结构中形成竖直导电连接的方法 - Google Patents

用于在分层的半导体结构中形成竖直导电连接的方法 Download PDF

Info

Publication number
CN103582942A
CN103582942A CN201280025014.8A CN201280025014A CN103582942A CN 103582942 A CN103582942 A CN 103582942A CN 201280025014 A CN201280025014 A CN 201280025014A CN 103582942 A CN103582942 A CN 103582942A
Authority
CN
China
Prior art keywords
copper
semiconductor structure
insulating barrier
support substrate
layering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280025014.8A
Other languages
English (en)
Other versions
CN103582942B (zh
Inventor
D·苏尔
V·梅韦莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer SA filed Critical Alchimer SA
Publication of CN103582942A publication Critical patent/CN103582942A/zh
Application granted granted Critical
Publication of CN103582942B publication Critical patent/CN103582942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种用于在分层的半导体结构（1）中形成竖直导电连接（50）的方法，包括以下步骤：-设置（100）分层的半导体结构（1），所述分层的半导体结构（1）包括：-支持衬底（20），所述支持衬底（20）包括第一表面（22）和第二表面（24），-绝缘层（30），所述绝缘层（30）覆盖支持衬底（20）的第一表面（22），以及-至少一个器件结构（40），所述至少一个器件结构（40）形成在所述绝缘层（30）中；以及-从所述支持衬底（20）的第二表面向上到器件结构（40）钻孔出通孔（50），以便暴露所述器件结构（40）（300）。其特征在于，绝缘层的钻孔（300）至少通过湿法蚀刻（320）来进行。

Description

用于在分层的半导体结构中形成竖直导电连接的方法
技术领域
本发明总体上涉及一种用于在分层的半导体结构中制造横向导电连接的方法。
更具体而言，本发明涉及一种在集成电路中的通孔的制造。
背景技术
本发明的主要应用属于微电子领域，用于通孔的金属化（特别地应用铜）（称为“穿透硅通孔（through-silicon vias）”（TSV）或“穿透晶片通孔（through-wafer vias）”或“穿透晶片互连（through-waferinterconnects）”，重点用于电子芯片（或模具）的三维（3D）集成，或垂直集成。此通孔具有范围在0.5μm至500μm之间的典型孔大小，最通常的为5μm至100μm之间；并且具有范围在10μm至750m之间的典型深度，最通常的为50μm至300μm之间。其也应用于电子产品的其他领域，其中包括通孔的衬底必须电绝缘并且覆盖有一层铜。在此上下文中能够涉及在印刷电路板（或印刷线板）之间的互连元件、无源元件（比如电感）、或在集成电路或微机电系统中的电磁元件、或用于光电池的金属化方案的形成。
当前的电子系统主要包括数个集成电路或组件，并且每个集成电路实现一个或多个功能。例如，计算机包括至少一个微处理器和数个记忆电路。每个集成电路通常对应于在其自己的封装中的电子芯片。集成电路焊接到或插入确保集成电路之间的连接的（例如）印刷电路板（PCB）中。
根据第一种方法，增加电子系统的功能密度的永久需求已经引出了所谓“片上系统”的概念，其在同一芯片上产生需要实现所有系统功能的所有的组件和电路单元，而不使用印刷电路支持。在实践中，由于逻辑与记忆电路的制造方法（例如）彼此差异非常显著，因此获得高性能片上系统仍然是非常困难的。因此，片上系统的方法需要对同一芯片上产生的各种功能的性能进行折中的认可。此外，这些芯片的大小以及其生产效率达到其经济可行性的极限。
第二种方法在于在同一个封装中形成确保数个集成电路的互连的模块，其可以形成在同一半导体衬底或在不同衬底上。因此获得的封装或者多芯片模块（MCM）或系统封装（System-in-Package）（SiP）或系统级封装（System-On-a-Package）（SOP），从而采用单个组件的形式。这种MCM方法可以获得更高的互连密度，并因此获得比传统的PCB方法更好的性能。但是该方法不从根本上区别于PCB方法。除了封装的体积和重量，MCM的性能仍然受到与来自衬底的连接的长度相关，并且与将衬底或芯片连接到封装管脚的焊线相关的电磁干扰的限制。
第三种方法，被称为三维（3D）集成或竖直集成，其实际特征为芯片堆叠并且通过钻孔穿透芯片的材料，导电连接芯片的顶部表面与底部表面的竖直互连而彼此连接。因此，获得的堆叠包括数个层或有源组件的层或芯片，并且构成3D集成电路（或3D IC）。
3D集成的好处基于以下几点：
（1）改善性能，例如降低传播时间和耗散功率，提高与功能单元之间的加速的通信相关联的系统的操作速度，增加每个功能单元的带宽，增加抗干扰性；
（2）提高成本效益，例如，增加集成密度，由于最适应于每个功能单元的电子芯片技术的应用而提高生产效率，提高可靠性；以及
（3）通过堆叠异构技术（或协整（co-integration））生产高度集成的系统的可能性，也即，采用不同的材料和/或不同的功能组件。
因此，3D集成当前构成了对在性能、功能多样化和生产成本方面达到其极限的传统方法的必不可少的替代。例如，在A.W、Topol等人的“Three-dimensional integrated circuits”，IBM期刊Res.&Dev.，2006年7月/9月4/5日，50，491-506号中，已经描述了3D集成的基础和优势。
在例如键合的堆叠之后，可以通过引线键合或倒装芯片连接将芯片单独连接至封装的管脚。通常采用TSV进行芯片之间的互连。
具体而言，对于3D集成电路的生产必要的基本技术包括减薄硅晶片、校正层、键合层，以及在每一层内蚀刻并金属化TSV。
可以在形成TSV之前进行硅晶片的减薄（例如，US7060624、US7148565）。
作为选择，可以在减薄硅晶片之前进行通孔的蚀刻和金属化（例如，US7060624、US7101792）。在该情况下，在晶片的一侧上的硅中蚀刻闭合通孔或盲通孔到所需的深度，然后在减薄硅晶片之前从另一侧对闭合通孔或盲通孔整个金属化，从而暴露金属化的掩埋的端部，因此获得穿透硅通孔。
铜的良好的导电性和其高抗电迁移性，也即，在电流密度的作用下铜原子迁移的低趋势，其可以是失效的重要原因，使得铜特别地成为对于通孔的金属化的供选择的材料。
三维集成电路的通孔通常由类似于在微电子领域应用的用于形成用于互连集成电路的元件“波纹法”的方式制成，根据一系列的步骤包括：
-在硅晶片中或穿透硅晶片，并且如果必要的话，穿透后段制程（Back-End-Of-Line）（BEOL）堆叠（例如，对于通过后通孔结构（via-laststructure））来进行通孔的蚀刻；
-绝缘介电层或衬垫的沉积；
-阻挡层的沉积，用于防止铜的迁移或扩散；
-可选的种层沉积，以便在所选择的阻挡材料具有非常低的导电率的情况下，提高铜的电沉积；
-通过铜的电沉积来填充通孔；以及
-通过化学-机械抛光从晶片表面去除多余的铜和阻挡。
如上所述，本发明更特别地致力于“后通孔结构”的制造，也即，在BEOL步骤之后，通过相对于“先通孔（via first）”（其在前段制程（front-end-of-line）（FEOL）步骤之前形成）和“中间通孔（via middle）”（其在FEOL步骤之后形成，但在BEOL步骤之前形成），在集成电路中形成的TSV。
“先通孔”方法包括在任何其他电路的制造发生之前在衬底中形成TSV。将通孔的图案蚀刻或钻孔到基础衬底中的一部分深度。然后，用绝缘层和导电材料填充通孔，并且随后进行电路制造。然后，可以将一个或多个模具键合到TSV。包括TSV的衬底的背面被磨碎以便暴露TSV。已暴露的TSV的金属化使得能够进行多层结构的封装。
在“后通孔”方法中，在形成TSV之前进行电路制造和可选择的晶片减薄。该电路包括会作为TSV的联接点的互连导电衬垫。通过或者透过衬底的深度对导电衬垫进行蚀刻或钻孔，或者从衬底的背面蚀刻或钻孔到导电衬垫来产生TSV。然后，用绝缘层和导电材料填充TSV。将衬底的背面被金属化以便能够进行多层结构的封装。
不同种类的TSV之间的区别对本领域技术人员是众所周知的，因此此处不会进一步讨论。然而，可以参考Ph.Garrou等人的“Handbookof3D Integration：Technology and Applications of3D IntegratedCircuits”，WILEY-VCH，2009，以便获得额外的信息。
通常，根据以下步骤形成后通孔TSV：
-设置分层的半导体结构，所述分层的半导体结构包括：
■支持衬底，其包括第一表面和背表面，
■至少一个绝缘层，其覆盖支持衬底的第一表面；最常见的是应用不同材料的绝缘层的堆叠；以及
■形成在绝缘层内的至少一个导电衬垫；以及
-从支持衬底的背表面钻出通孔。
通常通过干法蚀刻来形成钻孔，以便获得对通孔的直壁，从而便于获得通孔与绝缘层的均匀涂层。
然而，由于必须蚀刻不同的材料（通常为第一绝缘层、晶片硅体以及上面所描述的分层半导体结构），因此必须以预先确定的顺序应用不同的方法和工具。该方法的局限性关联到在正确的时刻停止处理的难度，也即完全移除所需的材料而不破坏金属衬垫，并且避免其导电材料（通常为铜）的反溅射，也即，朝向通孔的壁的导电材料的喷射，由于有害的铜离子的扩散进入硅体，因此该喷射能够在之后导致在有源器件连接处的短路。
由于干法蚀刻为在集成电路中迅速获得直通孔的简单和常见的方式，因此尽管具有上述缺点，干法蚀刻仍然优于其他已知的技术。
然后，通过现有技术（比如沉积）在通孔壁上涂覆绝缘薄膜。然而，这些方法也涂覆导电衬垫和现有的绝缘层，从而至少从导电衬垫去除绝缘薄膜的额外步骤变得必要，以使组件能够连接。
因此需要一种克服上述缺点的方法。
发明内容
本发明的目标为提供一种用于在分层的半导体结构中精确地形成较好的穿透导电连接的方法，该方法避免反溅射并且在数个步骤中保证了器件结构的暴露。
为此，本发明提供了用于在分层的半导体结构中形成竖直导电连接的方法，包括以下步骤：
-设置分层的半导体结构，所述分层的半导体结构包括：
-包括第一表面和第二表面（24）的支持衬底，
-覆盖所述支持衬底的第一表面的绝缘层，以及
-形成在所述绝缘层中的至少一个器件结构；以及
-从所述支持衬底（20）的第二表面向上到器件结构钻出通孔，以便暴露所述器件结构；
其特征在于，绝缘层的钻孔至少部分地通过湿法蚀刻进行。
本发明的一些优选的但为非限制性的方面如下：
*在预定的时间期间执行湿法蚀刻，所述预定的时间取决于绝缘层的材料、蚀刻剂以及待钻孔的绝缘层的厚度；
*应用含有氢氟酸且选择性地含有甘油的溶液进行湿法蚀刻；
*蚀刻剂含有体积在0.5%和50%之间的氢氟酸，优选地为1.35%。
*蚀刻剂进一步含有体积在0.5%和50%之间的甘油，优选地为1.35%；
*所述方法进一步包括在所述湿法蚀刻步骤（320）之前的预先润湿步骤，其中将分层的半导体结构浸入水中；
*在所述湿法蚀刻步骤之后的清洗步骤，其中用水清洗所述分层的半导体结构；
*所述方法进一步包括在所述湿法蚀刻步骤之后的真空步骤，其中将所述分层的半导体结构放至受控制的真空；
*在真空步骤期间将所述分层的半导体结构浸入水中；
*所述方法进一步包括在所述湿法蚀刻步骤之前的消除步骤，其中对所述支持衬底进行减薄；
*所述方法进一步包括在所述湿法蚀刻步骤之前的预先钻孔步骤，其中从所述第二表面向上至少到所述绝缘层形成预先通孔；以及
*通过干法蚀刻、湿法蚀刻或反应离子蚀刻形成所述预先通孔。
根据第二方面，本发明提供了用于在分层的半导体结构中制造竖直连接的方法，包括以下步骤：
-根据上述方法，在所述分层的半导体结构中形成竖直连接，以及
-通过使所述竖直连接的表面与液体溶液接触，用绝缘薄膜湿法涂覆所述竖直连接。
本发明的优选但为非限制性的方面如下：
*湿法涂覆溶液包括：
-质子性溶剂；
-至少一种重氮化合物盐；
-至少一种单分子物质，其为链式可聚合物并且溶于所述质子性溶剂；
-至少一种酸，其具有足够的量以通过将所述溶液的pH值调节至小于7（优选地小于2.5）来稳定所述重氮化合物盐；以及
根据电位-（potentio-）或流电-（galvano-）脉冲模式，使所述竖直连接的表面极化持续足够的时间，以便形成具有至少60纳米厚度的薄膜，且优选地在80纳米和500纳米之间；
*所述方法进一步包括铜扩散阻挡的制备，通过：
a）在绝缘薄膜的表面，通过湿法处理形成有机薄膜，所述有机薄膜包括金属或金属合金（特别是镍或钴）的粒子，尤其是纳米粒子；
b）使由此形成的薄膜接触液体溶液，所述液体溶液含有至少一种金属盐，优选地与纳入所述有机薄膜的金属性质相同，稳定剂以及至少一种还原剂，所述还原剂在条件下能够形成具有至少100nm厚度的金属薄膜；
*所述方法进一步包括铜扩散阻挡的制备（500），通过：
1、用溶液活化绝缘层的表面，所述溶液含有：
i）活化剂，所述活化剂由从一种或几种钯络合物组成，选自：
■具有公式（I）的钯络合物：
Figure BDA0000420311440000071
其中：
-R1和R2相同并且表示H；CH2CH2NH2；CH2CH2OH；或
-R1表示H而R2表示CH2CH2NH2；或
-R2表示CH2CH2NHCH2CH2NH2而R1表示CH2CH2NH2；或
-R2表示CH2CH2NHCH2CH2NHCH2CH2NH2，而R1表示H；
-X表示选自Cl-；Br-；I-；H2O；NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-的配合基；
■具有公式（IIa）或（IIb）的钯络合物：
其中：
-R1和R2限定为上述内容，以及
-Y表示由两个负电荷组成的反荷离子，其包括：
■优选地选自Cl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-的两个单价阴离子中的任意一个；
■二价阴离子，优选地为SO4 2-；
ii）由具有通用公式的一种或数种有机硅烷组成的双官能有机粘合剂，所述通用公式为：
{NH2-（L）}3-n-Si（OR）n    （V）
其中：
-L为选自CH2；CH2CH2；CH2CH2CH2-以及CH2CH2NHCH2CH2的间隔区：
-R为选自CH3，CH3CH2，CH3CH2CH2，（CH3）2CH的基团，以及
-n为等于1、2或3的整数。
iii）溶剂体系，该溶剂体系由适合于溶解所述活化剂和所述粘合剂的一种或数种溶剂组成；
2、在活化表面上无电镀沉积金属层。
*所述方法进一步包括铜种层的制备，通过：
a）使铜扩散阻挡层的自由表面与液体溶液接触，所述液体溶液含有：
-至少一种溶剂；
-浓度在大约14和120mM之间的铜离子；
-乙二胺；
-乙二胺与铜的摩尔比率在1.80和2.03之间；
-所述成分的pH在6.6和7.5之间；
b）第二层的所述自由表面极化持续足够的时间以形成所述铜种层；
*所述方法进一步包括通过应用成分来电解沉积铜进行竖直导电连接的金属化的步骤，所述成分包括：
-铜离子，所述铜离子具有的浓度为45到1500mM，优选地为45到500mM，并且更优选地为100到300mM；
-用于铜的络合剂，包括组的至少一种成分，该组包括具有2到4个氨基基团的脂肪族聚胺类，所述用于铜的络合剂具有的浓度为45到3000mM，优选地为45到1500mM，并且更优选地为300到900mM；
用于铜的络合剂可以为，例如，乙二胺、双二甲胺、三亚乙基二胺（triethylenediamine）或二亚丙基三胺，优选地为乙二胺。
-铜与所述用于铜的络合剂的摩尔比率为0.1至5，优选地为0.1至1，并且更优选地为0.2至0.4；
-亚硫基二乙酸，所述亚硫基二乙酸具有的浓度为1至500mg/L；以及
-可选择地，缓冲体系，特别地为浓度为0.1到3M的硫酸氨。
根据第三方面，本发明提供了一种分层的半导体结构，包括：
-包括第一表面和第二表面的支持衬底，
-覆盖所述支持衬底的第一表面的绝缘层，
-形成在所述绝缘层中的至少一个器件结构；以及
-至少一个竖直连接，从所述支持衬底的第二表面向上到所述器件结构延伸，
其特征在于，所述竖直连接包括底切（undercut），所述底切在根据前述方法能获得的所述支持衬底的第一表面的附近。
本发明的优选但为非限制性的方面如下：
*所述方法进一步包括，施加在所述支持衬底（30）的附近的竖直连接的壁上的至少一个绝缘薄膜，其中所述绝缘层具有均匀的厚度并且特定地通过前述方法获得；
*所述方法进一步包括，覆盖所述绝缘层和所述竖直连接的壁的铜扩散阻挡，其中所述铜扩散阻挡具有均匀的厚度并且特定地通过前述方法获得；
*所述方法进一步包括覆盖所述铜扩散阻挡（70）的铜种层（80），其中所述铜种层（80）具有均匀的厚度并且特定地通过前述方法获得。
附图说明
参考所附附图，现在将通过实例的方式来描述本发明的实施方案，其中：
图1到图6示出了根据本发明的方法的不同步骤期间的半导体结构的实例的横截面图；
图3A为图3的一个底切部分的特写图；以及
图7为根据本发明的实施方案的用于在图1至图6的半导体结构中形成竖直导电连接的方法的步骤流程图。
具体实施方式
如本文中所应用，术语“半导体结构”是指用于半导体器件的形成的任何结构。半导体结构包括例如模具、晶片（例如，载体衬底和器件衬底），以及装配件或复合结构，该装配件或复合结构包括相互三维集成的两个或更多个模具和/或晶片。半导体结构还包括完全制造的半导体器件，以及在半导体器件的制造过程中形成的中间结构。根据本发明的用于在分层的半导体结构中形成竖直导电连接的方法如图1所示。
如本文中所应用，术语“器件结构”是指并包括已处理的半导体结构的任何部分，其包含、包括或限定了形成在半导体结构上或形成在半导体结构中的半导体器件的有源组件或无源组件的至少一部分。例如，器件结构包括集成电路的有源组件和无源组件，比如，例如晶体管、传感器、电容、电阻、导电线、导电通孔和导电接触衬垫。
如本文中所应用，当用在相对于已处理的半导体结构时，术语“活化表面”是指并包括已处理的半导体结构的暴露主要表面，其已经或将要进行处理以在已处理的半导体结构的暴露主要表面中和/或已处理的半导体结构的暴露主要表面上形成一个或多个器件结构。
如本文中所应用，当用在相对于已处理的半导体结构时，术语“后表面”是指并包括在从半导体结构的活化表面到已处理的半导体结构的相对侧上的已处理的半导体结构的暴露主要表面。
如图1所示，在一个实施方案中，本发明包括提供半导体结构1，半导体结构1具有活化表面2和后表面4。活化表面2可以在第一半导体结构1的第一侧上，而后表面4在第二侧（相对侧）上。
半导体结构1包括：
-包括第一表面22和第二表面24的支持衬底20，
-覆盖支持衬底的第一表面的绝缘层30，以及
-形成在绝缘层中的至少一个器件结构40。
例如，支持衬底20可以包括一种或多种半导体材料，比如硅（Si）、镓（Ga）等，并且支持衬底20的厚度为约10μm至约750μm。此处，支持衬底20的第二表面24对应于半导体结构1的后表面4。
绝缘层30的厚度一般为约1μm至20μm，并且可以由二氧化硅（SiO2）、硅碳氧化物（SiOC）、氢化硅碳氧化物（SiOCH）、碳化硅（SiC）、氮化硅（SiN）或其混合物制成。
最后，器件结构40在此处为导电衬垫。
导电衬垫40是由导电材料如铜（Cu）、铝（Al），或包括铝和铜的合金制成的。
导电衬垫40可以进一步涂覆有约5nm到200nm的阻挡层45，以便防止导电材料的扩散。阻挡层45可以由氮化钛（TiN）、氮化钽（TaN）、钛或钽制成。
下面，我们将描述用于在半导体结构1中形成竖直导电连接50的方法的实施方案。
在第一步骤100中，设置分层的半导体结构1。
可选地，在第二步骤中200中，可以通过从支持衬底20的第二表面24移除材料而减薄半导体结构1。例如，可以应用化学处理（比如，湿化学蚀刻或干化学蚀刻处理）、机械处理（比如，研磨或抛光处理），或者通过化学-机械抛光（CMP）处理来减薄半导体结构1。
作为非限制性实例，可以减薄支持衬底20，以便将其厚度减少至约50μm。
优选地，半导体结构1的活化表面2然后键合到适应于提供机械强度至结构1的载体35。此类载体35可由二氧化硅或硅制成。在图1中示出了包括此类载体的半导体结构1的实例。
然后在第三步骤300（参见图2至图3）中，在半导体结构1中形成通孔50。
优选地，通过从支持衬底20的第二表面24向上到导电衬垫40钻出通孔来执行通孔50的形成，从而暴露导电衬垫40。
根据本发明，通过首先对支持衬底20进行钻孔来执行钻孔（步骤310），以便获得预先通孔（pre-via）52，预先通孔52从支持衬底20的第二表面24延伸至邻近于支持衬底20与绝缘层30的界面的区域（图2），然后通过湿法蚀刻绝缘层30（图3）（步骤320）来执行钻孔。
有利地，如果选择性地选定蚀刻剂并且蚀刻剂不与支持衬底20的材料反应，则在支持衬底20中形成预先通孔52简化了湿法蚀刻步骤320。由于蚀刻剂在任何情况下都仅会蚀刻绝缘层30，因此每当需要特定的形状时在湿法蚀刻中常见的掩模的应用是毫无意义的。
可以通过任何已知的技术比如干法蚀刻、应用适当的蚀刻剂的湿法蚀刻，或反应离子蚀刻来执行预先通孔52的钻孔步骤300。
根据第一实施方案，预先通孔从后表面4延伸到支持衬底的第一表面22。
作为选择，预先通孔延伸到层30中直到邻近于阻挡层45，但不与阻挡层45接触的区域。在该情况下，湿法蚀刻步骤320仅钻孔绝缘层30的剩余厚度以便暴露导电衬垫40的阻挡层45。
在绝缘层30的湿法蚀刻步骤320期间应用的蚀刻剂可以为氢氟酸、氟化铵，或其混合物，比如缓冲氧化物蚀刻（Buffered Oxide Etch，BOE）或适应于选择性蚀刻绝缘层30的材料而不蚀刻阻挡层45的材料或导电材料40的任何蚀刻剂。例如，该蚀刻剂包括体积在0.1%和50%之间的氢氟酸（优选地在0.1%和2.5%之间），以及去离子水或蒸馏水的平衡。在该溶液中，可以添加多元醇化合物，比如甘油、邻苯二酚、乙二醇或聚乙二醇、聚丙烯醇（polypropylenalcohol）、聚乙烯醇，以加强在绝缘层30的材料和阻挡层45的材料之间的蚀刻选择性。例如，蚀刻剂包括体积在0.1%和2.5%之间的氢氟酸和体积在0.1%和2.5%之间的甘油以及去离子水或蒸馏水的平衡。
在预定的时间内执行湿法蚀刻步骤320，该预定的时间取决于蚀刻剂、材料和待钻孔的绝缘材料的厚度。
例如，对于包括1.75%的氢氟酸的蚀刻剂和由SiO2CVD制成的绝缘层，蚀刻速率约为120nm/min。
更具体而言，在蚀刻剂中的氢氟酸的浓度越高，则蚀刻速率越快。
因此，可以基于待蚀刻的二氧化硅的厚度精确地确定湿法蚀刻步骤320的持续时间以使通孔50足够深，从而暴露导电衬垫40的阻挡层45而不损伤所述衬垫40。
此外，适应于选择性地蚀刻绝缘层30的材料而不蚀刻导电衬垫40的阻挡层45的材料的蚀刻剂的选择进一步提高了处理的精度。在上述实例中，由于氢氟酸对阻挡层材料的蚀刻速率与SiO2的蚀刻速率相比极其缓慢，因此添加有甘油的氢氟酸为选择性的。因此，知道待蚀刻的SiO2的蚀刻速率和厚度使得导电衬垫40的阻挡层45暴露而不对其产生损伤，并且不会诱发其构成材料的反溅射。可以通过在蚀刻剂中应用多元醇化合物（比如甘油）而大大增强该效果。多元醇化合物将保护阻挡层45而不被氢氟酸蚀刻。因此，基于传统的蚀刻速率，该选择性可以增加200倍。
蚀刻剂比如氢氟酸与硅为疏水性的，该方法可以进一步包括预先润湿步骤322，从而改进湿法蚀刻步骤320。在该目的下，在绝缘层30中进行通孔50的钻孔之前，将半导体结构1浸入去离子水或蒸馏水中，从而使蚀刻剂更好地扩散到预先通孔52内部。
此外，在湿法蚀刻步骤320的最后，可以在去离子水或蒸馏水中清洗半导体衬底（324），将半导体衬底浸入新鲜的去离子水或蒸馏水中（326），然后将半导体衬底放至真空（328），以便停止蚀刻反应，并且保证导电衬垫40不受损伤且其材料不朝向通孔50的壁再沉积。
在约1到100mbar的真空条件下，真空步骤328可以持续例如从1到10分钟。
实例
首先将75x45μm的通孔的取样片（2*2cm）提交到预先润湿步骤322。然后立即将其浸入蚀刻剂中，该蚀刻剂包括体积为1.35%的氢氟酸（0.72M）和体积为1.35%的甘油。选择蚀刻剂的稀释以便对蚀刻时间具有良好的控制。实际上，当蚀刻剂的浓度过高时，如果不在合适的时刻从蚀刻剂中提取出取样片，则阻挡层也能够受到侵害。此处，应用浓度为体积1.35%的氢氟酸，蚀刻剂的选择性保持良好，并且限制了蚀刻阻挡层的风险。
另外，可以进一步将甘油添加到氢氟酸，以便增加在氧化物和阻挡层之间的蚀刻选择性。事实上，即使取样片在蚀刻剂中留存得更久（也即，在比对于钻孔绝缘层30直到衬垫所必需的时间更长的时间段期间），包括氢氟酸和甘油的蚀刻剂也不会蚀刻阻挡层。
然后，在所需的时间处，迅速将取样片用去离子水清洗（324），将取样片浸入新鲜的去离子水中（326），并且将取样片经受真空（328）。
对于遇到通孔的底部的SiO2的生成的蚀刻速率为大约40nm/min。
对于超过衬垫的800nm的SiO2，我们测试16分钟和18分钟的蚀刻时间。第一蚀刻时间导致蚀刻超过衬垫约80nm，而第二蚀刻时间导致蚀刻到恰好至使衬垫暴露的衬垫的顶部。
在钻孔步骤300的最后，半导体衬底1包括从活化表面2延伸到阻挡层45（或到导电衬垫40，如果半导体衬底1不包括这样的阻挡层45）的通孔50。
然而，蚀刻为各向同性的，因此绝缘层30的材料在每个方向上以相同的蚀刻速率蚀刻，因而在邻近于湿法蚀刻步骤320开始的区域（也即，当预先通孔延伸到支持衬底20的第一表面22时，在支持衬底20和绝缘层30之间的界面处）中形成底切U。该底切的实例在图3和图3A中可见。
对于上述通孔50，在底切U的横向尺寸a和纵向尺寸b之间的比例落在1到1.1之间。
由于通孔50的壁不是直的，因此根据常规的沉积方法对通孔50的壁进行涂覆是困难的。
这就是湿法蚀刻从未被视为钻孔后通孔的选择的原因。事实上，底切U不可避免的出现使得本领域技术人员不通过湿法蚀刻实现通孔。
然而，底切U的出现可以通过对通孔50的壁执行湿法涂覆来补偿。
湿法涂覆是允许在支持衬底30的区域中选择性涂覆通孔50的壁的选择性的方法。
有利地，该方法允许绝缘层60的涂覆（图4）、铜扩散阻挡层70（图5）以及均匀厚度的铜种层（copper seed layer）80（图6），无论壁是什么形状，其中必须应用涂覆。此外，通过充分选择在绝缘薄膜60的涂覆期间使用的溶液，可以选择方法并且仅在支持衬底30附近处涂覆通孔的壁。相比之下，通过湿法蚀刻获得的层70和80以均匀的厚度连续覆盖通孔50的整个表面，也即，在支持层30附近处的壁（已覆盖有绝缘薄膜60）、在绝缘层30附近的壁，以及通孔50的底部（在导电衬垫40附近）。
最后，该方法非常有效并且允许同时进行数个通孔50的涂覆。
湿法涂覆方法的实例从以申请人的名义的文献WO2010/001054中得知。
本文献中描述的方法允许用绝缘薄膜60选择性涂覆通孔50（步骤400-图4）。
因此，根据该方法获得的半导体衬底1包括仅在支持衬底20的附近，而既不在绝缘层30上，也不在导电衬垫40（或其阻挡层45）上，均匀地涂覆有绝缘薄膜60的通孔50，而不需要移除沉积在导电衬垫40或绝缘层30上的绝缘薄膜的任何额外的步骤。
在WO2010/001054中描述的方法还允许制备铜扩散阻挡70（步骤500-图5），通过填充铜可选择地制备铜种层80（步骤600-图6）及其金属化，而不管底切U。
更准确而言，WO2010/001054描述了在电导体或半导体衬底（比如支持衬底20）的表面上的电绝缘薄膜60的制备（步骤400），包括：
a）使所述表面接触液体溶液，该溶液含有：
-质子性溶剂；
-至少一种重氮化合物盐；
-至少一种单分子物质，其为链式可聚合物并且溶于所述质子性溶剂；
-至少一种酸，其具有足够的量以通过将所述溶液的pH值调节至小于7（优选地小于2.5）来稳定所述重氮化合物盐；
b）根据电位（potentio-）或流电（galvano-）脉冲模式使所述表面极化足够的持续时间，以便形成具有至少80纳米厚度的薄膜，优选地在100纳米和500纳米之间。
使用的质子性溶剂可以选自从包括水（优选地为去离子水或蒸馏水），以及羟基化溶剂（特别是具有1到4个碳原子的醇）；具有2到4个碳原子的羧酸（特别是甲酸和乙酸），及其混合物的组中。
水构成了在本发明的环境中当前优选的质子性溶剂。
通常而言，许多重氮化合物盐能够用于根据本发明的该第一方面的方法的实施，尤其是文献WO2007/099218中提到的重氮化合物盐。
因此，根据特定的特征，重氮化合物盐为选自下面的公式（1）的化合物的芳基重氮化合物盐：
R-N2 +，A-    （I）
其中：
-A表示单价阴离子，
-R表示芳基。
作为芳基R的一个实例，可以特定地提及未取代的（unsubstituted）、单个-（mono-）或多取代的（polysubstituted）芳族，或芳杂环（heteroaromatic）碳结构，包含一个或多个芳族环或芳杂环，其每个包括3到8个原子，杂环原子选自N、O、S，或P中；可选的取代基优选地选自吸电子基团（electron-attracting groups）比如NO2、CHO、酮类、CN、CO2H、NH2、酯类以及卤族中。
在脉冲模式下对电接枝协议（electrografting protocol）的使用构成了本发明的另一个方面，在某种程度上，与循环伏安法电接枝协议对比，该特定的协议能够完全出乎意料，以便获得具有兼容工业限制的生长动力学的连续且均匀的薄膜。
刚刚已描述的制备电绝缘薄膜60的方法在穿透硅通孔50的制备过程中是特别有用的，尤其是在3D集成电路中，该方法用于构成设计为涂覆有阻挡层70的内部电绝缘层（步骤500），阻挡层70用于防止铜迁移或扩散。
有利地，上述阻挡层70本身是由湿法沉积方法生产的，由于能直接理解的原因，优选地在质子性质的液体媒介中。
为了该目的，WO2010/001054公开了制备半导体衬底的涂层的方法（步骤500），所述涂层包括形成电绝缘薄膜60的第一层和形成铜扩散阻挡70的第二层，其中第二层通过以下步骤生产：
a）通过湿法处理从而在第一层的表面处获得的有机薄膜，该有机薄膜包括金属或金属合金（特别是镍或钴）的粒子（尤其是纳米粒子）；
b）使由此形成的薄膜60接触液体溶液，该液体溶液含有至少一种金属盐，优选地与纳入有机薄膜的金属性质相同，以及至少一种还原剂，该还原剂在条件下能够形成具有至少20nm厚度的金属薄膜。
通过使上述内部层的自由表面与液体溶液接触来进行步骤a），该液体溶液含有：
-至少一种溶剂，优选地为质子性溶剂；
-至少一种重氮化合物盐；
-至少一种单分子物质，其为链式可聚合物并且可溶于所述溶剂；以及
-至少一种化学引发剂，其能够从所述重氮化合物盐中使原子团实体形成。
在步骤a）中采用的质子性溶剂和重氮化合物盐可以与用于内部层的质子性溶剂具有相同的性质。
尽管如此，在实施步骤a）的范围内，非质子性溶剂（比如二甲基甲酰胺、丙酮或二甲基亚砜）的使用仍然是可能的。
通过自由基方法能够链式可聚合的单体在性质上可能会有所不同。
其尤其会选自在WO2007/099218中描述的单体。
作为选择，也可以根据下面的步骤来生产阻挡层70：
1、用溶液活化绝缘层的表面，该溶液含有：
i）活化剂，该活化剂由选自以下项组成的组中的一种或几种钯络合物组成：
■具有公式（I）的钯络合物：
Figure BDA0000420311440000171
其中：
-R1和R2完全相同并且表示H；CH2CH2NH2；CH2CH2OH；或
-R1表示H，而R2表示CH2CH2NH2；或
-R2表示CH2CH2NHCH2CH2NH2，而R1表示CH2CH2NH2；或
-R2表示CH2CH2NHCH2CH2NHCH2CH2NH2，而R1表示H；
-X表示选自Cl-；Br-；I-；H2O；NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-的配合基；
　■具有公式（IIa）或（IIb）的钯络合物：
Figure BDA0000420311440000172
其中：
-R1和R2限定为上述内容，以及
-Y表示包括两个负电荷的反荷离子，其包括：
　■优选地选自Cl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-的两个单价阴离子之一，或
　■二价阴离子，优选地为SO4 2-；
ii）由具有通用公式的一种或数种有机硅烷组成的双官能有机粘合剂，该通用公式为：
iii）
{NH2-（L）}3-n-Si（OR）n    （V）
其中：
-L为选自CH2；CH2CH2；CH2CH2CH2-以及CH2CH2NHCH2CH2的间隔区；
-R为选自CH3，CH3CH2，CH3CH2CH2，（CH3）2CH的基团；以及
-n为等于1、2或3的整数。
iv）溶剂体系，该溶剂体系由适合于溶解所述活化剂和所述粘合剂的一种或数种溶剂组成。
2、在活化表面上无电镀沉积金属层。
根据实施方案，溶液包括在体积上的量少于或等于0.5%的水，优选地为0.2%，更优选地为0.1%。
活化剂的浓度为10-6M至10-2M，优选地为10-5M和10-3M之间，更优选地为5×10-5M和5×10-4M之间，粘合剂的浓度组成为10-5M和10-1M之间，优选地为10-4M和10-2M之间，更优选地为5×10-4M和5×10-3M之间。
双官能团的有机粘合剂优选地由具有公式（V）的一种或多种有机硅烷化合物组成，
其中：
-L为CH2CH2CH2-，而R为CH3（APTMS，氨丙基三甲氧基硅烷）；
-或L为CH2CH2CH2-，而R为CH3（APTES，氨丙基三乙氧基硅烷）；
-或L为CH2CH2NHCH2CH2，而R为CH3（DATMS或DAMO）。
该溶剂体系可包括选自包括以下项的组中的一种或多种溶剂，该组包括：N-甲基吡咯烷酮（NMP）、二甲基亚砜（DMSO）、醇类、乙二醇醚类，比如例如单乙基二甘醇（monoethyldiethyleneglycol），丙二醇醚，二氧杂环己烷（dioxane）以及甲苯。
最后，活化剂可以包含选自包括以下项的组中的一种或多种钯络合物，该组包括：
具有公式（I）的络合物，其中：
-R1为H，R2为CH2CH2NH2，而X为Cl，络合物称为（二亚乙基三胺）（二氯）钯酸盐（II）；
-R1和R2相同并且为CH2CH2OH，而X为Cl，络合物称为（N，N'-双（2-羟乙基）乙二胺）-（二氯）钯酸盐（II）；
具有公式（IIa）的络合物，其中：
-R1为H，R2为CH2CH2NH2，而Y为两个Cl，络合物称为反式-双（二亚乙基三胺）钯酸盐（II）；
具有公式（IIb）的络合物，其中：
-R1为H，R2为CH2CH2NH2，而Y为两个Cl，络合物称为顺式-双（二亚乙基三胺）钯酸盐（II）；
在包含在5×10-5M和5×10-4M之间的浓度处。
更多的信息可以参考专利申请FR2950634的描述。
刚刚描述的制备双层涂层（绝缘体/阻挡层）的方法在穿透通孔50的制备中是尤其有用的，尤其是集成电路，用于构成内部结构，其可以选择性涂覆铜种层80而使穿透通孔能够金属化。
也可以通过湿法沉积方法（优选地在液体介质中）来生产上述铜种层80。
为了该目的，WO2010/001054公开了制备半导体衬底的涂层的方法（步骤600），所述涂层包括形成电绝缘薄膜60的内部第一层、形成铜扩散阻挡70的中间第二层，以及第三、外部铜种层80，通过使第二层的自由表面接触液体溶液来产生外部铜种层80，该溶液包括：
-至少一种溶剂；
-浓度在14和120mM之间的铜离子；
-乙二胺；
-乙二胺与铜的摩尔比率在1.80和2.03之间；
-所述成分的pH在6.6和7.5之间；
b）第二层的所述自由表面极化足够的时间以形成所述第三层。
应当理解，该步骤使得可以进行通孔50的金属化。
在该步骤中采用的液体溶液使得可以获得铜种层80，铜种层80导致包括在通孔的最关键区域中的衬底的特别高的覆盖率（大于99%），并且即使在结构具有很高的形状因子（form factor）（纵横比大于3：1，或甚至达到10的量级至15：1）并具有相对高的通孔体积（从0.8×101到5×106μm3）时。因此，该液体溶液完全兼容工业规模的应用。
在步骤C中采用的一个优选的液体溶液族包括铜离子浓度在16和64mM之间的溶液。
另一个优选的液体溶液族包括铜离子与乙二胺的摩尔比率在1.96和2.00之间的溶液。
然后，可以根据常规方法通过填充铜对穿透通孔进行金属化。
作为选择，不应用种层80涂覆阻挡层70，而根据法国专利申请n°FR1054668的描述，通过直接填充（仅涂覆有绝缘层60和阻挡层60的）通孔来执行穿透通孔的金属化。
在该目的下，通过应用以下成分来电沉积铜以获得通孔的金属化，该成分包括：
-铜离子，所述铜离子具有的浓度为45到1500mM，优选地为45到500mM，并且更优选地为100到300mM；
-用于铜的络合剂，包括组的至少一种成分，该组包括具有2到4个氨基基团的脂肪族聚胺类，所述用于铜的络合剂具有的浓度为45到3000mM，优选地为45到1500mM，并且更优选地为300到900mM；用于铜的络合剂可以为，例如，乙二胺、双二甲胺、三亚乙基二胺（triethylenediamine）或二亚丙基三胺，优选地为乙二胺。
-铜与所述用于铜的络合剂的摩尔比率为0.1至5，优选地为0.1至1，并且更优选地为0.2至0.4；
-亚硫基二乙酸，所述亚硫基二乙酸具有的浓度为1至500mg/L；以及
-可选择地，缓冲体系，特别地为浓度为0.1到3M的硫酸氨。
根据实施方案，溶剂为水，并且铜离子来自于铜（II）硫酸盐。
实例
湿法蚀刻步骤之后，在超声波清洗器（320W，35KHz）中的去离子水中清洗生成的衬底（4X4cm大小的取样片），还在超声波清洗器（320W，35KHz）中用改进的食人鱼（piranha）溶液（60ml H2O2+15mL纯硫酸+1ml100ppm的HF溶液）处理3分钟。需要使用聚四氟乙烯（Teflon）容器或等效的容器。最后，用等离子水预先润湿取样片并且将取样片放至P4VP的电接枝。
在该实例中采用的电接枝溶液为水性溶液，该水性溶液通过将5mL的4-乙烯基吡啶（4-VP；4.5×10-2mol）引入95mL的HCl1M中，然后向混合物中添加236mg的商用有效的4-硝基苯重氮四氟硼酸盐（4-nitrobenzenediazonium tetrafluoroborate）（DNO2；1×10-3mol）进行制备。
刚刚描述的方法使得可以制造导体或半导体材料的晶片，特别是具有新颖结构的由硅制成的晶片。
协议
为了在硅衬底上进行电接枝，已应用了如下的系统，其包括：
o样品架，该样品架配备有用于以预定的速度旋转并且形状为支持衬底的装置，因此构成的组装意在用作工作电极；
o碳薄片，该碳薄片意在用作对电极；
o稳定的电源和导电连接装置。
预先使得衬底以40到100rpm（在该实例中为60rpm）的速度进行旋转，通过将“脉冲电压”电化学协议应用到衬底大约10到30分钟（在该实例中为15分钟）的预定持续时间，来进行到硅衬底的表面上的P4VP的电接枝。
o总周期P为0.01和2秒之间（在该实例中为0.6秒）；
o极化时间T为0.01和1s之间（在该实例中为0.36秒），在极化时间T期间，5V至20V电位差施加到衬底的表面（在该实例中，阴极电位为-17V）；以及
o具有零电位的空闲周期，称为T切断（T off），其持续时间为0.01到1s之间（在该实例中为0.24秒）。
应当理解，该电接枝步骤的持续时间取决于所需的聚合物绝缘层60的厚度。
一旦电接枝得以完成，样品被清洗数次，第一次使用水，然后使用二甲基甲酰胺（DMF），最后再一次使用去离子水。在10分钟的持续时间中，样品的干燥通常在250℃，惰性气氛下进行。
然后，载体35从半导体结构1取出。

Claims (22)

1.一种用于在分层的半导体结构（1）中形成竖直导电连接（50）的方法，包括以下步骤：
-设置分层的半导体结构（1）（100），所述分层的半导体结构（1）包括：
-支持衬底（20），所述支持衬底（20）包括第一表面（22）和第二表面（24），
-绝缘层（30），所述绝缘层（30）覆盖所述支持衬底（20）的第一表面（22），以及
-至少一个器件结构（40），所述至少一个器件结构（40）形成在所述绝缘层（30）中；以及
-从所述支持衬底（20）的第二表面向上到所述器件结构（40）钻出通孔（50）（300），以便暴露所述器件结构（40）；
其特征在于，所述绝缘层的钻孔（300）至少部分地通过湿法蚀刻（320）来进行。
2.根据权利要求1所述的方法，其中，在预定的时间期间进行湿法蚀刻（320），所述预定的时间取决于所述绝缘层（30）的材料、蚀刻剂以及待钻孔的绝缘层（30）的厚度。
3.根据权利要求1或2所述的方法，其中，应用含有氢氟酸，且选择性地含有甘油的溶液来进行湿法蚀刻（320）。
4.根据权利要求3所述的方法，其中，蚀刻剂含有体积在0.5%和50%之间的氢氟酸，优选地为1.35%。
5.根据权利要求3或4所述的方法，其中，蚀刻剂进一步含有体积在0.5%和50%之间的甘油，优选地为1.35%。
6.根据权利要求1至5中任一项所述的方法，进一步包括在湿法蚀刻步骤（320）之前的预先润湿步骤（322），其中将所述分层的半导体结构（1）浸入水中。
7.根据权利要求1至6中任一项所述的方法，进一步包括在所述湿法蚀刻步骤（320）之后的清洗步骤（324），其中用水清洗所述分层的半导体结构（1）。
8.根据权利要求1至7中任一项所述的方法，进一步包括在所述湿法蚀刻步骤（320）之后的真空步骤（326、328），其中将所述分层的半导体结构（1）放至受控制的真空（328）。
9.根据权利要求8所述的方法，其中在所述真空步骤（326、328）期间将所述分层的半导体结构（1）浸入水中（326）。
10.根据权利要求1至9中任一项所述的方法，进一步包括在所述湿法蚀刻步骤（320）之前的消除步骤（310），其中对所述支持衬底（20）进行减薄。
11.根据权利要求1至10中任一项所述的方法，进一步包括在所述湿法蚀刻步骤（320）之前的预先钻孔步骤（310），其中从所述第二表面（24）向上至少到所述绝缘层（30）形成预先通孔（52）。
12.根据权利要求11所述的方法，其中通过干法蚀刻、湿法蚀刻或反应离子蚀刻来形成所述预先通孔（52）。
13.一种用于在分层的半导体结构（1）中制造竖直连接（50）的方法，包括以下步骤：
-根据权利要求1至12中任一项所述的方法，在所述分层的半导体结构中形成竖直连接（50），以及
-通过使所述竖直连接（50）的表面与液体溶液接触，用绝缘薄膜（60）湿法涂覆所述竖直连接（50）（400）。
14.根据权利要求13所述的方法，其中所述溶液包括：
-质子性溶剂；
-至少一种重氮化合物盐；
-至少一种单分子物质，其为链式可聚合物并且溶于所述质子性溶剂；
-至少一种酸，其具有足够的量以通过将所述溶液的pH值调节至小于7来稳定所述重氮化合物盐，优选地小于2.5；以及
其中，根据电位或流电脉冲模式，使所述竖直连接（50）的表面极化持续足够的时间，以便形成具有至少60纳米厚度的薄膜，且优选地在80纳米和500纳米之间。
15.根据权利要求13或14所述的方法，进一步包括铜扩散阻挡（70）的制备（500），通过：
a）在绝缘薄膜（60）的表面，通过湿法处理形成有机薄膜，所述有机薄膜包括金属或金属合金的粒子，尤其是纳米粒子，所述金属或金属合金特别是镍或钴；
b）使由此形成的薄膜接触液体溶液，所述液体溶液含有至少一种金属盐，优选地与纳入所述有机薄膜的金属性质相同，稳定剂以及至少一种还原剂，所述还原剂在条件下能够形成具有至少100nm厚度的金属薄膜。
16.根据权利要求13或14所述的方法，进一步包括铜扩散阻挡（70）的制备（500），通过：
1、用溶液活化绝缘层的表面，所述溶液含有：
i）活化剂，所述活化剂由选自以下项组成的组中的一种或几种钯络合物组成：
■具有公式（I）的钯络合物：
Figure FDA0000420311430000031
其中：
-R1和R2相同并且表示H；CH2CH2NH2；CH2CH2OH；或
-R1表示H而R2表示CH2CH2NH2；或
-R2表示CH2CH2NHCH2CH2NH2而R1表示CH2CH2NH2；或
-R2表示CH2CH2NHCH2CH2NHCH2CH2NH2，而R1表示H；
-X表示选自：Cl-；Br-；I-；H2O；NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-的配合基；
■具有公式（IIa）或（IIb）的钯络合物：
Figure FDA0000420311430000041
其中：
-R1和R2限定为上述内容，以及
-Y表示包括两个负电荷的反荷离子，其包括：
■优选地选自Cl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-的两个单价阴离子中的任一；
■二价阴离子，优选地为SO4 2-；
ii）由具有通用公式的一种或数种有机硅烷组成的双官能有机粘合剂，所述通用公式为：
{NH2-（L）}3-n-Si（OR）n    （V）
其中：
-L为选自CH2；CH2CH2；CH2CH2CH2 -以及CH2CH2NHCH2CH2的间隔区；
-R为选自CH3，CH3CH2，CH3CH2CH2，（CH3）2CH的基团；以及
-n为等于1、2或3的整数；
iii）溶剂体系，该溶剂体系由适合于溶解所述活化剂和所述粘合剂的一种或数种溶剂组成；
2、在活化表面上无电镀沉积金属层。
17.根据权利要求15或16所述的方法，进一步包括铜种层（70）的制备（600），通过：
a）使铜扩散阻挡层的自由表面与液体溶液接触，所述液体溶液含有：
-至少一种溶剂；
-浓度在大约14和120mM之间的铜离子；
-乙二胺；
-乙二胺与铜的摩尔比率在1.80和2.03之间；
成分的pH在6.6和7.5之间；
b）第二层的所述自由表面极化持续足够的时间以形成所述铜种层。
18.根据权利要求16或17所述的方法，进一步包括通过应用成分来电沉积铜进行竖直导电连接的金属化的步骤，所述成分包括：
-铜离子，所述铜离子的浓度为45到1500mM，优选地为45到500mM，并且更优选地为100到300mM；
-用于铜的络合剂，包括组的至少一种成分，该组包括具有2到4个氨基基团的脂肪族聚胺类，所述用于铜的络合剂的浓度为45到3000mM，优选地为45到1500mM，并且更优选地为300到900mM；
-铜与所述用于铜的络合剂的摩尔比率为0.1至5，优选地为0.1至1，并且更优选地为0.2至0.4；
-亚硫基二乙酸，所述亚硫基二乙酸的浓度为1至500mg/L；以及
-选择性地，缓冲体系，特别地为浓度为0.1到3M的硫酸氨。
19.一种分层的半导体结构（1），包括：
-支持衬底（20），所述支持衬底（20）包括第一表面（22）和第二表面（24），
-绝缘层（30），所述绝缘层（30）覆盖支持衬底（20）的第一表面（22），
-至少一个器件结构（40），所述器件结构（40）形成在所述绝缘层（30）中；以及
-至少一个竖直连接（50），所述竖直连接（50）从所述支持衬底（20）的第二表面（24）向上延伸到所述器件结构（40），
其特征在于，所述竖直连接（50）包括底切（U），所述底切（U）在根据权利要求1至12中任一项能获得的所述支持衬底（30）的第一表面（22）的附近。
20.根据权利要求19所述的分层的半导体结构（1），进一步包括，应用在所述支持衬底（30）的附近的竖直连接的壁上的至少一个绝缘薄膜（60），其中所述绝缘层（60）具有均匀的厚度并且特定地通过权利要求13或14的方法获得。
21.根据权利要求20所述的分层的半导体结构（1），进一步包括，在所述绝缘层（60）和所述竖直连接（50）的壁上的铜扩散阻挡（70），其中所述铜扩散阻挡（70）具有均匀的厚度并且特定地通过权利要求15或16的方法获得。
22.根据权利要求20所述的分层的半导体结构（1），进一步包括，在所述铜扩散阻挡（70）上的铜种层（80），其中所述铜种层（80）具有均匀的厚度并且特定地通过权利要求17的方法获得。
CN201280025014.8A 2011-05-23 2012-05-22 用于在分层的半导体结构中形成竖直导电连接的方法 Active CN103582942B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161489015P 2011-05-23 2011-05-23
US61/489,015 2011-05-23
EP11305632.9 2011-05-23
EP11305632.9A EP2528089B1 (en) 2011-05-23 2011-05-23 Method for forming a vertical electrical connection in a layered semiconductor structure
PCT/EP2012/059503 WO2012160063A1 (en) 2011-05-23 2012-05-22 Method for forming a vertical electrical connection in a layered semiconductor structure

Publications (2)

Publication Number Publication Date
CN103582942A true CN103582942A (zh) 2014-02-12
CN103582942B CN103582942B (zh) 2017-05-24

Family

ID=44789383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280025014.8A Active CN103582942B (zh) 2011-05-23 2012-05-22 用于在分层的半导体结构中形成竖直导电连接的方法

Country Status (10)

Country Link
US (1) US9368397B2 (zh)
EP (1) EP2528089B1 (zh)
JP (1) JP6347744B2 (zh)
KR (1) KR102014891B1 (zh)
CN (1) CN103582942B (zh)
CA (1) CA2836845C (zh)
IL (1) IL229519B (zh)
SG (1) SG194863A1 (zh)
TW (1) TWI594387B (zh)
WO (1) WO2012160063A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109082216A (zh) * 2018-05-23 2018-12-25 同济大学 一种弹性导电膜及其制备方法
CN109835867A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 刻蚀溶液和刻蚀方法
CN110634837A (zh) * 2019-09-27 2019-12-31 哈尔滨理工大学 一种用于铜互联电路中的扩散阻挡层

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367139B (zh) * 2013-07-11 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种tsv孔底部介质层刻蚀方法
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
US9321635B2 (en) * 2013-11-28 2016-04-26 Solid State System Co., Ltd. Method to release diaphragm in MEMS device
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
US11276650B2 (en) * 2019-10-31 2022-03-15 Avago Technologies International Sales Pte. Limited Stress mitigation structure
JP7419877B2 (ja) * 2020-02-28 2024-01-23 セイコーエプソン株式会社 振動デバイス、電子機器および移動体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410967A (zh) * 2006-05-16 2009-04-15 国际商业机器公司 双重布线集成电路芯片
WO2010058503A1 (ja) * 2008-11-21 2010-05-27 パナソニック株式会社 半導体装置およびその製造方法
US20100225004A1 (en) * 2009-03-03 2010-09-09 Olympus Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
US20110089572A1 (en) * 2008-03-19 2011-04-21 Imec Method for fabricating through substrate vias

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE510776A (zh) 1951-04-20
US3642549A (en) * 1969-01-15 1972-02-15 Ibm Etching composition indication
US4230523A (en) * 1978-12-29 1980-10-28 International Business Machines Corporation Etchant for silicon dioxide films disposed atop silicon or metallic silicides
US4442421A (en) * 1981-07-31 1984-04-10 Jacobus Otha J Semiconducting coordination polymers and electrical applications thereof
JP2678701B2 (ja) * 1992-02-19 1997-11-17 石原薬品 株式会社 電気銅めっき液
JP4189141B2 (ja) * 2000-12-21 2008-12-03 株式会社東芝 基板処理装置及びこれを用いた基板処理方法
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
EP1245697A3 (de) * 2002-07-17 2003-02-19 ATOTECH Deutschland GmbH Verfahren zum aussenstromlosen Abscheiden von Silber
US7297190B1 (en) * 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
JP2006093227A (ja) * 2004-09-21 2006-04-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
JP5236503B2 (ja) 2006-02-28 2013-07-17 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフ 水溶液から導電性または半導電性表面上に有機フィルムを形成する方法
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
FR2933425B1 (fr) * 2008-07-01 2010-09-10 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
WO2010044741A1 (en) * 2008-10-15 2010-04-22 ÅAC Microtec AB Method for making via interconnection
JP2010129952A (ja) * 2008-12-01 2010-06-10 Nippon Telegr & Teleph Corp <Ntt> 貫通電極配線の製造方法
US8043965B2 (en) * 2009-02-11 2011-10-25 Northrop Grumann Systems Corporation Method of forming a through substrate via in a compound semiconductor
FR2943688B1 (fr) * 2009-03-27 2012-07-20 Alchimer Dispositif et procede pour realiser une reaction electrochimique sur une surface d'un substrat semi-conducteur
FR2950633B1 (fr) 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
FR2961220B1 (fr) 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410967A (zh) * 2006-05-16 2009-04-15 国际商业机器公司 双重布线集成电路芯片
US20110089572A1 (en) * 2008-03-19 2011-04-21 Imec Method for fabricating through substrate vias
WO2010058503A1 (ja) * 2008-11-21 2010-05-27 パナソニック株式会社 半導体装置およびその製造方法
US20100225004A1 (en) * 2009-03-03 2010-09-09 Olympus Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109835867A (zh) * 2017-11-24 2019-06-04 中芯国际集成电路制造(上海)有限公司 刻蚀溶液和刻蚀方法
CN109835867B (zh) * 2017-11-24 2023-07-14 中芯国际集成电路制造(上海)有限公司 刻蚀溶液和刻蚀方法
CN109082216A (zh) * 2018-05-23 2018-12-25 同济大学 一种弹性导电膜及其制备方法
CN109082216B (zh) * 2018-05-23 2019-12-27 同济大学 一种弹性导电膜及其制备方法
CN110634837A (zh) * 2019-09-27 2019-12-31 哈尔滨理工大学 一种用于铜互联电路中的扩散阻挡层

Also Published As

Publication number Publication date
EP2528089B1 (en) 2014-03-05
IL229519B (en) 2018-01-31
KR20140053912A (ko) 2014-05-08
WO2012160063A1 (en) 2012-11-29
US9368397B2 (en) 2016-06-14
CA2836845C (en) 2020-06-30
JP6347744B2 (ja) 2018-06-27
TW201304105A (zh) 2013-01-16
JP2014519201A (ja) 2014-08-07
IL229519A0 (en) 2014-01-30
CA2836845A1 (en) 2012-11-29
KR102014891B1 (ko) 2019-10-21
SG194863A1 (en) 2013-12-30
CN103582942B (zh) 2017-05-24
TWI594387B (zh) 2017-08-01
EP2528089A1 (en) 2012-11-28
US20140084474A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
CN103582942A (zh) 用于在分层的半导体结构中形成竖直导电连接的方法
US7625814B2 (en) Filling deep features with conductors in semiconductor manufacturing
US8951906B2 (en) Method of forming a through-silicon via utilizing a metal contact pad in a back-end-of-line wiring level to fill the through-silicon via
KR101598237B1 (ko) 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법
TW201009938A (en) Method of preparing an electrically insulating film and application for the metallization of vias
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
CN111968953A (zh) 硅通孔结构及其制备方法
KR20110056485A (ko) 반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트
WO2013142863A1 (en) Through-silicon via filling
TW201721748A (zh) 用於錨定間隙填充金屬之方法及材料
JP5901630B2 (ja) メタライゼーション処理、混合物、および、電子デバイス
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
KR20160147133A (ko) 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법
US20080242078A1 (en) Process of filling deep vias for 3-d integration of substrates
KR101436553B1 (ko) 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법
CN103887227B (zh) 通过热处理和/或溶剂处理恢复多孔电介质k值
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
US20090065365A1 (en) Method and apparatus for copper electroplating
CN103956334A (zh) 集成电路中rdl和tsv金属层一次成型方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant