TW201304105A - 於層狀半導體結構形成垂直電氣連接的方法 - Google Patents

於層狀半導體結構形成垂直電氣連接的方法 Download PDF

Info

Publication number
TW201304105A
TW201304105A TW101118163A TW101118163A TW201304105A TW 201304105 A TW201304105 A TW 201304105A TW 101118163 A TW101118163 A TW 101118163A TW 101118163 A TW101118163 A TW 101118163A TW 201304105 A TW201304105 A TW 201304105A
Authority
TW
Taiwan
Prior art keywords
copper
semiconductor structure
insulating layer
support substrate
layered semiconductor
Prior art date
Application number
TW101118163A
Other languages
English (en)
Other versions
TWI594387B (zh
Inventor
Dominique Suhr
Vincent Mevellec
Original Assignee
Alchimer
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer filed Critical Alchimer
Publication of TW201304105A publication Critical patent/TW201304105A/zh
Application granted granted Critical
Publication of TWI594387B publication Critical patent/TWI594387B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本發明提出一種用於在層狀半導體結構中形成垂直電氣連接之方法，其包含下列步驟：- 提供一層狀半導體結構，該層狀半導體結構包含：- 一支撐基材，其包括一第一表面以及一第二表面，- 一絕緣層，其覆蓋在該支撐基材之第一表面上，以及- 至少一種元件結構，其形成在該絕緣層中；以及- 為了露出該元件結構，從該支撐基材之第二表面向上鑽一通孔至該元件結構，特徵在於，在該絕緣層上之鑽孔至少係利用濕式蝕刻進行。

Description

於層狀半導體結構形成垂直電氣連接的方法 發明領域
本發明概略而言有關一種用於在層狀半導體結構中製造橫向電氣連接之方法。
更明確而言，本發明有關在積體電路中製造通孔。
發明背景
本發明主要的應用在於，微電子中通孔(稱作矽穿孔”(TSV)或“晶圓穿孔”或“晶圓互連”)之金屬化(特別是使用銅)之領域，此為電子晶片(或晶粒)之三維(3D)積體或垂直積體之基礎。此等通道具有典型的孔徑範圍介於0.5μm與500μm之間，更常見地介於5μm與100μm之間；以及典型的深度範圍介於10μm與750m之間，最常見地介於50μm與300μm之間。其亦應用於電子之其它領域，在此包含通孔之基材必須是電絕緣的，且覆蓋著一層銅。在此方面可提到的是，諸如感應器之背動元件、或積體電路或微機電系統中之電磁元件、或用於電伏電池之金屬化系統之印刷電路板(或印刷線路板)間互連元件之形成。
目前的電子系統大部分由許多積體電路或組件構成，且各積體電路實行一或多種功能。例如，電腦包含至少一個微處理器以及數個記憶體電路。各積體電路通常相當於在其自己封裝內之電子晶片。積體電路係焊接至或插至，例如，印刷電路板(PCB)上，其確保積體電路間之連接。
依照第一方法，一直以來增加電子系統之功能密度的需求係引導至稱作“系統晶片(system-on-chip)”之概念，實行所有的系統功能所需之全部的組件與電路在相同的晶片上產生，沒有使用印刷電路支撐物。實務上，如果邏輯與記憶電路之製造方法彼此之間實質上差異很大，則仍然非常難獲得高性能的系統晶片。因此系統晶片方法在於相同晶片上所產生之各種功能的效能方面需接受妥協。此外，此等晶片之尺寸大小以及其等之製造效率，正達到其等經濟可行性之限度。
第二方法在於，於一或相同封裝中，形成一確保數個可在相同半導體基材或不同的基材上形成之積體電路互連之模組。因此獲得之封裝，或多晶片模組(MCM)或系統級封裝(SiP；或System-On-a-Package(SOP))，因此採取單一組件之形式。此MCM方法使其能夠獲得較高的互連密度，因此比習用PCB方法之性能好。然而，其基本上沒有與PCB方法不同。除了封裝之體積以及重量外，MCM之性能仍受與基材之連接長度以及連接基材或晶片至封裝之插銷的電線結合相關之電磁干擾之限制。
第三個方法稱作三維(3D)積體或垂直積體，特徵在於事實上晶片係藉由鑽孔穿過晶片材料之垂直互連而堆疊且彼此連接，電氣連接該晶片之頂表面以及底表面。所獲得之堆疊因此包含數個活性組件或晶片層，以及構成3D積體電路(或3D IC)。
3D積體之好處在於： (1)改善性能，如減少傳輸時間以及耗散功率、增加與加速功能單元間之傳遞相關之系統的操作速度、增加各功能單元之帶寬、增加雜訊免疫；(2)改善成本效益，如增加積體密度、因為使用最適合各功能單元之電子晶片技術而改善製造效率、改善可信度；以及(3)藉由堆疊異源技術(或共積體)產生高度積體系統之可能性，即使用不同的材料和/或不同的功能組件。
因此，3D積體現今構成正達到其等之性能、功能多樣化以及生產成本之限度之習用方法不可或缺的替代方法。3D積體之基礎以及優點述於如A.W.Topol et al.,“Three-dimensional integrated circuits”IBM Journal Res.& Dev.,no.4/5 July/September 2006,50,491-506中。
堆疊後(例如使用結合)，晶片可藉由電線結合或覆晶連接，個別地連接至封裝的插銷。晶片間之互連一般係使用TSV進行。
生產3D積體電路所需之基本技術特別包含薄化矽晶圓、層對齊、層結合以及蝕刻以及各層內之TSV之金屬化。
薄化矽晶圓係在形成TSV之前進行(如美國專利案第7 060 624號、第7 148 565號)。
選擇性地，通孔之蝕刻以及金屬化可在薄化晶圓之前進行(如美國專利案第US 7 060 624號、第7 101 792號)。在此情況下，在晶圓之一側之矽中蝕刻封閉孔或盲孔至所欲的深度，之後為了露出金屬化之掩藏端，在從另一側薄化 晶圓之前整個金屬化，如此獲得矽穿孔。
銅之良好的導電性以及其對電遷移之抗性，即在可能為失敗之重要原因之電流密度之作用下，銅原子移動之傾向低，使其為特別選為通孔之金屬化之材料。
3D積體電路之通孔，一般係以與在微電子之領域中，用於形成互連積體電路之元件之“金屬鑲嵌方法”相似之方法製得，其包含下列之步驟系列：- 在矽晶圓中蝕刻通孔或穿孔，以及需要的話穿過後段製程(BEOL)堆疊(如，後鑽孔結構)；- 沈積絕緣介電層，或襯墊；- 沈積阻障層，用於阻止銅之移動或擴散；- 任擇的沈積晶種層，以改善銅之電沈積，因為所選定的阻障材料具有非常低的導電性；- 利用電沈積銅充填該通孔；以及- 利用化學機械拋光，除去晶圓上過多的銅以及阻障物。
如上所述，本發明更特別地針對“後鑽孔結構”之製造，即與“前鑽孔”(其在前端製程(FEOL)步驟之前形成)以及“中段鑽孔”(其在FEOL步驟之後，但BEOL步驟之前形成)相反，在BEOL步驟之後，於積體電路上形成TSV。
“前鑽孔”方法涉及在任何其它電路製造發生之前，在基材上形成TSV。將通孔之圖案蝕刻或鑽入基底基材內一點深度。之後用絕緣層以及導電材料充填起來，然後接著電路的製造。之後可將一或多個晶粒結合至TSV。含TSV 之基材之背側向下露出該TSV。露出的TSV之金屬化使得能夠封裝多層式結構。
在“後鑽孔”方法方面，電路製造以及任擇的晶圓薄化在TSV形成之前發生。電路含有互連導電墊，其為TSV之耦合點。TSV之製造係蝕刻或鑽孔穿過基材之厚度至導電墊，或從基材之背面蝕刻或鑽孔至導電墊。之後用絕緣層以及導電材料充填TSV。金屬化基材之背面，以便使得能夠封裝多層式結構。
不同類型之TSV間之區別係熟悉此技藝之人士熟知的，在此不進一步說明。雖然如此，為獲得額外的資訊，可參考“Handbook of 3D Integration：Technology and Applications of 3D Integrated Circuits”,Ph.Garrou et al.,WILEY-VCH,2009。
通常，後鑽孔TSV係依照下列步驟形成：- 提供一層狀半導體結構，該層狀半導體結構包含：￭ 一支撐基材，包括一第一表面以及一背表面、￭ 至少一種絕緣層，其覆蓋在該支撐基材之第一表面上；最常見的是使用不同材料之絕緣層之堆疊；以及￭ 至少一種導電墊，其形成在該絕緣層中；以及- 從該支撐基材之背表面鑽孔。
為了獲得具直直的壁之通孔，因此促進在該通孔上塗覆均勻的絕緣層，該鑽孔通常是利用乾式蝕刻形成。
然而，需蝕刻的材料不同(典型地以上所述之第一絕緣 層、晶圓矽塊以及層狀半導體結構)，所以必須以預定的順序使用不同的方法以及工具。此方法之限制係很難在正確的時刻停止製程，即在不傷害金屬墊且避免重新濺鍍其導電材料(通常是銅)之情況下，完全的移除所需的材料，即朝向孔之壁脫去導電材料，其之後因不欲之銅離子擴散進入矽塊而可能在活性元件的接面處引起短路。
結果，不管前述之缺點，乾式蝕刻仍是優先於其它已知之技術，因為其簡單且常能在積體電路中快速獲得直孔。
之後用諸如沈積之習用技術，在通孔壁上塗覆絕緣薄膜。然而此等方法亦會塗覆到導電墊以及既存的絕緣層，如此為了能夠與組件連結，變得需要額外的步驟，以便至少從導電墊移除絕緣薄膜。
因此需要一種克服前述缺點之方法。
發明概要
本發明之一目的係提供一種用於在層狀半導體結構中精準地形成良好的通電連結之方法，其在幾個步驟內，避免再濺鍍且保證露出該元件結構。
因此，本發明提出一種用於在層狀半導體結構中形成垂直電氣連接之方法，其包含下列步驟：- 提供一層狀半導體結構，該層狀半導體結構包含：- 一支撐基材，其包括一第一表面以及一第二表面，- 一絕緣層，其覆蓋在該支撐基材之第一表面上，以及 - 至少一種元件結構，其形成在該絕緣層中；以及- 為了露出該元件結構，從該支撐基材(20)之第二表面向上鑽一通孔至該元件結構；特徵在於，在該絕緣層上之鑽孔至少部分係用濕式蝕刻進行。
本發明之一些較佳的，但不是限制性之態樣如下：＊ 濕式蝕刻在一預定時間期間進行，該預定時間取決於絕緣層之材料、蝕刻劑以及欲鑽孔之絕緣層之厚度；＊ 濕式蝕刻係使用含氫氟酸，任擇地甘油，之溶液進行；＊ 蝕刻劑包含0.5體積%至50體積%間之氫氟酸，較佳地1.35體積%；＊ 蝕刻劑進一步包含0.5體積%至50體積%間之甘油，較佳地1.35體積%；＊ 該方法在濕式蝕刻步驟(320)之前，進一步包含一預濕潤步驟，其中將該層狀半導體結構驟然浸於水中；＊ 一在該濕式蝕刻步驟後之清洗步驟，其中用水清洗該層狀半導體結構；＊ 該方法在濕式蝕刻步驟後，進一步包含一真空步驟，其中使該層狀半導體結構經控制的真空處理；＊ 該層狀半導體結構在真空步驟期間被浸於水中；＊ 該方法在該濕式蝕刻步驟之前，進一步包含一移除步驟，其中薄化該支撐基材；＊ 該方法在濕式蝕刻步驟之前，進一步包含一預鑽孔 步驟，其中從該第二表面向上至至少該絕緣層形成一預通孔；以及＊ 該預通孔係以乾式蝕刻、濕式蝕刻或反應性離子蝕刻形成。
依照第二態樣，本發明提出一種用於在層狀半導體結構中製造垂直連接之方法，其包含下列步驟：- 依照以上所述之方法，在層狀半導體結構中形成垂直連接，以及- 藉由使該垂直連接之表面與液體溶液接觸，以濕式塗覆方式在垂直連接上塗上絕緣薄膜。
本發明之較佳但非限制性態樣如下：＊ 該濕式塗層溶液包含：- 質子性溶劑；- 至少一種重氮鹽；- 至少一種可鏈聚合且可溶於該質子性溶劑之單體；- 至少一種酸，數量足以藉由調整該溶液之pH至值小於7，較佳地小於2.5，以安定該重氮鹽；以及依照電位脈衝(potentio-pulsed)或電流脈衝(galvano-pulsed)模式，極化該垂直連接之表面，歷時一足夠形成具有厚度至少60奈米，較佳地介於80與500奈米間之薄膜之時間；＊ 該方法進一步包含藉由下列方法製備銅擴散阻障：a)利用濕式製程，在該絕緣薄膜之表面上形成一含有金屬或金屬合金(特別是鎳或鈷)之粒子，特別是奈米粒子之 有機薄膜；b)使如此形成之薄膜，在使能夠形成具有厚度至少100 nm之金屬薄膜之條件下，與含有至少一種金屬鹽(較佳地本質與併入該有機薄膜之金屬相同)、安定劑以及至少一種還原劑之液體溶液接觸；＊ 該方法進一步包含利用下列方法製備銅擴散阻障(500)：1.用包含下列之溶液活化該絕緣層之表面：i)由一或數種擇自於由下列所構成之群組之鈀錯合物構成之活化劑：￭ 具式(I)之鈀錯合物： 其中：- R1以及R2相同，且代表H；CH2CH2NH2；CH2CH2OH；或- R1代表H，而R2代表CH2CH2NH2；或-R2代表CH2CH2NHCH2CH2NH2，而R1代表CH2CH2NH2；或- R2代表CH2CH2NHCH2CH2NHCH2CH2NH2，而R1代表H；- X代表擇自於由下列所構成之群組之配位子：Cl-； Br-；I-；H2O、NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-；￭ 具式(IIa)或(IIb)之鈀錯合物： 其中：- R1以及R2之定義如上，以及- Y代表包含二個負電荷之反離子，由下列之一者組成：￭ 二個單陰離子，較佳地擇自於由下列所構成之群組：Cl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-；或￭ 一個雙陰離子，較佳地SO4 2-；ii)由一或數個具有下列通式之有機矽烷構成之二官能性有機結合劑：{NH2 -(L)}3-n-Si(OR)n (V)其中：- L係擇自於由下列所構成之群組之間隔：CH2；CH2CH2；CH2CH2CH2 -以及CH2CH2NHCH2CH2；- R係擇自於由下列所構成之群組之基團：CH3、CH3CH2、CH3CH2CH2、(CH3)2CH；以及 - n係等於1、2或3之整數。
iii)由一或數種適合溶解該活化劑以及該結合劑之溶劑構成之溶劑系統；2.在該活性表面無電式沈積(electrolessly depositing)金屬層。
＊該方法進一步包含利用下列方法製備銅晶種層：a)使該銅擴散阻障層之游離表面與包含下列之液體溶液接觸：- 至少一種溶劑；- 濃度介於約14至120mM間之銅離子；- 乙二胺；- 乙二胺對銅之莫耳比率介於1.80與2.03之間；- 該組成物之pH介於6.6與7.5之間；b)極化該第二層之游離表面一段足夠時間，以形成該銅晶種層；＊ 該方法進一步包含藉由用包含下列之組成物電沈積銅而金屬化該垂直氣電連接之步驟：- 銅離子，該銅離子具有濃度為45至1500mM，較佳地45至500mM，更佳地100至300mM；- 用於銅之錯合劑，包含至少一種包含具有2至4個胺基基團之脂族聚醯胺之基團之組份，該用於銅之錯合劑具有濃度45至3000mM，較佳地45至1500mM，更佳地300至900mM；該用於銅之錯合劑可為，例如，乙二胺、二乙二胺、三乙二胺或二亞丙基三胺，較佳地乙二胺。
- 銅與該用於銅之錯合劑間之莫耳比率為0.1至5，較佳地0.1至1，更佳地0.2至0.4；- 硫代二乙酸，該硫代二乙酸具有濃度為1至500mg/L；以及-任擇地，緩衝系統，特別是硫酸銨，濃度為0.1至3M。
根據第三態樣，本發明提供一種層狀半導體結構，其包含：- 一支撐基材，其包括一第一表面以及一第二表面，- 一絕緣層，其覆蓋在該支撐基材之第一表面上，- 至少一種元件結構，其形成在該絕緣層中；以及- 至少一種垂直連接，其從該支撐基材之第二表面延伸至該元件結構，特徵在於，該垂直連接在可根據以上所述之方法獲得之支撐基材之第一表面之附近包含一底切(U)。
本發明之較佳的，但非限制性之態樣如下：＊ 該方法進一步包含至少一絕緣薄膜，其施用於該支撐基材(30)附近之垂直連接的壁上，其中該絕緣層具有均一的厚度，且特別地以前述之方法獲得；＊ 該方法進一步包含銅擴散阻障，其覆蓋在該絕緣層以及該垂直連接之壁上，其中該銅擴散阻障具有均一的厚度，且特別地以前述之方法獲得；＊ 該方法進一步包含銅晶種層(80)，其在該銅擴散阻障(70)上，其中該銅晶種層(80)具有均一厚度，且特別地以前述之方法獲得；
圖式簡單說明
現在將參考所附之圖式，舉例說明本發明之具體例，其中：第1至6圖表示依照本發明之方法之不同步驟期間，半導體結構之例子的截面圖；第3A圖係第3圖之底切之特寫；以及第7圖係根據本發明之具體例，在第1至6圖之半導體結構中，形成垂直電氣連接之方法步驟之流程圖。
較佳實施例之詳細說明
在此使用之術語“半導體結構”意指任何用於形成半導體元件之結構。半導體結構包括，例如，晶粒以及晶圓(例如，載體基材以及元件基材)，以及包括二或多種以三維方式彼此積體在一起之晶粒和/或晶圓之總成或複合物。半導體結構亦包括製造完成的半導體元件，以及在半導體元件之製造期間之中間結構。依照本發明用於在層狀半導體結構中形成垂直電氣連接之方法例示於第1圖中。
在此使用之術語“元件結構”意指且包括加工半導體結構之任何部分，其構成、包括或界定欲在半導體結構上或中形成之半導體元件之主動或被動組件之至少一部分。例如，元件結構包括積體電路之主動以及被動組件，諸如，例如，電晶體、傳感器、電容器、電阻器、導線、導電通孔以及導電接觸墊。
在此使用之術語“活性表面”當用在加工半導體結構 時，意指且包括加工半導體結構之露出的主要表面，其已經處理或將被處理成在該加工半導體結構之露出的表面中和/或上，形成一或多種元件結構。
在此使用之術語“背表面”當用於加工半導體結構時，意指且包括在該加工半導體結構上，與該半導體結構之活性表面相反側上之加工半導體結構之露出的主要表面。
在一具體例中，如第1圖所示，本發明包括提供一半導體結構1，其具有一活性表面2以及一背表面4。活性表面2可在第一半導體結構1之第一側上，背表面4在第二、相反側上。
半導體結構1包含：- 一支撐基材20，其包括一第一表面22以及一第二表面24,- 一絕緣層30，其覆蓋在該支撐基材之第一表面上，以及- 至少一種元件結構40，其形成在該絕緣層中。
支撐基材20可包含，例如，一或多種半導體材料，諸如矽(Si)、鎵(Ga)等等，且具有厚度為約10至約750μm。在此，支撐基材20之第二表面24相當於半導體結構1之背表面4。
絕緣層30具有厚度一般為約1μm至20μm，且可由二氧化矽(SiO2)、碳氧化矽(SiOC)、氫化碳氧化矽(SiOCH)、碳化矽(SiC)、氮化矽(SiN)或其混合物製成。
最後，元件結構40在此為導電墊。
導電墊40由導電材料製成，諸如銅(Cu)、鋁(Al)或包含鋁與銅之合金。
為了預防導電材料之擴散，導電墊40可進一步塗覆與具有約5nm至200nm之阻障層45。阻障層45可由氮化鈦(TiN)、氮化鉭或鈦或鉭製成。
在下文中，吾人將說明用於在半導體結構1中形成垂直電氣連接50之方法之具體例。
在第一步驟100中，提供一層狀半導體結構1。
任擇地，在第二步驟200中，可從支撐基材20之第二表面24移除材料，薄化半導體結構1。例如，可使用化學法(如，濕式或乾式化學蝕刻方法)、機械方法(如，研磨方法)或化學機械拋光(CMP)方法，薄化半導體結構1。
作為非限制性範例，為了降低支撐基材20之厚度，將可其薄化至約50μm。
較佳地，半導體結構1之活性表面2之後結合至適合帶給結構1機械強度之載體35。此一載體35可由氧化矽或矽製成。包含此載體之半導體結構1之例子示於第1圖中。
在第三步驟300中(見第2至3圖)，之後在半導體結構1中形成通孔50。
為了露出導電墊40，從支撐基材20之第二表面24向導電墊40鑽孔，形成通孔50。
根據本發明，為了獲得從支撐基材20之第二表面24延伸至支撐基材20與絕緣層30之介面附近區域之預通孔52，鑽孔之進行係先鑽310支撐基材20(第2圖)，之後再濕式蝕 刻320絕緣層30(第3圖)。
有利地，假如選擇之蝕刻劑具選擇性，且不會與支撐材20之材料反應，則在支撐基材20中形成預通孔52，會簡化濕式蝕刻步驟320。因此光罩(在濕式蝕刻中需要特別形狀時慣用的)之使用變得沒有意義，因為於任何情況下，蝕刻劑僅會蝕刻絕緣層30。
可使用任何已知之技術鑽300預通孔52，諸如乾式蝕刻、使用適當的蝕刻劑之濕式蝕刻或反應性離子蝕刻。
根據第一具體例，該預通孔從背表面4延伸至支撐基材之第一表面22。
選擇性地，該預通孔延伸進入層30直達阻障層45之附近區域，但沒有接觸。在該情況下，為了露出導電墊40之阻障層45，濕式蝕刻步驟320僅鑽絕緣層30之剩餘的厚度。
在絕緣層30之濕式蝕刻步驟320期間使用之蝕刻劑可為氫氟酸、氟化銨，其混合物，諸如Buffered Oxide Etch(BOE)或任何適合用於選擇性蝕刻絕緣層30之材料，而不是阻障層45之材料或導電材料40之蝕刻劑。例如，該蝕刻劑包含0,1%與50體積%之間的氫氟酸，較佳地介於0,1與2,5體積%之間，以及剩餘部分為去離子水或蒸餾水。在此溶液中，可添加多元醇化合物，諸如甘油、兒茶酚、乙二醇或聚乙二醇、聚丙二醇、聚乙烯醇，以提高絕緣層30材料與阻障層45材料之間的蝕刻選擇性。例如，該蝕刻劑包含介於0,1與2,5體積%之間之氫氟酸以及介於0,1與2,5體積%之間之甘油，然後剩餘部分為去離子水或蒸餾水。
濕式蝕刻步驟320，在由蝕刻劑、欲鑽孔之絕緣材料之材料以及厚度決定之預定時間期間進行。
例如，對於包含1.75%氫氟酸之蝕刻劑以及由SiO2 CVD製成之絕緣層，蝕刻速率為約120nm/min。
更一般地，蝕刻劑中氫氟酸之濃度愈高，蝕刻速率愈快。
因此，可精準地根據欲進行蝕刻之SiO2之厚度，決定濕式蝕刻步驟320之時間，如此通孔50之深度可充份地露出導電墊40之阻障層45，但不傷害該墊40。
此外，選擇適合用於選擇性蝕刻絕緣層30之材料而不是導電墊40之阻障層45之材料之蝕刻劑，進一步改善製程之精確性。在之前所述之範例中，添加甘油之氫氟酸具選擇性，因為其蝕刻阻障層材料之速率極慢，與蝕刻SiO2之速率相反。因此，知道欲蝕刻之SiO2之蝕刻速率以及厚度，使得能露出導電墊40之阻障層45，但不會傷害他們且不會導致再濺鍍其等之組成材料。此作用可藉由在蝕刻劑中使用諸如甘油之多元醇化合物而大大的提升。多元醇化合物會保護阻障層45免於氫氟酸的蝕刻。選擇性可因此比習用蝕刻速率增加200倍。
諸如氫氟酸之蝕刻劑與矽係疏水性的，為了改善濕式蝕刻步驟320，該方法可進一步包含預潤濕步驟322。為此目的，在於絕緣層30中鑽通孔50之前，將半導體結構1浸泡於去離子或蒸餾水中，如此蝕刻劑較會在通孔52中擴散。
除此之外，在濕式蝕刻步驟320結束時，為了停止蝕刻 反應以及保證導電墊40不受傷害，以及其材料不會再沈積在通孔50之壁上，用去離子或蒸餾水中清洗(324)該半導體基材，將其浸在新的去離子或蒸餾水(326)中，之後送進真空328。
真空步驟328可在約1至100毫巴之真空下，持續例如1至10分鐘。
範例
先使具通孔75x45μm之試樣(2＊2cm)接受預潤濕步驟322之處理。之後立即將其等浸於包含1.35體積%之氫氟酸(0.72 M)以及1.35體積%之甘油之蝕刻劑中。將蝕刻劑稀釋至在蝕刻時可良好的控制時間。確實，當蝕刻劑之濃度太高時，假如該試樣沒有在正確的時刻從蝕刻劑中取出時，阻障層亦可能被侵襲。在此，在1.35體積%氫氟酸之濃度下，蝕刻劑之選擇性仍良好，且蝕刻阻障層之風險有限。
選擇性地，為了增加氧化物與該阻障層之間之蝕刻選擇性，可進一步於氫氟酸中添加甘油。確實，包含氫氟酸以及甘油之蝕刻劑不會蝕刻阻障層，甚至假如試樣留在蝕刻劑中較久時之情況下(即，比從絕緣層30鑽孔至該墊所需之時間長之時間)。
在所欲的時間下，之後快速地用去離子水清洗(324)該試樣、將其浸在新的去離水中(326)，然後進行真空處理(328)。
蝕刻SiO2遇到通孔之底部時所產生之蝕刻速率為約40nm/min。
針對在該墊上800nm之SiO2，吾人測試蝕刻時間為16分鐘以及18分鐘。第一蝕刻時間產生蝕刻至該墊上約80nm，而第二時間產生蝕刻到正好該墊之頂部，導致後者露出。
鑽孔步驟300結束時，半導體基材1包含通孔50從活性表面2延伸至阻障層45(或假如半導體基材1不包含此阻障層45，其為導電墊40)。
然而，因為蝕刻係等向性的，所以該絕緣層30之材料在每個方向上均以相同蝕刻速率蝕刻，藉此在濕式蝕刻步驟320之開始附近之區域中，形成底切U(即，當該預通孔延伸直到支撐基材20之第一表面22時，在支撐基材20與絕緣層30間之介面處)。此一底切之例子可見第3圖以及第3A圖。
至於以上提及之通孔50，該底切U之橫向方向a與縱向方向b間之比率位在1至1.1之間。
因此，很難用習用沈積方法塗覆通孔50之壁，因為其等不是直的。
此即為什麼濕式蝕刻從不被考慮用於後鑽孔之選項之理由。底切U之不可避免的發生，事實上與熟悉此技藝之人士對濕式蝕刻通孔之了解的教示相反。
然而底切U之發生可藉由進行濕式塗覆通孔50之壁得到補償。
濕式塗覆係具選擇性之方法，其容許選擇性地塗覆支撐基材30之區域中之通孔的壁。
此方法具不管所施予之塗層的壁之形狀如何，容許塗覆均一厚度之絕緣層60(第4圖)、銅擴散阻障70(第5圖)以及銅晶種層80(第6圖)之優點。此外，藉由適當地選擇塗覆絕緣薄膜60期間所使用之溶液，該方法可具有選擇性，僅塗覆支撐基材30之附近通孔的壁。相反的，利用濕式塗覆獲得之層70以及80連續地覆蓋(具均一厚度)通孔(50)之整個表面，即支撐層30附近之壁(已經被絕緣薄膜60覆蓋)、絕緣層30附近之壁，以及通孔50之底部(導電墊40附近)。
最後，此方法非常有效率，且容許同時塗覆數個通孔50。
濕式塗覆方法之例子可從WO 2010/001054文獻得知。
此文件中所述之方法容許選擇性的以絕緣薄膜60塗覆通孔50(第4圖之步驟400)。
依照此方法獲得之半導體基材1，因此包含僅在支撐基材20附近，而不是絕緣層30或導電墊40(或其阻障層45)上均勻地塗上絕緣薄層60之通孔50，不需任何額外移除沈積在導電墊40或絕緣層30之絕緣薄膜的步驟。
WO 2010/001054中所述之方法，不管底切U，亦容許製備銅擴散阻障70(第5圖，步驟500)，任擇地銅晶種層80(第6圖，步驟600)以及其充填與銅之金屬化。
更精準地，WO 2010/001054記述在導電體或半導體基材(諸如支撐基材20)之表面處，製備電氣絕緣薄膜60(步驟400)，包含：a)使該表面使包含下列之液體溶液接觸： - 質子性溶劑；- 至少一種重氮鹽；- 至少一種可鏈聚合且可溶於該質子性溶劑之單體；- 至少一種酸，數量足以藉由調整該溶液之pH至值小於7，較佳地小於2.5，安定該重氮鹽；b)依照電位脈衝或電流脈衝模式，極化該表面一足夠之時間，以形成具厚度至少80奈米，較佳地介於100與500奈米間之薄膜。
所使用之質子性溶劑可從擇自於由下列所構成之群組：水，較佳地去離子或蒸餾水，以及羥基化溶劑，特別是具1至4個碳原子之醇；具2至4個碳原子之羧酸，特別是甲酸以及乙酸，以及其混合物。
目前本發明之情況下最佳的是水組成質子性溶劑。
一般而言，許多重氮鹽能夠用於本發明之第一態樣之方法的實行，特別是文件WO 2007/099218中所提及之重氮鹽。
因此，根據特別的特性，該重氮鹽係擇自於具下式(I)之化合物之芳基重氮鹽：R-N2 +,A- (I)其中：- A代表單價陰離子，- R代表芳基基團。
作為芳基基團R之例子，特別可能提到的是未取代、單或多取代的芳族或雜芳族碳結構，其由一或多種芳族或雜 芳族環構成，各包含3至8個原子，該雜原子擇自N、O、S或P；任擇的取代基較佳地選自吸電基團，諸如NO2、CHO、酮類、CN、CO2H、NH2、酯類以及鹵素。
在脈衝模式下使用電子接枝操作步驟，構成該方法之另一態樣，此特別的操作步驟使其能夠完全不預期地且與循環伏安法電子接枝操作步驟相反的，獲得具有可與工業限制相比之生長動力學之連續且均勻之薄膜。
剛說明之用於製備電氣絕緣薄膜60之方法，特別可用於製備特別是3D積體電路之矽穿孔50，用於組成中間電氣絕緣層，其設計成欲以阻障層70塗覆，用以阻止銅移動或擴散(步驟500)。
有利地，前述阻障層70本身是利用濕式沈積方法產生，較佳地在具有質子本質之液體介質中產生，理由應可直接了解。
為此目的，WO 2010/001054揭示(步驟500)一種製備半導體基材之塗層之方法，該塗層由形成電氣絕緣薄膜60之第一層以及形成銅擴散阻障70之第二層構成，其中該第二層經由下列產生：a)利用濕式製程，在如此獲得之第一層之表面上形成一含有金屬或金屬合金(特別是鎳或鈷)之粒子，特別是奈米粒子之有機薄膜；b)使如此形成之薄膜60，在使能夠形成具有厚度至少20nm之金屬薄膜之條件下，與含有至少一種金屬鹽(較佳地具有本質與併入該有機薄膜之金屬相同)以及至少一種還 原劑之液體溶液接觸。
步驟a)之進行係使前述之中間層之游離表面與含有下列之液體溶液接觸：- 至少一種溶劑，較佳地質子性溶劑；- 至少一種重氮鹽；- 至少一種可鏈聚合且可溶於該溶劑之單體；以及- 至少一種能夠從該重氮鹽形成游離實體之化學起始劑。
在步驟a)中使用之質子性溶劑以及重氮鹽，具有與用於該中間層之質子性溶劑相同之本質。
可使用在實施步驟a)之範疇內可想到之非質子性溶劑，諸如二甲基甲醯胺、丙酮或二甲基亞碸。
可利用自由基方法鏈聚合之單體，本質可多樣。
其特別地可選自WO 2007/099218中所述之單體。
選擇性地，亦可依照下列步驟產生阻障層70：1.用包含下列之溶液活化絕緣層之表面：i)由一或數種擇自於由下列所構成之群組之鈀錯合物構成之活化劑：￭ 具式(I)之鈀錯合物： 其中： - R1與R2相同，且代表H；CH2CH2NH2；CH2CH2OH；或- R1代表H，而R2代表CH2CH2NH2；或- R2代表CH2CH2NHCH2CH2NH2，而R1代表CH2CH2NH2；或- R2代表CH2CH2NHCH2CH2NHCH2CH2NH2，而R1代表H；- X代表擇自於由下列所構成之群組之配位子：Cl-；Br-；I-；H2O、NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-；￭ 具式(IIa)或(IIb)之鈀錯合物： 其中：- R1與R2之定義如上，以及- Y代表包含二個負電荷之反離子，由下列之一者組成：￭ 二個單陰離子，較佳地擇自於由下列所構成之群組：Cl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-；或￭ 一個雙陰離子，較佳地SO4 2-； ii)由一或數個具有下列通式之有機矽烷構成之雙官能性有機結合劑：iii){NH2-(L)}3-n-Si(OR)n (V)其中：- L係擇自於由下列所構成之群組之間隔：CH2；CH2CH2；CH2CH2CH2-以及CH2CH2NHCH2CH2；- R係擇自於由下列所構成之群組之基團：CH3、CH3CH2、CH3CH2CH2、(CH3)2CH；以及- n係等於1、2或3之整數。
iv)由一或數種適合溶解該活化劑以及該結合劑之溶劑構成之溶劑系統。
2.在該活性表面以無電方式沈積金屬層。
依照具體例，該溶液包含水之數量低於或等於0.5體積%，較佳地0.2體積%，更佳地0.1體積%。
該活化劑具有濃度介於10-6M以及10-2M之間，較佳地介於10-5M與10-3M之間，又更佳地介於5×10-5M與5×10-4M之間，該結合劑具有濃度介於10-5M與10-1M之間，較佳地介於10-4M與10-2M之間，又更佳地介於5×10-4M與5×10-3M之間。
該雙官能性有機結合劑較佳地由一或多種具式(V)之有機矽烷化合物構成，其中：- L係CH2CH2CH2-，而R係CH3(APTMS)；- 或L係CH2CH2CH2-，而R係CH3(APTES)； - 或L係CH2CH2NHCH2CH2，而R係CH3(DATMS或DAMO)。
該溶劑系統可由一或多種擇自於由下列所構成之群組之溶劑：N-甲基吡咯烷酮(NMP)、二甲基亞碸(DMSO)、酒精、乙二醇醚，諸如單乙基二甘醇、丙二醇醚、二噁烷以及甲苯。
最後，該活化劑可由一或多種擇自於由下列所構成之群組之鈀錯合物構成：- 具式(I)之錯合物，其中：- R1係H，R2係CH2CH2NH2，而X係Cl，稱作(二亞乙基三胺)(二氯)鈀酸鹽(II)之錯合物；- R1與R2相同，且為CH2CH2OH，而X係Cl，稱作(N,N'-雙(2-羥乙基)乙二胺)-(二氯)鈀酸鹽(II)之錯合物；- 具式(IIa)之錯合物，其中：- R1係H，R2係CH2CH2NH2，而Y係二個Cl，稱作順式-雙(二亞乙基三胺)鈀酸鹽(II)之錯合物；- 具式(IIb)之錯合物，其中：- R1係H，R2係CH2CH2NH2，而Y係二個Cl，稱作反式雙(二亞乙基三胺)鈀酸鹽(II)之錯合物；濃度在5×10-5 M至5×10-4 M之間。
更多的資訊可參考專利申請案FR 2 950 634之說明書。
剛說明用於製備雙層塗層(絕緣/阻障層)之方法，特別可用於製備特別是積體電路之通孔50，用於組成中間結構，其可任擇地以能夠金屬化該通孔之銅晶種層80塗覆。
前面提及之銅晶種層80亦可經由濕式沈積方法，較佳地在液態介質中產生。
為此目的，WO 2010/001054揭示一種製備半導體基材之塗層之方法(步驟600)，該塗層由一形成電氣絕緣層60之中間第一層以及一形成銅擴散阻障70之中間第二層以及一第三外銅晶種層80(該層係藉由使該第二層之游離表面與包含下列之液態溶液接觸而產生)構成：- 至少一種溶劑；- 銅離子，濃度介於14與120mM之間；- 乙二胺- 乙二胺對銅之莫耳比率介於1.80與2.03之間；- 該組成物之pH介於6.6與7.5之間；b)極化該第二層之游離表面一段足夠時間，以形成該第三層。據了解，此步驟使其可能進行通孔50之金屬化。
在此步驟中使用之液體溶液使其能夠獲得銅晶種層80，導致基材之特別高的覆蓋率(大於99%)，包括通孔之大部分重要區域，甚至當結構具有高形狀因子(長寬比大於3：1，甚至10至15：1之程度)以及相對高通孔體積(從0.8×101至5×106 μm3)時亦如此。此等液體溶液因此完全可與在工業規模下使用相比擬。
步驟C中使用之較佳的液體溶液家族包括該等其之銅離子存在之濃度介於16與64mM之間者。
液體溶液之另一較佳的家族包含該等其之銅離子對乙 二胺之莫耳比例介於1.96與2.00之間者。
該通孔之後可利用一般的方法用銅充填予以金屬化。
選擇性地，依照法國專利申請案no FR 15 54668中之說明，通孔之金屬化在沒有用晶種層80塗覆阻障層70之情況下，直接充填該通孔進行(僅以絕緣層60以及阻礙層60塗覆)。
為此目的，通孔之金屬化可藉由用包含下列之組成物電沈積銅而獲得：- 銅離子，該銅離子具有濃度45至1500mM，較佳地45至500mM，更佳地100至300mM；- 用於銅之錯合劑，包含至少一種包含具有2至4個胺基基團之脂族聚醯胺之基團之組份，該用於銅之錯合劑具有濃度45至3000mM，較佳地45至1500mM，更佳地300至900mM；該用於銅之錯合劑可為，例如，乙二胺、二乙二胺、三乙二胺或二丙三胺，較佳地乙二胺。
- 銅與該用於銅之錯合劑之莫耳比例為0.1至5，較佳地0.1至1，更佳地0.2至0.4；- 硫代二乙酸，該硫代二乙酸具有濃度1至500mg/L；以及- 任擇地，一緩衝系統，特別是硫酸銨，濃度為0.1至3M。
依照具體例，該溶劑係水，而該銅離子來自硫酸銅(II)。
範例
濕式蝕刻步驟之後，於超音波浴(320 W，35 KHz)之去 離子水中，清洗所產生之基材(試樣大小4X4cm)，亦在超音波浴(320 W，35 KHz)中，用修飾食人魚溶液(60ml H2O2+15mL純硫酸+1ml之100ppm HF溶液)處理3分鐘。需要使用鐵弗龍試管或相等物。之後用去離子水再次潤濕該試樣，然後使經受P4VP之電子接枝處理。
於此範例中使用之電子接枝溶液，係將5mL之4-乙烯基吡啶(4-VP；4.5×10-2 mol)加入95ml之HCl 1M中，然後加入混合物236mg之市售4-硝基苯四氟硼酸重氮鹽(DNO2；1×10-3 mol)中製得之水溶液。
剛說明之方法使其能夠製造具有新穎結構之導體或半導體材料之晶圓(特別是由矽製得)。
操作步驟
為在矽基材上進行電子接枝，使用由下列構成之系統：￮ 一裝設有用於在預定速度下旋轉之元件且形狀可支撐該基材之樣本夾持器，如此組成之總成用作為工作電極；￮ 碳薄片作為反電極；￮ 穩定的電源以及電氣連接元件。
P4VP電子接枝至矽基材之表面之進行，係事先引起旋轉速度40至100rpm(範例為60rpm)，施予該基材“脈衝伏特”電化學操作步驟一預定時間，約10至30分鐘(範例為15分鐘)。
￮ 總期間P介於0.01與2秒之間(範例為0.6秒)；￮ 極化時間T介於0.01與1秒之間(範例為0.36秒)， 其間於該基材之表面上施予電位差5V至20V(範例中，陰極電位為-17V)，以及￮ 空轉時間電位零，稱作T off，期間0.01至1秒之間(範例為0.24秒)。
據悉此電子接枝之持續期間取決於聚合物絕緣層60所欲之厚度。
一旦電子接枝完成，先用水清洗樣本數次，之後用二甲基甲醯胺(DMF)，最後再次用去離子水清洗。樣本之乾燥在典型地250℃下惰性環境中進行，期間10分鐘。
之後從半導體結構1中移出載體35。
1‧‧‧半導體結構
2‧‧‧活性表面
4‧‧‧背表面
20‧‧‧支撐基材
22‧‧‧第一表面
24‧‧‧第二表面
30‧‧‧絕緣層
35‧‧‧載體
40‧‧‧元件結構、導電墊
45‧‧‧阻障層
52‧‧‧預通孔
50‧‧‧電氣連接、通孔
60‧‧‧絕緣層
70‧‧‧銅擴散阻障
80‧‧‧銅晶種層
100‧‧‧步驟
200‧‧‧步驟
300‧‧‧步驟
310‧‧‧步驟
322‧‧‧步驟
320‧‧‧步驟
324‧‧‧步驟
326‧‧‧步驟
328‧‧‧步驟
400‧‧‧步驟
500‧‧‧步驟
600‧‧‧步驟
第1至6圖表示依照本發明之方法之不同步驟期間，半導體結構之例子的截面圖；第3A圖係第3圖之底切之特寫；以及第7圖係根據本發明之具體例，在第1至6圖之半導體結構中，形成垂直電氣連接之方法步驟之流程圖。
100‧‧‧步驟
200‧‧‧步驟
300‧‧‧步驟
310‧‧‧步驟
322‧‧‧步驟
320‧‧‧步驟
324‧‧‧步驟
326‧‧‧步驟
328‧‧‧步驟
400‧‧‧步驟
500‧‧‧步驟
600‧‧‧步驟

Claims (22)

  1. 一種用於在層狀半導體結構中形成垂直電氣連接之方法，其包含下列步驟：- 提供一層狀半導體結構，該層狀半導體結構包含：- 一支撐基材，其包括一第一表面以及一第二表面，- 一絕緣層，其覆蓋在該支撐基材之第一表面上，以及- 至少一種元件結構，其形成在該絕緣層中；以及- 為了露出該元件結構，從該支撐基材之第二表面向上鑽一通孔至該元件結構；其中，在該絕緣層上之鑽孔至少部分係用濕式蝕刻進行。
  2. 如申請專利範圍第1項之方法，其中該濕式蝕刻係進行一預定時間期間，該預定時間取決於該絕緣層之材料、該蝕刻劑以及欲鑽孔之絕緣層之厚度。
  3. 如申請專利範圍第1或2項之方法，其中該濕式蝕刻係用含有氫氟酸以及任擇地甘油之溶液進行。
  4. 如申請專利範圍第3項之方法，其中該蝕刻劑包含O.5體積%至50體積%間之氫氟酸，較佳地1.35體積%。
  5. 如申請專利範圍第3或4項之方法，其中該蝕刻劑進一步包含0.5體積%至50體積%間之甘油，較佳地1.35體積%。
  6. 如申請專利範圍第1至5項中任一項之方法，其在該濕式蝕刻步驟之前，進一步包含一預濕潤步驟，其中將該層狀半導體結構浸於水中。
  7. 如申請專利範圍第1至6項中任一項之方法，其在該濕式蝕刻步驟之後，進一步包含一清洗步驟，其中用水清洗該層狀半導體結構。
  8. 如申請專利範圍第1至7項中任一項之方法，其在該濕式蝕刻步驟之後，進一步包含一真空步驟，其中使該層狀半導體結構經受一經控制的真空處理。
  9. 如申請專利範圍第8項之方法，其中該層狀半導體結構在該真空步驟期間被浸於水中。
  10. 如申請專利範圍第1至9項中任一項之方法，其在該濕式蝕刻步驟之前，進一步包含一移除步驟，其中薄化該支撐基材。
  11. 如申請專利範圍第1至10項中任一項之方法，其在該濕式蝕刻步驟之前，進一步包含一預鑽孔步驟，其中形成一從該第二表面向上至至少該絕緣層的預通孔。
  12. 如申請專利範圍第11項之方法，其中該預通孔係以乾式蝕刻、濕式蝕刻或反應性離子蝕刻所形成。
  13. 一種用於在層狀半導體結構中製造垂直連接之方法，其包含下列步驟：- 依照如申請專利範圍第1至12項中任一項之方法，在該層狀半導體結構中形成該垂直連接，以及- 藉由使該垂直連接之表面與一液體溶液接觸，以濕式塗覆方式在該垂直連接上塗上一絕緣薄膜。
  14. 如申請專利範圍第13項之方法，其中該溶液包含：- 質子性溶劑； - 至少一種重氮鹽；- 至少一種可鏈聚合且可溶於該質子性溶劑之單體；- 至少一種酸，數量足以藉由調整該溶液之pH至小於7的值，較佳地小於2.5，以安定該重氮鹽；以及其中依照電位脈衝(potentio-pulsed)或電流脈衝(galvano-pulsed)模式，極化該垂直連接之表面，歷時一足夠形成具有厚度至少60奈米，較佳地介於80與500奈米間之薄膜的時間。
  15. 如申請專利範圍第13或14項之方法，其進一步包含藉由下列方法製備銅擴散阻障：a)利用濕式製程，在該絕緣薄膜之表面上形成一含有金屬或金屬合金(特別是鎳或鈷)粒子(特別是奈米粒子)的有機薄膜；b)使如此形成之薄膜，在使能夠形成具有厚度至少100nm之金屬薄膜之條件下，與含有至少一種金屬鹽(較佳地本質上與併入該有機薄膜之金屬相同)、安定劑以及至少一種還原劑之液體溶液接觸。
  16. 如申請專利範圍第13或14項之方法，其進一步包含藉由下列方法製備銅擴散阻障：1.用包含下列之溶液活化該絕緣層之表面：i)由一或數種擇自於由下列所構成之群組之鈀錯合物構成之活化劑：￭ 具式(I)之鈀錯合物： 其中：- R1以及R2相同，且代表H；CH2CH2NH2；CH2CH2OH；或- R1代表H，而R2代表CH2CH2NH2；或- R2代表CH2CH2NHCH2CH2NH2，而R1代表CH2CH2NH2；或- R2代表CH2CH2NHCH2CH2NHCH2CH2NH2，而R1代表H；- X代表擇自於由下列所構成之群組之配位子：Cl-；Br-；I-；H2O、NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-；￭ 具式(IIa)或(IIb)之鈀錯合物： 其中：- R1以及R2之定義如上，以及- Y代表包含二個負電荷之反離子，由下列之一者 組成：￭二個單陰離子，較佳地擇自於由下列所構成之群組：Cl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-；或￭一個雙陰離子，較佳地SO4 2-；ii)由一或數個具有下列通式之有機矽烷構成之雙官能性有機結合劑：{NH2 -(L)}3-n-Si(OR)n (V)其中：- L係擇自於由下列所構成之群組之間隔：CH2；CH2CH2；CH2CH2CH2 -以及CH2CH2NHCH2CH2；- R係擇自於由下列所構成之群組之基團：CH3、CH3CH2、CH3CH2CH2、(CH3)2CH；以及- n係等於1、2或3之整數，iii)由一或數種適合溶解該活化劑以及該結合劑之溶劑構成之溶劑系統；2.在該活性表面無電式沈積(electrolessly depositing)金屬層。
  17. 如申請專利範圍第15或16項之方法，其進一步藉由下列方法製備銅晶種層：a)使該銅擴散阻障層之游離表面與包含下列之液體溶液接觸：- 至少一種溶劑；- 濃度介於約14至120mM間之銅離子； - 乙二胺；- 乙二胺對銅之莫耳比率介於1.80與2.03之間；- 該組成物之pH介於6.6與7.5之間；b)極化該第二層之游離表面一段足夠時間，以形成該銅晶種層。
  18. 如申請專利範圍第16或17項之方法，其進一步包含藉由用包含下列之組成物電沈積銅而金屬化該垂直電氣連接之步驟：- 銅離子，該銅離子具有濃度為45至1500mM，較佳地45至500mM，更佳地100至300mM；- 用於銅之錯合劑，包含至少一種包含具有2至4個胺基基團之脂族聚醯胺之基團之組份，該用於銅之錯合劑具有濃度45至3000mM，較佳地45至1500mM，更佳地300至900mM；- 銅與該用於銅之錯合劑間之莫耳比率為0.1至5，較佳地0.1至1，更佳地0.2至0.4；- 硫代二乙酸，該硫代二乙酸具有濃度為1至500mg/L；以及-任擇地，緩衝系統，特別是硫酸銨，濃度為0.1至3M。
  19. 一種層狀半導體結構，其包含：- 一支撐基材，其包括一第一表面以及一第二表面，- 一絕緣層，其覆蓋在該支撐基材之第一表面上， - 至少一種元件結構，其形成在該絕緣層中；以及- 至少一種垂直連接，其從該支撐基材之第二表面延伸至該元件結構，特徵在於，該垂直連接在可依照如申請專利範圍第1至12項中任一項之方法獲得之支撐基材之第一表面附近包含一底切(U)。
  20. 如申請專利範圍第19項之層狀半導體結構，其進一步包含至少一絕緣薄膜，其施用於該支撐基材附近之垂直連接的壁上，其中該絕緣層具有均一的厚度，且特別地可以如申請專利範圍第13或14項之方法獲得。
  21. 如申請專利範圍第20項之層狀半導體結構，其進一步包含銅擴散阻障，其覆蓋在該絕緣層以及該垂直連接之壁上，其中該銅擴散阻障具有均一的厚度，且特別地可以如申請專利範圍第15或16項之方法獲得。
  22. 如申請專利範圍第20項之層狀半導體結構，其進一步包含銅晶種層，其在該銅擴散阻障上，其中該銅晶種層具有均一的厚度，且特別地可以如申請專利範圍第17項之方法獲得。
TW101118163A 2011-05-23 2012-05-22 於層狀半導體結構形成垂直電氣連接的方法 TWI594387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161489015P 2011-05-23 2011-05-23
EP11305632.9A EP2528089B1 (en) 2011-05-23 2011-05-23 Method for forming a vertical electrical connection in a layered semiconductor structure

Publications (2)

Publication Number Publication Date
TW201304105A true TW201304105A (zh) 2013-01-16
TWI594387B TWI594387B (zh) 2017-08-01

Family

ID=44789383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118163A TWI594387B (zh) 2011-05-23 2012-05-22 於層狀半導體結構形成垂直電氣連接的方法

Country Status (10)

Country Link
US (1) US9368397B2 (zh)
EP (1) EP2528089B1 (zh)
JP (1) JP6347744B2 (zh)
KR (1) KR102014891B1 (zh)
CN (1) CN103582942B (zh)
CA (1) CA2836845C (zh)
IL (1) IL229519B (zh)
SG (1) SG194863A1 (zh)
TW (1) TWI594387B (zh)
WO (1) WO2012160063A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367139B (zh) * 2013-07-11 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种tsv孔底部介质层刻蚀方法
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
US9321635B2 (en) * 2013-11-28 2016-04-26 Solid State System Co., Ltd. Method to release diaphragm in MEMS device
WO2017209296A1 (ja) * 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板
CN109835867B (zh) * 2017-11-24 2023-07-14 中芯国际集成电路制造(上海)有限公司 刻蚀溶液和刻蚀方法
CN109082216B (zh) * 2018-05-23 2019-12-27 同济大学 一种弹性导电膜及其制备方法
CN110634837A (zh) * 2019-09-27 2019-12-31 哈尔滨理工大学 一种用于铜互联电路中的扩散阻挡层
US11276650B2 (en) * 2019-10-31 2022-03-15 Avago Technologies International Sales Pte. Limited Stress mitigation structure
JP7419877B2 (ja) * 2020-02-28 2024-01-23 セイコーエプソン株式会社 振動デバイス、電子機器および移動体

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE510776A (zh) 1951-04-20
US3642549A (en) * 1969-01-15 1972-02-15 Ibm Etching composition indication
US4230523A (en) * 1978-12-29 1980-10-28 International Business Machines Corporation Etchant for silicon dioxide films disposed atop silicon or metallic silicides
US4442421A (en) * 1981-07-31 1984-04-10 Jacobus Otha J Semiconducting coordination polymers and electrical applications thereof
JP2678701B2 (ja) * 1992-02-19 1997-11-17 石原薬品 株式会社 電気銅めっき液
JP4189141B2 (ja) * 2000-12-21 2008-12-03 株式会社東芝 基板処理装置及びこれを用いた基板処理方法
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
EP1245697A3 (de) * 2002-07-17 2003-02-19 ATOTECH Deutschland GmbH Verfahren zum aussenstromlosen Abscheiden von Silber
US7297190B1 (en) * 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
JP2006093227A (ja) * 2004-09-21 2006-04-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
WO2007099218A1 (fr) 2006-02-28 2007-09-07 Commissariat A L'energie Atomique Procede de formation de films organiques sur des surfaces conductrices ou semi-conductrices de l'electricite a partir de solutions aqueuses
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
WO2009115449A1 (en) * 2008-03-19 2009-09-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method for fabricating through-substrate vias
FR2933425B1 (fr) * 2008-07-01 2010-09-10 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
US8742588B2 (en) * 2008-10-15 2014-06-03 ÅAC Microtec AB Method for making via interconnection
WO2010058503A1 (ja) * 2008-11-21 2010-05-27 パナソニック株式会社 半導体装置およびその製造方法
JP2010129952A (ja) * 2008-12-01 2010-06-10 Nippon Telegr & Teleph Corp <Ntt> 貫通電極配線の製造方法
US8043965B2 (en) * 2009-02-11 2011-10-25 Northrop Grumann Systems Corporation Method of forming a through substrate via in a compound semiconductor
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
FR2943688B1 (fr) * 2009-03-27 2012-07-20 Alchimer Dispositif et procede pour realiser une reaction electrochimique sur une surface d'un substrat semi-conducteur
FR2950633B1 (fr) * 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
FR2961220B1 (fr) * 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition

Also Published As

Publication number Publication date
US20140084474A1 (en) 2014-03-27
IL229519B (en) 2018-01-31
CN103582942A (zh) 2014-02-12
EP2528089A1 (en) 2012-11-28
EP2528089B1 (en) 2014-03-05
CA2836845C (en) 2020-06-30
JP2014519201A (ja) 2014-08-07
WO2012160063A1 (en) 2012-11-29
SG194863A1 (en) 2013-12-30
TWI594387B (zh) 2017-08-01
KR20140053912A (ko) 2014-05-08
IL229519A0 (en) 2014-01-30
JP6347744B2 (ja) 2018-06-27
US9368397B2 (en) 2016-06-14
KR102014891B1 (ko) 2019-10-21
CN103582942B (zh) 2017-05-24
CA2836845A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
TWI594387B (zh) 於層狀半導體結構形成垂直電氣連接的方法
US7625814B2 (en) Filling deep features with conductors in semiconductor manufacturing
TWI474398B (zh) 製造電絕緣膜之方法及通孔之金屬化的應用
EP2393109B1 (en) Semiconductor components including conductive through-wafer vias
CN113260739A (zh) 纳米孪晶铜结构的电沉积
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
WO2008157612A1 (en) Codeposition of copper nanoparticles in through silicon via filling
US8524512B2 (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
TW575948B (en) Tungsten encapsulated copper interconnections using electroplating
JP5901630B2 (ja) メタライゼーション処理、混合物、および、電子デバイス
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
US20110017703A1 (en) Selective planarization method and devices fabricated on planarized structures
Malta et al. Optimization of chemistry and process parameters for void-free copper electroplating of high aspect ratio through-silicon vias for 3D integration
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
TW202332789A (zh) 電鍍方法及積體電路裝置結構
KR20180120105A (ko) 실리콘 관통 전극 형성 방법