CN110634837A - 一种用于铜互联电路中的扩散阻挡层 - Google Patents

一种用于铜互联电路中的扩散阻挡层 Download PDF

Info

Publication number
CN110634837A
CN110634837A CN201910921994.3A CN201910921994A CN110634837A CN 110634837 A CN110634837 A CN 110634837A CN 201910921994 A CN201910921994 A CN 201910921994A CN 110634837 A CN110634837 A CN 110634837A
Authority
CN
China
Prior art keywords
barrier layer
diffusion barrier
silicon wafer
copper
interconnection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910921994.3A
Other languages
English (en)
Inventor
马旭梁
任义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin University of Science and Technology
Original Assignee
Harbin University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin University of Science and Technology filed Critical Harbin University of Science and Technology
Priority to CN201910921994.3A priority Critical patent/CN110634837A/zh
Publication of CN110634837A publication Critical patent/CN110634837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于铜互联电路中的扩散阻挡层材料及其制备方法，本发明涉及一种新型有机材料的成分设计并对新型有机材料进行初选及优选。本发明主要解决目前传统的Ta/TaN扩散阻挡层的耐温性及覆盖性问题，新型有机扩散阻挡层的覆盖率远高于Ta/TaN材料。本有机物由C、H、O、N、Si五种元素组成。本发明以Si（100）为基体，通过有机物自组装生长的方法制得。本材料的力学性能和电学性能良好。本发明制备的材料可用于集成电路中阻止铜的硅相互扩散。

Description

一种用于铜互联电路中的扩散阻挡层
技术领域
本发明涉及一种新型有机材料的成分设计。
背景技术
扩散阻挡层主链的设计理念及终端基团的选择，对于进一步实现器件小型化起着至关重要的作用。铜，由于其具有较高的电迁移电阻和优良的导电性能，是超大规模集成电路中创建多级互连结构的首选金属。由于铜在硅这种低介电常数介质中具有很高的扩散系数，因此需要在硅基底上制备扩散阻挡层薄膜来防止铜扩散到层间介质中，避免由此导致的漏电流增大引起器件失效。
传统的无机扩散阻挡层为Ta/TaN双层结构，该阻挡层有以下几个优点：钽是过渡金属，其熔点非常高；钽的热稳定性好，不会与铜在高温条件下发生互溶；钽与硅在650℃才会反应，生成的化合物主要是TaSi2。但是随着集成电路的迅速发展，对器件的尺寸要求也越来越小，传统的Ta/TaN扩散阻挡层也遇到了一些技术难题。尤其在较大深宽比的沟槽中，Ta扩散阻挡层覆盖性降低，导致铜无法完全覆盖沟槽，形成孔洞，进而引起导线的电阻增大导致断路。为了解决这类问题，许多过渡金属被选择为替代材料，例如Pd、Ir、Ru、Co、Mo等。但是这些金属比较稀有且价格昂贵，不适宜应用在实际的大规模集成电路工艺中。而且，根据国际半导体技术的发展路线要求，2015年对第一层金属布线的扩散阻挡层厚度要求为1.9nm，并且厚度逐年降低。因此必须寻找新的材料和工艺来进行改进，从而达到降低阻挡层厚度，提高器件的寿命。考虑到传统的扩散阻挡层材料均是无机物，我们把研究方向转移到了有机材料，寻找可以作为扩散阻挡层的有机薄膜。
经过近15年的探索，有机纳米分子层(molecular nanolayers,MNLs)作为新型的铜扩散阻挡层，展现了特定的优势和潜力。自组装单分子层(self-assembled monolayer,SAM)有三部分组成：头基、烷基链和末端官能团组成。每个部分都可以进行定制，以实现特定的层表面化学、结构和厚度。特别地，在选择合适的SAM分子作为扩散阻挡层时，应该考虑几个结构方面的因素。例如，SAM封头基团与基体之间的选择性和粘滞强度影响薄膜的填充密度和热稳定性；SAM链的长度影响薄膜的填充密度和排列顺序；选择的SAM的终端基团会影响SAM层与Cu层之间的粘附性。近年来，Ramanath等人已经证明了SAM膜不仅可以作为抑制Cu在底层SiO2层扩散的抑制剂，还可以增强Cu/SiO2界面的粘附性。
发明内容
针对现有技术的不足，本发明的目的在于提供一种用于铜互联电路中的扩散阻挡层材料及其制备方法，该阻挡层的覆盖性好，电学性能和耐温性能好，最薄可为1.3nm。为解决现有技术问题，本发明采取的技术方案为：一种用于铜互联的扩散阻挡材料，包括APTMS，作为改进的是3,5-二氯苯甲酸。
附图说明
图1是APTMS的三维AMF图像。
图2是改性后的SAMs的三维AFM图像。
图3为改性后的SAMs的SEM图像。
图4为改性后的SAMs的EDS元素图谱分析。
具体实施方式
上述用于铜互联的阻挡层材料制备方法，包括以下步骤。
步骤1，将硅晶片切割成10mm*10mm大小的试片，然后用丙酮、无水乙醇和去离子水依次超声清洗10min，以去除硅片表面的有机物，置于惰性环境下备用。
步骤2，实验时取出硅片，用去离子水清洗。之后在120℃恒温油浴锅的条件下，将硅片在浓硫酸和双氧水的混合溶液(体积比为4：1)中浸泡10min。由于溶液具有很高的氧化能力，可将金属氧化后溶于溶液中，并且把有机物氧化成CO2和H2O除去。
步骤3，将硅片从步骤2中取出，用去离子水超声震荡清洗。然后在室温下用10％HF浸泡10min，洗去表面的自然氧化层。此时可以观察到表面由亲水变成疏水。
步骤4，将硅片从步骤3中取出，用去离子水清洗。在85℃恒温油浴锅中，将硅片在去离子水、双氧水和氨水的混合溶液(体积比为5：1：1)中浸泡10min。由于H2O2的作用，硅片表面又生成一层薄的SiO2层，此时可以观察搭到硅片表面由疏水变成亲水。
步骤5，将硅片从步骤4中取出，用去离子水清洗。在85℃恒温油浴锅中，将硅片在去离子水、双氧水和浓盐酸的混合溶液(体积比为6：1：1)中浸泡10min。来去除表面的钠、镁、铁等金属沾污。
步骤6，最后，将硅片取出，用去离子水清洗干净，然后用氮气吹干备用。
步骤7，取2mmol的3-氨丙基三甲氧基硅氧烷(APTMS)加入到20ml甲苯中，用超声震荡仪将溶液分散均匀，然后将羟基化后的硅片放入其中，加入痕量去离子水，让APTMS自组装2h。
步骤8，取出硅片，用甲苯和乙醇依次超声清洗5min，然后用氮气吹干。
步骤9，将192mg 1-乙基-(3-二甲基氨基丙基)碳酰二亚胺盐酸盐(EDC)和116mgN-羟基琥酰亚胺(NHS)溶于20ml乙醇中，加入3,5-二氯苯甲酸，反应半小时。
步骤10，加入硫氢化钠，超声震荡使其充分溶解，将生长了APTMS的硅片浸泡到其中，在70℃很稳水浴锅中原位改性2h。
步骤11，将样品安装在真空室的靶台上，在真空环境下，采用直流磁控溅射技术，以高纯Cu作为靶材，在氩气环境中制备Cu膜。溅射压为0.3pa，氩气流速为30sccm，溅射功率为120W，沉积厚度为50nm。
对制备的器件进行性能测试，发现器件在500℃时仍能保证电阻在0.2Ω，且未出现Cu-Si化合物。

Claims (2)

1.一种用于铜互联电路中的扩散阻挡层材料，其特征在于有机物由五种元素C、H、O、N、Si组成，其中C含量为40%，H含量为9.4%，O含量为26.7%, N含量为8.2%，Si含量为15.7%。
2.权利要求1所述的新型有机材料，其特征在于以Si（100）为基体，通过有机物自组装生长的方式制得，实验采用正交实验对其组装条件进行了优选。
CN201910921994.3A 2019-09-27 2019-09-27 一种用于铜互联电路中的扩散阻挡层 Pending CN110634837A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910921994.3A CN110634837A (zh) 2019-09-27 2019-09-27 一种用于铜互联电路中的扩散阻挡层

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910921994.3A CN110634837A (zh) 2019-09-27 2019-09-27 一种用于铜互联电路中的扩散阻挡层

Publications (1)

Publication Number Publication Date
CN110634837A true CN110634837A (zh) 2019-12-31

Family

ID=68973172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910921994.3A Pending CN110634837A (zh) 2019-09-27 2019-09-27 一种用于铜互联电路中的扩散阻挡层

Country Status (1)

Country Link
CN (1) CN110634837A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389591A (zh) * 2001-05-23 2003-01-08 气体产品与化学公司 低介电常数材料以及通过cvd的加工方法
US20040245518A1 (en) * 2003-06-06 2004-12-09 Rensselaer Polytechnic Institute Self-assembled sub-nanolayers as interfacial adhesion enhancers and diffusion barriers
CN103582942A (zh) * 2011-05-23 2014-02-12 阿西莫公司 用于在分层的半导体结构中形成竖直导电连接的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389591A (zh) * 2001-05-23 2003-01-08 气体产品与化学公司 低介电常数材料以及通过cvd的加工方法
US20040245518A1 (en) * 2003-06-06 2004-12-09 Rensselaer Polytechnic Institute Self-assembled sub-nanolayers as interfacial adhesion enhancers and diffusion barriers
CN103582942A (zh) * 2011-05-23 2014-02-12 阿西莫公司 用于在分层的半导体结构中形成竖直导电连接的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘鑫: "自组装单分子层上化学气相沉积铜薄膜研究", 《中国博士学位论文全文数据库（电子期刊）》 *

Similar Documents

Publication Publication Date Title
US7368377B2 (en) Method for selective deposition of a thin self-assembled monolayer
TWI462178B (zh) 用以改善銅與阻隔層間之黏接的自組裝單層膜
JP5284944B2 (ja) 電着されたコンタクトを形成する構造体及び方法
JP5484053B2 (ja) 銅配線のバリア界面調整のための方法および装置
US8883633B2 (en) Molecular self-assembly in substrate processing
CN101548030A (zh) 用于增强铜和阻挡层之间粘结的自组装单层
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
JP2007180496A (ja) 金属シード層の製造方法
JP5554928B2 (ja) 銅のエレクトロマイグレーション耐性を高めるためのコーティング方法
US8871601B2 (en) Diffusion barriers
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
CN110634837A (zh) 一种用于铜互联电路中的扩散阻挡层
EP3067439B1 (en) Electroless metal deposition on a Mn or MnNx barrier
KR101076927B1 (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
KR20140135709A (ko) 반도체 장치의 제조 방법, 기억 매체 및 반도체 장치
CN110838466B (zh) 半导体器件和形成半导体器件的方法
US20050161819A1 (en) Method of treating microelectronic substrates
Jiang et al. Copper metallization for current very large scale integration
US6878617B2 (en) Method of forming copper wire on semiconductor device
TWI329349B (en) Substrates including a capping layer on electrically conductive regions
KR101804837B1 (ko) 비어 전극의 제조방법
Jousseaume et al. Chemistry in interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191231