TW202332789A - 電鍍方法及積體電路裝置結構 - Google Patents

電鍍方法及積體電路裝置結構 Download PDF

Info

Publication number
TW202332789A
TW202332789A TW111131681A TW111131681A TW202332789A TW 202332789 A TW202332789 A TW 202332789A TW 111131681 A TW111131681 A TW 111131681A TW 111131681 A TW111131681 A TW 111131681A TW 202332789 A TW202332789 A TW 202332789A
Authority
TW
Taiwan
Prior art keywords
opening
metal
electroplating
less
amount
Prior art date
Application number
TW111131681A
Other languages
English (en)
Other versions
TWI847233B (zh
Inventor
徐靜
約翰 Ｌ 克洛克
馬文 伯特
埃裡克 伯格曼
魯寬旭
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202332789A publication Critical patent/TW202332789A/zh
Application granted granted Critical
Publication of TWI847233B publication Critical patent/TWI847233B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

範例的電鍍方法包括使一圖案化基板接觸一電鍍腔室中的一電鍍浴，其中圖案化基板包括至少一開口，具有一底表面及一或多個側壁表面。此方法可更包括形成一含奈米雙晶的金屬材料於此至少一開口中。金屬材料可藉由二或多個週期形成，此二或多個週期包括在一第一時段從一電源供應器傳送一正向電流通過電鍍腔室的電鍍浴；電鍍一第一數量的金屬於開口的底表面上及一第二數量的金屬於開口的側壁表面上；及從電源供應器傳送一反向電流通過電鍍腔室之電鍍浴，以移除電鍍於圖案化基板上之開口中的金屬的一部分。

Description

電鍍方法及積體電路裝置結構
本技術是有關於數種於半導體處理中的電化學沈積操作。更特別是，本技術是有關於數種執行含奈米雙晶銅材料之電化學沈積於半導體結構上及半導體封裝中的系統及方法。
積體電路可藉由形成交錯圖案化材料層於基板表面上的製程來製造。在基板上之形成、蝕刻、及其他處理之後，時常沈積或形成金屬或其他導電材料，以提供元件之間的電性連接。因為此金屬化可在許多製造操作之後執行，在金屬化期間所導致的問題可能造成昂貴的廢棄基板或晶圓。
電鍍係在電鍍腔室中執行，其中晶圓之靶側在液態電解質浴中，及接觸環上的電性接觸件接觸基板材料上的導電層，例如是晶種層。電流從電源供應器通過電解質及導電層。電解質中之金屬離子係析出(plate out)至基板材料上，而於基板材料上形成金屬層。當基板材料已經圖案化，非平面特徵定義在表面上時，電解質中的金屬離子可能無法以同樣的速率沈積在非平面特徵上的所有的點。此些差異可能讓電鍍操作具挑戰性，及產生包括空隙及不平均厚度等其他缺陷的沈積材料。
因此，目前存有對可使用以產生高品質之裝置及結構的改善系統及方法的需求。本技術可解決此些及其他需求。
本技術的數個實施例包括數種電鍍方法，包括使一圖案化基板接觸一電鍍腔室中的一電鍍浴。圖案化基板可包括至少一開口，具有一底表面及一或多個側壁表面。此些方法可更包括形成一金屬材料於此至少一開口中，其中金屬材料藉由二或多個週期形成，此二或多個週期包括在一第一時段從一電源供應器傳送一正向電流通過電鍍腔室的電鍍浴。正向電流係以少於或約為50%的一工作週期的一脈衝電流為特徵。此些週期亦包括電鍍一第一數量的金屬於開口的底表面上及一第二數量的金屬於開口的此些側壁表面上。第一數量的金屬的至少一部分係以一奈米雙晶結構為特徵。此些週期更包括從電源供應器傳送一反向電流通過電鍍腔室之電鍍浴，以移除電鍍於圖案化基板上之開口中的金屬的一部分。與反向電流移除底表面上所電鍍的第一數量的金屬相比，反向電流移除更多部分之開口的此些側壁表面上所電鍍的第二數量的金屬。
在其他實施例中，由電源供應器所傳送的正向電流係以大於或約為10毫秒的一工作時間為特徵。在進一步的實施例中，正向電流係以大於或約為3 mA/cm 2的一平均電流密度為特徵。於再進一步的實施例中，反向電流係為另一脈衝電流，以大於或約為10毫秒的一工作時間為特徵。於再其他實施例中，反向電流係於脈衝的正向電流之後傳送至少1毫秒。於更多實施例中，形成於此至少一開口中的金屬材料包括奈米雙晶銅。於再更多實施例中，此些方法可更包括退火此至少一開口中所形成的金屬材料，以增加以奈米雙晶結構為特徵的金屬的總量。於再進一步的實施例中，此些側壁表面包括一阻障層，減少此些側壁表面上所電鍍之第二數量的金屬的一沈積率。
本技術的數個實施例亦包括數種電鍍方法，包括提供一圖案化基板，包括至少一開口，具有一底表面及一或多個側壁表面。此些方法更包括形成一阻障層於開口的底表面及此些側壁表面上。阻障層係從開口的底表面移除，及至少部分地留在此些側壁表面上。此些方法更進一步包括電鍍一金屬於開口中。電鍍包括一或多個週期，包括以一第一沈積率電鍍一第一數量的金屬於開口的底表面上，及以一第二沈積率電鍍一第二數量的金屬於此些側壁表面上，第二沈積率小於或約為第一沈積率的0.5倍。第一數量的金屬的至少一部分係以一奈米雙晶結構為特徵。
於其他實施例中，阻障層包括一非金屬介電材料。於進一步的實施例中，開口的底表面上所形成的金屬包括奈米雙晶銅。於再進一步的實施例中，電鍍的此一或多個週期包括在一第一時段從一電源供應器傳送一正向電流通過一電鍍腔室的一電鍍浴，以電鍍第一數量的金屬於開口的底表面上及第二數量的金屬於開口的此些側壁表面上。電鍍的此一或多個週期更包括從電源供應器傳送一反向電流通過電鍍腔室之電鍍浴，以移除電鍍於圖案化基板上之開口中的金屬的一部分。與反向電流移除底表面上所電鍍的第一數量的金屬相比，反向電流移除更多部分之開口的此些側壁表面上所電鍍的第二數量的金屬。於再其他實施例中，此些方法亦包括從圖案化基板的開口中所電鍍的金屬移除一或多個金屬氧化物的至少一部分。於更多實施例中，此些方法更包括退火開口中所電鍍的金屬，以增加以奈米雙晶結構為特徵的金屬的總量。
本技術的數個實施例更包括數種積體電路裝置結構。此些結構包括一圖案化基板，包括至少一開口，其中開口包括一底表面及一或多個側壁表面。此些結構亦包括一含金屬材料，填充開口，其中至少含金屬材料的一頂部係以一奈米雙晶結構為特徵。
於其他實施例中，含金屬材料包括奈米雙晶銅。於進一步的實施例中，開口的此些側壁表面更包括一阻障層，而底表面沒有阻障層。於再進一步的實施例中，阻障層係為一有機分子單層。於再其他實施例中，開口係以大於或約為1:1之一深寬比為特徵。於更多實施例中，接觸開口的底表面的含金屬材料的一底部係以一多晶結構為特徵。
本技術的數個實施例允許奈米雙晶金屬於圖案化基板上的開口中之電鍍，奈米雙晶金屬例如是奈米雙晶銅。此些實施例係形成金屬線、貫孔(vias)、柱體(pillars)、及積體電路裝置之其他含金屬元件，其中元件上的接合表面包括金屬，此金屬具有奈米雙晶結構。在許多範例中，具有奈米雙晶結構的金屬係較不受到氧化物形成的影響，及更易於在較低的接合溫度及壓力下接合於類似的金屬表面。此外，本技術的數個實施例可在電鍍腔室中執行，其中含奈米雙晶金屬的線路及柱體係以高產量形成於圖案化基板上之開口中。此些及其他實施例以及許多其之優點及特徵係結合下方之說明及所附的圖式更詳細說明。為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
許多使用基於半導體的積體電路的電子裝置之形式已經從單一晶片(chip)(也就是裸晶(die))封裝進展到以堆疊或其他方式排列於單一封裝中的多個晶片。單一晶片透過電路板電性地相互連接。此些多裸晶封裝可包括用於記憶體、邏輯、微機電系統(micro-electro-mechanical-systems，MEMS)、及感測器等其他功能的裸晶，及可包括系統單晶片(system-on-chip，SoC)及系統級封裝(system-in-package，SiP)之封裝。由於此些多晶片封裝增加更多進一步小型化的晶片，所以它們之間的電性互連件的密度(也就是互連密度)係增加。此情況已經導致該些互連件的尺寸減少。一般測量來做為導電線或貫孔之間距(pitch)的此些尺寸已經從數百微米減少至10 µm或更少。導電線或貫孔係形成相鄰之半導體裸晶上的輸入/輸出墊之間的互連。
縮減互連件之間距尺寸已經改變連接件的形成方式。對於多種日益增加之小型化多裸晶封裝來說，測出來直徑為數百微米之傳統銲料凸塊太大而難以形成具有50 µm或更少之間距尺寸的高密度互連件。在許多範例中，此些高密度互連件排除銲料凸塊，且在互連件的相對線、貫孔、及墊之間形成直接金屬對金屬連接(direct metal-to-metal connection)。
在大多數傳統之高互連密度的積體電路裝置中，直接金屬對金屬連接係以多晶銅(polycrystalline copper)製成，多晶銅的晶粒係隨機定向。遺憾的是，當銅線、貫孔、及柱體的間距尺寸持續減少時，多晶銅的限制變得更為顯著。在許多情況中，多晶銅之氧化及擴散特性等其他特性需要在高溫及高壓下完成銅對銅接合。接合條件可能導致接合位置周圍之更小及更薄的銅線中產生更多的裂痕及其他缺陷。缺陷的數量係因高互連密度的積體電路中之接合位置的密度增加而更為增加。由於互連件的間距尺寸及其他尺寸持續的減少及接合位置密度持續的增加，因此多晶銅表面之高溫、高壓接合所伴隨的問題係持續的增加。
藉由以具有＜1,1,1＞之晶體方向的奈米雙晶銅(nanotwin copper，NTCu)取代多晶銅，本技術之數個實施例係解決在高互連密度之積體電路裝置中接合多晶銅的問題。在其他實施例中，相當高比例之NTCu晶粒於金屬的接合表面係定向在相同之＜1,1,1＞方向中。相較於多晶銅，NTCu係顯著不易氧化且不易形成氧化銅。NTCu亦具有通常高於多晶銅1000至10,000倍之擴散率的特徵。由於此些及其他特徵，NTCu之接合溫度及壓力係顯著低於多晶銅。遺憾的是，NTCu不像銅之其他晶相一樣穩定，及事實證明出利用NTCu電鍍於圖案化基板之開口中而不會不穩定形成一或多種多晶銅係具有挑戰性。
本技術之數個實施例係藉由更佳瞭解NTCu如何在電沈積(electrodeposition)期間形成而解決利用電鍍來沈積NTCu的不穩定。電鍍之銅在從開口的底表面往上沈積時可以具有奈米雙晶相的方式形成，但在電鍍於開口的側壁表面上時僅以具有少量的奈米雙晶相或沒有奈米雙晶相的方式形成。因此，有利於多過開口的側壁表面而從底表面由下而上沈積銅之電鍍技術可形成沈積的銅的接觸表面於開口之頂部，此沈積的銅的接觸表面包括定向於＜1,1,1＞之晶體方向的方向中的大量NTCu晶粒。於數個實施例中，此些技術包括一或多個電鍍條件，抑制銅電鍍在開口之側壁表面上及增加銅電鍍於底表面上。此些技術亦包括初鍍(as-deposited)之含NTCu材料的鍍後條件，以更增加及穩定含NTCu材料。
第1圖繪示根據本技術數個實施例之可執行NTCu電鍍方法之電鍍系統100的透視圖。電鍍系統100繪示出範例之電鍍系統，包括系統頭部110及碗槽115。在電鍍操作期間，晶圓可夾置到系統頭部110、反轉、及伸展至碗槽115中，以執行電鍍操作。電鍍系統100可包括頭部升降件120，可裝配以升起及旋轉系統頭部110，或以其他方式定位系統頭部於系統中，包括傾斜操作。系統頭部及碗槽可附接於平台板125或其他結構，此其他結構可為結合多個電鍍系統100之較大系統的一部分，及可共用電解質及其他材料。轉子可提供在不同的操作中夾置於系統頭部的基板於碗槽中或碗槽外旋轉。轉子可包括接觸環，可提供與基板的導電接觸。更進一步說明於下方的密封件130可與系統頭部連接。密封件130可包括將處理之固持(chucked)的晶圓。第1圖繪示出電鍍系統100，可包括將直接於平台上進行清洗的元件。在數個實施例中，電鍍系統100更包括原位沖洗系統135，用以元件清洗。在其他實施例(未繪示)中，電鍍系統可裝配而具有平台，系統頭部可於此平台上移動至執行密封件或其他元件清洗之額外的模組。
第2圖繪示根據本技術一些實施例之包括電鍍設備200之電鍍腔室的局部剖面圖。電鍍設備200可與電鍍系統結合，此電鍍系統包括上述的電鍍系統100。如第2圖中所示，電鍍系統的電鍍浴容器205與頭部210一起繪示出來。頭部210具有與頭部耦接的基板215。在所繪示的實施例中，基板可以與結合於頭部210上的密封件212耦接。沖洗框220可耦接於電鍍浴容器205的上方，及可裝配以於電鍍期間容置頭部210到電鍍浴容器中。沖洗框220可包括邊緣(rim)225，在周圍上延伸圍繞於電鍍浴容器205之上表面。沖洗通道227可定義在邊緣225及電鍍浴容器205的上表面之間。舉例來說，邊緣225可包括以傾斜輪廓為特徵的內部側壁230。如前所述，從基板上甩出的沖洗液可接觸內部側壁230，並且可容置於氣室(plenum)235中。氣室235圍繞邊緣延伸，用於收集來自電鍍設備200的沖洗液。
在數個實施例中，電鍍設備200可額外地包括一或多個清洗元件。此些清洗元件可包括一個或多個噴嘴，用以傳輸流體到基板215或頭部210，或朝向基板215或頭部210傳輸流體。第2圖繪示出多種實施例的其中一者，於此其中一者中，改善的沖洗組件可使用以在沖洗操作期間保護電鍍浴和基板。在其他實施例中，側面清洗噴嘴250可以延伸穿過沖洗框220的邊緣225，且引導以沖洗密封件212及基板215的多個方面。
上述系統及腔室的數個實施例可使用，以執行本NTCu電鍍方法的數個實施例。第3圖繪示根據本技術數個實施例之電鍍含NTCu材料的方法300中之範例操作的示意圖。在方法300開始之前可亦包括一或多個操作，包括前端處理、沈積、形成閘極、蝕刻、拋光、清洗、或可在所述操作之前執行的任何其他操作。此方法可更包括數個選擇的操作，可特別與或不與根據本技術之方法的一些實施例相關。舉例來說，許多操作係說明以提供所執行製程之更廣泛的範圍，但對本技術而言並非關鍵或可藉由替代的方法執行，如將進一步說明如下。方法300可說明繪示於第4A-4B圖中的數個操作，第4A-4B圖之圖式將結合方法300之操作來說明。將理解的是，圖式僅繪示出局部示意圖，且基板可包含具有多種特性及方面之任何數量的額外材料及特徵，如圖式中所示。方法300之數個實施例可包含或可不包含選擇的操作來開發半導體結構成為特定製造操作。
方法300之數個實施例包括於操作305中提供圖案化基板400。第4A圖繪示出圖案化基板400的一部分，可舉例為包括於單裸晶或多裸晶(舉例為3D-IC)積體電路封裝之中間封裝區域(intermediate packaging region)中。圖案化基板400之該部分可包括至少一開口404。於數個實施例中，開口404可包括底表面406及一或多個側壁表面408。在進一步之實施例中，開口404可為溝槽，形成含NTCu的導電線的一部分，例如是中間封裝區域中的重分布線(redistribution line)。在其他實施例中，開口404可為貫孔，形成含NTCu的導電貫孔或柱體。於再其他實施例中，開口404可包括一或多個凹槽、階梯、或隔離結構等其他種類的結構。
在數個實施例中，圖案化基板400可包括介電層402，開口404可形成於介電層402中。在第4A圖中所繪示的實施例中，開口404終止於介電層402中，以留下開口的底表面406。底表面406由介電層402的暴露表面所構成。此些開口可包括溝槽，形成含NTCu之導電線的一部分，例如是重分布線。在其他實施例(未繪示)中，一或多個開口可延伸穿過介電層且終止於底層導電層，例如是墊層。在此些實施例中，底層形成開口的底表面來取代介電層。此些開口可包括柱狀貫孔及柱體，電性連接於垂直分隔平面中的金屬線及層。
在數個實施例中，開口404可以少於或約為100 µm、少於或約為75 µm、少於或約為50 µm、少於或約為40 µm、少於或約為30 µm、少於或約為20 µm、少於或約為10 µm、少於或約為5 µm、少於或約為4 µm、少於或約為3 µm、少於或約為2µm、少於或約為1 µm、或更少之間距為特徵。在其他實施例中，開口404可以大於或約為0.25:1、大於或約為0.5:1、大於或約為0.75:1、大於或約為1:1、大於或約為2:1、大於或約為3:1、大於或約為4:1、大於或約為5:1、大於或約為6:1、大於或約為7:1、大於或約為8:1、大於或約為9:1、大於或約為10:1、或更多的高寬比(height-to-width ratio)(也就是深寬比(aspect ratio))為特徵。
在其他實施例中，圖案化基板400可藉由沈積及圖案化至少一介電材料層上的光阻材料，及經由圖案化光阻蝕刻此至少一開口至介電材料層中來形成。在進一步的實施例中，圖案化基板400可形成於至少一半導體材料層中。在更多實施例中，此至少一介電材料層可包括氧化矽、氮化矽、碳氮化矽(silicon-carbon-nitride)、或有機聚合物(舉例為苯並環烷烴(benzocycloalkane))等其他介電材料。於再更多實施例中，此至少一半導體材料層可包括矽、鍺、或砷化鎵等其他半導體材料。
在進一步的實施例中，圖案化基板400可包括阻障層410，可限制填充材料擴散或與底層基板交互作用。在數個實施例中，阻障層410可包括耐火金屬(refractory metal)、金屬氧化物、或金屬氮化物等其他阻障層材料之一或多者。在其他實施例中，阻障層410可包括鉭、鈦、或氮化鉭之一或多者。於再其他實施例中，阻障層410可有助於晶種層415之沈積，及可亦為黏著層或包括黏著層，以有助於晶種層的形成。
方法300的數個實施例亦包括於操作310形成晶種層415。於數個實施例中，晶種層415可以相同的速率沈積於開口404的全部內表面上，包括底表面406及側壁表面408。於更進一步的實施例中，晶種層415可為共形層(conformal layer)，在底表面406及側壁表面408兩者上具有相同的厚度。在數個實施例中，晶種層415可藉由物理氣相沈積(physical vapor deposition)或原子層沈積(atomic layer deposition)等其他沈積技術形成。在其他實施例中，晶種層415可包括相同於電鍍到開口404中的材料。在進一步的實施例中，晶種層415可包括NTCu。
於其他實施例中，晶種層415可形成為少於或約為100 nm、少於或約為50 nm、少於或約為25 nm、少於或約為10 nm、少於或約為5 nm、或更少的厚度。在進一步的實施例中，晶種層415的形成可提供沿著開口404的特定區域的覆蓋，例如是底角落或接近開口之底表面406的側壁表面408。在進一步之實施例中，晶種層415係夠薄，以避免在開口的頂部夾斷(pinching-off)。晶種層於開口的頂部夾斷可能因減緩或阻擋含NTCu電化學電鍍液到達開口404的底部而阻擋或阻礙含NTCu材料電沈積至開口中。將理解的是，包括開口的間距尺寸深寬比等其他結構特徵之開口404的結構特徵係不欲視為限制，及包括晶種層材料之任何其他種類的圖案化基板400係以相似的方式包含在內。其他範例之圖案化基板可包括通用於半導體製造中的二維及三維圖案化基板，及開口或其他特徵開可形成於圖案化基板中，及晶種層可沿著圖案化基板沈積。此外，雖然包括高深寬比之開口的圖案化基板可受益於本技術，本技術可同樣地應用於較低深寬比的開口及其他結構。
方法300的數個實施例可更包括於操作315移除來自初鍍之晶種層415的一或多個汙染物。在其他實施例中，此一或多個汙染物可包括金屬氧化物，形成於暴露在水性電化學電鍍液中的氧或直接暴露於空氣之晶種層415的表面上。在進一步的實施例中，此些金屬氧化物可包括氧化銅，例如是二氧化銅(CuO 2)，可至少部分地藉由晶種層415中的銅金屬的氧化來形成。在更多實施例中，藉由讓初鍍的晶種層415接觸蝕刻劑浴可移除汙染物。在數個實施例中，蝕刻劑浴可包括無機酸的水溶液，例如是鹽酸或硫酸。在其他實施例中，蝕刻劑浴可包括腐蝕抑制劑(corrosion inhibitor)，例如是苯並三唑(benzotriazole)。在進一步的實施例中，汙染物可藉由電漿移除，電漿例如是移除有機材料的含氧蝕刻電漿、暴露原始表面(pristine surface)的含氬及/或氮電漿，或減少含金屬表面上的表面氧化物的含氫電漿等其他種類之電漿。
方法300的一些實施例可進一步選擇地包括於操作320形成阻障層410於開口404的側壁表面408上。於數個實施例中，阻障層410的前驅物可形成於開口404之所有的暴露表面上，包括底表面406及側壁表面408。接著，接觸底表面406之阻障層之前驅物的一部分可移除，以沿著側壁表面408形成阻障層410。在其他實施例中，阻障層的前驅物可藉由阻障材料的原子層沈積形成。於再其他實施例中，阻障層可包括無機介電材料，例如是氧化矽、氮化矽、碳氮化矽等其他無機介電材料。於更多實施例中，阻障層可包括有機分子單層。於再更多實施例中，有機分子單層可包括自組裝單層(self-assembled monolayer)。於再更多實施例中，自組裝單層可包括烷基矽烷化合物(alkylsilane compound)或烷基硫醇化合物(alkylthiol compound)的至少一者。阻障材料可形成於開口404的底表面及側壁表面上而為少於或約為20 nm、少於或約為10 nm、少於或約為5 nm、少於或約為1 nm、或更少的厚度。於再更多實施例中，接觸開口之底表面406的阻障材料的部分可藉由電漿蝕刻或反應離子蝕刻(reactive ion etching)等其他種類的蝕刻來移除。
於數個實施例中，阻障層410係減緩或避免銅電鍍於開口404的側壁表面408上。此讓從開口404的底表面406電鍍的NTCu與從側壁表面408成長(growing)的多晶銅僅有少量接觸或甚至沒有接觸。阻障層410有助於NTCu在開口404中由下而上電鍍到開口的頂部。在進一步的實施例中，相對於底表面406，阻障層410可減少銅於側壁表面408上之大於或約為50%、大於或約為60%、大於或約為70%、大於或約為80%、大於或約為90%、大於或約為99%、或更多的電鍍率。於再進一步的實施例中，阻障層410避免電鍍銅於開口404的側壁表面408上(也就是相對於底表面，銅於側壁表面上的電鍍率減少100%)。
方法300的數個實施例可再亦包括於操作325電鍍含NTCu材料420至圖案化基板400之至少一開口404中，如第4B圖中所示。於數個實施例中，電鍍的操作325可包括脈衝傳送正向及反向電流至圖案化基板，以電鍍銅於基板的表面及從基板的表面去除銅。反向電流移除側壁表面408之銅的電鍍係快於移除開口404的底表面406之銅的電鍍。正向及反向電流的連續週期在底表面406上電鍍的含NTCu材料比在側壁表面408上的多晶銅還多。當填充已經到達開口404的頂部時，填充之接觸表面上的大多數的銅已經具有奈米雙晶定向。在進一步的實施例中，接觸表面包括大於或約為50%之表面積的NTCu、大於或約為55%之表面積的NTCu、大於或約為60%之表面積的NTCu、大於或約為65%之表面積的NTCu、大於或約為70%之表面積的NTCu、大於或約為75%之表面積的NTCu、大於或約為80%之表面積的NTCu、大於或約為85%之表面積的NTCu、大於或約為90%之表面積的NTCu、或更多之表面積的NTCu。
在數個實施例中，利用脈衝DC電源供應器提供正向電流至接觸電鍍腔室中之電化學電鍍液的圖案化基板400。在其他實施例中，正向電流的脈衝可以少於或約為50%、少於或約為45%、少於或約為40%、少於或約為35%、少於或約為30%、少於或約為25%、少於或約為20%、或更少之工作週期(duty cycle)為特徵。在進一步的實施例中，工作週期的工作時間(on-time)可大於或約為0.01秒、大於或約為0.025秒、大於或約為0.05秒、大於或約為0.1秒、大於或約為0.25秒、大於或約為0.5秒、大於或約為1秒、大於或約為1.5秒、大於或約為2秒、大於或約為2.5秒、大於或約為3秒、大於或約為3.5秒、大於或約為4秒、大於或約為4.5秒、大於或約為5秒、或更多。在更進一步的實施例中，正向電流可以工作時間大於或約為10毫秒、大於或約為25毫秒、大於或約為50毫秒、大於或約為75毫秒、大於或約為100毫秒、大於或約為200毫秒、大於或約為300毫秒、或更多為特徵。於再進一步的實施例中，正向電流可以平均電流密度少於或約為2.0 mA/cm 2、少於或約為1.5 mA/cm 2、少於或約為1.0 mA/cm 2、少於或約為0.5 mA/cm 2、或更少為特徵。於更多實施例中，正向電流可以工作時間期間之峰值電流大於或約為0.5 A為特徵，及可大於或約為1.0 A、大於或約為1.5 A、大於或約為2.0 A、大於或約為2.5 A、大於或約為3.0 A、大於或約為3.5 A、大於或約為4.0 A、大於或約為4.5 A、大於或約為5.0 A、或更高。於再更多實施例中，峰值電流可以峰值電流密度大於或約為2 mA/cm 2為特徵，及可大於或約為5 mA/cm 2、大於或約為10 mA/cm 2、大於或約為20 mA/cm 2、大於或約為50 mA/cm 2、或更高。
在其他實施例中，在傳送正向電流之後，反向電流傳送至圖案化基板400。在數個實施例中，反向電流可藉由傳送正向電流的相同的脈衝DC電源供應器傳送或藉由不同的電源供應器傳送。反向電流去除在傳送正向電流期間電鍍於圖案化基板400上的一部分的銅。在更多實施例中，反向電流去除少於或約為50 wt.%之前述之傳輸正向電流中所電鍍的銅。在再更多實施例中，反向電流去除少於或約為45 wt.%、少於或約為40 wt.% 、少於或約為35 wt.%、少於或約為30 wt.%、少於或約為25 wt.%、少於或約為20 wt.%、少於或約為15 wt.%、少於或約為10 wt.%、少於或約為5 wt.%、或更少之先前電鍍的銅的一部分。如上所述，反向電流從側壁表面408去除之電鍍的銅係多於從開口404的底表面406去除之電鍍的銅。於數個實施例中，從側壁表面及底表面去除電鍍的銅之總量差值可大於或約為5%、大於或約為10%、大於或約為15%、大於或約為20%、大於或約為25%、大於或約為30%、大於或約為35%、大於或約為40%、大於或約為45%、大於或約為50%、或更多。
在一些實施例中，反向電流可為脈衝電流，具有與正向電流相同或類似之平均電流密度及峰值電流密度，及於其工作週期期間有較短的工作時間。在其他實施例中，反向電流可為脈衝電流，具有比正向電流低之平均及峰值電流密度，及在可比較的工作週期期間有相同或類似的工作時間。在進一步的實施例中，反向電流的脈衝可以少於或約為50%、少於或約為45%、少於或約為40%、少於或約為35%、少於或約為30%、少於或約為25%、少於或約為20%、或更少的工作週期為特徵。在進一步的實施例中，工作週期之工作時間可少於或約為100毫秒、少於或約為90毫秒、少於或約為80毫秒、少於或約為70毫秒、少於或約為60毫秒、少於或約為50毫秒、少於或約為40毫秒、少於或約為30毫秒、少於或約為20毫秒、少於或約為10毫秒、或更少。在再其他實施例中，反向電流可以平均電流密度少於或約為2.0 mA/cm 2、少於或約為1.5 mA/cm 2、少於或約為1.0 mA/cm 2、少於或約為0.5 mA/cm 2、或更低為特徵。於再更多實施例中，反向電流可以峰值電流密度大於或約為2 mA/cm 2為特徵，及可大於或約為5 mA/cm 2、大於或約為10 mA/cm 2、大於或約為20 mA/cm 2、大於或約為50 mA/cm 2、或更高。
在更多實施例中，傳送至接觸電鍍腔室中之電化學電鍍液的圖案化基板400之正向及反向電流的週期數量決定於各週期後所電鍍的純NTCu及填充開口404之含銅材料的總量。在數個實施例中，週期數量可大於或約為1個週期、大於或約為2個週期、大於或約為3個週期、大於或約為4個週期、大於或約為5個週期、大於或約為6個週期、大於或約為7個週期、大於或約為8個週期、大於或約為9個週期、大於或約為10個週期、大於或約為15個週期、大於或約為20個週期、或更多。在再更多實施例中，含NTCu材料之整體電鍍率可以沈積率大於或約為0.1 µm/分鐘、大於或約為0.2 µm/分鐘、大於或約為0.3 µm/分鐘、大於或約為0.4 µm/分鐘、大於或約為0.5 µm/分鐘、大於或約為0.6 µm/分鐘、大於或約為0.7 µm/分鐘、大於或約為0.8 µm/分鐘、大於或約為0.9 µm/分鐘、大於或約為1 µm/分鐘、或更多為特徵。
在數個實施例中，電鍍的操作325可包括第一時段及第二時段，第一時段中所電鍍的含銅材料可包括較少之NTCu或不包括NTCu，第二時段中所電鍍的含銅材料包括較多的NTCu。於第一時段中所電鍍的銅可以利用大部分為多晶銅來填充開口404的較低部分之快速的沈積為特徵。此允許於第二時段期間所電鍍的NTCu沈積於部分填充的開口中，相較未填充的開口，此部分填充的開口具有較低之深寬比及相對於底表面面積較小的側壁表面面積。當電鍍含NTCu材料於部分填充的開口之底表面上時，來自側壁表面所成長之多晶銅的干擾係較少。總電鍍時間可亦較短，因為電鍍之操作的第一時段期間含多晶銅材料的電鍍率較快之故。
於其他實施例中，電鍍之操作325的第一時段之特徵可為圖案化基板400上之含銅材料的第一沈積率係大於或約為10%快於第二時段期間含NTCu材料的第二沈積率。在再其他實施例中，第一及第二沈積率的百分比差異可大於或約為15%、大於或約為20%、大於或約為25%、大於或約為30%、大於或約為35%、大於或約為40%、大於或約為45%、大於或約為50%、或更多。於更多實施例中，第一時段可大於或約為1分鐘、大於或約為2分鐘、大於或約為5分鐘、大於或約為10分鐘、或更多。於再更多實施例中，於第一時段期間之含銅材料的電鍍率可以大於或約為0.5 µm/分鐘、大於或約為0.75 µm/分鐘、大於或約為1 µm/分鐘、大於或約為1.25 µm/分鐘、大於或約為1.5 µm/分鐘、或更高為特徵。於再其他實施例中，第一時段可持續到部分填充之開口的深寬比達到少於或約為2:1、少於或約為1.5:1、少於或約為1:1、少於或約為0.5:1、或更少。於再其他實施例中，在第一時段期間之電鍍操作可包括從DC電源供應器傳送連續之正向電流至圖案化基板400。於再其他實施例中，在開口之底部中所電鍍的含銅材料可包括少於或約為25 wt.% NTCu、少於或約為20 wt.% NTCu、少於或約為15 wt.% NTCu、少於或約為10 wt.% NTCu、少於或約為5 wt.% NTCu、少於或約為1 wt.% NTCu、或更少。
在進一步的實施例中，電鍍的操作325之第二時段可以含NTCu材料的第二沈積率少於或約為1 µm/分鐘、0.9 µm/分鐘、少於或約為0.8 µm/分鐘、少於或約為0.7 µm/分鐘、少於或約為0.6 µm/分鐘、少於或約為0.5 µm/分鐘、或更少為特徵。於再進一步的實施例中，在第二時段期間的電鍍操作可包括傳送一或多個週期之正向/反向電流到圖案化基板，或傳送脈衝的正向電流而沒有傳送反向電流分量。在再其他實施例中，在開口的頂部中所電鍍的含銅材料可包括大於或約為50 wt.% NTCu、大於或約為55 wt.% NTCu、大於或約為60 wt.% NTCu、大於或約為65 wt.% NTCu、大於或約為70 wt.% NTCu、大於或約為75 wt.% NTCu、大於或約為80 wt.% NTCu、大於或約為85 wt.% NTCu、大於或約為90 wt.% NTCu,、或更多。
在數個實施例中，在電鍍操作期間，接觸圖案化基板400的電化學電鍍液可為包括銅離子的水溶液。在進一步的實施例中，銅離子的濃度可大於或約為0.1 M、大於或約為0.2 M、大於或約為0.3 M、大於或約為0.4 M、大於或約為0.5 M、大於或約為0.6 M、大於或約為0.7 M、大於或約為0.8 M、大於或約為0.9 M、大於或約為1 M、或更多。在更多實施例中，銅離子可藉由水溶性含銅鹽提供，例如是硫酸銅及氯化銅等其他含銅鹽。在其他實施例中，電化學電鍍液之特徵可為酸性的，pH小於或約為7、小於或約為6、小於或約為5、小於或約為4、小於或約為3、小於或約為2、小於或約為1、或更少。於再其他實施例中，電化學電鍍液的pH可藉由酸調整，例如是硫酸或鹽酸等其他酸。於更進一步之實施中，電化學電鍍液可包括一或多個其他化合物，以有利於電鍍含NTCu材料，例如是一或多個增稠劑(thickening agents)、一或多個界面活性劑(surfactants)、一或多個加速劑(accelerators)、一或多個平整劑(levelers)、一或多個抑制劑(suppressors)、及一或多個極化劑(polarizers)等其他化合物。
方法300的一些實施例可再更選擇地包括於操作330退火電鍍之含NTCu材料。於一些實施例中，退火操作更穩定化NTCu，以減緩或避免其轉變成多晶銅。於進一步的實施例中，退火操作轉換開口中之至少部分的多晶銅成為額外的NTCu。於數個實施例中，退火溫度可為少於或約為175°C、少於或約為170°C、少於或約為165°C、少於或約為160°C、少於或約為155°C、少於或約為150°C、少於或約為145°C、少於或約為140°C、或更少。於進一步的實施例中，退火時間可為少於或約為5小時、少於或約為4小時、少於或約為3小時、少於或約為2小時、少於或約為1小時、或更少。於再進一步的實施例中，退火操作可於無氧的環境中執行。
本技術的數個實施例提供奈米雙晶相銅(nanotwin-phased copper，NTCu)，用於多種積體電路結構，包括高密度互連線、貫孔、及柱體等其他種類的IC結構。此些實施例解決從開口的側壁表面成長之多晶銅干擾從開口的底表面沈積NTCu的問題。此些實施例包括阻擋或避免從開口的側壁表面成長多晶銅的數個方法，包括於側壁表面上形成阻障層；有利於多過側壁電鍍而由下而上電鍍的脈衝之正向/反向電流電鍍週期；以及部分地填充以減少NTCu電鍍操作的開口之深寬比。本技術的數個實施例亦包括後鍍退火操作(post-plating anneal operations)，以穩定化及更增加含銅填充材料中之NTCu的百分比。填充材料的接觸表面以高比例的NTCu為特徵，而降低所需用於銅對銅接合相鄰之線、互連件、墊、或其他含銅之積體電路元件的溫度及壓力。
藉由以具有＜1,1,1＞之晶體方向的NTCu取代多晶銅，本技術之數個實施例係解決在高互連密度之積體電路裝置中接合多晶銅的問題。在其他實施例中，相當高比例之NTCu晶粒於金屬的接合表面係定向在相同之＜1,1,1＞方向中。相較於多晶銅，NTCu係顯著不易氧化且不易形成氧化銅。NTCu亦具有通常高於多晶銅x10 3至x10 4之擴散率的特徵。由於此些及其他特徵，NTCu之接合溫度及壓力係顯著低於多晶銅。遺憾的是，NTCu不像銅之其他晶相一樣穩定，及事實證明出利用NTCu電鍍於圖案化基板之開口中而不會不穩定形成一或多種多晶銅係具有挑戰性。
於前述的說明中，針對說明之目的，許多細節係已經提出，以瞭解本技術的數種實施例。然而，對於此技術領域中具有通常知識者來說顯而易見的是，某些實施例可在無需部份之細節或需要額外的細節的情況下實行。舉例來說，可有利於所述之濕式製程技術(wetting techniques)的其他基板可與本技術一起使用。
在已經揭露數種實施例的情況下，本技術領域中具有通常知識者將瞭解數種調整、替代構造、及等效物可在不脫離實施例之精神下使用。此外，一些已知的製程及元件未進行說明，以避免不必要地模糊本技術。因此，上述說明應不做為本技術之範圍的限制。
將理解的是，除非上下文另有明確規定，在提供數值範圍的情況下，在該範圍之上限及下限之間的各中間值至下限單位的最小分數係亦明確地揭露。在陳述的範圍中的任何陳述值或未陳述的中間值之間的任何較窄的範圍，及在此陳述之範圍中的任何其他陳述或中間值係包含在內。該些較小範圍的上限及下限可在範圍中獨立地包括或排除，及於較小的範圍中包含任一個限制、兩個限制皆沒有、或兩個限制皆有的各範圍係亦包含於此技術中，但仍受限於所述範圍中的任何明確排除的限制。在陳述的範圍包括一或兩個限制的情況下，不包括任一個或兩個該些限制的範圍亦包括在內。在列表中提供多個值的情況下，包含或基於任何該些數值之任何範圍係類似地具體揭露。
如此處及所附之申請專利範圍中所使用，除非內容另有明確規定，「一(a)」、「一(an)」、及「此(the)」的單數形式包括複數形式。因此，舉例來說，述及「一材料(a material)」包括數個此種材料，及述及「此時段(the period of time)」包括本技術領域中具有通常知識者已知的一或多個時段及其等效者等。
再者，在使用於此說明書中及下方的申請專利範圍中時，「包括(comprise(s))」、「包括(comprising)」、「包括(contain(s))」、「包括(containing)」、「包括(include(s))」、及「包括(including)」的字詞欲意指所述之特徵、整數、元件、或操作之存在，但它們不排除一或多的其他特徵、整數、元件、操作、動作、或群組之存在或添加。綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電鍍系統 115:碗槽 110:系統頭部 120:頭部升降件 125:平台板 130,212:密封件 135:原位沖洗系統 200:電鍍設備 205:電鍍浴容器 210:頭部 215:基板 220:沖洗框 225:邊緣 227:沖洗通道 230:內部側壁 235:氣室 250:側面清洗噴嘴 300:方法 305~330:操作 400:圖案化基板 402:介電層 404:開口 406:底表面 408:側壁表面 410:阻障層 415:晶種層 420:電鍍含NTCu材料
進一步瞭解所揭露的實施例的本質及優點可藉由參照說明書的剩餘部分及圖式實現。 第1圖繪示根據本技術一些實施例之電鍍系統的透視圖。 第2圖繪示根據本技術一些實施例之電鍍系統的局部剖面圖。 第3圖繪示根據本技術一些實施例之電鍍方法中的範例操作。 第4A-4B圖繪示根據本技術一些實施例之執行含奈米雙晶銅材料之電鍍之圖案化基板的剖面圖。 數個圖式係包含而做為示意之用。將理解的是，圖式係用於說明之目的，且除非特別說明圖式為依照比例，否則不應視為依照比例。另外，做為示意來說，圖式係提供而有助於理解，且與實際的表示相比可能不包括所有的方面或資訊，以及為了說明之目的可能包括誇大的材料。 在圖式中，類似的元件及/或特徵可具有相同的元件參考符號。再者，相同種類的元件可藉由在參考符號後加上區分類似之元件及/或特徵的字母來區分。若在說明書中僅使用前面的數字參考符號，則說明係適用於具有相同的前面的數字參考符號的任一類似元件及/或特徵，而與後綴的字母無關。
300:方法
305~330:操作

Claims (20)

  1. 一種電鍍方法，包括： 使一圖案化基板接觸一電鍍腔室中的一電鍍浴，其中該圖案化基板包括至少一開口，具有一底表面及一或多個側壁表面；以及 形成一金屬材料於該至少一開口中，其中該金屬材料係藉由二或多個週期形成，該二或多個週期包括： 在一第一時段從一電源供應器傳送一正向電流通過該電鍍腔室的該電鍍浴，其中該正向電流係以少於或約為50%的一工作週期的一脈衝電流為特徵； 電鍍一第一數量的金屬於該至少一開口的該底表面上及一第二數量的金屬於該至少一開口的該一或多個側壁表面上，其中該第一數量的金屬的至少一部分係以一奈米雙晶結構(nanotwin crystal structure)為特徵；及 從該電源供應器傳送一反向電流通過該電鍍腔室之該電鍍浴，以移除電鍍於該圖案化基板上之該至少一開口中的該金屬的一部分，其中與該反向電流移除該底表面上所電鍍的該第一數量的金屬相比，該反向電流移除更多部分之該至少一開口的該一或多個側壁表面上所電鍍的該第二數量的金屬。
  2. 如請求項1所述之電鍍方法，其中該正向電流係以大於或約為10毫秒的一工作時間為特徵。
  3. 如請求項1所述之電鍍方法，其中該正向電流係以大於或約為3 mA/cm 2的一平均電流密度為特徵。
  4. 如請求項1所述之電鍍方法，其中該反向電流係為另一脈衝電流，以少於或約為10毫秒的一工作時間為特徵。
  5. 如請求項1所述之電鍍方法，其中該反向電流係於該脈衝的正向電流之後傳送至少1毫秒。
  6. 如請求項1所述之電鍍方法，其中形成於該至少一開口中的該金屬材料包括奈米雙晶銅。
  7. 如請求項1所述之電鍍方法，其中該電鍍方法更包括退火該至少一開口中所形成的該金屬材料，以增加以該奈米雙晶結構為特徵的金屬的總量。
  8. 如請求項1所述之電鍍方法，其中該一或多個側壁表面更包括一阻障層，減少該一或多個側壁表面上所電鍍之該第二數量的金屬的一沈積率。
  9. 一種電鍍方法，包括： 提供一圖案化基板，包括至少一開口，具有一底表面及一或多個側壁表面； 形成一阻障層於該至少一開口的該底表面及該一或多個側壁表面上； 從該至少一開口的該底表面移除該阻障層，其中該阻障層留在該一或多個側壁表面上；以及 電鍍一金屬於該至少一開口中，其中該電鍍包括一或多個週期，該一或多個週期包括以一第一沈積率電鍍一第一數量的金屬於該至少一開口的該底表面上，及以一第二沈積率電鍍一第二數量的金屬於該一或多個側壁表面上，該第二沈積率小於或約為該第一沈積率的0.5倍，及其中該第一數量的金屬的至少一部分係以一奈米雙晶結構(nanotwin crystal structure)為特徵。
  10. 如請求項9所述之電鍍方法，其中該阻障層包括一非金屬介電材料。
  11. 如請求項9所述之電鍍方法，其中該至少一開口的該底表面上所形成的該第一數量的金屬包括奈米雙晶銅。
  12. 如請求項9所述之電鍍方法，其中該金屬之該電鍍的該一或多個週期之各者包括： 在一第一時段從一電源供應器傳送一正向電流通過一電鍍腔室的一電鍍浴，以電鍍該第一數量的金屬於該至少一開口的該底表面上及該第二數量的金屬於該至少一開口的該一或多個側壁表面上，以及 從該電源供應器傳送一反向電流通過該電鍍腔室之該電鍍浴，以移除電鍍於該圖案化基板上之該至少一開口中的該金屬的一部分，其中與該反向電流移除該底表面上所電鍍的該第一數量的金屬相比，該反向電流移除更多部分之該至少一開口的該一或多個側壁表面上所電鍍的該第二數量的金屬。
  13. 如請求項9所述之電鍍方法，其中該電鍍方法更包括從該圖案化基板的該至少一開口中所電鍍的該金屬移除一或多個金屬氧化物的至少一部分。
  14. 如請求項9所述之電鍍方法，其中該電鍍方法更包括退火該至少一開口中所電鍍的該金屬，以增加以該奈米雙晶結構為特徵的金屬的總量。
  15. 一種積體電路裝置結構，包括： 一圖案化基板，包括至少一開口，其中該至少一開口包括一底表面及一或多個側壁表面；以及 一含金屬材料，填充該至少一開口，其中至少該含金屬材料的一頂部係以一奈米雙晶結構(nanotwin crystal structure)為特徵。
  16. 如請求項15所述之積體電路裝置結構，其中該含金屬材料包括奈米雙晶銅。
  17. 如請求項15所述之積體電路裝置結構，其中該至少一開口的該一或多個側壁表面更包括一阻障層，而該底表面沒有該阻障層。
  18. 如請求項17所述之積體電路裝置結構，其中該阻障層包括一有機分子單層。
  19. 如請求項15所述之積體電路裝置結構，其中該至少一開口係以大於或約為1:1之一深寬比為特徵。
  20. 如請求項15所述之積體電路裝置結構，其中接觸該至少一開口的該底表面的該含金屬材料的一底部係以一多晶結構為特徵。
TW111131681A 2021-08-25 2022-08-23 電鍍方法及積體電路裝置結構 TWI847233B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/411,305 US11634830B2 (en) 2021-08-25 2021-08-25 Electrochemical depositions of nanotwin copper materials
US17/411,305 2021-08-25

Publications (2)

Publication Number Publication Date
TW202332789A true TW202332789A (zh) 2023-08-16
TWI847233B TWI847233B (zh) 2024-07-01

Family

ID=

Also Published As

Publication number Publication date
US11634830B2 (en) 2023-04-25
US20230272547A1 (en) 2023-08-31
US20230068074A1 (en) 2023-03-02
WO2023028015A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
EP2399281B1 (en) Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
JP5683698B2 (ja) 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法
Datta Electrochemical processing technologies in chip fabrication: challenges and opportunities
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US20170110370A1 (en) Systems and methods for producing flat surfaces in interconnect structures
WO2020123322A2 (en) Low temperature direct copper-copper bonding
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
US20220157740A1 (en) Package structures with built-in emi shielding
US20230272547A1 (en) Electrochemical depositions of nanotwin copper materials
US8524512B2 (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
US20130249096A1 (en) Through silicon via filling
TWI847233B (zh) 電鍍方法及積體電路裝置結構
US11973034B2 (en) Nanotwin copper materials in semiconductor devices
Ranganathan et al. Integration of high aspect ratio tapered silicon via for silicon carrier fabrication
Lo et al. An innovative chip-to-wafer and wafer-to-wafer stacking
US11629423B2 (en) Electrochemical depositions of ruthenium-containing materials
US11901225B2 (en) Diffusion layers in metal interconnects
Mathew et al. Through-silicon via fill for 3D interconnect applications
CN118645491A (zh) 半导体结构及其形成方法
KR100857008B1 (ko) 반도체 소자의 금속배선 형성방법
Huang et al. Copper Plating Process for Through Silicon Via With High Aspect Ratio in Advanced Packaging