JP6347744B2 - 積層半導体構造における縦方向の電気接続の形成方法 - Google Patents

積層半導体構造における縦方向の電気接続の形成方法 Download PDF

Info

Publication number
JP6347744B2
JP6347744B2 JP2014511848A JP2014511848A JP6347744B2 JP 6347744 B2 JP6347744 B2 JP 6347744B2 JP 2014511848 A JP2014511848 A JP 2014511848A JP 2014511848 A JP2014511848 A JP 2014511848A JP 6347744 B2 JP6347744 B2 JP 6347744B2
Authority
JP
Japan
Prior art keywords
less
copper
insulating layer
support substrate
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014511848A
Other languages
English (en)
Other versions
JP2014519201A (ja
JP2014519201A5 (ja
Inventor
ドミニク シュール
ドミニク シュール
ヴァンサン メヴェレク
ヴァンサン メヴェレク
Original Assignee
アヴェニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アヴェニ filed Critical アヴェニ
Publication of JP2014519201A publication Critical patent/JP2014519201A/ja
Publication of JP2014519201A5 publication Critical patent/JP2014519201A5/ja
Application granted granted Critical
Publication of JP6347744B2 publication Critical patent/JP6347744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は全体として積層半導体構造中で層間を横断する電気接続の形成方法に関する。より詳細には集積回路におけるビアの形成に関する。
本発明の主な用途はマイクロエレクトロニクスの分野に属し、金属被覆法のためのものであり、特に銅によるものであり、ビア（シリコン貫通ビア（TSV、through-silicon vias）又はウェーハー貫通ビア若しくはウェーハー貫通相互接続と呼ばれるもの）によるものであり、電気チップ（又はダイ）の三次元（3D、three-dimensional）の集積又は縦方向の集積のための根本原理に関する。このようなビアの典型的な大きさは０．５μｍから５００μｍであり、最も一般的には、５μｍから１００μｍであり、典型的な深さは１０μｍから７５０μｍであり、最も一般的には５０−３００μｍである。また、本発明には電気工学の他の分野に属する用途があり、かかる分野においてビアを備える基板は電気的に絶縁され、また銅の層によって被覆されるべきものである。また、これに関連し、プリント回路板（又はプリント配線板）の間を相互接続する要素、インダクター等の受動素子、若しくは集積回路中の電磁気素子、若しくはマイクロ電気機械システムの形成、又は光電池のための金属被覆手法の確立について述べる。
現在の電子システムの大部分はいくつかの集積回路又は構成要素からなり、各集積回路は、一又は二以上の機能を果たす。例えばコンピューターは少なくとも一のマイクロプロセッサー及びいくつかの記憶回路を備える。一般に各集積回路は自身のパッケージ中の電子チップに相当する。集積回路は例えばプリント回路板（PCB、printed circuit board）に半田付けされ、又は挿入され、集積回路間の接続が確立される。
電子システムの機能的な密度を増やすことは常に要求されており、第一の手法として全てのシステム関数の実行に必要な全ての構成要素及び回路単位をプリント回路によって支持することなく同一チップ上で提供する、システム−オン−チップと呼ばれる構想が持ち上がった。しかしながら、実際問題として、例えば互いに実質的に非常に異なる論理及び記憶回路の製造方法として、高い性能を発揮するシステム−オン−チップを得ることは非常に困難である。このためシステム−オン−チップの手法の場合、同一のチップ上で提供される様々な機能の性能に関し妥協を受け入れることが必要である。またこのようなチップの大きさ及びそれらの製造効率は経済的な実現可能性の限界に達している。
第二の手法は、単一かつ同一のパッケージ中に、場合によっては同一の半導体基板上に、又は異なる基板上に、いくつかの集積回路の相互接続を確保したモジュールを形成するものである。これにより得られるパッケージ、又はマルチチップモジュール（MCM、multichip module）、若しくはシステム−イン−パッケージ（SiP、System-in-Package）若しくはシステム−オン−パッケージ（SOP、System-On-a-Package）は単一構成要素からなる形状を有する。かかるMCMの手法は通常のPCBの手法に比べ、相互接続の密度をより高めることができるのでより優れた性能を発揮する。しかしながら本手法はPCBによる手法との間に本質的な違いがない。パッケージの大きさ及び重さは別として、MCMの性能は、基板からの接続の長さ、及び基板又はチップをパッケージのピンに接続する結線の長さに関連する電波障害により制限されることに変わりはない。
第三の手法は、三次元（３Ｄ）集積又は縦方向の集積と呼ばれ、その特徴は実体としてチップが積み重ねられた上、チップの素材を貫いて穿孔することで得られる縦方向の相互接続により互いに結合され、チップの上面と底面とが電気的に接続されるものである。このように得られた積み重ねにより、動力源を有する構成要素又はチップの層（layers）又は層（strata）をいくつか備える３Ｄ集積回路（又は3D IC、three dimentional integrated circuit）を構成する。
３Ｄ集積の利点は以下に基づく：
（１）性能の向上、例えば伝搬時間及び散逸する電力の減少、機能単位間の通信の高速化を伴うシステムの処理速度の向上、各機能単位の帯域幅の増加、ノイズ耐性の向上；
（２）費用対効果の向上、例えば集積密度の増加、各機能単位に最も適した電子チップ技術の使用による製造効率の向上、
（３）異種重ね合わせ技術（又は共同集積、co-integration）、すなわち異なる材料及び／又は異なる機能を有する構成要素を用いることで、高度集積システムを創出できる。
。
この結果、今日において３Ｄ集積は性能、機能の多様性、製造費用により限界に達している従来の手法に対する代替手段として欠くことが出来なくなっている。３Ｄ集積の基礎及びその利点は例えばA.W. Topol et al., "Three-dimensional integrated circuits" IBM Journal Res. & Dev., no. 4/5 July/September 2006, 50, 491-506中で述べられている。
積み重ねた後、例えばボンディング、ワイヤーボンディング、又はフリップ・チップ接続により、チップを個別にパッケージのピンに結合することが出来る。チップ間の相互接続は一般にTSVにより行われる。
３Ｄ集積回路の製造に必要な基本技術としては特に、シリコンウェーハーの薄膜化、各層の整列、各層の結合、及びエッチング並びに各層のTSVの金属被覆がある。
シリコンウェーハーの薄膜化はTSV形成の前に行うことが出来る（米国特許７０６０６２４号、米国特許７１４８５６５号等）。
他に、エッチング及びビアの金属被覆はシリコンウェーハーの薄膜化の前に行うこと阿できる（米国特許７０６０６２４号、米国特許７１０１７９２号等）。この場合、閉じたビア又は隠れるビアはウェーハーの一方の側のシリコン内でエッチングして所望の深さとし、シリコンウェーハーの薄膜化の前に、他方の側から全体に渡って金属被覆し、金属被覆の埋められた側の端部を露出することでシリコン貫通ビアを得る。
銅は電気伝導性がよく、欠損の重要な原因となり得るエレクトロマイグレーションに高い耐性がある、すなわち銅原子は電流密度の影響を受けて移動をする傾向が低く、このため特にビアの金属被覆用の材料として選ばれる。
一般に３Ｄ集積回路のビアは、マイクロエレクトロニクスの分野で集積回路の相互接続用の要素を形成する際に用いられるダマシーン法と同じ方法で、以下の一連の工程に従って作られる：
− シリコンウェーハー内で又はこれを貫通するように、さらに必要があればバックエンド（BEOL、Back-End-Of-Line）で積み重ねられたシリコンを貫通するように行うビアのエッチング（例えばビアラスト構造用）；
− 絶縁誘電層又はライナーの成膜；
− 銅の移動又は拡散を防ぐための隔膜層の成膜；
− 用いた隔膜材料の導電性が非常に低い場合は、銅の電着の促進のため必要に応じてシード層の成膜；
− 銅の電着によるビアの充填；及び
− 化学機械研磨によるウェーハー表面からの余分な銅及び隔膜の除去
上述の通り、本発明はとりわけビアラスト構造の成型加工に向いており、すなわち「ビアファースト」（フロントエンド（FEOL、front-end-of-line）よりも前に形成される）及び「ビアミドル」（BEOL工程の前にFEOL工程に続いて形成される）とは反対にBEOL工程に続いて集積回路中にTSVを形成する。
「ビアファースト」法では他の電気回路の加工の前に基板にTSVを形成する。ビアの配列はベース基板の深さ方向の一部分までエッチング又は穿孔される。その後ビアに絶縁層及び導電材料で充填し、続けて回路を形成する。その後一又は二以上のダイをTSVに結合する。TSVを有する基板の背面側を摩り崩しTSVを露出する。露出したTSVに金属被覆し、多層構造のパッケージ形成を可能とする。
ビアラスト法では、回路形成及び必要なウェーハーの薄膜化をTSVの形成前に行う。電気回路はTSVの結合点となる相互接続用の導電パッドを含む構成である。TSVはエッチング又は穿孔のいずれかによって基板の深さを貫通して導体パッドまで形成するか、又は基板の背面側から導電パッドまでのエッチング若しくは穿孔によって形成する。その後TSVを絶縁層及び導電材料で充填する。基板の背面側は金属被覆し、多層構造のパッケージ形成を可能とする。
異なる種類のTSV間での違いが当業者によく知られているが、ここではさらに言及しない。さらに情報を得るために“Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits”, Ph. Garrou et al., WILEY-VCH, 2009を参照してもよい。
通常、ビアラストTSVは以下の工程に従って形成される：
− 積層された半導体構造を得る、かかる積層半導体構造は
・第一表面及び背面を有する支持基板
・支持基板の第一表面上に積層された少なくとも一層の絶縁層；主に異なる材料が積み重なった絶縁層が用いられる；及び
・絶縁層内に形成される少なくとも一個の導電パッド；並びに
− 支持基板の背面側からビアを穿孔する。
ビア用の直線的な壁を得るために穿孔は通常、ドライエッチングで行うことから、絶縁層によるビアの均一な被覆を得やすい。
しかしながら、相異なる材料をエッチングしなければならない（第一絶縁層、ウェーハーシリコンの大部分、及び上述の積層した半導体構造が典型的である）ため、所定の手順に従い、相異なる方法及び手段を用いる必要がある。この方法は適切な時に化学処理を停止するのが困難であるため限界がある。ここで限界とは金属パッドを損傷させることなく所望の材料を完全に除去し、またその導電材料（通常は銅）の再スパッタリングを防止することである。すなわち導電材料をビアの壁に向かって排出することで、不要な銅イオンのシリコンバルクへの拡散により能動素子の接合点で短絡を起こす。
このため、上述の欠点があるにもかかわらずドライエッチングが、なお他に知られる技法よりも優先的に用いられるのは、集積回路中で直線的なビアを速やかに得る上で単純かつ標準的な手法だからである。
その後、成膜などの通常の技法で絶縁膜のビアの壁を被覆する。しかしながら、このような方法は導電パッド及び存在する絶縁層も被覆するので、少なくとも導体パッドから絶縁膜を除去する追加工程により、構成要素と接続する必要がある。
このため上述の欠点を克服する方法が必要とされている。
本発明の目的は積層半導体構造において良好な貫通及び電気接続を正確に形成する方法を提供し、再スパッタリングを防止し、少ない工程で装置の構造の曝露を保証することである。
上記目的に対して、本発明は、積層半導体構造において半導体縦方向の電気接続を形成するための、下記の工程を含む方法を提案するものである：
− 下記を備える積層半導体構造を得る工程：
− 第一表面及び第二表面（２４）を含む支持基板、
− 前記支持基板の前記第一表面上に被覆される絶縁層、及び
− 前記絶縁層内に形成される一以上のデバイス構造；並びに
− 前記支持基板（２０）の第二表面から前記デバイス構造までビアを穿孔し、デバイス構造を露出する工程；
前記絶縁層への穿孔は少なくとも一部において湿式エッチングによって行われる特徴を有する。
以下に示す好ましい態様は本発明の範囲を限定するものではない：
＊湿式エッチングは所定の時間行われ、前記所定の時間は絶縁層の材料、エッチング液及び穿孔すべき絶縁層の厚さによって定まり；
＊湿式エッチングはフッ化水素酸及び任意でグリセリンを含有する溶液で行い；
＊前記エッチング液は０．５体積％以上、５０体積％以下の、好ましくは１．３５体積％のフッ化水素酸を含有し；
＊前記エッチング液はさらに０．５体積％以上、５０体積％以下の、好ましくは１．３５体積％のグリセリンを含有し；
＊上記方法はさらに湿式エッチング工程（３２０）の前に、前記積層半導体構造を水中に入れる予備湿潤化工程を備え；
＊湿式エッチング工程の後に、前記積層半導体構造を水ですすぐ、すすぎ工程；
＊上記方法はさらに湿式エッチング工程の後に、前記積層半導体構造を吸引下に置く吸引工程を備え；
＊前記積層半導体構造を前記吸引工程において水中に入れる；
＊上記方法はさらに湿式エッチング工程の前に、支持基板を薄くする除去工程を備え；
＊上記方法はさらに湿式エッチング工程の前に、第二表面から少なくとも絶縁層まで予備ビアを形成する予備穿孔工程を備え；かつ
＊前記予備ビアはドライエッチング、湿式エッチング又は反応性イオンエッチングで形成する。
本発明の第二の態様は、積層半導体構造において縦方向の電気接続を形成するための、下記の工程を含む方法を提案するものである：
− 上記方法に従い積層半導体構造に縦方向の接続を設ける工程、及び
− 前記縦方向の接続の表面を溶液に接触させることで、前記縦方向の接続を絶縁膜で湿式被覆（wet coating）する工程。
以下に示す好ましい態様は本発明の範囲を限定するものではない：
＊湿式被覆溶液は以下のものを含む：
− プロトン性溶媒；
− 一以上のジアゾニウム塩；
− 一以上の、鎖状に重合可能な単量体であって前記プロトン性溶媒に溶解するもの；
− 一以上の、上記溶液のpHを７、好ましくは2.5より小さく調整することで前記ジアゾニウム塩を安定化させるのに十分な量の酸；及び
ポテンショパルスモード又はガルバノパルスモード（potentio- or galvano-pulsed mode）により、前記縦方向の接続の表面に、６０ナノメートル以上の、好ましくは８０ナノメートル以上、５００ナノメートル以下の厚みを有する膜を形成するのに十分な持続時間の間、極性を持たせる；
＊前記方法はさらに以下により銅の拡散に対する隔膜を作成する工程を含む：
ａ）粒子、特に金属又は金属合金、具体的にはニッケル又はコバルトのナノ粒子を含有する有機膜を、絶縁膜の表面に湿式法により形成する工程；
ｂ）上記のとおり形成した膜を、１００ｎｍ以上の厚さを有する金属膜を形成可能な条件下で、好ましくは有機膜に取り込まれる前記金属と同じ性質を有する一以上の金属塩、安定化剤及び一以上の還元剤を含有する溶液と接触させる工程；
＊前記方法はさらに銅の分散隔膜を以下により作成する工程（５００）を含む：
１．下記を含む溶液により絶縁層の表面を活性化する：
ｉ） 下記の群から選ばれる一又は複数のパラジウム錯体を含有する活性剤：
・下記式（Ｉ）を有するパラジウム錯体：
Figure 0006347744
ここで：
− Ｒ１及びＲ２は同一で、かつＨ；CH2CH2NH2；若しくはCH2CH2OHを表すものであり；若しくは
− Ｒ１はＨを表し、かつＲ２はCH2CH2NH2を表すものであり；若しくは
− Ｒ２はCH2CH2NHCH2CH2NH2を表し、かつＲ１はＨを表すものであり；又は
− Ｒ２はCH2CH2NHCH2CH2NHCH2CH2NH2を表し、かつＲ１はＨを表すものであり；
− ＸはCl-；Br-；I-；H2O, NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-からなる群から選ばれるリガンドを表す；
・下記式（ＩＩａ）又は（ＩＩｂ）を有するパラジウム錯体：
Figure 0006347744
ここで：
− Ｒ１及びＲ２は上記のとおり定義され、かつ
− Ｙは下記からなり、二価の負電荷を備える対イオンを表す：
・いずれもCl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-からなる群から選ばれる２個の一価陰イオン；又は
・二価の陰イオン、好ましくはSO4 2-；
ｉｉ） 下記一般式を有する一又は複数のオルガノシランからなる二官能の有機結合剤：
{NH2-(L)}3-n-Si(OR)n （Ｖ）
ここで：
− ＬはCH2；CH2CH2；CH2CH2CH2-及びCH2CH2NHCH2CH2からなる群から選ばれるスペーサーであり；
− ＲはCH3，CH3CH2，CH3CH2CH2，(CH3)2CHからなる群から選ばれる基であり；かつ
− ｎは１，２又は３に等しい整数である。
ｉｉｉ）上記活性剤及び結合剤を溶解するのに適した一又は複数の溶媒からなる溶媒系；
２．活性化された表面に導電層を無電解沈着（electrolessly depositing）させる。
＊上記方法はさらに以下により銅シード層を形成する工程を備える：
ａ）銅の拡散に対する隔膜層の、開放された表面に以下のものを含む溶液を接触させる：
− 一以上の溶媒；
− 濃度約１４ｍＭ以上、約１２０ｍＭ以下の銅イオン；
− エチレンジアミン；
− 銅に対するエチレンジアミンのモル比は１．８０以上、２．０３以下；
− 上記組成のｐＨは６．６以上、７．５以下。
ｂ）上記第二層の開放された表面を上記銅シード層の形成に充分な持続時間をもって極性を有するようにする（polarizing）；
＊上記方法はさらに以下の組成を有する組成物を用いた銅の導電沈着（electrodepositing）により金属被覆することで縦方向に電気的に接続する工程を備える：
− 銅イオン、濃度４５ｍＭ以上、１５００ｍＭ以下の、好ましくは４５ｍＭ以上、５００ｍＭ以下の、より好ましくは１００ｍＭ以上、３００ｍＭ以下の銅イオン；
− 銅の錯化剤、２以上、４以下のアミノ基を有する芳香族ポリアミンを含む群の内の一以上の構成要素を備え、４５ｍＭ以上、３０００ｍＭ以下の、好ましくは４５ｍＭ以上、１５００ｍＭ以下の、より好ましくは３００ｍＭ以上、９００ｍＭ以下の濃度の銅の錯化剤；
− 銅の錯化剤は例えば、エチレンジアミン、ジエチレンジアミン、トリエチレンジアミン又はジプロピレントリアミンでもよく、エチレンジアミンが好ましい。
− 銅及び上記銅の錯化剤のモル比は０．１以上、５以下、好ましくは０．１以上、１以下、より好ましくは０．２以上、０．４以下である；
− チオジグリコール酸、濃度１ｍｇ／Ｌ以上、５００ｍｇ／Ｌ以下のチオジグリコール酸；
− 任意に、緩衝系、特に濃度０．１Ｍ以上、３Ｍ以下の硫酸アンモニウムを加えてもよい。
本発明の第三の態様は、下記を備える積層半導体構造である：
− 第一表面及び第二表面を有する支持基板、
− 前記支持基板の前記第一表面上に被覆される絶縁層、
− 前記絶縁層内に形成される一以上のデバイス構造；及び
− 前記支持基板の前記第二表面から前記デバイス構造まで達する、一以上の縦方向の接続、
縦方向の接続は、上述の方法に従って得ることのできる支持基板の第一表面の近傍にてアンダーカットを有することを特徴とする。
以下に示す好ましい態様は本発明の範囲を限定するものではない：
＊上記方式はさらに少なくとも、前記支持基板（３０）の近傍にて縦方向の接続の壁を被覆する絶縁膜を備え、かかる絶縁層の厚みは均一であり、また、かかる絶縁層は特に上述の方法によって得られるものであり；
＊上記方式はさらに、絶縁層及び前記縦方向の接続の前記壁を覆う、銅の拡散に対する隔膜を備え、かかる銅の拡散に対する隔膜の厚みは均一であり、また、かかる隔膜は特に上述の方法によって得られるものであり；
＊上記方式はさらに、銅の拡散に対する隔膜を覆う、銅シード層（８０）を備え、かかる銅シード層（８０）の厚みは均一であり、また、かかる銅シード層（８０）は特に上述の方法によって得られるものである。
発明を実施するための形態を説明するにあたり、例として添付の図面を参照する。
図１から６は本発明にかかる方法の各工程における半導体構造の一例の断面図を表す。 図１から６は本発明にかかる方法の各工程における半導体構造の一例の断面図を表す。 図１から６は本発明にかかる方法の各工程における半導体構造の一例の断面図を表す。 図３Ａは図３のアンダーカットの一つの拡大図を表す。 図１から６は本発明にかかる方法の各工程における半導体構造の一例の断面図を表す。 図１から６は本発明にかかる方法の各工程における半導体構造の一例の断面図を表す。 図１から６は本発明にかかる方法の各工程における半導体構造の一例の断面図を表す。 図７は本発明の実施形態にかかる図１から６の半導体構造中の縦方向の電気接続の形成方法の工程の流れ図である。
本実施形態において、「半導体構造」の用語は半導体装置の形成に用いられるあらゆる構造を意味する。半導体構造には例えばダイやウェーハー（例えばキャリアー基板や装置基板）が含まれ、同様に互いに三次元で統合される二個又は三個以上のダイ及び／又はウェーハーを含む集合体又は複合構造が含まれる。半導体構造には完成した半導体装置が含まれ、同様に半導体装置の製造中の中間構造も含まれる。本発明にかかる積層半導体における縦方向の接続の形成方法を図１に示す。
本実施形態において、「デバイス構造」の用語は製造された半導体装置のあらゆる部位を意味し、又は含み、かかるあらゆる部位は、少なくとも、半導体装置における能動的な、又は受動的な構成要素であって、かかる半導体装置の表面又は内部に形成される部位を構成し、又はこれを有し、又はこれに定義される。例えばデバイス構造には集積回路における能動的な又は受動的な構成要素、例えばトランジスター、コンデンサー、抵抗器、導線、導電ビア及び導電接触パッド等が含まれる。
本実施形態において、「活性化された表面」の用語は、化学処理された半導体装置に関して用いられた場合、化学処理された半導体構造において曝露される主な表面中に又は表面上に一又は二以上のデバイス構造を形成するために化学処理された、化学処理されている、又は化学処理されようとしている半導体構造において曝露される主な表面を意味し、又はこれを含む。
本実施形態において「背面」の用語は、化学処理された半導体装置に関して用いられた場合、化学処理された半導体装置において、半導体構造の活性化された表面とは反対側の、化学処理された半導体構造において曝露される主な表面を意味し、又はこれを含む。
一実施形態において、図１に示すように、本発明は活性化された表面２及び背面４を有する半導体構造１を含む。活性化された表面２は第一の半導体構造１の第一の側でもよく、反対側の第二の側は背面４である。
半導体構造１は以下を備える：
− 第一表面２２及び第二表面２４を有する支持基板２０、
− 前記支持基板の前記第一表面上を被覆する絶縁層３０、及び
− 前記絶縁層内に形成される一以上のデバイス構造４０。
支持基板２０は例えばケイ素（Ｓｉ）、ガリウム（Ｇａ）、その他のような、一又は二以上の半導体材料を有するものでもよく、厚さは約１０μｍから約７５０μｍでもよい。ここで、支持基板２０の第二表面２４は半導体構造１の背面４に対応する。
絶縁層３０は通常約１μｍ以上、２０μｍ以下の厚さであり、酸化ケイ素（SiO2）、オキシ炭化ケイ素（SiOC）、水素化オキシ炭化ケイ素（SiOCH）、炭化ケイ素（SiC）、窒化ケイ素（SiN）又はこれらの混合物で形成することが出来る。
最後に、本実施形態においてデバイス構造４０は導電パッドである。
導電パッド４０は銅（Ｃｕ）、アルミニウム（Ａｌ）、又はアルミニウム及び銅を含有する合金等の導電材料で形成されている。
導電パッド４０をさらに約５ｎｍ以上、２００ｎｍ以下の隔膜層４５で被覆することが出来、導電材料の拡散を防ぐことが出来る。隔膜層４５は窒化チタン（TiN）、窒化タンタル（TaN）、チタン又はタンタルで形成することが出来る。
以下に示すように、半導体構造１における縦方向の電気接続５０の形成方法にかかる実施形態を説明する。
第一工程１００において、積層半導体構造１を提供する。
第二工程２００において、支持基板２０の第二表面２４より材料を除去することで、任意に半導体構造１を薄膜化してもよい。例えば、半導体構造１を機械処理（研磨又ラッピング処理）、又は化学的機械研磨（CMP、chemical-mechanical polishing）処理によって薄膜化してもよい。
一例として、支持基板２０を薄膜化することで、その厚みを約５０μｍまで小さくすることが出来るが、これに限定されない。
好ましくは、この後、半導体構造１の活性化された表面２を担体３５に結合することで、機械強度を構造１に与える。かかる担体３５は酸化ケイ素又はシリコンで形成することが出来る。一例としてかかる担体を備える半導体構造１を図１に示す。
第三工程３００（図２から３を参照）において、半導体構造１中に、さらにビア５０が形成される。
支持基板２０の第二表面２４から導電パッド４０までビアを穿孔してビア５０を形成し、導電パッド４０を露出する。
本発明においては、最初に支持基板２０の穿孔３１０により行い、支持基板２０の第二表面２４から支持基板２０と絶縁層３０の境界面の近傍領域まで達する予備ビア５２を得た後（図２）、湿式エッチング３２０により絶縁層３０を穿孔する（図３）。
支持基板２０に予備ビア５２を形成することで、湿式エッチング工程３２０を単純化できるため、エッチング液が支持基板２０の材料と反応しないものを選択するのが好都合である。特定の形状が必要な時、湿式エッチングにおいてマスクの使用が一般的であるが、
上記の場合、いかなる場合でもエッチング液が絶縁層３０のみをエッチングするためマスクを必要としない。
予備ビア５２の穿孔３００は公知のいかなる手法によって行ってもよく、例えばドライエッチング、適切なエッチング液による湿式エッチング、又は反応性イオンエッチングでもよい。
第一実施形態によれば、予備ビアは背面４から支持基板の第一表面２２に達する。
あるいは、予備ビアは層３０内に進み、隔膜層４５の近傍だが、接触はしない領域まで達してもよい。この場合、湿式エッチング工程３２０では、絶縁層３０の残った厚みを穿孔するだけで、導電パッド４０の隔膜４５を露出することができる。
絶縁層３０の湿式エッチング工程３２０において、エッチング液としてはフッ化水素酸、フッ化アンモニウム、BOE（Buffered Oxide Etch）のようなこれらの混合物、又は絶縁層３０の材料を選択的にエッチングできるが、隔膜層４５材料や導電材料４０はエッチングしないことに適合する任意のエッチング液を使用することが出来る。例えばエッチング液は０．１体積％以上、５０体積％以下、好ましくは０．１体積％以上、２．５体積％以下の体積のフッ化水素酸、及び残余の脱イオン水又は蒸留水を含有してもよい。かかる溶液中、グリセリン、カテコール、エチレングリコール又はポリエチレングリコール、ポリプロピレングリコール、ポリビニルアルコールのような多価アルコール化合物を加えることで、絶縁層３０の材料と隔膜層４５の材料との間で選択的にエッチングを強化することが出来る。例えば０．１体積％以上、２．５体積％以下のフッ化水素酸及び０．１体積％以上、２．５体積％以下のグリセリン並びに残余の脱イオン水又は蒸留水を含有するエッチング液でもよい。
湿式エッチング工程３２０はエッチング液、材料及び穿孔される絶縁材料の厚さに合わせた所定の時間行ってもよい。
例えば、１．７５％のフッ化水素酸を含有するエッチング液、及びSiO2のCVD（chemical vapor deposition）で形成した絶縁層であれば、エッチング速度は毎分約１２０ｎｍである。
より一般的には、エッチング液中のフッ化水素酸の濃度が高いほど、エッチング速度は速くなる。
このためエッチングされるSiO2の厚さに基づいて湿式エッチングの持続時間を正確に決めることが出来きるので、ビア５０を充分に深くすることが出来るため、導電パッド４０を損傷することなく導電パッド４０の隔膜層４５を露出することが出来る。
さらに、絶縁層３０の材料を選択的にエッチングし導電パッド４０の隔膜層４５の材料は選択的にエッチングしないことに適合するエッチング液を選択することで処理の正確性をさらに高めることができる。上記の例では、グリセリンを添加したフッ化水素酸に選択性があるのは、SiO2のエッチング速度に比べ、隔膜層の材料に対するエッチング速度がとても遅いからである。結果としてエッチング速度及びエッチングするSiO2の厚さを把握することでこれらを損傷することなく導電パッド４０の隔膜層４５の露出することが出来る上に、これらの構成材料の再スパッタリングの誘発を防止できる。エッチング液にグリセリンのような多価アルコールを用いることでかかる効果を大幅に向上させることが出来る。多価アルコール化合物は隔膜層４５をフッ化水素酸から保護すると考えられる。このような選択性は、通常のエッチング速度を基準とすると２００倍に高めることが出来る。
フッ化水素酸のようなエッチング液はシリコンを疎水性にするため、上記方法はさらに予備湿潤化工程３２２を備えることで、予備エッチング工程３２０を改善することが出来る。かかる目的のため、絶縁層３０にビア５０を穿孔する前に半導体構造１を脱イオン水又は蒸留水中に沈めることで、エッチング液は予備ビア５２内に拡散する。
また、エッチング工程３２０の最後に、半導体基板を脱イオン水又は蒸留水ですすぎ（３２４）、脱イオン水又は蒸留水に浸し（３２６）、その後３２８に供して吸引することで、エッチング反応を停止することで、導電パッド４０の損傷とその材料のビア５０の壁への再沈着を確実に防止することが出来る。
吸引工程３２８を約１ミリバール以上、１００ミリバール以下の吸引下で行うことで、例えば１分以上、１０分以内の時間でこれを完了することが出来る。
初めに75x45 μmのビアを有する複数の試験片（2*2 cm）を予備湿潤化工程３２２に供した。その後すぐにこれらを1.35体積％のフッ化水素酸（0.72 M）及び1.35体積％のグリセリンを含有するエッチング液に浸漬した。エッチング液の希釈度はエッチング時間を適切に制御できるものとした。実際にエッチング液の濃度が高い過ぎると、試験片を適切な時点でエッチング液から取り出さなければ、隔膜層もまた腐食する。本実施例では、1.35体積％のフッ化水素酸を用いることで、選択的なエッチングが適切に行える一方で、隔膜層までエッチングしてしまうことを防止する。
また、さらにグリセリンをフッ化水素酸に添加することで、酸化物と隔膜層との間のエッチングの選択性を高めることが出来る。実際に試験片がエッチング液中に長時間（すなわち絶縁層３０をパッドまで穿孔するのに必要な時間よりも長い時間）放置されても、フッ化水素酸及びグリセリンを含有するエッチング液は隔膜層をエッチングすることはない。
所望の時点において、試験片を脱イオン水で速やかにすすぎ（３２４）、新しい脱イオン水に浸漬し（３２６）、吸引する（３２８）。
上記の場合ビアの底部におけるエッチング速度は毎分４０ｎｍである。
パッドを覆う８００ｎｍのSiO2に対して、エッチング時間を１６分と１８分として試験した。一つ目のエッチング時間ではパッドから約８０ｎｍのところまでエッチングすることができ、二つ目のエッチング時間では丁度、パッドの頭部までエッチングできたのでこれを露出することができた。
穿孔工程３００により、半導体基板１は活性化された表面２から隔膜層４５（又は半導体基板１が上記隔膜層４５を備えていないならば導電パッド４０）に達するビア５０を備えるようになる。
しかしながらエッチングの方向は限定されないことから、絶縁層３０の材料はあらゆる方向に向かって同一のエッチング速度でエッチングされるため、エッチング工程３２０の開始部の近傍にアンダーカットＵ（undercut U）が形成される（すなわち予備ビアが支持基板２０の第一表面２２まで達した時点における支持基板２０と絶縁層３０の境界面において）。このようなアンダーカットの例を図３及び３Ａに示す。
上述のビア５０において、アンダーカットＵの、横断方向の寸法ａ及び長手方向の寸法ｂの間の比は、１以上、１．１以下である。
このため、ビア５０は直線的でないことから、従来の沈積方法に従ってビア５０の壁を被覆することは難しい。
このことがビアラスト法における穿孔方法の選択肢として、湿式エッチング法が採用されなかった理由である。
アンダーカットＵの生じることは避けられないため、当業者にとって湿式エッチングによってビアを実現することはできないと考えられていた。
しかしながら、ビア５０を湿式被覆（wet coating）することで、アンダーカットＵの問題を解消することが出来る。
湿式被覆は選択的な方法であり、支持基板３０の領域中のビア５０の壁を選択的に被覆することが出来る。
本手法は被覆される壁の形状によらず、それぞれ均一な厚みの、絶縁層６０（図４）、銅の拡散に対する隔膜７０（図５）及び銅シード層８０（図６）の被覆形成を可能にする点で優れる。さらに絶縁膜６０を被覆する間に用いる溶液を適切に選択することで、本手法によって支持基板３０の近傍にあるビアの壁にのみ選択的に被覆することが出来る。一方、湿式被覆により得られる層７０及び８０は、ビア（５０）の全表面、すなわち支持層３０（すでに絶縁膜６０で被覆されている）の近傍の壁、絶縁層３０近傍の壁、及びビア５０の底部（導電パッド４０近傍における）を均一な厚みで、連続的に被覆する。
最終的に本手法は同時に複数のビアを被覆することができるため、とても効率がよい。
湿式被覆の方法は例えば出願人の名義による文献、国際公開第２０１０／００１０５４号から知ることが出来る。
この文献に記載されている方法により選択的にビア５０を絶縁膜６０で被覆することが出来る（工程４００ − 図４）。
このため本実施形態の方法により得られる半導体基板１は支持基板２０近傍でのみ、絶縁膜６０によって一様に被覆され、絶縁層３０及び導電パッド４０（又はその隔膜層４５）上のいずれも絶縁膜６０で直接被覆されないビア５０を備えるので、導電パッド４０又は絶縁層３０上に沈積した絶縁膜の除去工程を追加する必要が無い。
またアンダーカットＵであるにも関わらず、国際公開第２０１０／００１０５４号に記載された方法により、銅の拡散に対する隔膜７０を（工程５００ − 図５）、また任意に銅シード層８０（工程６００ − 図６）を、また銅を充填することでこれの金属被覆を設けることが出来る。
より正確に言えば、国際公開第２０１０／００１０５４号は、電気伝導体又は支持基板２０のような半導体基板のおける電気絶縁膜６０の作成方法（工程４００）が以下の通り記載されている：
ａ）上記表面を以下を含有する溶液に接触させる
− プロトン性溶媒；
− 一以上のジアゾニウム塩；
− 一以上の、鎖状に重合可能な単量体であって前記プロトン性溶媒に溶解するもの；
− 一以上の、上記溶液のpHを７、好ましくは2.5より小さく調整することで前記ジアゾニウム塩を安定化させるのに十分な量の酸；
ｂ）ポテンショパルスモード又はガルバノパルスモード（potentio- or galvano-pulsed mode）により、上記表面に、８０ナノメートル以上の、好ましくは１００ナノメートル以上、５００ナノメートル以下の厚みを有する膜を形成するのに十分な持続時間の間、極性を持たせる；
プロトン性溶媒は、水、好ましくは脱イオン水又は蒸留水、及び水酸化物からなる溶媒、特に１から４個の炭素原子を有するアルコール；２から４個の炭素原子を有するカルボン酸、特にギ酸及び酢酸並びにこれらの混合物からなる群から選ぶことが出来る。
水は本発明のうち、ここで紹介する態様における好ましいプロトン性溶媒である。
大まかに言えば、本発明の第一の態様に係る方法の実施に数多くのジアゾニウム塩、特に文献、国際公開第２００７／０９９２１８号に記載のジアゾニウム塩を用いることが出来る。
このため、個別の性質を考慮し、ジアゾニウム塩を下記式（Ｉ）に記載の化合物より選ばれるアリルジアゾニウム塩とする。
R-N2 +,A- （Ｉ）
ここで、
− Ａは一価の陰イオンを表す。
− Ｒはアリル基を表す。
アリル基Ｒの例として、特に置換されていない、一置換体の、多置換体の芳香環又は複素芳香環の炭素構造であって、それぞれ３から８個の原子を有する、一又は二以上の芳香環又は複素芳香環を有し、ヘテロ原子としてＮ、Ｏ、Ｓ又はＰから選ばれる構造をあげることが出来る；任意の置換基としてNO2、CHO、ケトン、CN、CO2H、NH2、エステル及びハロゲン等の電子吸引基から選ばれるものが好ましい。
パルスモードのエレクトログラフティング（商標）の手順を用いて本実施例の方法の他の態様も実施することで、かつこの個別の手順によりこれを可能にすることが出来る程度に実施することで、完全に予想外なことに、かつサイクリックボルタンメトリーによるエレクトログラフティングの手順と比較して、連続的かつ一様であり、成長速度論の上で産業利用上の制約に合致する膜を得ることを可能にする。
直前に説明した電気的な絶縁膜６０を形成する方法はシリコン貫通ビアの形成に特に有用であり、特に３Ｄ集積回路において、銅の移動及び拡散を防止する隔膜層７０で被覆し（工程５００）、内部電気絶縁層を構築するのに有用である。
上述の隔膜層７０はそれ自身が湿式沈着法で作れるため有利であり、プロトン性の性質を有する液体の媒体中が好ましいのは自明である。
かかる目的のため、国際公開第２０１０／００１０５４号は半導体装置の被覆方法を開示しており（工程５００）、かかる被覆法は、電気絶縁膜６０となる第一層の形成及び銅の拡散に対する隔膜７０となる第二層の形成からなり、第二層は以下の通り形成される：
ａ）第一層の表面において湿式法により第一層を形成し、金属又は金属合金、具体的にはニッケル又はコバルトの粒子、特にナノ粒子を含有する有機膜を得る工程
ｂ）２０ｎｍ以上の厚さを有する金属膜を形成可能な条件下で、膜６０を、有機膜、及び一以上の還元剤に取り込んだ金属と同じ性質を有する一以上の金属塩を含有する溶液と接触させる工程；
工程ａ）は上述の内層の開放された表面を、以下を含有する溶液に接触させることで実施できる：
− 一以上の溶媒、好ましくはプロトン性溶媒；
− 一以上のジアゾニウム塩；
− 一以上の、鎖状に重合可能な単量体であってプロトン性溶媒に溶解するもの；
− 一以上の、上記ジアゾニウム塩から遊離基の実体の生成を可能にする化学的な開始剤。
工程ａ）で用いられるプロトン性の溶媒及びジアゾニウム塩は内層に用いられたプロトン性の溶媒と同じ性質でもよい。
またジメチルホルムアミド、アセトン又はジメチルスルホキシド等の非プロトン性の溶媒を用いて工程ａ）を実施することもできる。
上述の遊離基によって鎖状に重合できる単量体はその性質上、様々なものがある。
特に国際公開第２００７／０９９２１８号に記載された単量体から選んでもよい。
あるいは隔膜層７０を以下の工程により形成してもよい：
１．以下の溶液により絶縁層の表面を活性化する：
ｉ） 以下に示す群から選ばれる一又は二以上のパラジウム錯体からなる活性剤：
・下記式（Ｉ）を有するパラジウム錯体：
Figure 0006347744
ここで
− Ｒ１及びＲ２は同一で、かつＨ；CH2CH2NH2；CH2CH2OHを表すものであり；若しくは
− Ｒ１はＨを表し、かつＲ２はCH2CH2NH2を表すものであり；若しくは
− Ｒ２はCH2CH2NHCH2CH2NH2を表し、かつＲ１はＨを表すものであり；又は
− Ｒ２はCH2CH2NHCH2CH2NHCH2CH2NH2を表し、かつＲ１はＨを表すものであり；
− ＸはCl-；Br-；I-；H2O, NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-からなる群から選ばれるリガンドを表す；
・下記式（ＩＩａ）又は（ＩＩｂ）を有するパラジウム錯体：
Figure 0006347744
ここで：
− Ｒ１及びＲ２は上記のとおり定義され、かつ
− Ｙは下記からなり、二価の負電荷を備える対イオンを表す：
・いずれもCl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-からなる群から選ばれる２個の一価陰イオン；又は
・二価の陰イオン、好ましくはSO4 2-；
ｉｉ） 下記一般式を有する一又は複数のオルガノシランからなる二官能の有機結合剤：
ｉｉｉ）
{NH2-(L)}3-n-Si(OR)n （Ｖ）
ここで：
− ＬはCH2；CH2CH2；CH2CH2CH2-及びCH2CH2NHCH2CH2からなる群から選ばれるスペーサーであり；
− ＲはCH3，CH3CH2，CH3CH2CH2，(CH3)2CHからなる群から選ばれる基であり；かつ
− ｎは１，２又は３に等しい整数である。
ｉｖ）上記活性剤及び結合剤を溶解するのに適した一又は複数の溶媒からなる溶媒系。
２．活性化された表面に導電層を無電解沈着（electrolessly depositing）させる。
実施形態にならい、上記溶液が０．５体積％以下、好ましくは０．２体積％以下、より好ましくは０．１体積％以下の水を含むものとする。
活性剤の濃度は10-6 M以上、10-2 M以下、好ましくは10-5 M以上10-3 M以下、さらに好ましくは5×10-5 M以上5×10-4 M以下とし、かつ結合剤の濃度は10-5 M以上10-1 M以下、好ましくは10-4 M以上10-2 M以下、さらに好ましくは5×10-4 M以上5×10-3 Mとする。
上記二官能の有機結合剤は式（Ｖ）を有する一又は複数のオルガノシランからなることが好ましく、
ここで、
− ＬはCH2CH2CH2-であり、ＲはCH3である（APTMS、（３−アミノプロピル）トリメトキシシラン）；
− 若しくはＬはCH2CH2CH2-であり、ＲはCH3である（APTES、（３−アミノプロピル）トリエトキシシラン）；
− 又はＬはCH2CH2NHCH2CH2であり、ＲはCH3である（DATMS又はDAMO、（３−（２−アミノエチルアミノ）プロピルトリメトキシシラン）である。
溶媒系はＮ−メチルピロリジノン（ＮＭＰ）、ジメチルスルホキシド（ＤＭＳＯ）、アルコール類、例えばモノエチル−ジエチレングルコール等のエチレングリコールエーテル、プロピレングリコールエーテル、ジオキサン及びトルエンからなる群から選ばれる一又は二以上の溶媒からなるものでもよい。
最後に、活性剤は以下のものからなる群から選択される一又は二以上のパラジウム錯体からなることが好ましい：
− 上記式（Ｉ）を有する錯体であって：
− Ｒ１はＨであり、Ｒ２はCH2CH2NH2であり、ＸはＣｌであり、（ジエチレントリアミン）（ジクロロ）パラジウム（ＩＩ）と呼ばれる錯体；
− Ｒ１及びＲ２は同一でかつCH2CH2OHであり、かつＸはＣｌであり、（Ｎ，Ｎ’−ビス（２−ヒドロキシエチル）エチレンジアミン）−（ジクロロ）パラジウム（ＩＩ）と呼ばれる錯体；
− 上記式（ＩＩａ）を有する錯体であって：
− Ｒ１はＨであり、Ｒ２はCH2CH2NH2であり、Ｙは２個のＣｌであり、トランス−ビス（ジエチレントリアミン）パラジウム（ＩＩ）と呼ばれる錯体；
− 上記式（ＩＩｂ）を有する錯体であって：
− Ｒ１はＨであり、Ｒ２はCH2CH2NH2であり、Ｙは２個のＣｌであり、シス−ビス（ジエチレントリアミン）パラジウム（ＩＩ）と呼ばれる錯体；
上記は5×10-5 M以上5×10-4 M以下の濃度で含まれる。
より詳細な情報として、仏国特許出願公開第２９５０６３４号の記載を参照することが出来る。
上述の二層の被覆（絶縁体／隔膜層）を形成する方法は貫通ビア５０の形成に特に有用であり、特に集積回路では、内部構造を形成するため任意に銅シード層８０と共に被覆することができるので、貫通ビアの金属被覆をすることが出来る。
上述の銅シード層８０は湿式の沈積方法で、好ましくは液体の媒体中で形成することが出来る。
かかる目的のため、国際公開第２０１０／００１０５４号は半導体基板の被覆方法を開示しており（工程５００）、かかる被覆法は電気絶縁膜６０となる内部の第一層の形成、銅の拡散に対する隔膜７０となる第二層の形成、及び第三層として外部の銅シード層８０の形成からなり、銅シード層８０は第二層の開放された表面に以下の溶液に接触させることで形成する：
− 一以上の溶媒；
− 濃度約１４ｍＭ以上、約１２０ｍＭ以下の銅イオン；
− エチレンジアミン；
− 銅に対するエチレンジアミンのモル比は１．８０以上、２．０３以下；
− 上記組成のｐＨは６．６以上、７．５以下。
ｂ）上記第二層の開放された表面を上記第三層の形成に充分な持続時間をもって極性を有するようにする；
当然のことながら、かかる工程によりビア５０の金属被覆を行うことが出来る。
上記工程において溶液を用いることで銅シード層８０の基板に対する被覆率は、ビアの最も重要な部分も含めて、特に高く（９９%より大きい）することが可能であり、その構造が高い寸法（high form factor）（縦横比が３：１よりも大きい、又は１０：１以上、１５：１以下の桁であっても）及び比較的大きいビアの容積（0.8101 μm3以上5106 μm3以下）を有していても、これが出来る。このため、これらの溶液は工業規模での利用に完全に適合する。
工程Ｃにおいて用いる溶液の好ましい態様の一つとして、１６ｍＭ以上、６４ｍＭ以下の銅イオンを含むものがある。
溶液の他の好ましい態様として銅イオンのエチレンジアミンに対するモル比が１．９６以上、２．００以下のものがある。
その後、通常の方法に従い、貫通ビアに銅を充填し金属被覆してもよい。
また、仏国特許出願公開第１０５４６６８号に従い、直接、ビア（絶縁層６０及び隔膜層６０で被覆されたのみ）を充填することで隔膜層７０をシード層８０で被覆せずに貫通ビアを金属被覆してもよい。
上記の目的のため、以下を含有する組成物を用いた銅の電気沈着によりビアを金属被覆する：
− 銅イオン、濃度４５ｍＭ以上、１５００ｍＭ以下の、好ましくは４５ｍＭ以上、５００ｍＭ以下の、より好ましくは１００ｍＭ以上、３００ｍＭ以下の銅イオン；
− 銅の錯化剤、２以上、４以下のアミノ基を有する芳香族ポリアミンを含む群の内の一以上の構成要素を備え、４５ｍＭ以上、３０００ｍＭ以下の、好ましくは４５ｍＭ以上、１５００ｍＭ以下の、より好ましくは３００ｍＭ以上、９００ｍＭ以下の濃度の銅の錯化剤；
銅の錯化剤は例えば、エチレンジアミン、ジエチレンジアミン、トリエチレンジアミン又はジプロピレントリアミンでもよく、エチレンジアミンが好ましい。
− 銅及び上記銅の錯化剤のモル比は０．１以上、５以下、好ましくは０．１以上、１以下、より好ましくは０．２以上、０．４以下である；
− チオジグリコール酸、濃度１ｍｇ／Ｌ以上、５００ｍｇ／Ｌ以下のチオジグリコール酸；
− 任意に、緩衝系、特に濃度０．１Ｍ以上、３Ｍ以下の硫酸アンモニウムを加えてもよい。
実施形態にならい、溶媒は水であり、銅イオンは硫酸銅（ＩＩ）に由来する。
湿式エッチング工程後の基板（大きさ４ｘ４ｃｍの試験片）を超音波槽（３２０Ｗ、３５ｋＨｚ）中の脱イオン水で洗浄し、一部改変したピラニア溶液（Ｈ２Ｏ２６０ｍｌ＋純粋な硫酸１５ｍＬ＋１００ｐｐｍのフッ化水素溶液１ｍｌ）にて３分間、同様に超音波槽内で（３２０Ｗ、３５ｋＨｚ）処理する。テフロン（登録商標）の容器又は装置が必要である。試験片は最後に脱イオン水で予備湿潤化し、P4VP（ポリ４−ビニリピリジン）のエレクトログラフティングに供する。
本実施例に用いるエレクトログラフティング溶液は水溶液であり、４−ビニルピリジン（４−ＶＰ；４．５ｘ１０−２モル）５ｍＬを１Ｍ塩酸９５ｍｌに添加し、さらに市販の４−ニトロベンゼン ジアゾニウム塩（ＤＮＯ２；１ｘ１０−３モル）２３６ｍｇを更に加えて調製する。
上述の方法により、導体又は半導体材料、特にシリコン製の、新しい構造を有するウェーハーを製造することが出来る。
［手順］
シリコン基板上でエレクトログラフティングを実施するために以下からなるシステムを用いる：
○ 所定の速度で回転する手段を備え、基板、作動電極として用いられるように構築された部品を支持する形状を有する試料保持器；
○ 対になる電極として用いる炭素シート；
○ 安定した電源及び電気接続装置。
シリコン基板の表面に対するP4VPのエレクトログラフティングは、前もって毎分４０回転以上、１００回転以下（例えば毎分６０回転）の回転を始めた基板に、約１０分以上、３０分以下の所定の持続時間（例えば１５分）中、「パルス電圧」電気化学的手順を実施することで行う。
○ ０．０１秒以上、２秒以下（例えば０．６秒）の全期間Ｐ；
○ ０．０１秒以上、１秒以下（例えば０．３６秒）の、極性を有する時間Ｔ、この間、５Ｖ以上、２０Ｖ以下の電位差を基板の表面に持たせる（例えば陰極の電位が−１７Ｖ）；及び
○ Ｔオフと呼ばれる、電位０の休止期間、０．０１秒以上、１秒以下（例えば０．２４秒）の持続時間。
当然のことながら、本エレクトログラフティング工程の持続時間は、絶縁層６０の重合体の所望の厚みに依拠する。
一旦エレクトログラフティングが終わったのち、初めは水で、その後ジメチルホルムアミド（ＤＭＦ）で、最後にもう一度脱イオン水で、試料を数回洗浄する。不活性雰囲気中で、典型例として２５０℃、１０分間、試料の乾燥を実施する。
その後、担体３５を半導体構造１から取り外す。

Claims (20)

  1. 積層半導体構造において縦方向の電気接続を形成する方法であって、下記の工程を含み：
    − 下記を備える積層半導体構造（１）を得る工程（１００）：
    − 第一表面（２２）及び第二表面（２４）を含む支持基板（２０）、
    − 前記支持基板（２０）の前記第一表面上（２２）に被覆される絶縁層（３０）、及び
    − 前記絶縁層（３０）内に形成される一以上のデバイス構造（４０）；並びに
    − 前記支持基板（２０）の第二表面から前記デバイス構造（４０）までビア（５０）を穿孔し（３００）、デバイス構造（４０）を露出するところ、前記絶縁層への穿孔（３００）は少なくとも一部において湿式エッチング（３２０）によって行われる工程、
    前記方法は、さらに前記縦方向のビア（５０）の表面を溶液に接触させることで、前記縦方向のビア（５０）を絶縁膜（６０）で湿式被覆する工程（４００）を含むことにより均一な絶縁膜（６０）を得るところ、前記ビア（５０）の湿式被覆は、選択的に前記支持基板（２０）の近傍にある前記ビア（５０）を被覆するのみであることを特徴とする方法。
  2. 湿式エッチング（３２０）は所定の時間行われ、
    前記所定の時間は絶縁層（３０）の材料、エッチング液及び穿孔すべき絶縁層（３０）の厚さによって定まる、
    請求項１に記載の方法。
  3. 湿式エッチング（３２０）はフッ化水素酸及び任意でグリセリンを含有する溶液で行う、
    請求項１又は２に記載の方法。
  4. 前記エッチング液は０．５体積％以上、５０体積％以下の、好ましくは１．３５体積％のフッ化水素酸を含有する、
    請求項３に記載の方法。
  5. 前記エッチング液はさらに０．５体積％以上、５０体積％以下の、好ましくは１．３５体積％のグリセリンを含有する、
    請求項３又は４に記載の方法。
  6. さらに前記湿式エッチング工程（３２０）の前に、前記積層半導体構造（１）を水中に入れる予備湿潤化工程（３２２）をさらに備える、
    請求項１〜５のいずれかに記載の方法。
  7. 前記湿式エッチング工程（３２０）の後に、前記積層半導体構造（１）を水ですすぐ、すすぎ工程（３２４）をさらに備える、
    請求項１〜６のいずれかに記載の方法。
  8. 前記湿式エッチング工程（３２０）の後に、前記積層半導体構造（１）を吸引下に置く（３２８）吸引工程（３２６、３２８）を備える、
    請求項１〜７のいずれかに記載の方法。
  9. 前記積層半導体構造（１）を前記吸引工程（３２６、３２８）において水中に入れる（３２６）、
    請求項８に記載の方法。
  10. 前記湿式エッチング工程（３２０）の前に、前記支持基板（２０）を薄くする除去工程（３１０）をさらに備える、
    請求項１〜９のいずれかに記載の方法。
  11. 前記湿式エッチング工程（３２０）の前に、前記第二表面（２４）から少なくとも絶縁層（３０）まで予備ビア（５２）を形成する予備穿孔工程（３１０）をさらに備える、
    請求項１〜１０のいずれかに記載の方法。
  12. 前記予備ビアはドライエッチング、湿式エッチング又は反応性イオンエッチングで形成する、
    請求項１１に記載の方法。
  13. 前記溶液は以下のものを含み：
    − プロトン性溶媒；
    − 一以上のジアゾニウム塩；
    − 一以上の、鎖状に重合可能な単量体であって前記プロトン性溶媒に溶解するもの；
    − 一以上の、上記溶液のｐＨを７、好ましくは２．５より小さく調整することで前記ジアゾニウム塩を安定化させるのに十分な量の酸；かつ
    ポテンショパルスモード又はガルバノパルスモードにより、前記縦方向の接続の表面に、６０ナノメートル以上の、好ましくは８０ナノメートル以上、５００ナノメートル以下の厚みを有する膜を形成するのに十分な持続時間の間、極性を持たせる、
    請求項１に記載の方法。
  14. 以下の、銅の拡散に対する隔膜（７０）を作成する工程（５００）をさらに含む：
    ａ）粒子、特に金属又は金属合金、具体的にはニッケル又はコバルトのナノ粒子を含有する有機膜を、前記絶縁膜（６０）の表面に湿式法により形成する工程；
    ｂ）上記のとおり形成した膜を、１００ｎｍ以上の厚さを有する金属膜を形成可能な条件下で、好ましくは有機膜に取り込まれる前記金属と同じ性質を有する一以上の金属塩、安定化剤及び一以上の還元剤を含有する溶液と接触させる工程；
    請求項１に記載の方法。
  15. 以下の、銅の拡散に対する隔膜（７０）を作成する工程（５００）をさらに含む：
    １．下記を含む溶液により絶縁層の表面を活性化する：
    ｉ） 下記の群から選ばれる一又は複数のパラジウム錯体を含有する活性剤：
    ・下記式（Ｉ）を有するパラジウム錯体：
    Figure 0006347744
     ここで：
    − Ｒ１及びＲ２は同一で、かつＨ；CH2CH2NH2；若しくはCH2CH2OHを表すものであり；若しくは
    − Ｒ１はＨを表し、かつＲ２はCH2CH2NH2を表すものであり；若しくは
    − Ｒ２はCH2CH2NHCH2CH2NH2を表し、かつＲ１はＨを表すものであり；又は
    − Ｒ２はCH2CH2NHCH2CH2NHCH2CH2NH2を表し、かつＲ１はＨを表すものであり；
    − ＸはCl-；Br-；I-；H2O, NO3 -；CH3SO3 -；CF3SO3 -；CH3-Ph-SO3 -；CH3COO-からなる群から選ばれるリガンドを表す；
    ・下記式（ＩＩａ）又は（ＩＩｂ）を有するパラジウム錯体：
    Figure 0006347744
     ここで：
    − Ｒ１及びＲ２は上記のとおり定義され、かつ
    − Ｙは下記からなり、二価の負電荷を備える対イオンを表す：
    ・いずれもCl-；PF6 -；BF4 -；NO3 -；CH3SO3 -；CF3SO3 -；CH3C6H4SO3 -；CH3COO-からなる群から選ばれる２個の一価陰イオン；又は
    ・二価の陰イオン、好ましくはSO4 2-；
    ｉｉ） 下記一般式を有する一又は複数のオルガノシランからなる二官能の有機結合剤：
    {NH2-(L)}3-n-Si(OR)n （Ｖ）
    ここで：
    − ＬはCH2；CH2CH2；CH2CH2CH2-及びCH2CH2NHCH2CH2からなる群から選ばれるスペーサーであり；
    − ＲはCH3，CH3CH2，CH3CH2CH2及び(CH3)2CHからなる群から選ばれる基であり；かつ
    − ｎは１，２又は３に等しい整数である。
    ｉｉｉ）上記活性剤及び結合剤を溶解するのに適した一又は複数の溶媒からなる溶媒系；
    ２．前記活性化された表面に導電層を無電解沈着させる；
    請求項１に記載の方法。
  16. 以下により銅シード層（８０）を形成する工程（６００）をさらに備える：
    ａ）前記銅の拡散に対する隔膜層の、開放された表面に以下のものを含む溶液を接触させる：
    − 一以上の溶媒；
    − 濃度約１４ｍＭ以上、約１２０ｍＭ以下の銅イオン；
    − エチレンジアミン；
    − 銅に対するエチレンジアミンのモル比は１．８０以上、２．０３以下；
    − 上記組成のｐＨは６．６以上、７．５以下；
    ｂ）前記隔膜層の開放された前記表面を前記銅シード層の形成に充分な持続時間をもって極性を有するようにする；
    請求項１４又は１５に記載の方法。
  17. 以下の組成を有する組成物を用いた、銅の導電沈着により縦方向の電気的接続を金属被覆する工程をさらに備える：
    − 銅イオン、濃度４５ｍＭ以上、１５００ｍＭ以下の、好ましくは４５ｍＭ以上、５００ｍＭ以下の、より好ましくは１００ｍＭ以上、３００ｍＭ以下の前記銅イオン；
    − 銅の錯化剤、２以上、４以下のアミノ基を有する芳香族ポリアミンを含む群の内の一以上の構成要素を備え、濃度４５ｍＭ以上、３０００ｍＭ以下の、好ましくは４５ｍＭ以上、１５００ｍＭ以下の、より好ましくは３００ｍＭ以上、９００ｍＭ以下の前記銅の錯化剤；
    − 銅及び前記銅の錯化剤のモル比は０．１以上、５以下、好ましくは０．１以上、１以下、より好ましくは０．２以上、０．４以下である；
    − チオジグリコール酸、濃度１ｍｇ／Ｌ以上、５００ｍｇ／Ｌ以下の前記チオジグリコール酸；
    − 任意に加えてもよい、緩衝系、特に濃度０．１Ｍ以上、３Ｍ以下の硫酸アンモニウム；
    請求項１５又は１６に記載の方法。
  18. − 第一表面（２２）及び第二表面（２４）を有する支持基板（２０）、
    − 前記支持基板（２０）の前記第一表面（２２）上に被覆される絶縁層（３０）、
    − 前記絶縁層（３０）内に形成される一以上のデバイス構造（４０）；
    − 前記支持基板（２０）の前記第二表面（２４）から前記デバイス構造（４０）まで達する、一以上の縦方向の接続であって、前記縦方向の接続は、前記支持基板（２０）の第一表面（２２）の近傍の絶縁層（３０）に、アンダーカット（Ｕ）を有するもの、及び
    前記支持基板（２０）の近傍のみにて前記縦方向の接続の壁に設けられる一以上の絶縁膜（６０）であって、前記絶縁膜（６０）の厚みは均一であるものを備える、
    積層半導体構造（１）。
  19. 前記絶縁膜（６０）及び前記縦方向の接続の前記壁を覆う、銅の拡散に対する隔膜（７０）をさらに備え、
    前記銅の拡散に対する隔膜（７０）の厚みは均一である、
    請求項１８に記載の積層半導体構造（１）。
  20. 銅の拡散に対する隔膜（７０）を覆う、銅シード層（８０）をさらに備え、
    前記銅シード層（８０）の厚みは均一である、
    請求項１９に記載の積層半導体構造（１）。
JP2014511848A 2011-05-23 2012-05-22 積層半導体構造における縦方向の電気接続の形成方法 Active JP6347744B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161489015P 2011-05-23 2011-05-23
US61/489,015 2011-05-23
EP11305632.9 2011-05-23
EP11305632.9A EP2528089B1 (en) 2011-05-23 2011-05-23 Method for forming a vertical electrical connection in a layered semiconductor structure
PCT/EP2012/059503 WO2012160063A1 (en) 2011-05-23 2012-05-22 Method for forming a vertical electrical connection in a layered semiconductor structure

Publications (3)

Publication Number Publication Date
JP2014519201A JP2014519201A (ja) 2014-08-07
JP2014519201A5 JP2014519201A5 (ja) 2017-02-02
JP6347744B2 true JP6347744B2 (ja) 2018-06-27

Family

ID=44789383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511848A Active JP6347744B2 (ja) 2011-05-23 2012-05-22 積層半導体構造における縦方向の電気接続の形成方法

Country Status (10)

Country Link
US (1) US9368397B2 (ja)
EP (1) EP2528089B1 (ja)
JP (1) JP6347744B2 (ja)
KR (1) KR102014891B1 (ja)
CN (1) CN103582942B (ja)
CA (1) CA2836845C (ja)
IL (1) IL229519B (ja)
SG (1) SG194863A1 (ja)
TW (1) TWI594387B (ja)
WO (1) WO2012160063A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367139B (zh) * 2013-07-11 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种tsv孔底部介质层刻蚀方法
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
US9321635B2 (en) * 2013-11-28 2016-04-26 Solid State System Co., Ltd. Method to release diaphragm in MEMS device
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
CN109835867B (zh) * 2017-11-24 2023-07-14 中芯国际集成电路制造(上海)有限公司 刻蚀溶液和刻蚀方法
CN109082216B (zh) * 2018-05-23 2019-12-27 同济大学 一种弹性导电膜及其制备方法
CN110634837A (zh) * 2019-09-27 2019-12-31 哈尔滨理工大学 一种用于铜互联电路中的扩散阻挡层
US11276650B2 (en) * 2019-10-31 2022-03-15 Avago Technologies International Sales Pte. Limited Stress mitigation structure
JP7419877B2 (ja) * 2020-02-28 2024-01-23 セイコーエプソン株式会社 振動デバイス、電子機器および移動体

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE510776A (ja) 1951-04-20
US3642549A (en) * 1969-01-15 1972-02-15 Ibm Etching composition indication
US4230523A (en) * 1978-12-29 1980-10-28 International Business Machines Corporation Etchant for silicon dioxide films disposed atop silicon or metallic silicides
US4442421A (en) * 1981-07-31 1984-04-10 Jacobus Otha J Semiconducting coordination polymers and electrical applications thereof
JP2678701B2 (ja) * 1992-02-19 1997-11-17 石原薬品 株式会社 電気銅めっき液
JP4189141B2 (ja) * 2000-12-21 2008-12-03 株式会社東芝 基板処理装置及びこれを用いた基板処理方法
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
EP1245697A3 (de) * 2002-07-17 2003-02-19 ATOTECH Deutschland GmbH Verfahren zum aussenstromlosen Abscheiden von Silber
US7297190B1 (en) * 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
JP2006093227A (ja) * 2004-09-21 2006-04-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
JP5236503B2 (ja) 2006-02-28 2013-07-17 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフ 水溶液から導電性または半導電性表面上に有機フィルムを形成する方法
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
EP3032578B1 (en) * 2008-03-19 2021-01-13 IMEC vzw Method for fabricating through-substrate vias and corresponding semiconductor device
FR2933425B1 (fr) * 2008-07-01 2010-09-10 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
WO2010044741A1 (en) * 2008-10-15 2010-04-22 ÅAC Microtec AB Method for making via interconnection
CN102132409A (zh) * 2008-11-21 2011-07-20 松下电器产业株式会社 半导体装置及其制造方法
JP2010129952A (ja) * 2008-12-01 2010-06-10 Nippon Telegr & Teleph Corp <Ntt> 貫通電極配線の製造方法
US8043965B2 (en) * 2009-02-11 2011-10-25 Northrop Grumann Systems Corporation Method of forming a through substrate via in a compound semiconductor
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
FR2943688B1 (fr) * 2009-03-27 2012-07-20 Alchimer Dispositif et procede pour realiser une reaction electrochimique sur une surface d'un substrat semi-conducteur
FR2950633B1 (fr) 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
FR2961220B1 (fr) 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition

Also Published As

Publication number Publication date
EP2528089B1 (en) 2014-03-05
IL229519B (en) 2018-01-31
KR20140053912A (ko) 2014-05-08
WO2012160063A1 (en) 2012-11-29
US9368397B2 (en) 2016-06-14
CA2836845C (en) 2020-06-30
TW201304105A (zh) 2013-01-16
JP2014519201A (ja) 2014-08-07
CN103582942A (zh) 2014-02-12
IL229519A0 (en) 2014-01-30
CA2836845A1 (en) 2012-11-29
KR102014891B1 (ko) 2019-10-21
SG194863A1 (en) 2013-12-30
CN103582942B (zh) 2017-05-24
TWI594387B (zh) 2017-08-01
EP2528089A1 (en) 2012-11-28
US20140084474A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP6347744B2 (ja) 積層半導体構造における縦方向の電気接続の形成方法
KR101679434B1 (ko) 전기적 절연 필름을 제조하는 방법 및 스루 비아의 금속화반응에 대한 적용
CN105845558B (zh) 穿硅通孔填充工艺
JP5743907B2 (ja) スルーシリコンビア（ｔｓｖ）内にチップ−チップ間、チップ−ウェハー間及びウェハー−ウェハー間の銅インターコネクトを電着するプロセス
KR101807313B1 (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진
US9133560B2 (en) Electroplating composition for coating a substrate surface with a metal
CN113260739A (zh) 纳米孪晶铜结构的电沉积
JP5689411B2 (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
CN106463361A (zh) 超共形电镀
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
TWI673394B (zh) 在微電子件中的銅的電沉積
TWI572750B (zh) 直通矽穿孔之銅充填
TW202114128A (zh) 封裝結構和其製造方法
WO2013142863A1 (en) Through-silicon via filling
KR101713686B1 (ko) 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
KR101436553B1 (ko) 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
US20110017703A1 (en) Selective planarization method and devices fabricated on planarized structures
KR102445575B1 (ko) 도금용 평활제, 이를 포함하는 도금용 조성물 및 구리 배선의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160822

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20161130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180529

R150 Certificate of patent or registration of utility model

Ref document number: 6347744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250