KR20160147133A - 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법 - Google Patents

실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법 Download PDF

Info

Publication number
KR20160147133A
KR20160147133A KR1020150082826A KR20150082826A KR20160147133A KR 20160147133 A KR20160147133 A KR 20160147133A KR 1020150082826 A KR1020150082826 A KR 1020150082826A KR 20150082826 A KR20150082826 A KR 20150082826A KR 20160147133 A KR20160147133 A KR 20160147133A
Authority
KR
South Korea
Prior art keywords
vias
silicon
copper
filling
defect
Prior art date
Application number
KR1020150082826A
Other languages
English (en)
Other versions
KR101713686B1 (ko
Inventor
김재정
김영규
김회철
김명준
서영란
이윤재
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020150082826A priority Critical patent/KR101713686B1/ko
Publication of KR20160147133A publication Critical patent/KR20160147133A/ko
Application granted granted Critical
Publication of KR101713686B1 publication Critical patent/KR101713686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법에 관한 것으로, 더욱 구체적으로 하기 화학식 1로 표시되는 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법에 관한 것이다:
[화학식 1]
Figure pat00011

(여기서, 상기 D1과 D2는 각각 C2와 C1의 알킬기이고, R1은 수산기이며, R2는 3개의 메틸기가 질소 원자와 결합하여 전기적으로 양성을 띠는 4차 암모늄염이 요오드화 이온과 이온결합한 것이다).

Description

실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법{Leveler for defect free filling trough silicon via and filling method}
본 발명은 실리콘 관통 비아를 무결함으로 필링할 수 있는 평탄제 및 전해도금을 이용하여 실리콘 관통 비아를 무결함으로 필링하는 방법에 관한 것이다.
반도체 소자의 기술 발전에 따라 소자의 고속화, 고직접화 및 고신뢰성화가 요구되고 있다. 이를 만족하기 위해 낮은 저항 및 높은 일렉트로마이그레이션(electromigration) 저항을 갖는 금속과 낮은 유전율의 층간 절연막을 이용한 배선 공정이 연구되어 왔다. 현재 반도체 배선 공정은 구리 배선을 사용하여 소자의 작동 속도를 개선하였으며, 효과적인 배선 공정을 위해 다마신(damascene) 공정을 통한 구리 필링(filling)법이 적용되었다.
다마신 공정은 층간 절연막을 먼저 형성한 이후, 포토리소그래피 공정(photo lithography)과 에칭(etching) 공정 등을 이용하여 배선을 형성하고, 형성된 배선을 구리로 필링하는 공정법이다. 기존의 물리기상증착(physical vapor deposition)이나 화학기상증착(chemical vapor deposition)으로는 무결함(defect-free)으로 구리를 필링하는 것에 한계가 있다. 이에 반해 구리 전해도금은 전해질 및 첨가제의 조성을 조절하여 무결함의 구리 필링을 재현성 있게 진행할 수 있어서 배선 공정에 널리 쓰이고 있다. 구리 전해도금을 통한 무결함 필링을 위해 유기 첨가제의 영향에 대한 연구가 진행되었고, 이를 기반으로 구리를 배선 바닥에서부터 채워 올리는 바닥 차오름(bottom-up)을 통해 무결함의 고신뢰성 소자 생산을 목표로 하고 있다.
상기 언급한 반도체 배선 공정의 경우 높은 밀도와 좁은 폭의 배선 형성을 통해 소자의 고직접화와 저단가화를 목표로 하고 있다. 하지만 선폭이 20 nm 이하로 감소함에 따라 기존의 구리 전해도금을 통한 무결함 필링을 진행하는 데 있어 공정상의 한계를 보이고 있다. 상기 한계점을 극복하고 소자의 고직접화를 구현하기 위해, 소자의 3차원적인 적층에 대한 연구가 요구되고 있다. 실리콘 관통 비아(through silicon via, TSV)는 웨이퍼를 수직으로 관통하여 소자와 소자를 연결하는 통로로써, 3차원 적층을 위한 차세대 배선 공정으로 각광받고 있다. 실리콘 관통 비아를 사용하여 소자 내 신호 전달 속도를 향상할 수 있을 뿐만 아니라, 전력 소모량의 감소 및 다기능성 단일 소자의 제작을 기대할 수 있다.
실리콘 관통 비아의 크기는 직경이 2 μm 내지 100 μm, 깊이가 25 μm 내지 350 μm으로, 3:1 내지 20:1 수준의 종횡비(aspect ratio)를 갖는다. 기억 소자(memory device)에 사용되는 수십 nm 크기의 배선에 비해, 실리콘 관통 비아는 직경 및 깊이 방향으로의 크기가 크기 때문에 긴 필링 시간을 요구한다. 따라서 실리콘 관통 비아 공정이 경쟁력을 갖추기 위해서는 필링 시간을 최소화하는 작업이 필요하다. 또한 소자의 직접도 향상을 위해 실리콘 관통 비아는 높은 종횡비를 갖게 되며, 소자의 신뢰성 확보를 위해 무결함 필링은 필수적이라 할 수 있다.
이와 관련된 선행문헌으로는 대한민국 공개특허 제10-2007-0067813호(공개일 2007.06.29)에 개시되어 있는 단차 평탄화를 위한 신규한 평탄제 및 이를 이용하는 구리전해 도금 방법이 있다.
따라서, 본 발명은 실리콘 관통 비아를 무결함으로 필링할 수 있는 평탄제 및 필링방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제(들)로 제한되지 않으며, 언급되지 않은 또 다른 과제(들)는 이하의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위해, 본 발명은 하기 화학식 1로 표시되는 실리콘 관통 비아의 무결함 필링용 평탄제를 제공한다:
[화학식 1]
Figure pat00001
.
(여기서, 상기 D1과 D2는 각각 C2와 C1의 알킬기이고, R1은 수산기이며, R2는 3개의 메틸기가 질소 원자와 결합하여 전기적으로 양성을 띠는 4차 암모늄염이 요오드화 이온과 이온결합한 것이다).
또한, 본 발명은 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진 기본 전해질; 및
하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진 첨가제;를 포함하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액을 제공한다:
[화학식 2]
Figure pat00002
.
또한, 본 발명은 실리콘 관통 비아가 형성된 기판을 전처리하는 단계; 및 상기 전처리된 실리콘 관통 비아가 형성된 기판을 구리 전해도금 용액에 침지시킨 후 기판에 전류 또는 전압을 인가하여 실리콘 관통 비아를 필링하는 단계;를 포함하고, 상기 구리 전해도금 용액은 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진 기본 전해질; 및 하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진 첨가제;를 포함하는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법을 제공한다:
[화학식 2]
Figure pat00003
.
본 발명에 따르면, 실리콘 관통 비아의 바닥에서보다 비아 입구에서 구리 도금 속도를 선택적으로 억제함으로써 높은 종횡비의 실리콘 관통 비아를 무결함으로 채울 수 있다.
또한, 비아 바닥에서는 억제제 및 평탄제의 흡착 밀도가 낮은 반면 가속제의 흡착 밀도가 높아 비아 바닥에서의 구리 전착 속도가 촉진되어 실리콘 관통 비아를 빠르게 필링할 수 있고, 인가되는 전류 또는 전압을 단계적으로 인가하여 실리콘 관통 비아를 필링하는 시간을 크게 단축시킬 수 있다.
도 1은 본 발명에 따른 실리콘 관통 비아의 무결함 필링방법을 나타낸 순서도이다.
도 2는 본 발명에 따른 실시예 1에서 필링된 트렌치의 사진이다.
도 3은 본 발명에 따른 실시예 2에서 필링된 트렌치의 사진이다.
도 4는 본 발명에 따른 실시예 3에서 필링된 트렌치의 사진이다.
도 5는 본 발명에 따른 실시예 4에서 필링된 트렌치의 사진이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부된 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
그러나 본 발명은 이하에 개시되는 실시예들에 의해 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명을 설명함에 있어 관련된 공지 기술 등이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그에 관한 자세한 설명은 생략하기로 한다.
본 발명은 하기 화학식 1로 표시되는 실리콘 관통 비아의 무결함 필링용 평탄제:
[화학식 1]
Figure pat00004
여기서, 상기 D1과 D2는 각각 C2와 C1의 알킬기이고, R1은 수산기이며, R2는 3개의 메틸기가 질소 원자와 결합하여 전기적으로 양성을 띠는 4차 암모늄염이 요오드화 이온과 이온결합한 것이다.
본 발명에 따른 실리콘 관통 비아의 무결함 필링용 평탄제는 실리콘 관통 비아의 바닥에서보다 비아 입구에서 구리 도금 속도를 선택적으로 억제함으로써 높은 종횡비의 실리콘 관통 비아를 무결함으로 채울 수 있다. 또한, 인가되는 전류 또는 전압을 단계적으로 인가하여 실리콘 관통 비아를 필링하는 시간을 크게 단축시킬 수 있다.
또한, 본 발명은 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진 기본 전해질; 및
하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진 첨가제;를 포함하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액을 제공한다:
[화학식 2]
Figure pat00005
.
본 발명에 따른 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액에서 기본 전해질은 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진다. 구체적으로, 상기 구리이온 화합물은 황산구리(CuSO4), 구리 메탄 술폰산염(Cu(CH3SO3)2), 탄산구리(CuCO3), 시안화동(CuCN), 염화제이구리(CuCl2) 및 과염소산구리(Cu(ClO4)2)로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있고, 실리콘 관통 비아의 내부로 구리 이온을 원활하게 공급하기 위해 상기 구리이온 화합물의 농도는 0.5 ~ 1.3 M인 것이 바람직하다. 상기 구리이온 화합물의 농도가 0.5 M 미만인 경우에는 구리 전착을 위한 구리의 농도가 너무 낮아 충분한 필링 효과를 얻을 수 없는 문제가 있고, 1.3 M을 초과하는 경우에는 상온에서 구리이온 화합물이 완전히 용해되지 않는 문제가 있다.
또한, 상기 지지전해질은 황산(H2SO4), 메탄술폰산(CH3SO3H), 황산나트륨(Na2SO4), 황산칼륨(K2SO4), 붕산(H3BO3) 및 과염소산(HClO4)으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있고, 상기 지지전해질의 농도는 0 ~ 1.0 M인 것이 바람직하다. 상기 지지전해질의 농도가 1.0 M을 초과하는 경우에는 비아 내 구리이온의 이동 및 플럭스(flux)가 감소하여 원활한 바닥 차오름 필링을 저해한다.
상기 할로겐 이온은 첨가제의 흡착을 돕기 위해 포함되며 염화 이온과 요오드화 이온일 수 있고, 염화 이온은 염산(HCl), 염화나트륨(NaCl) 및 염화칼륨(KCl)으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있다. 상기 염화 이온의 농도는 0.1 ~ 10.0 mM인 것이 바람직하다. 상기 염화 이온의 농도가 0.1 mM 미만인 경우에는 염화 이온의 낮은 표면 덮임률로 인해 억제제의 흡착 효율이 감소하고, 10.0 mM을 초과하는 경우에는 기판 표면에 불용성 염화구리가 형성되어 구리 전착물의 특성이 저하한다.
또한, 상기 요오드화 이온은 요오드화수소(HI), 요오드화나트륨(NaI) 및 요오드화칼륨(KI)으로 이루어진 군으로부터 선택되는 1종 이상을 사용할 수 있고, 상기 요오드화 이온의 농도는 5 μM ~ 1 mM인 것이 바람직하다. 상기 농도가 5 μM 미만인 경우에는 구리 전착이 효과적으로 억제되지 않는 문제가 있고, 1 mM을 초과하는 경우에는 도금막의 특성이 저하되는 문제가 있다.
또한, 본 발명에 따른 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액은 첨가제를 포함하며, 상기 첨가제는 하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진다.
[화학식 2]
Figure pat00006
이때, 상기 평탄제는 수 내지 수십 마이크론 단차의 도금막 표면을 평탄하게 하는 역할을 하며, 질소를 포함하는 작용기를 통해 금속 표면에 강하게 흡착된다. 상기 평탄제의 농도는 10 ~ 100 μM인 것이 바람직하다. 상기 평탄제의 농도가 10 μM 미만인 경우에는 평탄제의 농도가 낮아 무결함 필링이 되지 않는 문제가 있고, 100 μM를 초과하는 경우에는 구리 전착이 과하게 억제되어 필링 속도 및 효율이 감소하는 문제가 있다.
본 발명에 따른 실리콘 관통 비아의 무결함 필링을 위해서는 상기 화학식 2의 평탄제와 더불어 적절한 가속제 및 억제제의 선정이 필요하다. 상기 가속제는 구리의 전착 속도를 가속하는 물질로, 비스(3-설포프로필)디설파이드(bis(3-sulfopropyl)disulfide; SPS), 3-메르캅토프로판설포닉 애시드(3-mercaptopropanesulfonic acid; MPSA) 및 3-N,N-디메틸아미노디티오카르바모일-1-프로판설포네이트(3-N,N-dimethylaminodithiocarbamoyl-1-propanesulfonate; DPS)로 이루어진 군으로부터 선택되는 1종을 사용할 수 있다. 상기 가속제의 농도는 5 ~ 100 μM인 것이 바람직하다. 상기 가속제의 농도가 5 μM 미만인 경우에는 실리콘 관통 비아에서의 구리 전착 속도가 너무 낮아 필링 시간이 길어지는 문제가 있고, 100 μM를 초과하는 경우에는 구리 전착이 비아 입구에서도 진행되어 입구 막힘으로 인해 결함이 형성될 수 있다.
또한, 상기 억제제는 구리의 전착속도를 억제하는 물질로, 폴리에틸렌글리콜(polyethylene glycol; PEG), 폴리프로필렌글리콜(polypropylene glycol; PPG), 폴리옥시에틸렌글리콜(polyoxyethylene glycol), 폴리에틸렌이민(polyethyleneimine) 및 이들의 공중합체로 이루어진 군으로부터 선택되는 1종을 사용할 수 있고, 공중합체인 경우에는 분자량이 700 ~ 10000 Da(dalton)가 될 수 있으며, 상기 억제제의 농도는 10 ~ 200 μM인 것이 바람직하다. 상기 억제제의 농도가 10 μM 미만인 경우에는 비아 입구에서의 구리 전착이 억제되지 않아 결함이 형성되는 문제가 있고, 200 μM를 초과하는 경우에는 구리 전착이 과하게 억제되어 필링 속도 및 효율이 감소하는 문제가 있다.
또한, 본 발명은 실리콘 관통 비아가 형성된 기판을 전처리하는 단계; 및
상기 전처리된 실리콘 관통 비아가 형성된 기판을 구리 전해도금 용액에 침지시킨 후 기판에 전류 또는 전압을 인가하여 실리콘 관통 비아를 필링하는 단계;를 포함하고,
상기 구리 전해도금 용액은 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진 기본 전해질; 및 하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진 첨가제;를 포함하는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법을 제공한다:
[화학식 2]
Figure pat00007
.
본 발명에 따른 실리콘 관통 비아의 무결함 필링방법은 수 내지 수백 마이크론 미터 깊이의 실리콘 관통 비아의 입구와 벽면에 전술한 평탄제를 사용하여 구리 전착을 억제시킬 수 있고, 무결함으로 실리콘 관통 비아를 필링할 수 있다. 또한, 비아 바닥에서는 억제제 및 평탄제의 흡착 밀도가 낮은 반면 가속제의 흡착 밀도가 높아 비아 바닥에서의 구리 전착 속도가 촉진되어 실리콘 관통 비아를 빠르게 필링할 수 있다.
도 1은 본 발명에 따른 실리콘 관통 비아의 무결함 필링방법을 나타낸 순서도이다. 이하, 도 1을 참고하여 본 발명을 상세히 설명한다.
본 발명에 따른 실리콘 관통 비아의 무결함 필링방법은 실리콘 관통 비아가 형성된 기판을 전처리하는 단계(S10)를 포함한다.
이때, 상기 실리콘 관통 비아가 형성된 기판의 표면에는 물리기상증착, 화학기상증착 및 무전해 도금법을 통해 확산 방지막과 씨앗층이 형성될 수 있다. 상기 확산 방지막은 탄탈륨, 탄탈륨 질화물, 티타늄 및 티타늄 질화물로 이루어진 군으로부터 선택되는 1종 이상일 수 있고, 상기 씨앗층은 구리, 은, 니켈, 루테늄, 코발트 및 이리듐으로 이루어진 군으로부터 선택되는 1종 이상일 수 있다. 상기 씨앗층의 두께는 50 ~ 300 nm일 수 있다.
상기 실리콘 관통 비아가 형성된 기판은 습윤성(wettability)을 향상시키기 위해 전처리될 수 있으며, 상기 전처리는 메탄올, 에탄올 및 이소프로필알콜로 이루어진 군으로부터 선택되는 1종 이상의 용액에서 5 ~ 300초 동안 침지시켜 수행될 수 있다. 이때, 비아 안으로 전처리 용액이 확산될 수 있도록 교반기를 추가적으로 사용할 수 있다.
다음으로, 본 발명에 따른 실리콘 관통 비아의 무결함 필링방법은 상기 전처리된 실리콘 관통 비아가 형성된 기판을 구리 전해도금 용액에 침지시킨 후 기판에 전류 또는 전압을 인가하여 실리콘 관통 비아를 필링하는 단계(S20)를 포함한다.
이때, 상기 전류는 1 ~ 15 mA/㎠로 인가되는 것이 바람직하다. 상기 전류가 1 mA/㎠ 미만인 경우에는 실리콘 관통 비아의 필링 속도가 느려 필링 시간이 장시간 소요되어 산업에의 적용 가능성이 낮고, 15 mA/㎠를 초과하는 경우에는 비아 입구에서 구리 전착이 진행되어 결함이 형성되는 문제가 있다.
또한, 실리콘 관통 비아의 필링 시간을 감소시키기 위해 전류를 단계적으로 인가할 수 있다. 구체적으로, 1 ~ 15 mA/㎠로 전류를 인가하여 상기 실리콘 관통 비아의 1/5 깊이를 필링한 후 16 ~ 50 mA/㎠로 인가하여 상기 실리콘 관통 비아의 나머지 깊이를 필링할 수 있다. 이때, 상기 전류가 50 mA/㎠를 초과하는 경우에는 구리 전착 외에 수소 발생이 동반되어 비아 내 결함이 형성되는 문제가 있다.
상기 전압은 -50 ~ -300 mV(vs. Ag/AgCl)로 인가되는 것이 바람직하고, 상기 전압의 한정이유는 상기 전류의 한정이유와 동일하다.
또한, 상기 전압은 전술한 바와 같이 실리콘 관통 비아의 필링 시간을 감소시키기 위해 단계적으로 인가될 수 있으며, -50 ~ -300 mV로 전압을 인가하여 상기 실리콘 관통 비아의 1/5 깊이를 필링한 후 -301 ~ -500 mV로 인가하여 상기 실리콘 관통 비아의 나머지 깊이를 필링할 수 있다.
상기 필링시 구리 전해도금 용액의 온도를 20 ~ 40 ℃로 유지시켜 필링 특성을 향상시킬 수 있다.
또한, 상기 실리콘 관통 비아 내로 구리 이온을 원활하게 공급하고 비아 입구에서의 억제제 및 평탄제의 표면 덮임률을 증가시키기 위해 실리콘 관통 비아를 포함하는 기판을 회전하는 방법, 실리콘 관통 비아를 포함하는 기판에 직접적으로 구리 전해도금 용액을 분사하는 방법 또는 구리 전해도금 용액 내에 기포를 발생시키는 방법을 사용할 수 있다. 전술한 기판을 회전하는 경우에는 회전속도가 700 ~ 1500 rpm인 것이 바람직하다.
실시예 1: 실리콘 관통 비아의 무결함 필링 1
폭 6.5 ㎛, 깊이 40 ㎛의 실리콘 관통 비아(트렌치)를 채우기 위해 1.0M CuSO4, 0.5M H2SO4, 1.4 mM의 HCl이 첨가된 수용액을 기본 전해질로 사용하였다. 첨가제는 가속제로 10 μM의 SPS, 억제제로 50 μM의 PEG와 PPG 블록 공중합체(PEG-PPG)를 사용하였다. PEG-PPG의 분자량은 1100 Mw였고, PEG와 PPG의 중량퍼센트는 각각 10 중량%와 90 중량%였다. 평탄제로는 전술한 상기 화학식 2의 평탄제를 사용하였고, 50 μM의 농도로 첨가하여 구리 전해도금 용액을 제조하였다.
구리 전해도금은 3전극 시스템에서 수행하였다. 작업전극으로는 폭 6.5 ㎛, 깊이 40 ㎛의 트렌치가 형성된 웨이퍼를 사용하였다. 트렌치가 형성된 기판은 탄탈륨 및 탄탈륨 질화물로 구성된 확산 방지막 위에 구리 씨앗층을 형성시켰고, 구리 씨앗층의 두께는 전극 표면에서 1.3 ㎛, 트렌치 바닥에서 400 nm였다. 상대전극으로는 구리 막대, 기준전극으로는 Ag/AgCl을 사용하였다. 전해도금을 진행하기 전에 기판을 에탄올에 30초 동안 침지시켜 기판의 습윤성을 개선시켰다. 3전극 시스템에 전술한 구리 전해도금 용액을 담근 후 15 mA/㎠의 정전류를 600초 동안 인가하여 트렌치의 필링을 진행하였고, 구리 전해도금용액의 온도는 25 ℃로 유지하였다. 작업전극을 900 rpm으로 교반시켜 트렌치 내부로 구리 이온의 확산을 촉진시켰으며, 평탄제가 트렌치의 입구에 흡착되어 비아 입구 및 벽면에서의 구리 전착이 억제되도록 하였다.
실시예 2: 실리콘 관통 비아의 무결함 필링 2
상대전극 및 작동전극에 250초 동안 15 mA/㎠를 인가한 후 175초 동안 30 mA/㎠를 인가한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 트렌치에 구리를 필링시켰다.
실시예 3: 실리콘 관통 비아의 무결함 필링 3
상대전극 및 작동전극에 250초 동안 15 mA/㎠를 인가한 후 105초 동안 50 mA/㎠를 인가한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 트렌치에 구리를 필링시켰다.
실시예 4: 실리콘 관통 비아의 무결함 필링 4
상대전극 및 작동전극에 200초 동안 15 mA/㎠를 인가한 후 120초 동안 50 mA/㎠를 인가한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 트렌치에 구리를 필링시켰다.
실험예 1: 실리콘 관통 비아의 필링 결과 분석
본 발명에 따른 실리콘 관통 비아의 무결함 필링방법으로 트렌치를 필링하고, 그 결과를 도 2, 도 3, 도 4 및 도 5에 나타내었다.
도 2는 본 발명에 따른 실시예 1에서 필링된 트렌치의 사진이다.
도 2에 나타난 바와 같이, 실리콘 관통 비아 크기의 트렌치를 15 mA/㎠의 전류 밀도에서 10분 동안 수행하여 무결함 필링이 진행된 것을 확인하였고, 필링 완료되는 동안 전극 표면에서의 구리 전착이 억제되는 것을 확인하였다. 도 2에 나타난 있진 않지만 시간에 따른 트렌치의 필링 양상을 살펴보면 트렌치 입구에서는 구리 전착이 완벽하게 억제되고, 트렌치 바닥에서만 선택적으로 진행되는 바닥 차오름을 통해 필링이 진행되는 것으로 판단된다. 즉, 트렌치 바닥의 구석 부분에서 구리가 축적되어 바닥에서의 구리 도금을 가속한 것으로 판단된다.
또한, 도 3은 본 발명에 따른 실시예 2에서 필링된 트렌치의 사진이다.
도 3에 나타난 바와 같이, 무결함 필링이 이루어졌으며, 총 필링 시간은 425초로 실시예 1의 600초에 비해 약 29% 감소한 것을 알 수 있다. 일반적으로 높은 전류를 인가하면 구리 전착이 물질 전달 율속인 영역에서 진행되고, 구리 이온의 농도 구배로 인해 과전압이 증가하여 억제제 및 평탄제의 탈착이 진행된다. 따라서, 15 mA/㎠를 250초 동안 인가하여 구리를 필링시킨 후 15 mA/㎠보다 높은 전류를 인가하면, 구리 전착의 물질 전달 율속으로 인한 한계를 극복할 수 있고 트렌치 벽면에서의 평탄제 농도가 높게 유지되어 무결함 필링을 구현할 수 있다. 즉 15 mA/㎠의 전류를 인가한 후 30 mA/㎠를 인가함으로써 억제제 및 평탄제의 탈착을 방지하여 무결함 필링을 수행할 수 있고 총 필링 시간을 단축시킬 수 있다.
도 4는 본 발명에 따른 실시예 3에서 필링된 트렌치의 사진이다.
도 4에 나타난 바와 같이, 무결함 필링이 이루어졌으며, 총 필링 시간은 355초로 실시예 1의 600초에 비해 약 41% 정도 감소하였으며, 필링이 완료될 때가지 전극 표면에서의 구리 전착이 완벽하게 억제되는 것을 확인하였다.
도 5는 본 발명에 따른 실시예 4에서 필링된 트렌치의 사진이다.
도 5에 나타난 바와 같이, 실시예 1 내지 실시예 3에서와 동일하게 무결함 필링이 진행되었으며, 총 필링 시간은 320초로 실시예 1의 600초에 비해 약 47% 감소한 것을 알 수 있다.
전술한 바와 같이, 본 발명에 따른 평탄제를 사용함으로써 트렌치 입구 및 벽면에서의 구리 전착을 효과적으로 억제하고 높은 전류 밀도에서도 무결함 필링이 가능하였다.
지금까지 본 발명에 따른 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법에 관한 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서는 여러 가지 실시 변형이 가능함은 자명하다.
그러므로 본 발명의 범위에는 설명된 실시예에 국한되어 전해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
즉, 전술된 실시예는 모든 면에서 예시적인 것이며, 한정적인 것이 아닌 것으로 이해되어야 하며, 본 발명의 범위는 상세한 설명보다는 후술될 특허청구범위에 의하여 나타내어지며, 그 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 하기 화학식 1로 표시되는 실리콘 관통 비아의 무결함 필링용 평탄제:
    [화학식 1]
    Figure pat00008

    여기서, 상기 D1과 D2는 각각 C2와 C1의 알킬기이고, R1은 수산기이며, R2는 3개의 메틸기가 질소 원자와 결합하여 전기적으로 양성을 띠는 4차 암모늄염이 요오드화 이온과 이온결합한 것이다.
  2. 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진 기본 전해질; 및
    하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진 첨가제;를 포함하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액:
    [화학식 2]
    Figure pat00009
    .
  3. 제2항에 있어서,
    상기 평탄제의 농도는 10 ~ 100 μM인 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액.
  4. 제2항에 있어서,
    상기 가속제는 비스(3-설포프로필)디설파이드(bis(3-sulfopropyl)disulfide), 3-메르캅토프로판설포닉 애시드(3-mercaptopropanesulfonic acid) 및 3-N,N-디메틸아미노디티오카르바모일-1-프로판설포네이트(3-N,N-dimethylaminodithiocarbamoyl-1-propanesulfonate)로 이루어진 군으로부터 선택되는 1종인 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액.
  5. 제2항에 있어서,
    상기 가속제의 농도는 5 ~ 100 μM인 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액.
  6. 제2항에 있어서,
    상기 억제제는 폴리에틸렌글리콜(polyethylene glycol), 폴리프로필렌글리콜
    (polypropylene glycol), 폴리옥시에틸렌글리콜(polyoxyethylene glycol), 폴리에틸렌이민(polyethyleneimine) 및 이들의 공중합체로 이루어진 군으로부터 선택되는 1종인 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액.
  7. 제2항에 있어서,
    상기 억제제의 농도는 10 ~ 200 μM인 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링용 구리 전해도금 용액.
  8. 실리콘 관통 비아가 형성된 기판을 전처리하는 단계; 및
    상기 전처리된 실리콘 관통 비아가 형성된 기판을 구리 전해도금 용액에 침지시킨 후 기판에 전류 또는 전압을 인가하여 실리콘 관통 비아를 필링하는 단계;를 포함하고,
    상기 구리 전해도금 용액은 탈이온수, 구리이온 화합물, 지지전해질 및 할로겐 이온으로 이루어진 기본 전해질; 및 하기 화학식 2로 표시되는 평탄제, 가속제 및 억제제로 이루어진 첨가제;를 포함하는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법:
    [화학식 2]
    Figure pat00010
    .
  9. 제8항에 있어서,
    상기 전처리는 메탄올, 에탄올 및 이소프로필알콜로 이루어진 군으로부터 선택되는 1종 이상의 용액에 침지시켜 수행되는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법.
  10. 제8항에 있어서,
    상기 전류는 1 ~ 15 mA/㎠로 인가되는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법.
  11. 제8항에 있어서,
    상기 전류는 1 ~ 15 mA/㎠로 인가하여 상기 실리콘 관통 비아의 1/5 깊이를 필링한 후 16 ~ 50 mA/㎠로 인가하여 상기 실리콘 관통 비아의 나머지 깊이를 필링하는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법.
  12. 제8항에 있어서,
    상기 전압은 -50 ~ -300 mV로 인가되는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법.
  13. 제8항에 있어서,
    상기 전압은 -50 ~ -300 mV로 인가하여 상기 실리콘 관통 비아의 1/5 깊이를 필링한 후 -301 ~ -500 mV로 인가하여 상기 실리콘 관통 비아의 나머지 깊이를 필링하는 것을 특징으로 하는 실리콘 관통 비아의 무결함 필링방법.
KR1020150082826A 2015-06-11 2015-06-11 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법 KR101713686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150082826A KR101713686B1 (ko) 2015-06-11 2015-06-11 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082826A KR101713686B1 (ko) 2015-06-11 2015-06-11 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법

Publications (2)

Publication Number Publication Date
KR20160147133A true KR20160147133A (ko) 2016-12-22
KR101713686B1 KR101713686B1 (ko) 2017-03-09

Family

ID=57723916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082826A KR101713686B1 (ko) 2015-06-11 2015-06-11 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법

Country Status (1)

Country Link
KR (1) KR101713686B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190090244A (ko) * 2018-01-24 2019-08-01 삼성전기주식회사 비스-아릴 암모늄 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
CN113061947A (zh) * 2021-03-20 2021-07-02 深圳市创智成功科技有限公司 一种应用于5g陶瓷基板的通孔铜填充电镀配方及电镀流程
KR20210147599A (ko) * 2020-05-29 2021-12-07 서울대학교산학협력단 비스-아릴 암모늄 화합물을 포함하는 도금용 평탄제

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060053908A (ko) * 2004-07-22 2006-05-22 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 레벨러 화합물
KR20070067813A (ko) * 2005-12-23 2007-06-29 주식회사 엘지화학 단차 평탄화를 위한 신규한 평탄제 및 이를 이용하는 구리전해 도금 방법
KR20110063810A (ko) * 2009-11-27 2011-06-14 바스프 에스이 평탄화제를 포함하는 금속 전기도금용 조성물
KR20150047057A (ko) * 2013-10-23 2015-05-04 삼성정밀화학 주식회사 구리 도금액 및 이를 이용한 구리 도금 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060053908A (ko) * 2004-07-22 2006-05-22 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 레벨러 화합물
KR20070067813A (ko) * 2005-12-23 2007-06-29 주식회사 엘지화학 단차 평탄화를 위한 신규한 평탄제 및 이를 이용하는 구리전해 도금 방법
KR20110063810A (ko) * 2009-11-27 2011-06-14 바스프 에스이 평탄화제를 포함하는 금속 전기도금용 조성물
KR20150047057A (ko) * 2013-10-23 2015-05-04 삼성정밀화학 주식회사 구리 도금액 및 이를 이용한 구리 도금 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190090244A (ko) * 2018-01-24 2019-08-01 삼성전기주식회사 비스-아릴 암모늄 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
KR20210147599A (ko) * 2020-05-29 2021-12-07 서울대학교산학협력단 비스-아릴 암모늄 화합물을 포함하는 도금용 평탄제
CN113061947A (zh) * 2021-03-20 2021-07-02 深圳市创智成功科技有限公司 一种应用于5g陶瓷基板的通孔铜填充电镀配方及电镀流程

Also Published As

Publication number Publication date
KR101713686B1 (ko) 2017-03-09

Similar Documents

Publication Publication Date Title
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
JP4888913B2 (ja) マイクロ電子機器における銅電気沈積方法
KR101433393B1 (ko) 구리의 무전해 성막용 도금 용액들
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
JP5568250B2 (ja) 銅を充填する方法
TWI758252B (zh) 微電子中之互連的鈷填充
JP6347744B2 (ja) 積層半導体構造における縦方向の電気接続の形成方法
CN102124551A (zh) 穿硅通孔填充工艺
CN106463361A (zh) 超共形电镀
US20050045486A1 (en) Plating method and plating solution
US20070178697A1 (en) Copper electrodeposition in microelectronics
KR101713686B1 (ko) 실리콘 관통 비아의 무결함 필링용 평탄제 및 필링방법
JP7177132B2 (ja) 相互接続のコバルト充填
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
TWI737880B (zh) 用於高縱橫比模式之銅電沉積溶液及方法
KR101818655B1 (ko) 실리콘 관통전극의 무결함 충전방법 및 충전방법에 사용되는 구리 도금액
US20120097547A1 (en) Method for Copper Electrodeposition
TWI720679B (zh) 包含溴離子的銅電沉積用電解質溶液及利用該溶液的銅電沉積方法
KR101754913B1 (ko) 요오드 이온을 포함한 구리 전해도금용 전해질 용액 및 이를 이용한 구리 전해도금 방법
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
Shi et al. Direct copper electrodeposition on a chemical vapor-deposited ruthenium seed layer for through-silicon vias
JP7244533B2 (ja) コバルト電着プロセス
KR20180014377A (ko) 콜린계 화합물을 포함하는 도금용 평탄제 및 이를 이용한 구리 도금 방법
Luehn et al. Leveling of microvias by electroplating for wafer level packaging
KR20230139939A (ko) 트리스-아릴 암모늄 화합물을 포함하는 도금용 첨가제

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 4