TW201721748A - 用於錨定間隙填充金屬之方法及材料 - Google Patents

用於錨定間隙填充金屬之方法及材料 Download PDF

Info

Publication number
TW201721748A
TW201721748A TW106106917A TW106106917A TW201721748A TW 201721748 A TW201721748 A TW 201721748A TW 106106917 A TW106106917 A TW 106106917A TW 106106917 A TW106106917 A TW 106106917A TW 201721748 A TW201721748 A TW 201721748A
Authority
TW
Taiwan
Prior art keywords
group
metal
gap
solution
forming
Prior art date
Application number
TW106106917A
Other languages
English (en)
Other versions
TWI623977B (zh
Inventor
寇力克斯亞圖
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201721748A publication Critical patent/TW201721748A/zh
Application granted granted Critical
Publication of TWI623977B publication Critical patent/TWI623977B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之一實施態樣包含製造電子裝置的方法。根據一實施例，本方法包含：提供具有相鄰導電表面區域之介電氧化物表面區域的一基板，化學性地鍵結錨定化合物與介電氧化物表面區域以形成錨定層，利用導電表面區域起始金屬的生長，並使該金屬生長使得錨定層亦與該金屬鍵結。該錨定化合物具有能與氧化物表面形成化學鍵之至少一官能基、且具有能與金屬形成化學鍵之至少一官能基。本發明之另一實施態樣為一電子裝置。本發明之第三實施態樣為包含錨定化合物的溶液。

Description

用於錨定間隙填充金屬之方法及材料
[交互參考]           本申請案關於Artur KOLICS之在2007年12月21日提出申請的名為「ACTIVATION SOLUTION FOR ELECTROLESS PLATING ON DIELECTRIC LAYERS」的美國專利申請案第12/334,460號，其係以其全文併入於此以供參考。
本發明關於製造如積體電路的電子裝置；更具體地，本發明關於改善用於電子裝置的間隙填充金屬及介電質之間的附著性的方法及組成。
無電沉積為頻繁地使用在電子裝置的製造中的一種處理。該處理對於如用於鑲嵌及/或雙鑲嵌裝置的結構之需要在包含金屬表面區域及介電質表面區域的基板上沉積如間隙填充金屬之金屬層的應用尤其重要。此等處理亦用於如形成至積體電路的金屬接點之電性連接的應用。無電沉積處理可在特定催化或活化的表面上容易地進行。對該催化或活化的表面之附著性可令人滿意。相同地，用以在金屬表面上沉積金屬的化學氣相沉積處理亦可具有令人滿意的附著性。然而，藉由無電沉積法而沉積的金屬及藉由化學氣相沉積法而沉積的金屬對於介電質表面可能具有不佳的附著性。因此，所沉積之金屬僅可藉由基板的金屬表面區域來附著或固持。相較於在與介電質表面接觸，此表面可能僅提供小部份的接觸表面區域，且對於後續處理而言金屬對基板的整體附著性可能不足。
存在有針對製造各種電子裝置而改善例如間隙填充金屬之金屬對介電質表面之附著性的方法及材料的需要。
本發明關於電子裝置，更具體地，關於電子裝置的金屬化。本發明提供如用於製造包含積體電路的半導體裝置之製造電子裝置所使用的溶液及方法中的一或更多改善。
本發明之一實施態樣包含製造電子裝置的方法。根據一實施例，本方法包含︰提供具有相鄰導電表面區域之介電氧化物表面區域的一基板，化學性地鍵結錨定化合物與介電氧化物表面區域以形成錨定層，利用導電表面區域起始金屬的生長，並使該金屬生長使得錨定層亦與該金屬鍵結。該錨定化合物具有能與介電氧化物表面形成化學鍵之至少一官能基、及具有能與金屬形成化學鍵之至少一官能基。本發明之另一實施態樣為一電子裝置。本發明之第三實施態樣為包含錨定化合物的溶液。
應理解本發明並不限制其應用在下列描述中闡述或圖式中顯示之建構的細節及成份的配置。本發明能做出其他實施例、且能以不同方式加以實施並實現。此外，應理解於此使用的措辭及用語係針對描述的目的且不應被視為限制性。
就其本身而論，熟習此技術者將理解本揭露內容作為基礎的概念可容易地被使用作為用於實行本發明的實施態樣之其他結構、方法、及系統的設計基礎。因此，只要此均等物結構未離開本發明之精神及範疇，將請求項被視為包含該均等物是為重要。
本發明關於電子裝置，更具體地，關於電子裝置的金屬化。本發明試圖克服在製造電子裝置中例如針對製造使用積體電路的半導體裝置之一或更多問題。
對於以下所定義之用語而言，除非在請求項中或在本說明書中的其他地方提出不同的定義，否則應適用此等定義。不論是否明確指出，所有數值在此處定義為由用語「約」修飾。用語「約」大致表示本領域具有通常技術者將認為對於產生實質上相同的性質、功能、結果…等而言等於所述數值的一範圍之數字。由低值及高值指出的數值域係定義成包含納入該數值域內之所有數字、及納入該數值域內的所有子範圍。作為例示，範圍10至15包含但不限於10、10.1、10.47、11、11.75至12.2、12.5、13至13.8、14、14.025、及15。
用語「金屬」在此處用來表示在元素週期表中的金屬元素及/或包含與至少一其他元素混合的一或更多金屬元素之金屬合金；該金屬及該金屬合金具有來自元素週期表的金屬元素如高導電性的一般性質。
金屬元素的用語「原子價」在此處依照International Union of Pure and Applied Chemist Compendium of Chemical Terminology, 2nd Edition(1997)定義為可與納入考慮的元素的一原子結合、或與一片段結合、或其中可代換此元素的一原子之單價原子的最大數。
用語「錨定化合物」在此使用成表示具有與氧化物表面形成化學鍵之一或更多官能基、及與具有在電子裝置中針對使用作為間隙填充金屬的合適性質之金屬或金屬合金形成化學鍵之一或更多官能基的分子或離子。
本發明的實施例及實施例的操作將在下文中主要於處理如製造積體電路使用的矽晶圓之半導體晶圓的背景中討論。下列討論主要針對關於使用具有形成於氧化物介電結構上或中的金屬層之金屬化層的矽電子裝置，如使用以製造閘極接點之金屬層。然而，將理解依照本發明之實施例可用於其他半導體裝置、各種金屬層、及矽以外的半導體晶圓。
在下列圖式的描述中，在指定實質上相同、於圖式共有之元件或處理時使用相同的參考數字。
本發明之一實施態樣包含製造電子裝置的方法。現參考圖1、圖2、及圖3，其中顯示有藉由根據本發明的一或更多實施例的方法加以處理之基板的剖面側視圖。根據本發明之一實施例，該方法包含提供一基板101。如圖1中所示，基板101包含基部110及在基部110上的介電氧化物115。介電氧化物115具有一或更多貫孔及/或一或更多凹槽120形成於其中。該一或更多貫孔及/或一或更多凹槽120暴露如金屬接點130的導電區。介電氧化物115的區域係鄰近於如金屬接點130的導電區。金屬接點130可實質上與用於半導體電路者的金屬接點相同。作為本發明的一或更多的實施例的選擇，導電區可為如(但不限於)用於半導體電路接點的鎳鉑矽化物之矽化物。
本方法更包含化學性地鍵結錨定化合物與介電氧化物表面區域以如圖2中所顯示地形成錨定層135。大致來說，錨定化合物具有能與氧化物表面形成化學鍵之至少一官能基及具有能與間隙填充金屬形成化學鍵之至少一官能基。錨定化合物具有合適的性質且以下條件下被施加：使得錨定化合物實質上只與介電氧化物形成鍵結以於介電質115上形成錨定層135、實質上不與金屬接點130形成鍵結。因此，錨定層135呈現在介電質115上，但未呈現在金屬接點130上。錨定層135包含來自介電氧化層115與錨定化合物的反應之化學反應生成物。
本方法更包含：利用金屬接點130所示的導電表面區域來起始金屬的生長、並使金屬生長以利用間隙填充金屬140填充該一或更多凹槽及/或一或更多貫孔，使得該錨定化合物亦與接觸介電氧化物表面區域的金屬鍵結。
在製造電子裝置的方法之一或更多實施例中，間隙填充金屬140被選擇性地沉積。非必須地，間隙填充金屬140可藉由如無電沉積的處理加以選擇性地沉積、或間隙填充金屬140可藉由如化學氣相沉積的處理加以選擇性地沉積。更具體地，間隙填充金屬成長係起始於如在已被形成於介電質115中之貫孔底部或凹槽底部的金屬接點130的金屬接點。間隙填充金屬生長係持續以達成自下而上地填充貫孔及/或凹槽。
根據本發明之一或更多實施例，間隙填充金屬140的無電沉積藉由放置具有錨定層135的基板至無電沉積溶液中而完成。該無電沉積溶液係配製以形成金屬、合金、或金屬組合物層。適用於一或更多本發明的實施例之無電沉積處理的描述可見於Kolics等人的美國專利第6,794,288號及Kolics等人的美國專利第6,911,076號；此等專利其整體內容係併入於此以作參考。
應注意圖1、圖2、及圖3中的圖形並未依比例描繪。更具體地，錨定層120的厚度為了顯示的目的而誇大。更甚者，圖3中的圖形顯示具有作為間隙填充金屬的金屬層140之電子裝置103。更進一步，圖3中所示的圖形呈現平面化的表面以形成鑲嵌金屬化結構。
根據本發明之一或更多實施例，本方法包含使用包含無機含氧陰離子、胺基、亞胺基、氰基、或其組合之錨定化合物。本發明之一或更多其他實施例使用具有可與用於間隙填充的金屬之離子形成錯合物之官能基、及/或強力地吸附在間隙填充金屬上的官能基的錨定化合物。在間隙填充金屬中使用鈷之本發明的實施例包含使用具有可與鈷的離子形成錯合物之官能基、及/或強力地吸附在鈷上的官能基的錨定化合物。
根據本發明之一或更多實施例，本方法包含使用包含具有通式AX OY Z- 的無機含氧陰離子之錨定化合物，其中A為化學元素、O為氧、X為整數、Y為整數、及Z為整數。針對本發明之一或更多實施例的無機含氧陰離子的一些例示包含但不限於磷酸基及亞磷酸基。
根據本發明之一或更多實施例，本發明包含使用具有以下通式之錨定化合物︰                    (R1 -O)V-nMGn ，其中                    M為鍺、鉿、銦、矽、鉭、錫、鈦、或鎢；                    G為能與金屬形成化學鍵的官能基；                    R1 -O為能與氧化物表面形成化學鍵的官能基，O為氧；                    V為M的原子價；及                    n為從1至V-1的整數。    根據本發明之一實施例，R1 為烷基、M為矽、及G為烷基胺。
本發明之一或更多實施例包含使用以上呈現的分子式之錨定化合物，其中Gn 包含如(但不限於)胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其組合的官能基。非必須地，本發明的一或更多實施例包含使用錨定化合物，其中Gn 包含磺酸基、硼酸基、碳酸基、碳酸氫基、或其組合。本發明之一或更多實施例包含使用錨定化合物，其中(R1 -O)V-n 包含甲氧基、乙氧基、丙氧基、或其組合。本發明之一或更多實施例包含使用錨定化合物，其中(R1 -O)V-n 包含甲氧基、乙氧基、丙氧基、或其結合且G包含胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其組合。
根據本發明之一或更多實施例，本方法包含使用包含單烷氧基矽烷或雙烷氧基矽烷、及來自由胺系基、亞胺系基、羧酸系基、氰系基、磷酸系基、亞磷酸系基、膦酸系基、及環氧系基組成的群組之至少一者的錨定化合物。
根據本發明之一或更多實施例，本方法更包含在化學性地鍵結錨定化合物與介電氧化物115之前使如金屬接點130之金屬化接點的表面實質上無氧化物。此額外的步驟為非必須且可僅使用於容許氧化物形成的金屬化接點。該氧化物係從金屬化接點移除使得使錨定化合物鍵結至介電氧化物之後續處理並不使錨定化合物鍵結至形成於金屬化接點上的氧化物。
根據本發明之一或更多的實施例的方法亦可包含熱處理以更完全地使錨定層鍵結至介電質。該熱處理可包含在暴露基板至錨定化合物的期間及/或之後加熱基板。根據本發明之一或更多的實施例，該熱處理在開始間隙填充金屬的生長之前執行。
根據本發明之一或更多的實施例，合適於使用作為介電氧化物115之介電氧化物的例示包含但不限於氧化鋁(Al2 O3 )、二氧化矽(SiO2 )、摻雜碳的二氧化矽(SiOC)、矽氧基的低k介電質、及如SiOCH、SiON、SiOCN、及SiOCHN的矽氧化物。本發明之實施例的替代氧化物包含但不限於五氧化鉭(Ta2 O5 )及二氧化鈦(TiO2 )。非必須地，根據本發明之一或更多實施例，該介電氧化物可為形成於不同的材料上的表面氧化物，如形成於如(但不限於)鋁氮化物、矽氮化物、矽碳氮化物、及矽碳化物的材料上之矽氧化物。
本發明之一或更多實施例可包含使用各種間隙填充金屬。適用於本發明之一或更多實施例的間隙填充金屬的例示包含(但不限於)包含鈷、銅、金、銥、鎳、鋨、鈀、鉑、錸、釕、銠、銀、錫、鋅、無電電鍍合金、或其混合物的金屬。根據本發明之一實施例，該間隙填充金屬包含鈷。根據本發明之另一實施例，該間隙填充金屬包含鈷、且該金屬接點包含鎳鉑矽化物。根據本發明之另一實施例，該間隙填充金屬包含鈷，該金屬接點包含鎳鉑矽化物，且該錨定化合物包含含氧陰離子。
根據本發明之一或更多實施例，可使用各種化合物於錨定化合物。根據本發明之一實施例，該錨定化合物係利用濕式的化學處理如同液體或如同液體溶液的成份施加至基板。根據本發明之一或更多實施例，該錨定化合物溶解於如(但不限於)水、水溶性溶劑、二甲基亞碸、甲醯胺、乙腈、乙醇、或其混合物的液體中。鑑於本揭露內容，適用於本發明之實施例的其他水溶性溶劑本領域具有通常技術者將顯而易見。根據本發明之另一實施例，該錨定化合物利用乾式化學處理或利用實質上為乾式化學處理如同氣體或蒸氣施加至基板。更具體地，根據本發明之一或更多實施例，該錨定化合物在使得錨定化合物鍵結至基板的介電氧化物之條件下如同氣體施加至基板。非必須地，氣相錨定化合物可與如(但不限於)實質上為惰性載運氣體之另一氣體混合。
在本發明的另一實施例中，錨定層135係藉由使基板在從約10℃至約95℃的溫度下、持續從約30秒至約600秒的時間浸沒於錨定化合物中或於包含錨定化合物的溶液中以鍵結錨定化合物至氧化物表面而形成。根據另一實施例，基板在從約50℃至約70℃的溫度下浸沒於包含錨定化合物的溶液中從約60秒至約180秒以鍵結錨定化合物至氧化物表面。
根據本發明之一或更多實施例，本方法包含提供具有金屬化接點及介電氧化物的基板。該介電氧化物具有至金屬化接點的貫孔。本方法包含藉由暴露介電氧化物至錨定化合物及/或至包含錨定化合物的溶液來鍵結錨定化合物與介電氧化物以在介電氧化物上形成錨定層。本方法更包含利用金屬化接點起始間隙填充金屬的選擇性生長。非必須地，間隙填充金屬的選擇性生長可利用如(但不限於)原子層沉積、化學氣相沉積、及無電沉積的處理來完成。生長間隙填充金屬使得藉由與介電氧化物鍵結的錨定化合物而形成之錨定層亦與鄰近或接觸介電氧化物的間隙填充金屬鍵結。選擇該錨定化合物及產生的錨定層使得其並不顯著地造成間隙填充金屬的生長。更具體地，間隙填充金屬的生長為藉由在凹槽及/或貫孔的底部之金屬接點而起始的生長的結果。持續金屬間隙填充的生長使得貫孔及/或凹槽至少以間隙填充金屬填充。在間隙填充完成之後可使用平面化處理。根據本發明之一或更多實施例，間隙填充金屬為包含鈷或鈷合金的金屬。
本發明之另一實施態樣包含如(但不限於)積體電路的電子裝置。再一次參考圖3。根據本發明之一實施例，電子裝置包含如半導體晶圓的基部110、金屬化接點130、具有至金屬化接點130的貫孔120之介電氧化物115、生長自金屬化接點130實質上填充貫孔120的間隙填充金屬140、及化學性地鍵結在介電氧化物115的表面及間隙填充金屬140之間的錨定層135。該電子裝置在金屬化接點130及間隙填充金屬140的界面之間實質上不具有錨定層。
根據本發明之一或更多實施例，該錨定化合物為來自錨定化合物與氧化物表面的反應、及與間隙填充金屬的反應之化學反應生成物，該錨定化合物具有以下通式︰              (R1 -O)V-nMGn ，其中              M為鍺、鉿、銦、矽、鉭、錫、鈦、或鎢；              G為能與金屬形成化學鍵的官能基；              R1 -O為能與氧化物表面形成化學鍵的官能基，O為氧；              V為M的原子價；及              n為從1至V-1的整數。 根據本發明之一實施例，R1 為烷基、M為矽、及G為烷基胺。作為本發明之一或更多實施例的選擇，G包含胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其組合。作為本發明之一或更多實施例的選擇，R1 -為烷基。
根據本發明之一或更多實施例，該錨定化合物包含單烷氧基矽烷或雙烷氧基矽烷、及來自由胺基、亞胺基、羧酸基、氰基、磷酸基、亞磷酸基、膦酸基、及環氧基組成的群組之至少一者。
根據本發明之一或更多實施例，該錨定化合物具有以上呈現的分子式，其中Gn 包含如(但不限於)胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其結合的官能基。根據本發明的一或更多實施例，該錨定化合物具有以上呈現的分子式，其中Gn 包含磺酸基、硼酸基、碳酸基、碳酸氫基、或其結合。根據本發明之一或更多實施例，該錨定化合物具有以上呈現的分子式，其中(R1 -O)V-n 包含甲氧基、乙氧基、丙氧基、或其結合。根據本發明之一或更多實施例，該錨定化合物具有以上呈現的分子式，其中(R1 -O)V-n 包含甲氧基、乙氧基、丙氧基、或其結合，且G包含胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其結合。
根據本發明之一或更多實施例，該錨定層為來自錨定化合物與氧化物表面的反應、及與間隙填充金屬的反應之化學反應生成物，該錨定化合物包含無機含氧陰離子、胺基、亞胺基、氰基、或其結合。本發明之一或更多實施例使用具有可與用於間隙填充的金屬的離子、及/或與強力的吸附在間隙填充金屬上的官能基形成錯合物之官能基的錨定化合物。在間隙填充金屬中使用鈷之本發明的實施例包含使用具有可與鈷的離子形成錯合物的官能基、及/或強力地吸附在鈷上的官能基之錨定化合物。
根據本發明之一或更多實施例，該錨定層為來自錨定化合物與氧化物表面的反應、及與間隙填充金屬的反應之化學反應生成物，該錨定化合物包含具有通式AX OY Z- 的無機含氧陰離子，其中A為化學元素、O為氧、X為整數、Y為整數、及Z為整數。針對本發明之一或更多實施例的無機含氧陰離子的一些例示包含(但不限於)磷酸基及亞磷酸基。
根據本發明之一或更多的實施例，如介電氧化物115的介電氧化物包含如(但不限於)氧化鋁(Al2 O3 )、二氧化矽(SiO2 )、摻雜碳的二氧化矽(SiOC)、矽氧基的低k介電質之氧化物、及如SiOCH、SiON、SiOCN、及SiOCHN之矽氧化物。本發明之實施例的替代氧化物包含但不限於五氧化鉭(Ta2 O5 )及二氧化鈦(TiO2 )。非必須地，根據本發明之一或更多實施例，該介電氧化物可為形成於不同的材料上的表面氧化物，如形成於如(但不限於)鋁氮化物、矽氮化物、矽碳氮化物、及矽碳化物的材料上之氧化物。
本發明之一或更多實施例可包含使用各種間隙填充金屬。合適於本發明的一或更多實施例之間隙填充金屬的例示包含但不限於包含鈷、銅、金、銥、鎳、鋨、鈀、鉑、錸、釕、銠、銀、錫、鋅、無電電鍍合金、或其混合物的金屬。根據本發明之一實施例，該間隙填充金屬包含鈷。根據本發明之另一實施例，該間隙填充金屬包含鈷，且該金屬接點包含鎳鉑矽化物。根據本發明之另一實施例，間隙填充金屬包含鈷，該金屬接點包含鎳鉑矽化物，且該錨定化合物包含含氧陰離子。
根據本發明之一或更多的實施例，上述製作電子裝置的方法及上述電子裝置包含利用液體溶液來鍵結錨定化合物至介電氧化物以形成錨定層。該錨定化合物具有能與氧化物表面形成化學鍵的至少一官能基、且具有能與金屬形成化學鍵的至少一官能基。
根據本發明之一或更多實施例，該溶液包含具有以下通式的錨定化合物︰              (R1 -O)V-nMGn ，其中              M為鍺、鉿、銦、矽、鉭、錫、鈦、或鎢；              G為能與金屬形成化學鍵的官能基；              R1 -O為能與氧化物表面形成化學鍵的官能基，O為氧；              V為M的原子價；及              n為從1至V-1的整數。 根據本發明之一實施例，R1 為烷基、M為矽、及G為烷基胺。作為本發明之一或更多實施例的選擇，G包含胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其結合。作為本發明之一或更多實施例的選擇，R1 -為烷基。
根據本發明之一或更多實施例，在溶液中的該錨定化合物包含單烷氧基矽烷或雙烷氧基矽烷、及來自由胺基、亞胺基、羧酸基、氰基、磷酸基、亞磷酸基、膦酸基、及環氧基組成的群組之至少一者。
根據本發明之一或更多實施例，該錨定化合物具有以上呈現的分子式，其中Gn 包含如(但不限於)胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其組合的官能基。根據本發明的一或更多實施例，該錨定化合物具有以上呈現的分子式，其中Gn 包含磺酸基、硼酸基、碳酸基、碳酸氫基、或其組合。根據本發明之一或更多實施例，該錨定化合物具有以上呈現的分子式，其中(R1 -O)V-n 包含甲氧基、乙氧基、丙氧基、或其組合。根據本發明之一或更多實施例，該錨定化合物具有以上呈現的分子式，其中(R1 -O)V-n 包含甲氧基、乙氧基、丙氧基、或其組合，且G包含胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、或其組合。
根據本發明之一或更多實施例，該溶液包含錨定化合物，該錨定化合物包含無機含氧陰離子、胺基、亞胺基、氰基、或其組合。根據本發明之一或更多實施例，該溶液包含具有可與用於間隙填充的金屬的離子形成錯合物的官能基、及/或強力的吸附在間隙填充金屬上之官能基的錨定化合物。對於間隙填充金屬中使用鈷之本發明的實施例，該溶液包含具有可與鈷的離子形成錯合物的官能基、及/或強力地吸附在鈷上的官能基之錨定化合物。
根據本發明之一或更多實施例，該溶液包含錨定化合物，該錨定化合物包含具有通式AX OY Z- 的無機含氧陰離子，其中A為化學元素、O為氧、X為整數、Y為整數、及Z為整數。針對本發明之一或更多實施例的無機含氧陰離子的一些例示包含但不限於磷酸基及亞磷酸基。
根據本發明之一或更多實施例，該溶液包含︰一定量之非必須的水溶性溶劑；一定量之具有能與氧化物表面形成化學鍵的至少一官能基、及具有能與間隙填充金屬形成化學鍵的至少一官能基之錨定化合物；及一定量的水。根據本發明之一或更多實施例，該溶液包含溶劑及不具有水溶性溶劑的錨定劑。根據本發明之一或更多實施例，該錨定化合物包含無機含氧陰離子，如(但不限於)磷酸基、亞磷酸基、胺基、亞胺基、氰基、及其組合、或可與金屬離子形成錯合物及/或強力地吸附在間隙填充金屬上的官能基。
根據本發明之一實施例，該溶液包含一定量的錨定化合物。大致來說，錨定化合物具有能與氧化物表面形成化學鍵的至少一官能基、及具有能與間隙填充金屬形成化學鍵的至少一官能基。在本發明的另一實施例中，該溶液包含一定量的水溶性溶液、一定量的錨定化合物、及一定量的水。
用於本發明之實施例的錨定化合物可具有許多的化學成份。針對能與氧化物表面形成化學鍵之該至少一官能基、及針對能與該金屬形成化學鍵之該至少一官能基存在有許多選擇。本發明之一些實施例可包含具有能與氧化物表面形成化學鍵之兩或三或更多官能基之錨定化合物。同樣地，本發明之一些實施例可包含具有能與間隙填充金屬形成化學鍵的兩或三或更多官能基之錨定化合物。非必要地，可選擇複數錨定化合物，其包含不同類型之能與氧化物表面形成化學鍵的官能基。可選擇複數錨定化合物，其包含不同類型之能與金屬形成化學鍵的官能基。本發明之實施例亦可使用不同類型的錨定化合物之混合物。
根據本發明之一實施例，錨定化合物包含用於與氧化物表面形成化學鍵的如單烷氧基矽烷、如雙烷氧基矽烷、及如三烷氧基矽烷的烷氧基矽烷。該錨定化合物更包含與間隙填充金屬形成化學鍵的一或更多極性基，如(但不限於)胺基、亞胺基、羧酸基、磷酸基、膦酸基、及環氧基。根據本發明之一些實施例的錨定化合物可包含不同的極性基、或不同極性基的混合物作為選擇。針對本發明之具體實施例，選擇錨定化合物的類型及量使得該溶液提供有效量的錨定化合物至氧化物表面以實現增強氧化物及間隙填充金屬之間的鍵結。
針對本發明之另一實施例，該溶液包含具有通式(R1 -O)V-nMGn 的錨定化合物，其中M為鍺、鉿、銦、矽、鉭、錫、鈦、或鎢；G為能與間隙填充金屬形成化學鍵的官能基；R1 -O為能與氧化物表面形成化學鍵的官能基，O為氧；V為M的原子價；及n為從1至V-1的整數。本發明之一實施例具有包含如(但不限於)胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、磺酸基、硼酸基、碳酸基、碳酸氫基、或其組合的一或更多極性基之G。較佳地，R1 為如烷基的有機基，且R1 -O為如甲氧基、乙氧基、及丙氧基的烷氧系基。針對本發明之另一實施例，(R1 -O)V-n 包含如(但不限於)甲氧基、乙氧基、丙氧基、及其組合之一或更多官能基，且Gn 包含如(但不限於)胺基、亞胺基、環氧基、氫氧基、羧基、羧酸基、磷酸基、膦酸基、及其組合的一或更多官能基。在另一更佳的實施例中，R1 為烷系基，M為矽，且G為烷基胺。
本發明之另一實施例為包含用於無電沉積的成份及錨定化合物之溶液。用於無電沉積的成份可包含但不限於：溶劑、用於無電沉積的還原劑、及用於間隙填充金屬的無電沉積之一或更多金屬的離子及/或錯合物。典型無電沉積溶液及無電沉積溶液的成份的描述可見於共有專利：Kolics等人的美國專利第6,794,288號及Kolics等人的美國專利第6,911,076號；此等專利其整體內容係併入於此以作參考。其他無電沉積溶液及無電沉積溶液的成份之描述亦可得於科學及專利文獻中的其他地方。
錨定化合物具有能與氧化物表面形成化學鍵的至少一官能基、及具有能與間隙填充金屬形成化學鍵的至少一官能基。根據本發明的一或更多實施例之包含在具有用於無電沉積的成份的溶液中之錨定化合物的細節及例示係於上呈現。
根據本發明之一實施例之溶液包含用於無電沉積的成份及錨定化合物。該錨定化合物具有通式(R1 -O)V-nMGn ，其中 M為鍺、鉿、銦、矽、鉭、錫、鈦、或鎢； G為能與金屬形成化學鍵的官能基； R1 -O為能與氧化物表面形成化學鍵的官能基，O為氧； V為M的原子價；及 n為從1至V-1的整數。
根據本發明之一實施例之溶液包含用於無電沉積的成份及錨定化合物。該錨定化合物包含無機含氧陰離子、磷酸基、亞磷酸基、膦酸基、胺基、亞胺基、氰基、或其組合。
根據本發明之一實施例之溶液包含用於無電沉積的成份及錨定化合物。該錨定化合物包含無機含氧陰離子、胺基、亞胺基、氰基、與間隙填充金屬的離子形成錯合物之官能基、強力地吸附在間隙填充金屬之官能基、或其組合。
根據本發明之一實施例之溶液包含用於無電沉積的成份及錨定化合物。該錨定化合物包含具有通式AX OY Z- 的無機含氧陰離子，其中A為化學元素、O為氧、X為整數、Y為整數、及Z為整數。
根據本發明之一實施例之溶液包含用於無電沉積的成份及錨定化合物。該錨定化合物包含單烷氧基矽烷、雙烷氧基矽烷、或三烷基矽烷、及來自由胺系基、亞胺系基、羧酸系基、磷酸系基、膦酸系基、及環氧系基組成的群組之至少一者。
在前述說明中，本發明已參照具體實施例描述。然而，本領域具有通常技術者理解可在不離開如在下列請求項中所闡述的本發明之範疇的情況下做出不同修改及改變。因此，應將說明書及圖式視為說明性而不是限制性的觀念，且所有此修改意為包含在本發明之範疇內。
益處、其他優點、及問題的解決方法已於上關於具體實施例描述。然而，益處、優點、問題的解決方法、及可造成任何利益、優點、或解決方法發生或變得更顯著之任何元素並不應被解釋為任何或所有請求項之關鍵、必須、或不可或缺的特徵或元素。
作為此處所使用的用語：「包含」、「具有」、「至少一者」或任何其他其變化意為涵蓋非排除性的內含物。例如，處理、方法、物品、或包含一系列元件之裝置並不必然地僅限於該等元件，而是可包含未明確地列出或此處理、方法、物品、或裝置固有的其他元件。進一步，除非明確地陳述為相反，「或」表示包含性的或、且不表示排除性的或。例如，條件A或B係藉由下列任一者來滿足︰A為是(或呈現)且B為非(或未呈現)，A為非(或未呈現)且B為是(或呈現)，及A及B兩者皆為是(或呈現)。
101‧‧‧基板
102‧‧‧基板
103‧‧‧基板
110‧‧‧基部
115‧‧‧介電氧化物
120‧‧‧凹槽
130‧‧‧金屬接點
135‧‧‧錨定層
140‧‧‧間隙填充金屬
圖1為根據本發明之實施例加以處理之基板的剖面側視圖。
圖2為根據本發明之實施例加以處理之基板的剖面側視圖。
圖3為根據本發明之實施例加以處理之基板的剖面側視圖。
熟習此技術者理解圖示中的元件係為了簡化及清楚起見而顯示，且不必然地依比例描繪。例如，圖示中的一些元件的尺寸可相對於其他元件誇大以幫助改善本發明之實施例的理解。
103‧‧‧基板
110‧‧‧基部
115‧‧‧介電氧化物
120‧‧‧凹槽
130‧‧‧金屬接點
135‧‧‧錨定層
140‧‧‧間隙填充金屬

Claims (11)

  1. 一種增強氧化物表面及間隙填充金屬之間的鍵結之溶液，該溶液包含︰ 一定量的水溶性溶劑； 一定量的錨定化合物，具有能與該氧化物表面形成一化學鍵之至少一官能基、及具有能與該間隙填充金屬形成一化學鍵之至少一官能基，其中該錨定化合物包含具有通式AX OY Z- 的無機含氧陰離子，其中A為一化學元素、O為氧、X為一整數、Y為一整數、及Z為一整數；及 一定量的水。
  2. 如申請專利範圍第1項之增強氧化物表面及間隙填充金屬之間的鍵結之溶液，其中該錨定化合物包含無機含氧陰離子、磷酸基、亞磷酸基、膦酸基、胺基、亞胺基、氰基、或其組合。
  3. 如申請專利範圍第1項之增強氧化物表面及間隙填充金屬之間的鍵結之溶液，其中該錨定化合物包含無機含氧陰離子、胺基、亞胺基、氰基、與該間隙填充金屬的離子形成錯合物之官能基、強力地吸附在該間隙填充金屬上之官能基、或其組合。
  4. 如申請專利範圍第1項之增強氧化物表面及間隙填充金屬之間的鍵結之溶液，其中該溶液更包含二甲基亞碸、甲醯胺、乙腈、乙醇、或其混合物。
  5. 一種增強氧化物表面及間隙填充金屬之間的鍵結之溶液，該溶液包含︰ 一定量的水溶性溶劑； 一定量的錨定化合物，具有能與該氧化物表面形成一化學鍵之至少一官能基、及具有能與該間隙填充金屬形成一化學鍵之至少一官能基，其中該錨定化合物包含單烷氧基矽烷、雙烷氧基矽烷、或三烷氧基矽烷、及來自由胺基、亞胺基、羧酸基、磷酸基、膦酸基、及環氧基組成的群組之至少一者；及 一定量的水。
  6. 一種溶液，包含︰ 一溶劑； 一錨定化合物，具有能與氧化物表面形成一化學鍵之至少一官能基、及具有能與間隙填充金屬形成一化學鍵之至少一官能基，其中該錨定化合物具有通式︰(R1 -O)V-nMGn ，其中 M為鍺、鉿、銦、矽、鉭、錫、鈦、或鎢； G為能與該間隙填充金屬形成該化學鍵的一官能基； R1 -O為能與該氧化物表面形成該化學鍵的該官能基，O為氧； V為M的原子價；及 n為從1至V-1的一整數； 一還原劑，用於無電沉積；及 一或更多金屬的離子，用於該間隙填充金屬的無電沉積。
  7. 如申請專利範圍第6項之溶液，其中該錨定化合物包含無機含氧陰離子、磷酸基、亞磷酸基、膦酸基、胺基、亞胺基、氰基、或其組合。
  8. 如申請專利範圍第6項之溶液，其中該錨定化合物包含無機含氧陰離子、胺基、亞胺基、氰基、與該間隙填充金屬的離子形成錯合物之官能基、強力地吸附在該間隙填充金屬上之官能基、或其組合。
  9. 如申請專利範圍第6項之溶液，其中該溶液更包含二甲基亞碸、甲醯胺、乙腈、乙醇、或其混合物。
  10. 一種溶液，包含︰ 一溶劑； 一錨定化合物，具有能與氧化物表面形成一化學鍵之至少一官能基、及具有能與間隙填充金屬形成一化學鍵之至少一官能基，其中該錨定化合物包含具有通式AX OY Z- 的無機含氧陰離子，其中A為一化學元素、O為氧、X為一整數、Y為一整數、及Z為一整數； 一還原劑，用於無電沉積；及 一或更多金屬的離子，用於該間隙填充金屬的無電沉積。
  11. 一種溶液，包含︰ 一溶劑； 一錨定化合物，具有能與氧化物表面形成一化學鍵之至少一官能基、及具有能與間隙填充金屬形成一化學鍵之至少一官能基，其中該錨定化合物包含單烷氧基矽烷、雙烷氧基矽烷、或三烷氧基矽烷、及來自由胺基、亞胺基、羧酸基、磷酸基、膦酸基、及環氧基組成的群組之至少一者； 一還原劑，用於無電沉積；及 一或更多金屬的離子，用於該間隙填充金屬的無電沉積。
TW106106917A 2012-02-24 2013-02-23 用於錨定間隙填充金屬之方法及材料 TWI623977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/404,274 US8895441B2 (en) 2012-02-24 2012-02-24 Methods and materials for anchoring gapfill metals
US13/404,274 2012-02-24

Publications (2)

Publication Number Publication Date
TW201721748A true TW201721748A (zh) 2017-06-16
TWI623977B TWI623977B (zh) 2018-05-11

Family

ID=49003187

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106106917A TWI623977B (zh) 2012-02-24 2013-02-23 用於錨定間隙填充金屬之方法及材料
TW102106391A TWI587397B (zh) 2012-02-24 2013-02-23 用於錨定間隙塡充金屬之方法及材料

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102106391A TWI587397B (zh) 2012-02-24 2013-02-23 用於錨定間隙塡充金屬之方法及材料

Country Status (5)

Country Link
US (2) US8895441B2 (zh)
KR (1) KR102049619B1 (zh)
CN (1) CN104160483B (zh)
TW (2) TWI623977B (zh)
WO (1) WO2013126771A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895441B2 (en) 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals
US10553477B2 (en) 2015-12-04 2020-02-04 Intel Corporation Forming interconnects with self-assembled monolayers
CN109715852B (zh) * 2016-10-17 2021-09-21 东京毅力科创株式会社 金属布线层形成方法、金属布线层形成装置以及存储介质
WO2021236886A1 (en) * 2020-05-22 2021-11-25 Lam Research Corporation Wet functionalization of dielectric surfaces
KR20230136217A (ko) 2021-02-08 2023-09-26 맥더미드 엔쏜 인코포레이티드 확산 장벽 형성을 위한 방법 및 습식 화학 조성물

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1031837A (en) * 1963-08-01 1966-06-02 Standard Telephones Cables Ltd Improvements in or relating to metal plating
DE1615961A1 (de) * 1967-04-12 1970-06-25 Degussa Verfahren zur Herstellung von gedruckten Schaltungen
US4228201A (en) * 1977-06-06 1980-10-14 Nathan Feldstein Method for rendering a non-platable semiconductor substrate platable
US4313761A (en) 1979-10-25 1982-02-02 Monsanto Company Reaction products of metal oxides and salts with phosphorus compounds
US4986848A (en) * 1988-01-28 1991-01-22 Hitachi Chemical Company, Ltd. Catalyst for electroless plating
US5405656A (en) 1990-04-02 1995-04-11 Nippondenso Co., Ltd. Solution for catalytic treatment, method of applying catalyst to substrate and method of forming electrical conductor
JPH0629246A (ja) 1991-02-04 1994-02-04 Internatl Business Mach Corp <Ibm> 選択的な無電解メッキの方法
US5250490A (en) 1991-12-24 1993-10-05 Union Carbide Chemicals & Plastics Technology Corporation Noble metal supported on a base metal catalyst
US5807430A (en) * 1995-11-06 1998-09-15 Chemat Technology, Inc. Method and composition useful treating metal surfaces
US5554211A (en) 1995-11-15 1996-09-10 Mcgean-Rohco, Inc. Aqueous electroless plating solutions
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
JP2001081412A (ja) 1999-09-17 2001-03-27 Nippon Parkerizing Co Ltd ＮＯｘ浄化用光触媒塗料およびその塗膜の形成方法
US20060189129A1 (en) * 2000-03-21 2006-08-24 Semitool, Inc. Method for applying metal features onto barrier layers using ion permeable barriers
US6503343B1 (en) * 2000-09-11 2003-01-07 Innovative Technology Licensing, Llc Controlled plating on reactive metals
GB0025990D0 (en) * 2000-10-24 2000-12-13 Shipley Co Llc Plating catalysts and electronic packaging substrates plated therewith
JP3758532B2 (ja) 2001-06-28 2006-03-22 株式会社日鉱マテリアルズ 銅あるいは銅合金上への無電解ニッケルめっき用前処理液及び無電解ニッケルめっき方法
WO2003091476A1 (fr) 2002-04-23 2003-11-06 Nikko Materials Co., Ltd. Procede de depot non electrolytique et tranche de semi-conducteur sur laquelle est formee une couche de depot metallique
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
US6872659B2 (en) 2002-08-19 2005-03-29 Micron Technology, Inc. Activation of oxides for electroless plating
US6821909B2 (en) * 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US6911067B2 (en) 2003-01-10 2005-06-28 Blue29, Llc Solution composition and method for electroless deposition of coatings free of alkali metals
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6902605B2 (en) 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
US6794288B1 (en) 2003-05-05 2004-09-21 Blue29 Corporation Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation
JP5095909B2 (ja) 2003-06-24 2012-12-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 触媒組成物および析出方法
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7205233B2 (en) 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
JP2005213576A (ja) 2004-01-29 2005-08-11 Nikko Materials Co Ltd 無電解めっき前処理剤、それを用いる無電解めっき方法、及び無電解めっき物
JP4479572B2 (ja) 2005-04-08 2010-06-09 富士電機デバイステクノロジー株式会社 垂直磁気記録媒体用ディスク基板の製造方法、垂直磁気記録媒体用ディスク基板及び垂直磁気記録媒体
US20060210837A1 (en) 2004-04-16 2006-09-21 Fuji Electric Device Method of plating on a glass base plate, a method of manufacturing a disk substrate for a perpendicular magnetic recording medium, a disk substrate for a perpendicular magnetic recording medium, and a perpendicular magnetic recording medium
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
JP2006179742A (ja) * 2004-12-24 2006-07-06 Ngk Spark Plug Co Ltd 電子部品及びその製造方法、電子部品付き配線基板、金属と誘電体との界面構造
US20060252252A1 (en) * 2005-03-18 2006-11-09 Zhize Zhu Electroless deposition processes and compositions for forming interconnects
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
US7659203B2 (en) * 2005-03-18 2010-02-09 Applied Materials, Inc. Electroless deposition process on a silicon contact
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed
WO2007025565A1 (en) * 2005-09-01 2007-03-08 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and material for coupling a dielectric layer and a metal layer in a semiconductor device
US20070065585A1 (en) * 2005-09-21 2007-03-22 Chebiam Ramanan V Reducing electrical resistance in electrolessly deposited copper interconnects
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
US7365011B2 (en) 2005-11-07 2008-04-29 Intel Corporation Catalytic nucleation monolayer for metal seed layers
KR100629793B1 (ko) * 2005-11-11 2006-09-28 주식회사 방림 전해도금으로 마그네슘합금과 밀착성 좋은 동도금층 형성방법
KR100702797B1 (ko) * 2005-12-09 2007-04-03 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법
JP2007203422A (ja) 2006-02-03 2007-08-16 Denso Corp 貫通孔形成方法
US7566661B2 (en) * 2006-05-22 2009-07-28 Lavoie Adrien R Electroless treatment of noble metal barrier and adhesion layer
JP2007088506A (ja) * 2006-12-15 2007-04-05 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法及び層間絶縁膜の形成方法
US7460358B2 (en) * 2007-03-21 2008-12-02 Avx Corporation Solid electrolytic capacitor containing a protective adhesive layer
US8435898B2 (en) * 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
US20090162681A1 (en) * 2007-12-21 2009-06-25 Artur Kolics Activation solution for electroless plating on dielectric layers
CN101925691A (zh) * 2008-01-24 2010-12-22 巴斯夫欧洲公司 阻挡层的无电沉积
US7682431B1 (en) * 2008-11-12 2010-03-23 Lam Research Corporation Plating solutions for electroless deposition of ruthenium
KR20120034104A (ko) * 2009-07-16 2012-04-09 램 리써치 코포레이션 무전해 성막 용액 및 프로세스 제어
US8895441B2 (en) 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals

Also Published As

Publication number Publication date
TWI623977B (zh) 2018-05-11
US20130224511A1 (en) 2013-08-29
WO2013126771A1 (en) 2013-08-29
US9382627B2 (en) 2016-07-05
CN104160483B (zh) 2017-05-17
US20150033980A1 (en) 2015-02-05
TW201338042A (zh) 2013-09-16
KR20140138211A (ko) 2014-12-03
US8895441B2 (en) 2014-11-25
TWI587397B (zh) 2017-06-11
KR102049619B1 (ko) 2019-11-27
CN104160483A (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
JP5809153B2 (ja) 相互接続用自己整合バリアおよびキャッピング層
JP4236201B2 (ja) 半導体装置の製造方法
TWI502646B (zh) 鈷金屬障壁層
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
TWI587397B (zh) 用於錨定間隙塡充金屬之方法及材料
TWI619171B (zh) 障壁層
TWI374482B (zh)
TW200303081A (en) Enhancement of an interconnect
KR20060086306A (ko) 반도체 장치 및 그 제조 방법
US20110057316A1 (en) Copper wiring line of semiconductor device and method for forming the same
JP5982092B2 (ja) 誘電体層の無電解メッキ用活性化溶液
US8736055B2 (en) Methods and layers for metallization
TW200537576A (en) Method of fabricate interconnect structures
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
TW201017821A (en) Structure to facilitate plating into high aspect ratio vias
US8877083B2 (en) Surface treatment in the formation of interconnect structure
US20080242078A1 (en) Process of filling deep vias for 3-d integration of substrates
US9490211B1 (en) Copper interconnect
JPH11186390A (ja) 半導体装置の製造方法
TWI587367B (zh) 用於金屬化之方法及層
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR100891524B1 (ko) 반도체 소자의 제조방법
JP2001158967A (ja) めっき方法
KR20100042940A (ko) 반도체 소자 및 그 제조 방법
AU2013204566A1 (en) Self-aligned barrier and capping layers for interconnects