KR20140138211A - 갭충진 금속들을 앵커링하는 방법들 및 물질들 - Google Patents

갭충진 금속들을 앵커링하는 방법들 및 물질들 Download PDF

Info

Publication number
KR20140138211A
KR20140138211A KR1020147026788A KR20147026788A KR20140138211A KR 20140138211 A KR20140138211 A KR 20140138211A KR 1020147026788 A KR1020147026788 A KR 1020147026788A KR 20147026788 A KR20147026788 A KR 20147026788A KR 20140138211 A KR20140138211 A KR 20140138211A
Authority
KR
South Korea
Prior art keywords
anchor
metal
anchor compound
compound
group
Prior art date
Application number
KR1020147026788A
Other languages
English (en)
Other versions
KR102049619B1 (ko
Inventor
아르투르 코릭스
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20140138211A publication Critical patent/KR20140138211A/ko
Application granted granted Critical
Publication of KR102049619B1 publication Critical patent/KR102049619B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/52—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating using reducing agents for coating with metallic material not provided for in a single one of groups C23C18/32 - C23C18/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 양태는 전자 디바이스를 제조하는 방법을 포함한다. 일 실시예에 따라, 이 방법은 전기적으로 전도성인 표면 영역들에 인접한 유전체 산화물 표면 영역들을 갖는 기판을 제공하는 단계; 앵커층 (anchor layer) 을 형성하도록 유전체 산화물 표면 영역들과 앵커 화합물을 화학적으로 결합시키는 단계; 및 전기적으로 전도성인 표면 영역들을 사용하여 금속의 성장을 시작하고 앵커층이 금속과 결합하도록 금속을 성장시키는 단계를 포함한다. 앵커 화합물은 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는다. 본 발명의 다른 양태는 전자 디바이스이다. 본 발명의 제3 양태는 앵커 화합물을 포함하는 용액이다.

Description

갭충진 금속들을 앵커링하는 방법들 및 물질들{METHODS AND MATERIALS FOR ANCHORING GAPFILL METALS}
교차 참조
본 출원은 전체가 본 명세서에 참조로서 통합된, 2007년 12월 21일에 출원된 제목이 "ACTIVATION SOLUTION FOR ELECTROLESS PLATING ON DIELECTRIC LAYERS" 인 Artur KOLICS의 미국 특허 출원 번호 제 12/334,460 호와 관련된다.
본 발명은 집적 회로들과 같은 전자 디바이스들에 관한 것이고, 특히, 본 발명은 전자 디바이스들의 갭충진 금속들 (gapfill metals) 과 유전체들 사이의 접착력을 개선하기 위한 방법들 및 조성들에 관한 것이다.
무전해 디포지션 (electroless deposition) 은 전자 디바이스들의 제조에 자주 사용되는 프로세스이다. 이 프로세스는 다마신 디바이스 및/또는 듀얼 다마신 디바이스의 구조체들과 같은 금속 표면 영역들 및 유전체 표면 영역들을 포함하는 기판들 상에 갭충진 금속과 같은 금속층들의 증착을 필요로 하는 응용들에 특히 중요하다. 이들 프로세스들은 또한 집적 회로들에 금속 콘택트들로의 전기적 접속들을 형성하는 것과 같은 응용들에 사용된다. 무전해 디포지션 프로세스들이 특정한 촉매성 또는 활성화된 표면들 상에서 손쉽게 진행할 수 있다. 이 촉매성 또는 활성화된 표면들에 대한 접착력은 만족스러울 수도 있다. 유사하게, 금속 표면들 상에 금속들을 증착하기 위해 사용된 화학적 기상 증착 프로세스들은 또한 만족스러운 접착력을 가질 수도 있다. 그러나, 무전해 디포지션에 의해 증착된 금속들 및 화학적 기상 증착에 의해 증착된 금속들은 유전체 표면들에 대해 빈약한 접착력을 가질 수도 있다. 따라서, 증착된 금속들은 기판의 금속 표면 영역들에 의해서만 부착되거나 유지될 수 있다. 이러한 표면들은 유전체 표면들과의 접촉에 비해 접촉 표면 영역들의 작은 부분만을 제공할 수도 있고 기판에 대한 금속의 총 접착력은 후속하는 프로세스들에 불충분할 수도 있다.
다양한 전자 디바이스들의 제조를 위한 유전체 표면들에 대한 갭충진 금속과 같은 금속의 접착력을 개선하기 위한 방법들 및 물질들이 필요하다.
본 발명은 전자 디바이스들에 관련되고, 특히, 전자 디바이스들의 금속화에 관련된다. 본 발명은 집적 회로들을 포함하는 반도체 디바이스들을 제조하기 위한 것과 같은 전자 디바이스들을 제조하기 위해 사용된 용액들 및 제조 방법들에 하나 이상의 개선들을 제공한다.
본 발명의 일 양태는 전자 디바이스를 제조하는 방법을 포함한다. 일 실시예에 따라, 이 방법은 전기적으로 전도성인 표면 영역들에 인접한 유전체 산화물 표면 영역들을 갖는 기판을 제공하는 단계, 앵커층 (anchor layer) 을 형성하도록 유전체 산화물 표면 영역들과 앵커 화합물을 화학적으로 결합시키는 단계, 전기적으로 전도성인 표면 영역들을 사용하여 금속의 성장을 시작하는 단계, 및 앵커층이 금속과 또한 결합하도록 금속을 성장시키는 단계를 포함한다. 앵커 화합물은 유전체 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는다. 본 발명의 다른 양태는 전자 디바이스이다. 본 발명의 제3 양태는 앵커 화합물을 포함하는 용액이다.
본 발명은 이하의 설명에 언급되거나 도면들에 예시된 구성의 상세들 및 구성요소들의 배열들로 본 발명의 응용을 제한하지 않는다는 것이 이해된다. 본 발명은 다른 실시예들이 가능하고 다양한 방식으로 실시되고 수행될 수 있다. 또한, 본 명세서에 채용된 어법 및 용어는 설명을 위한 것이고 제한하는 것으로 고려되지 않아야 한다는 것이 이해된다.
이와 같이, 당업자는 본 개시가 기초하는 개념이 본 발명의 양태들을 수행하기 위해 다른 구조체들, 방법들, 및 시스템들의 설계를 위한 기초로서 손쉽게 활용될 수 있다는 것을 이해할 것이다. 따라서, 등가의 구성들이 본 발명의 정신 및 범위를 벗어나지 않는 한 이러한 등가의 구성들을 포함하는 것으로 고려된다.
도 1은 본 발명의 일 실시예에 따라 프로세싱되는 기판의 측단면도이다.
도 2는 본 발명의 일 실시예에 따라 프로세싱되는 기판의 측단면도이다.
도 3은 본 발명의 일 실시예에 따라 프로세싱되는 기판의 측단면도이다.
당업자는 도면들의 엘리먼트들이 단순함 및 명료성을 위해 예시되었고 축척대로 도시될 필요는 없다는 것을 이해한다. 예를 들어, 도면들의 일부 엘리먼트들의 치수는 본 발명의 실시예들의 이해를 향상시키기 위해 다른 엘리먼트들에 비해 과장될 수도 있다.
본 발명은 전자 디바이스들에 관련되고, 특히, 전자 디바이스들의 금속화에 관련된다. 본 발명은 집적 회로들을 사용하는 반도체 디바이스들을 제조하는 것과 같은 전자 디바이스들을 제조할 때 하나 이상의 문제들을 극복하려고 한다.
이하에 정의된 용어들에 대해, 청구항들이나 본 명세서의 다른 곳에서 상이한 정의가 제공되지 않는 한 이들 정의들이 적용되어야 한다. 본 명세서에서 모든 수치적 값들은 명시적으로 표시되든 표시되지 않든 용어 "약"으로 수정되도록 정의된다. 용어 "약"은 일반적으로 당업자가 동일한 특성들, 기능, 결과, 등을 생성하도록 언급된 값에 대한 등가로 고려하는 수의 범위를 지칭한다. 낮은 값 및 높은 값으로 표시된 수치적 범위는 이 수치적 범위 및 이 수치적 범위 내에 포함된 모든 하위 범위들 내에 포함되는 모든 수들을 포함하도록 정의된다. 예로서, 10 내지 15의 범위는 10, 10.1, 10.47, 11, 11.75 내지 12.2, 12.5, 13 내지 13.8, 14, 14.025, 및 15를 포함하지만 이것으로 제한되지 않는다.
본 명세서에서 용어 "금속"은 원소들의 주기율 표의 금속 원소 및/또는 적어도 하나의 다른 원소와 혼합된 하나 이상의 금속 원소들을 포함하는 금속 합금들을 지칭하고, 금속 및 금속 합금들은 높은 전기 전도성과 같은, 원소들의 주기율 표로부터의 금속 원소들의 일반적인 특성들을 갖는다.
본 명세서에서 용어 화학 원소의 "원자가 (valence)"는 International Union of Pure and Applied Chemist Compendium of Chemical Terminology, 2nd Edition (1997) 에 따라 고려 중인 원소의 원자, 또는 단편과 결합할 수도 있거나, 이 원소의 원자가 치환될 수 있는 일가 원자들 (univalent atoms) 의 최대 수로 정의된다.
용어 "앵커 화합물 (anchor compound)" 은 본 명세서에서 산화물 표면과 화학 결합을 형성하는 하나 이상의 작용기들 및 전자 디바이스의 갭충진 금속으로서 사용하기에 적합한 특성들을 갖는 금속 또는 금속 합금과 화학 결합을 형성하는 하나 이상의 작용기들을 갖는 분자 또는 이온을 지칭한다.
본 발명의 실시예들 및 실시예들의 동작은 집적 회로들을 제조하는데 사용된 실리콘 웨이퍼들로서 주로 반도체 웨이퍼들의 프로세싱의 맥락에서 이하에서 논의될 것이다. 이하의 논의는 주로 게이트 콘택트들을 제조하는데 사용된 금속층들로서 산화물 유전체 구조체들 상에 또는 산화물 유전체 구조체들 내에 형성된 금속층들을 갖는 금속화 층들을 사용하는 실리콘 전자 디바이스들에 관한 것이다. 그러나, 본 발명에 따른 실시예들은 다른 반도체 디바이스들, 다양한 금속층들, 및 실리콘 이외의 반도체 웨이퍼들에 사용될 수도 있다는 것이 이해되어야 한다.
도면들의 이하의 설명에서, 동일한 참조 번호들이 도면들에 공통인 실질적으로 동일한 엘리먼트들 또는 프로세스들을 지정하는데 사용된다.
본 발명의 일 양태는 전자 디바이스를 제조하는 방법을 포함한다. 본 발명의 하나 이상의 실시예들에 따른 방법에 의해 프로세싱될 기판의 측단면도를 도시하는, 도 1, 도 2, 및 도 3에 대한 참조가 이제 이루어진다. 본 발명의 일 양태에 따라, 이 방법은 기판 (101) 을 제공하는 단계를 포함한다. 도 1에 도시된 바와 같이, 기판 (101) 은 베이스 (110) 및 베이스 (110) 상의 유전체 산화물 (115) 을 포함한다. 유전체 산화물 (115) 은 그 안에 형성된 하나 이상의 비아들 및/또는 하나 이상의 트렌치들 (120) 을 갖는다. 하나 이상의 비아들 및/또는 하나 이상의 트렌치들 (120) 은 금속 콘택트 (130) 와 같은 전기적으로 전도성인 영역에 노출된다. 유전체 산화물 (115) 의 영역들은 금속 콘택트 (130) 와 같은 전기적으로 전도성인 영역에 인접한다. 금속 콘택트 (130) 는 반도체 회로들을 위한 것과 같은 금속 콘택트들과 본질적으로 같을 수도 있다. 본 발명의 하나 이상의 실시예들에 대한 선택사항으로서, 전기적으로 전도성인 영역들은 반도체 회로 콘택트를 위한 니켈 백금 실리사이드와 같은 실리사이드일 수도 있지만, 이로 제한되는 것은 아니다.
이 방법은 도 2에 예시된 바와 같이, 앵커층 (135) 을 형성하도록 유전체 산화물 표면 영역들과 앵커 화합물을 화학적으로 결합시키는 단계를 더 포함한다. 일반적으로, 앵커 화합물은 산화물 표면과 화학적 결합을 형성할 수 있는 적어도 하나의 작용기를 갖고, 갭충진 금속과 화학적 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는다. 앵커 화합물은 적절한 특성들을 갖고 앵커 화합물이 실질적으로 금속 콘택트 (130) 와 결합을 형성하지 않고 유전체 산화물층 (115) 상에 앵커층 (135) 을 형성하도록 실질적으로 유전체 산화물과만 결합을 형성하도록 하는 조건 하에 적용된다. 따라서, 앵커층 (135) 은 유전체 산화물층 (115) 상에 존재하지만, 금속 콘택트 (130) 상에 존재하지 않는다. 앵커층 (135) 은 앵커 화합물과 유전체 산화물층 (115) 의 반응으로부터 화학적 반응 생성물을 포함한다.
이 방법은 금속 콘택트 (130) 로 도시된 전기적으로 전도성인 표면 영역들을 사용하여 금속의 성장을 시작하고 앵커 화합물이 유전체 산화물 표면 영역들과 접촉하는 금속과 또한 결합하도록 갭충진 금속 (140) 을 사용하여 하나 이상의 트렌치들 및/또는 하나 이상의 비아들을 충진하도록 금속을 성장시키는 단계를 더 포함한다.
전자 디바이스들을 제조하는 방법의 하나 이상의 실시예들에서, 갭충진 금속 (140) 은 선택적으로 증착된다. 선택적으로, 갭충진 금속 (140) 은 무전해 디포지션과 같은 프로세스에 의해 선택적으로 증착될 수도 있고 또는 갭충진 금속 (140) 은 화학적 기상 증착과 같은 프로세스에 의해 선택적으로 증착될 수도 있다. 더 구체적으로, 갭충진 금속 성장은 유전체 산화물층 (115) 내에 형성된 비아의 하단 또는 트렌치의 하단의 금속 콘택트 (130) 와 같은 금속 콘택트에서 시작된다. 갭충진 금속 성장은 비아 및/또는 트렌치의 보텀-업 (bottom-up) 충진을 달성하도록 계속된다.
본 발명의 하나 이상의 실시예들에 따라, 갭충진 금속 (140) 의 무전해 디포지션은 앵커층 (135) 과 함께 기판을 무전해 디포지션 용액에 넣음으로써 달성된다. 무전해 디포지션 용액은 금속, 금속 합금, 또는 금속 합성층을 형성하도록 만들어진다. 본 발명의 하나 이상의 실시예들에 적합한 무전해 디포지션 프로세스의 설명은 Kolics 등의 미국 특허 6,794,288 및 Kolics 등의 미국 특허 6,911,076에서 발견할 수 있고, 이들 특허의 모든 내용이 전체가 참조로서 본 명세서에 통합된다.
도 1, 도 2, 및 도 3의 도면들은 크기대로 도시되지 않았다는 것을 주의해야 한다. 더 구체적으로, 앵커층 (120) 의 두께는 예시를 목적으로 과장되었다. 또한, 도 3의 도면은 갭충진 금속으로서 금속층 (140) 을 갖는 전자 디바이스 (103) 를 도시한다. 여전히 또한, 도 3에 도시된 도면은 다마신 금속화 구조체를 형성하도록 평탄화된 표면을 도시한다.
본 발명의 하나 이상의 실시예들에 따라, 이 방법은 무기 산소산 음이온 (oxoanion), 아민, 이민, 시안화물, 또는 이들의 조합들을 포함하는 앵커 화합물을 사용하는 단계를 포함한다. 본 발명의 하나 이상의 다른 실시예들은 갭충진을 위해 사용된 금속의 이온들과 착물을 형성할 수 있는 작용기 및/또는 갭충진 금속 상에 강하게 흡착하는 작용기들을 갖는 앵커 화합물들을 사용한다. 갭충진 금속에 코발트를 사용하는 본 발명의 실시예들은 코발트 이온들과 착물을 형성할 수 있는 작용기들 및/또는 코발트 상에 강하게 흡착하는 작용기들을 갖는 앵커 화합물을 사용하는 단계를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 이 방법은 일반식 AXOY Z -을 갖는 무기 산소산 음이온을 포함하는 앵커 화합물을 사용하는 단계를 포함하고, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, Z는 정수이다. 본 발명의 하나 이상의 실시예들의 무기 산소산 음이온의 일부 예들은 인산염들 및 아인산염들을 포함하지만, 이로 제한되는 것은 아니다.
본 발명의 하나 이상의 실시예들에 따라, 이 방법은 일반식 (R1-O)V- nMGn을 갖는 앵커 화합물을 사용하는 단계를 포함하고,
여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
G는 상기 금속과 화학 결합을 형성할 수 있는 작용기이고,
R1-O는 상기 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
V는 M의 원자가이고, 그리고
n은 1 내지 V-1의 정수이다.
본 발명의 일 실시예에 따라, R1은 알킬기이고, M은 실리콘이고, G는 알킬 아민이다.
본 발명의 하나 이상의 실시예들은 Gn이 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염 (phosphate), 포스포네이트 (phosphonate) 또는 이들의 조합과 같은 작용기들을 포함하지만, 이로 제한되지 않는, 상기 일반식의 앵커 화합물들을 사용하는 단계를 포함한다. 선택적으로, 본 발명의 하나 이상의 실시예들은 Gn이 술폰산염 (sulfonate), 보로네이트 (boronate), 탄산염 (carbonate), 중탄산염 (bicarbonate), 또는 이들의 조합들을 포함하는 앵커 화합물들을 사용하는 단계를 포함한다. 본 발명의 하나 이상의 실시예들은 (R1-O)V-n이 메톡시, 에톡시, 프로폭시, 또는 이들의 조합들을 포함하는 앵커 화합물을 사용하는 단계를 포함한다. 본 발명의 하나 이상의 실시예들은 (R1-O)V-n이 메톡시, 에톡시, 프로폭시, 또는 이들의 조합들을 포함하고 G는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 또는 이들의 조합들을 포함하는 앵커 화합물들을 사용하는 단계를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 이 방법은 모노-알콕시 실란 (mono-alkoxy silane) 또는 디-알콕시 실란 (di-alkoxy silane) 그리고 아민기, 이민기, 카르복시산기, 시안화기, 인산기, 아인산염기, 포스포네이트기, 에폭시기로 구성된 그룹으로부터의 적어도 하나를 포함하는 앵커 화합물을 사용하는 단계를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 이 방법은 유전체 산화물 (115) 과 앵커 화합물을 화학적으로 결합시키기 전에 금속 콘택트 (130) 와 같이 금속화 콘택트들의 표면 실질적으로 산화물을 포함하지 않게 하는 단계를 더 포함한다. 이러한 추가적인 프로세스는 선택적이고 산화물 형성에 민감한 금속화 콘택트들에만 사용될 수도 있다. 앵커 화합물을 유전체 산화물에 결합하는 후속 프로세스가 앵커 화합물을 금속화 콘택트 상에 형성된 산화물에 결합하지 않기 때문에 산화물은 금속화 콘택트로부터 제거된다.
본 발명의 하나 이상의 실시예들에 따른 방법들은 또한 앵커층을 유전체층에 더 완전히 결합하기 위한 열적 프로세스를 포함할 수도 있다. 열적 프로세스는 기판을 앵커 화합물에 노출하면서 및/또는 기판을 앵커 화합물에 노출한 후에 기판을 가열하는 단계를 포함할 수도 있다. 본 발명의 하나 이상의 실시예들에 따라, 열적 프로세스는 갭충진 금속의 성장을 시작하기 전에 수행된다.
본 발명의 하나 이상의 실시예들에 따라, 유전체 산화물 (115) 로서 사용하기에 적합한 유전체 산화물들의 예들은 산화 알루미늄 (Al2O3), 이산화 실리콘 (SiO2), 탄소 도핑된 이산화 실리콘(SiOC), 산화 실리콘계 저 k 유전체들, 및 SiOCH, SiON, SiOCN, 및 SiOCHN과 같은 실리콘 산화물들을 포함하지만, 이로 제한되는 것은 아니다. 본 발명의 실시예들에 대한 대안적인 산화물들은 오산화 탄탈 (Ta2O5) 및 이산화 티타늄 (TiO2) 을 포함하지만, 이로 제한되는 것은 아니다. 선택적으로, 본 발명의 하나 이상의 실시예들에 따른, 유전체 산화물은 질화 알루미늄, 질화 실리콘, 탄화질화 실리콘 (silicon carbonitride), 및 탄화 실리콘과 같은 재료들 (이로 제한되는 것은 아님) 상에 형성된 산화 실리콘과 비유사 (dissimilar) 물질 상에 형성된 표면 산화물일 수도 있다.
본 발명의 하나 이상의 실시예들은 다양한 갭충진 금속들을 사용하는 단계를 포함할 수도 있다. 본 발명의 하나 이상의 실시예들에 적합한 갭충진 금속들의 예들은 코발트, 구리, 금, 이리듐, 니켈, 오스뮴, 팔라듐, 백금, 레늄, 루테늄, 로듐, 은, 주석, 아연, 무전해 도금된 합금들, 또는 이들의 혼합물을 포함하는 금속들을 포함하지만, 이들로 제한되는 것은 아니다. 본 발명의 일 실시예에 따라, 갭충진 금속은 코발트를 포함한다. 본 발명의 다른 실시예에 따라, 갭충진 금속은 코발트 및 니켈 백금 실리사이드를 포함하는 금속 콘택트를 포함한다. 본 발명의 다른 실시예에 따라, 갭충진 금속은 코발트, 니켈 백금 실리사이드를 포함하는 금속 콘택트, 및 산소산 음이온을 포함하는 앵커 화합물을 포함한다.
본 발명의 하나 이상의 실시예들에 따라 다양한 화합물들이 앵커 화합물들로서 사용될 수 있다. 본 발명의 일 실시예에 따라, 앵커 화합물들은 액체들로서 또는 습식 화학 프로세스들을 사용하는 액체 용액들 (liquid solutions)의 구성성분들로서 기판들에 적용된다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 물, 수용성 용매, 디메틸설폭사이드 (dimethylsulfoxide), 포름아미드, 아세토니트릴, 알코올, 또는 이들의 혼합물과 같은 액체들에 용해되지만, 이들로 제한되는 것은 아니다. 본 발명의 실시예들에 적합한 다른 수용성 용매들이 본 개시의 관점에서 당업자에게 명백할 것이다. 본 발명의 다른 실시예에 따라, 앵커 화합물들은 건식 화학 프로세스를 사용하거나 실질적으로 건식 화학 프로세스들을 사용하는 가스 또는 증기로서 기판들에 적용된다. 더 구체적으로, 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물은 앵커 화합물이 기판들의 유전체 산화물에 결합하는 조건들 하에서 가스로서 기판들에 적용된다. 선택적으로, 가스 상 (gas phase) 의 앵커 화합물은 실질적으로 불활성 캐리어 가스와 같은 다른 가스와 혼합될 수도 있지만, 이로 제한되는 것은 아니다.
본 발명의 다른 실시예에서, 앵커층 (135) 은 산화물 표면에 앵커 화합물을 결합하기 위해 약 30초 내지 약 600초의 시간 동안, 약 10℃ 내지 약 95℃의 온도로 기판을 앵커 화합물 또는 앵커 화합물을 함유하는 용액에 담금으로써 형성된다. 다른 실시예에 따라, 기판은 산화물 표면에 앵커 화합물을 결합하기 위해 앵커 화합물을 함유하는 용액에 약 60초 내지 약 180초, 약 50℃ 내지 약 70℃에 담궈진다.
본 발명의 하나 이상의 실시예들에 따라, 이 방법은 금속화 콘택트들 및 유전체 산화물을 제공하는 단계를 포함한다. 유전체 산화물은 금속화 콘택트들로 비아들을 갖는다. 이 방법은 유전체 산화물 상에 앵커층을 형성하도록 유전체 산화물을 앵커 화합물에 노출함으로써 및/또는 앵커 화합물을 함유하는 용액에 노출함으로써 유전체 산화물과 앵커 화합물을 결합하는 단계를 포함한다. 이 방법은 금속화 콘택트들을 사용하여 갭충진 금속의 선택적인 성장을 시작하는 단계를 더 포함한다. 선택적으로, 갭충진 금속의 선택적인 성장은 원자층 증착, 화학적 기상 증착, 및 무전해 디포지션과 같은 프로세스들을 사용하여 달성될 수도 있지만, 이로 제한되는 것은 아니다. 갭충진 금속은 앵커 화합물을 유전체 산화물과 결합함으로써 형성된 앵커층이 또한 유전체 산화물과 인접하거나 유전체 산화물과 접촉하는 갭충진 금속과 결합하도록 성장한다. 앵커 화합물 및 결과적인 앵커층은 이들이 갭충진 금속의 성장을 상당히 유발하지 않도록 선택된다. 더 구체적으로, 갭충진 금속의 성장은 트렌치 및/또는 비아의 하단의 금속 콘택트에 의해 개시된 성장 결과이다. 갭충진 금속의 성장은 비아들 및/또는 트렌치들이 적어도 갭충진 금속으로 충진되도록 계속된다. 갭충진 금속의 완료 후 평탄화 프로세스가 사용될 수도 있다. 본 발명의 하나 이상의 실시예들에 따라, 갭충진 금속은 코발트 또는 코발트 합금을 포함하는 금속이다.
본 발명의 다른 양태는 집적 회로와 같은 전자 디바이스를 포함하지만, 이로 제한되는 것은 아니다. 도 3을 다시 참조한다. 본 발명의 일 실시예에 따라, 전자 디바이스는 반도체 웨이퍼와 같은 베이스 (110), 금속화 콘택트 (130), 금속화 콘택트 (130) 로의 비아 (120) 를 갖는 유전체 산화물 (115), 실질적으로 비아 (120) 를 충진하는 금속화 콘택트 (130) 로부터 성장한 갭충진 금속 (140), 및 유전체 산화물 (115) 과 갭충진 금속 (140) 사이에 화학적으로 결합된 앵커층 (135) 을 포함한다. 전자 디바이스는 실질적으로 금속화 콘택트 (130) 의 계면과 갭충진 금속 (140) 사이에 앵커층을 갖지 않는다.
본 발명의 하나 이상의 실시예들에 따라, 앵커층은 일반식 (R1-O)V- nMGn을 갖는 앵커 화합물과 갭충진 금속의 반응 및 이 앵커 화합물과 산화물 표면의 반응으로부터 화학 반응 생성물이고,
여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
G는 상기 금속과 화학 결합을 형성할 수 있는 작용기이고,
R1-O는 상기 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
V는 M의 원자가이고, 그리고
n은 1 내지 V-1의 정수이다.
본 발명의 일 실시예에 따라, R1은 알킬기이고, M은 실리콘이고, G는 알킬아민이다. 본 발명의 하나 이상의 실시예들의 선택사항으로서, G는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 또는 이들의 조합들을 포함한다. 본 발명의 하나 이상의 실시예들에 대한 선택사항으로서, R1-는 알킬기이다.
본 발명의 하나 이상의 실시예들에서, 앵커 화합물은 모노-알콕시 실란 또는 디-알콕시 실란 그리고 아민기, 이민기, 카르복시산기, 시안화기, 인산기, 아인산염기, 포스포네이트기, 및 에폭시기로 구성된 그룹 중 적어도 하나를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 Gn이 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염 (phosphate), 포스포네이트 (phosphonate) 또는 이들의 조합과 같은 작용기들을 포함하지만, 이로 제한되지 않는, 상기 일반식을 갖는다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 Gn이 술폰산염 (sulfonate), 보로네이트 (boronate), 탄산염 (carbonate), 중탄산염 (bicarbonate), 또는 이들의 조합들을 포함하는 상기 일반식을 갖는다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 (R1-O)V-n이 메톡시, 에톡시, 프로폭시, 또는 이들의 조합들을 포함하는 상기 일반식을 갖는다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 (R1-O)V-n이 메톡시, 에톡시, 프로폭시, 또는 이들의 조합들을 포함하고 G는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 또는 이들의 조합들을 포함하는 상기 일반식을 갖는다.
본 발명의 하나 이상의 실시예들에 따라, 앵커층은 무기 산소산 음이온, 아민, 이민, 시안화물, 또는 이들의 조합들을 포함하는 앵커 화합물과 산화물 표면의 반응 및 앵커 화합물과 갭충진 금속의 반응으로부터 화학 반응 생성물이다. 본 발명의 하나 이상의 실시예들은 갭충진을 위해 사용된 금속의 이온들과 착물을 형성할 수 있는 작용기 및/또는 갭충진 금속 상에 강하게 흡착하는 작용기들을 갖는 앵커 화합물들을 사용한다. 갭충진 금속에 코발트를 사용하는 본 발명의 실시예들은 코발트 이온들과 착물을 형성할 수 있는 작용기들 및/또는 코발트 상에 강하게 흡착하는 작용기들을 갖는 앵커 화합물을 사용하는 단계를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 앵커층은 일반식 AXOY Z -을 갖는 무기 산소산 음이온을 포함하는 앵커 화합물과 산화물 표면의 반응 및 이 앵커 화합물과 갭충진 금속의 반응으로부터 화학 반응 생성물이고, 여기서, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, Z는 정수이다. 본 발명의 하나 이상의 실시예들의 무기 산소산 음이온의 일부 예들은 인산염들 및 아인산염들을 포함하지만, 이로 제한되는 것은 아니다.
본 발명의 하나 이상의 실시예들에 따라, 유전체 산화물 (115) 과 같은 유전체 산화물들은 산화 알루미늄 (Al2O3), 이산화 실리콘 (SiO2), 탄소 도핑된 이산화 실리콘(SiOC), 산화 실리콘계 저 k 유전체들, 및 SiOCH, SiON, SiOCN, 및 SiOCHN과 같은 실리콘 산화물들을 포함하지만, 이로 제한되는 것은 아니다. 본 발명의 실시예들에 대한 대안적인 산화물들은 오산화 탄탈 (Ta2O5) 및 이산화 티타늄 (TiO2) 을 포함하지만, 이로 제한되는 것은 아니다. 선택적으로, 본 발명의 하나 이상의 실시예들에 따른, 유전체 산화물은 질화 알루미늄, 질화 실리콘, 탄화질화 실리콘 (silicon carbonitride), 및 탄화 실리콘과 같은 재료들 (이로 제한되는 것은 아님) 상에 형성된 산화물과 비유사 물질 상에 형성된 표면 산화물일 수도 있다.
본 발명의 하나 이상의 실시예들은 다양한 갭충진 금속들을 사용하는 것을 포함할 수도 있다. 본 발명의 하나 이상의 실시예들에 적합한 갭충진 금속들의 예들은 코발트, 구리, 금, 이리듐, 니켈, 오스뮴, 팔라듐, 백금, 레늄, 루테늄, 로듐, 은, 주석, 아연, 무전해 도금된 합금들, 또는 이들의 혼합물을 포함하는 금속들을 포함하지만, 이들로 제한되는 것은 아니다. 본 발명의 일 실시예에 따라, 갭충진 금속은 코발트를 포함한다. 본 발명의 다른 실시예에 따라, 갭충진 금속은 코발트 및 니켈 백금 실리사이드를 포함하는 금속 콘택트를 포함한다. 본 발명의 다른 실시예에 따라, 갭충진 금속은 코발트, 니켈 백금 실리사이드를 포함하는 금속 콘택트, 및 산소산 음이온을 포함하는 앵커 화합물을 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 상기 기술된 전자 디바이스들을 형성하는 방법 및 상기 기술된 전자 디바이스들은 앵커층을 형성하도록 앵커 화합물을 유전체 산화물에 결합하기 위한 액체 용액을 사용하는 것을 포함한다. 앵커 화합물은 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는다.
본 발명의 하나 이상의 실시예들에 따라, 용액은 일반식 (R1-O)V- nMGn을 갖는 앵커 화합물을 포함하고,
여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
G는 상기 금속과 화학 결합을 형성할 수 있는 작용기이고,
R1-O는 상기 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
V는 M의 원자가이고, 그리고
n은 1 내지 V-1의 정수이다.
본 발명의 일 실시예에 따라, R1은 알킬기이고, M은 실리콘이고, G는 알킬아민이다. 본 발명의 하나 이상의 실시예들의 선택사항으로서, G는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 또는 이들의 조합들을 포함한다. 본 발명의 하나 이상의 실시예들에 대한 선택사항으로서, R1-는 알킬기이다.
본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물은 용액에 모노-알콕시 실란 또는 디-알콕시 실란 그리고 아민기, 이민기, 카르복시산기, 시안화기, 인산기, 아인산염기, 포스포네이트기, 및 에폭시기로 구성된 그룹 중 적어도 하나를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 Gn이 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트 또는 이들의 조합과 같은 작용기들을 포함하지만, 이로 제한되지 않는, 상기 일반식을 갖는다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 Gn이 술폰산염, 보로네이트, 탄산염, 중탄산염, 또는 이들의 조합들을 포함하는 상기 일반식을 갖는다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 (R1-O)V-n이 메톡시, 에톡시, 프로폭시, 또는 이들의 조합들을 포함하는 상기 일반식을 갖는다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물들은 (R1-O)V-n이 메톡시, 에톡시, 프로폭시, 또는 이들의 조합들을 포함하고 G는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 또는 이들의 조합들을 포함하는 상기 일반식을 갖는다.
본 발명의 하나 이상의 실시예들에 따라, 이 용액은 무기 산소산 음이온, 아민, 이민, 시안화물, 또는 이들의 조합들을 포함하는 앵커 화합물을 포함한다. 본 발명의 하나 이상의 다른 실시예들에서, 이 용액은 갭충진을 위해 사용된 금속의 이온들과 착물을 형성할 수 있는 작용기 및/또는 갭충진 금속 상에 강하게 흡착하는 작용기들을 갖는 앵커 화합물들을 포함한다. 갭충진 금속에 코발트를 사용하는 본 발명의 실시예들에서, 이 용액은 코발트 이온들과 착물을 형성할 수 있는 작용기들 및/또는 코발트 상에 강하게 흡착하는 작용기들을 갖는 앵커 화합물을 포함한다.
본 발명의 하나 이상의 실시예들에 따라, 이 용액은 일반식 AXOY Z -을 갖는 무기 산소산 음이온을 포함하는 앵커 화합물을 포함하고, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, Z는 정수이다. 본 발명의 하나 이상의 실시예들의 무기 산소산 음이온의 일부 예들은 인산염들 및 아인산염들을 포함하지만, 이로 제한되는 것은 아니다.
본 발명의 하나 이상의 실시예들에 따라, 이 용액은 선택적인 정량의 수용성 용매; 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 갭충진 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는 정량의 앵커 화합물; 및 정량의 물을 포함한다. 본 발명의 하나 이상의 실시예들에 따라, 이 용액은 수용성 용매를 포함하지 않는 용매 및 앵커제 (anchoring agent) 를 포함한다. 본 발명의 하나 이상의 실시예들에 따라, 앵커 화합물은 인산염, 아인산염, 아민, 이민, 시안화물, 및 이들의 조합들 또는 금속 이온들과 착물들을 형성할 수 있는 작용기들 및/또는 갭충진 금속 상에 강하게 흡착할 수 있는 작용기들과 같은 무기 산소산 음이온을 포함하지만 이들로 제한되지 않는다.
본 발명의 일 실시예에 따라, 이 용액은 정량의 앵커 화합물을 포함한다. 일반적으로, 앵커 화합물은 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 갭충진 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는다. 본 발명의 다른 실시예에서, 용액은 정량의 수용성 용매, 정량의 앵커 화합물, 및 정량의 물을 포함한다.
본 발명의 실시예들에 대한 앵커 화합물들은 다수의 화학 조성들을 가질 수 있다. 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기에 대한 많은 선택들이 있다. 본 발명의 일부 실시예들은 산화물 표면과 화학 결합을 형성할 수 있는 둘 또는 셋 이상의 작용기들을 갖는 앵커 화합물들을 포함할 수도 있다. 유사하게, 본 발명의 일부 실시예들은 갭충진 금속과 화학 결합을 형성할 수 있는 둘 또는 셋 이상의 작용기들을 갖는 앵커 화합물을 포함할 수도 있다. 선택적으로, 앵커 화합물들은 산화물 표면과 화학 결합들을 형성할 수 있는 상이한 타입들의 작용기들을 포함하도록 선택될 수도 있다. 앵커 화합물들은 금속과 화학적 결합들을 형성할 수 있는 상이한 타입들의 작용기들을 포함하도록 선택될 수도 있다. 본 발명의 실시예들은 또한 상이한 타입들의 앵커 화합물들의 혼합물을 사용할 수도 있다.
본 발명의 일 실시예에 따라, 앵커 화합물은 산화물 표면과 화학 결합을 형성하기 위해 모노-알콕시 실란과 같은 알콕시 실란, 디-알콕시 실란과 같은 알콕시 실란, 및 트리-알콕시 실란과 같은 알콕시 실란을 포함한다. 앵커 화합물은 또한 갭충진 금속과 화학 결합을 형성하는 아민기, 이민기, 카르복시산기, 인산기, 포스포네이트기, 및 에폭시기와 같은 하나 이상의 극성기들을 포함하지만, 이로 제한되는 것은 아니다. 선택사항으로서, 본 발명의 일부 실시예들에 따른 앵커 화합물들은 비유사 극성기들 또는 비유사 극성기들의 혼합물들을 포함할 수도 있다. 본 발명의 구체적인 실시예들에 대해, 용액이 산화물과 갭충진 금속 사이에 향상된 결합을 달성하기 위해 산화물 표면에 효과적인 양의 앵커 화합물을 제공하도록 앵커 화합물의 타입 및 양이 선택된다.
본 발명의 다른 실시예에 대해, 용액은 일반식 (R1-O)V- nMGn을 갖는 앵커 화합물을 포함하고, 여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고, G는 갭충진 금속과 화학 결합을 형성할 수 있는 작용기이고, R1-O는 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고, V는 M의 원자가이고, 그리고 n은 1 내지 V-1의 정수이다. 본 발명의 일 실시예는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 술폰산염, 보로네이트, 탄산염, 중탄산염, 또는 이들의 조합과 같은 하나 이상의 극성기들을 포함하지만, 이들로 제한되는 것은 아닌 G를 갖는다. 바람직하게, R1은 알킬기와 같은 유기기이고, R1-O는 메톡시, 에톡시, 및 프로폭시와 같은 알콕시기이다. 본 발명의 다른 예에 대해, (R1-O)V-n은 메톡시, 에톡시, 프로폭시, 및 이들의 조합을 포함하고, Gn은 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염, 포스포네이트, 이들의 조합들과 같은 하나 이상의 작용기들을 포함하지만 이들로 제한되는 것은 아니다. 다른 바람직한 실시예에서, R1은 알킬기이고, M은 실리콘이고, G는 알킬아민이다.
본 발명의 다른 실시예는 무전해 디포지션을 위한 구성성분들 및 앵커 화합물을 포함하는 용액이다. 무전해 디포지션을 위한 구성성분들은 용매, 무전해 디포지션을 위한 환원제, 및 갭충진 금속의 무전해 디포지션을 위한 하나 이상의 금속들의 이온들 및/또는 착물들을 포함할 수도 있지만, 이로 제한되는 것은 아니다. 일반적인 무전해 디포지션 용액들 및 무전해 디포지션 용액들의 구성성분들에 대한 설명은 Kolics 등의 미국 특허 6,794,288 및 Kolics 등의 미국 특허 6,911,076에서 발견할 수 있고, 이들 특허의 모든 내용이 전체가 참조로서 본 명세서에 통합된다. 다른 무전해 디포지션 용액 및 무전해 디포지션 용액들의 구성성분들은 또한 과학적 문헌 및 특허 문헌 어디에서나 이용가능하다.
앵커 화합물은 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 갭충진 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는다. 본 발명의 하나 이상의 실시예들에 따라 무전해 디포지션을 위한 구성성분들과 함께 용액에 포함된 앵커 화합물들의 상세들 및 예들은 상기에 제공되었다.
본 발명의 일 실시예에 따른, 용액은 무전해 디포지션을 위한 구성성분들 및 앵커 화합물을 포함한다. 앵커 화합물은 일반식 (R1-O)V- nMGn을 갖고,
여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
G는 금속과 화학 결합을 형성할 수 있는 작용기이고,
R1-O는 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
V는 M의 원자가이고, 그리고
n은 1 내지 V-1의 정수이다.
본 발명의 일 실시예에 따른, 용액은 무전해 디포지션을 위한 구성성분들 및 앵커 화합물을 포함한다. 앵커 화합물은 무기 산소산 음이온, 인산염, 아인산염, 포스포네이트, 아민, 이민, 시안화물, 또는 이들의 조합들을 포함한다.
본 발명의 일 실시예에 따른, 용액은 무전해 디포지션을 위한 구성성분들 및 앵커 화합물을 포함한다. 앵커 화합물은 무기 산소산 음이온들, 아민들, 이민들, 시안화물들, 갭충진 금속의 이온들과 착물들을 형성하는 작용기, 갭충진 금속 상에 강하게 흡착하는 작용기들, 또는 이들의 조합들을 포함한다.
본 발명의 일 실시예에 따른, 용액은 무전해 디포지션을 위한 구성성분들 및 앵커 화합물을 포함한다. 앵커 화합물은 일반식 AXOY Z -을 갖는 무기 산소산 음이온을 포함하고, 여기서, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, 그리고 Z는 정수이다.
본 발명의 일 실시예에 따른, 용액은 무전해 디포지션을 위한 구성성분들 및 앵커 화합물을 포함한다. 앵커 화합물은 모노-알콕시 실란, 디-알콕시 실란, 또는 트리-알콕시 실란 그리고 아민기, 이민기, 카르복시산기, 인산기, 포스포네이트기, 및 에폭시기로 구성된 그룹으로부터 적어도 하나의 원소를 포함한다.
상기 명세서에서, 본 발명은 구체적인 실시예들을 참조하여 기술되었다. 그러나, 당업자는 이하의 청구항들에 언급된 본 발명의 범위를 벗어나지 않고 다양한 수정들 및 변경들이 가능하다는 것을 이해할 것이다. 따라서, 명세서 및 도면들은 제한하기보다는 예시적인 것으로 간주되고, 이러한 모든 수정들이 본 발명의 범위 내에 포함되는 것으로 의도된다.
이익들, 다른 장점들, 및 문제들에 대한 해결책들이 구체적인 실시예들과 관련하여 상기에 기술되었다. 그러나, 임의의 이익, 장점, 또는 해결책이 발생하거나 보다 확실해지게 할 수도 있는 이익들, 다른 장점들, 문제들에 대한 해결책들, 및 임의의 엘리먼트(들)는 임의의 또는 모든 청구항들의 중요한, 요구된, 또는 필수적인 특징 또는 엘리먼트로서 해석되지 않는다.
본 명세서에 사용된 바와 같이, 용어들 "포함하다 (comprises)", "포함하는", "포함하다 (includes)", "포함하는", "갖다 (has)", "갖는", "적어도 하나의" 또는 임의의 이들의 변형은 비-배타적인 포함을 아우르도록 의도된다. 예를 들어, 엘리먼트들의 리스트를 포함하는 프로세스, 방법, 물체 (article), 또는 장치는 이들 엘리먼트들만으로 제한될 필요는 없고, 명시적으로 리스트되지 않았거나 이러한 프로세스, 방법, 물체, 또는 장치에 내재하는 다른 엘리먼트들을 포함할 수도 있다. 또한, 반대로 명시적으로 언급되지 않는 한, "또는 (or)"은 포함적 or (inclusive or) 를 지칭하고 배타적 or (exclusive or) 를 지칭하지 않는다. 예를 들어, 조건 A 또는 B는 이하의 임의의 하나를 만족한다: A는 참이고 (또는 존재한다) B는 거짓이다 (또는 존재하지 않는다), A 는 거짓이고 (또는 존재하지 않는다) B 는 참이다 (또는 존재한다), A 및 B 양자는 참이다 (또는 존재한다).

Claims (38)

  1. 전자 디바이스를 제조하는 방법에 있어서,
    전기적으로 전도성인 표면 영역들에 인접한 유전체 산화물 표면 영역들을 갖는 기판을 제공하는 단계;
    앵커층 (anchor layer) 을 형성하도록 유전체 산화물 표면 영역들과 앵커 화합물을 화학적으로 결합시키는 단계; 및
    상기 전기적으로 전도성인 표면 영역들을 사용하여 금속의 성장을 시작하고 상기 앵커층이 상기 금속과 결합하도록 상기 금속을 성장시키는 단계를 포함하는, 전자 디바이스를 제조하는 방법.
  2. 제1항에 있어서,
    상기 앵커 화합물은 상기 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 상기 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는, 전자 디바이스를 제조하는 방법.
  3. 제1항에 있어서,
    상기 앵커 화합물은 무기 산소산 음이온 (inorganic oxoanion), 아민, 이민, 시안화물 (cyanide), 금속의 이온들과 착물들을 형성하는 작용기, 상기 금속 상에 강하게 흡착하는 작용기, 또는 이들의 조합들을 포함하는, 전자 디바이스를 제조하는 방법.
  4. 제1항에 있어서,
    상기 앵커 화합물은 일반식 AXOY Z -을 갖는 무기 산소산 음이온을 포함하고,
    여기서, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, 그리고 Z는 정수인, 전자 디바이스를 제조하는 방법.
  5. 제1항에 있어서,
    상기 앵커 화합물은 인산염 (phosphate), 아인산염 (phosphite), 또는 포스포네이트 (phosphonate) 를 포함하는, 전자 디바이스를 제조하는 방법.
  6. 제1항에 있어서,
    상기 앵커 화합물은 모노-알콕시 실란 (mono-alkoxy silane), 디-알콕시 실란 (di-alkoxy silane), 또는 트리-알콕시 실란 (tri-alkoxy silane), 그리고 아민기, 이민기, 카르복시기, 시안기, 인산기, 아인산기, 포스포네이트기, 및 에폭시기로 구성된 그룹 중 적어도 하나를 포함하는, 전자 디바이스를 제조하는 방법.
  7. 제1항에 있어서,
    상기 앵커 화합물은 일반식 (R1-O)V- nMGn을 갖고,
    여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
    G는 상기 금속과 화학 결합을 형성할 수 있는 작용기이고,
    R1-O는 상기 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
    V는 M의 원자가이고, 그리고
    n은 1 내지 V-1의 정수인, 전자 디바이스를 제조하는 방법.
  8. 제7항에 있어서,
    R1은 알킬기이고, M은 실리콘이고, G는 알킬아민인, 전자 디바이스를 제조하는 방법.
  9. 제1항에 있어서,
    앵커 화합물을 상기 유전체 산화물과 화학적으로 결합시키기 전에, 금속화 콘택트들의 표면에 실질적으로 산화물을 포함하지 않게 하는 단계를 더 포함하는, 전자 디바이스를 제조하는 방법.
  10. 제1항에 있어서,
    상기 유전체 산화물은 비유사 (dissimilar) 물질 상에 형성된 표면 산화물인, 전자 디바이스를 제조하는 방법.
  11. 제1항에 있어서,
    상기 앵커 화합물을 상기 유전체 산화물 표면 영역들과 화학적으로 결합시키는 단계는 상기 앵커 화합물을 포함하는 가스를 사용하는 건식 화학 프로세스인, 전자 디바이스를 제조하는 방법.
  12. 제1항에 있어서,
    상기 앵커 화합물과 상기 유전체 산화물 표면 영역들을 화학적으로 결합시키는 단계는 상기 앵커 화합물을 포함하는 액체 용액 (liquid solution) 을 사용하는 습식 화학 프로세스인, 전자 디바이스를 제조하는 방법.
  13. 제12항에 있어서,
    상기 액체 용액은 디메틸설폭사이드 (dimethylsulfoxide), 포름아미드, 아세토니트릴, 알코올, 또는 이들의 혼합물을 더 포함하는, 전자 디바이스를 제조하는 방법.
  14. 제1항에 있어서,
    상기 산화물 표면은 SiO2, SiOC, SiOCH, SiON, SiOCN, SiOCHN, Ta2O5, 및 TiO2 로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 전자 디바이스를 제조하는 방법.
  15. 제1항에 있어서,
    갭충진 (gapfill) 금속은 코발트, 구리, 금, 이리듐, 니켈, 오스뮴, 팔라듐, 백금, 레늄, 루테늄, 로듐, 은, 주석, 아연, 무전해 도금된 합금들, 또는 이들의 혼합물을 포함하는, 전자 디바이스를 제조하는 방법.
  16. 제1항의 방법을 사용하여 제조된 전자 디바이스.
  17. 전자 디바이스에 있어서,
    금속화 콘택트;
    상기 금속화 콘택트로의 비아 및/또는 트렌치를 갖는 유전체 산화물;
    상기 금속화 콘택트로부터 성장된 갭충진 금속; 및
    상기 유전체 산화물과 상기 갭충진 금속 사이에 화학적으로 결합된 앵커 화합물로 형성된 앵커층을 포함하는, 전자 디바이스.
  18. 제17항에 있어서,
    상기 앵커층은 상기 유전체 산화물과 상기 앵커 화합물의 반응 및 상기 갭충진 금속과 상기 앵커 화합물의 반응으로부터의 화학 반응 생성물을 포함하고,
    상기 앵커 화합물은 무기 산소산 음이온, 아민, 이민, 시안화물, 또는 이들의 조합을 포함하는, 전자 디바이스.
  19. 제17항에 있어서,
    상기 앵커층은 상기 유전체 산화물과 상기 앵커 화합물의 반응 및 상기 갭충진 금속과 상기 앵커 화합물의 반응으로부터의 화학 반응 생성물을 포함하고,
    상기 앵커 화합물은 상기 갭충진 금속으로 사용된 상기 금속의 이온들과 착물들을 형성할 수 있는 작용기들 및/또는 상기 갭충진 금속 상에 강하게 흡착하는 작용기들을 포함하는, 전자 디바이스.
  20. 제17항에 있어서,
    상기 갭충진 금속은 코발트를 포함하고,
    상기 앵커층은 상기 유전체 산화물과 상기 앵커 화합물의 반응 및 상기 갭충진 금속과 상기 앵커 화합물의 반응으로부터의 화학 반응 생성물을 포함하고,
    상기 앵커 화합물은 코발트 이온들과 착물들을 형성할 수 있는 작용기들 및/또는 코발트 상에 강하게 흡착하는 작용기들을 포함하는, 전자 디바이스.
  21. 제17항에 있어서,
    상기 앵커층은 상기 유전체 산화물과 상기 앵커 화합물의 반응 및 상기 갭충진 금속과 상기 앵커 화합물의 반응으로부터의 화학 반응 생성물이고,
    상기 앵커 화합물은 일반식 AXOY Z -을 갖는 무기 산소산 음이온을 포함하고,
    여기서, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, 그리고 Z는 정수인, 전자 디바이스.
  22. 제17항에 있어서,
    상기 앵커층은 상기 유전체 산화물과 상기 앵커 화합물의 반응 및 상기 갭충진 금속과 상기 앵커 화합물의 반응으로부터의 화학 반응 생성물을 포함하고,
    상기 앵커 화합물은 일반식 (R1-O)V- nMGn을 갖고,
    여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
    G는 상기 금속과 화학 결합을 형성할 수 있는 작용기이고,
    R1-O는 상기 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
    V는 M의 원자가이고, 그리고
    n은 1 내지 V-1의 정수인, 전자 디바이스.
  23. 제17항에 있어서,
    상기 유전체 산화물은 Al2O3, SiO2, SiOC, SiOCH, SiON, SiOCN, SiOCHN, Ta2O5, 및 TiO2 중 적어도 하나를 포함하는, 전자 디바이스.
  24. 제17항에 있어서,
    상기 갭충진 금속은 구리, 코발트, 니켈, 텅스텐, 붕소, 인, 및 이들의 혼합물 중 적어도 하나를 포함하는, 전자 디바이스.
  25. 제22항에 있어서,
    상기 앵커층은 OV - nMGn을 포함하고,
    G는 아민, 이민, 에폭시, 히드록실, 카르복시, 카르복시산염, 인산염 (phosphate), 포스포네이트 (phosphonate) 또는 이들의 조합을 포함하는, 전자 디바이스.
  26. 산화물 표면과 갭충진 금속 간의 결합을 증가시키기 위한 용액에 있어서,
    선택적으로, 정량의 수용성 용매;
    상기 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 상기 갭충진 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는 정량의 앵커 화합물; 및
    정량의 물을 포함하는, 용액.
  27. 제26항에 있어서,
    상기 앵커 화합물은 무기 산소산 음이온, 인산염, 아인산염, 포스포네이트, 아민, 이민, 시안화물, 또는 이들의 조합들을 포함하는, 용액.
  28. 제26항에 있어서,
    상기 앵커 화합물은 무기 산소산 음이온들, 아민들, 이민들, 시안화물들, 상기 갭충진 금속의 이온들과 착물들을 형성하는 작용기들, 상기 갭충진 금속 상에 강하게 흡착하는 작용기들, 또는 이들의 조합들을 포함하는, 용액.
  29. 제26항에 있어서,
    상기 앵커 화합물은 일반식 AXOY Z -을 갖는 무기 산소산 음이온들을 포함하고,
    여기서, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, 그리고 Z는 정수인, 용액.
  30. 제26항에 있어서,
    상기 앵커 화합물은 인산염, 포스포네이트, 또는 아인산염을 포함하는, 용액.
  31. 제26항에 있어서,
    상기 앵커 화합물은 상기 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 상기 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는, 용액.
  32. 제26항에 있어서,
    상기 앵커 화합물은 모노-알콕시 실란, 디-알콕시 실란, 또는 트리-알콕시 실란, 그리고 아민기, 이민기, 카르복시산기, 인산기, 포스포네이트기, 및 에폭시기로 구성된 그룹 중 적어도 하나의 원소를 포함하는, 용액.
  33. 용매;
    상기 산화물 표면과 화학 결합을 형성할 수 있는 적어도 하나의 작용기 및 상기 갭충진 금속과 화학 결합을 형성할 수 있는 적어도 하나의 작용기를 갖는 앵커 화합물;
    무전해 디포지션 (electroless deposition) 을 위한 환원제; 및
    갭충진 금속의 무전해 디포지션을 위한 하나 이상의 금속들의 이온들을 포함하는, 용액.
  34. 제33항에 있어서,
    상기 앵커 화합물은 일반식 (R1-O)V- nMGn을 갖고,
    여기서, M은 게르마늄, 하프늄, 인듐, 실리콘, 탄탈, 주석, 티타늄, 또는 텅스텐이고,
    G는 상기 금속과 화학 결합을 형성할 수 있는 작용기이고,
    R1-O는 상기 산화물 표면과 화학 결합을 형성할 수 있는 작용기이고, O는 산소이고,
    V는 M의 원자가이고, 그리고
    n은 1 내지 V-1의 정수인, 용액.
  35. 제33항에 있어서,
    상기 앵커 화합물은 무기 산소산 음이온, 인산염, 아인산염, 포스포네이트, 아민, 이민, 시안화물, 또는 이들의 조합들을 포함하는, 용액.
  36. 제33항에 있어서,
    상기 앵커 화합물은 무기 산소산 음이온들, 아민들, 이민들, 시안화물들, 상기 갭충진 금속의 이온들과 착물들을 형성하는 작용기들, 상기 갭충진 금속 상에 강하게 흡착하는 작용기들, 또는 이들의 조합들을 포함하는, 용액.
  37. 제33항에 있어서,
    상기 앵커 화합물은 일반식 AXOY Z -을 갖는 무기 산소산 음이온들을 포함하고,
    여기서, A는 화학 원소이고, O는 산소이고, X는 정수이고, Y는 정수이고, 그리고 Z는 정수인, 용액.
  38. 제33항에 있어서,
    상기 앵커 화합물은 모노-알콕시 실란, 디-알콕시 실란, 또는 트리-알콕시 실란, 그리고 아민기, 이민기, 카르복시산기, 인산기, 포스포네이트기, 및 에폭시기로 구성된 그룹 중 적어도 하나의 원소를 포함하는, 용액.
KR1020147026788A 2012-02-24 2013-02-22 갭충진 금속들을 앵커링하는 방법들 및 물질들 KR102049619B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/404,274 2012-02-24
US13/404,274 US8895441B2 (en) 2012-02-24 2012-02-24 Methods and materials for anchoring gapfill metals
PCT/US2013/027425 WO2013126771A1 (en) 2012-02-24 2013-02-22 Methods and materials for anchoring gapfill metals

Publications (2)

Publication Number Publication Date
KR20140138211A true KR20140138211A (ko) 2014-12-03
KR102049619B1 KR102049619B1 (ko) 2019-11-27

Family

ID=49003187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026788A KR102049619B1 (ko) 2012-02-24 2013-02-22 갭충진 금속들을 앵커링하는 방법들 및 물질들

Country Status (5)

Country Link
US (2) US8895441B2 (ko)
KR (1) KR102049619B1 (ko)
CN (1) CN104160483B (ko)
TW (2) TWI587397B (ko)
WO (1) WO2013126771A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064569A (ko) * 2016-10-17 2019-06-10 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895441B2 (en) 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals
US10553477B2 (en) 2015-12-04 2020-02-04 Intel Corporation Forming interconnects with self-assembled monolayers
CN115769362A (zh) * 2020-05-22 2023-03-07 朗姆研究公司 介电表面的湿式官能化
US11846018B2 (en) 2021-02-08 2023-12-19 Macdermid Enthone Inc. Method and wet chemical compositions for diffusion barrier formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060264043A1 (en) * 2005-03-18 2006-11-23 Stewart Michael P Electroless deposition process on a silicon contact
KR20100105722A (ko) * 2007-12-21 2010-09-29 램 리써치 코포레이션 유전체 층 상을 무전해 도금하기 위한 활성화 용액

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1031837A (en) * 1963-08-01 1966-06-02 Standard Telephones Cables Ltd Improvements in or relating to metal plating
DE1615961A1 (de) * 1967-04-12 1970-06-25 Degussa Verfahren zur Herstellung von gedruckten Schaltungen
US4228201A (en) * 1977-06-06 1980-10-14 Nathan Feldstein Method for rendering a non-platable semiconductor substrate platable
US4313761A (en) 1979-10-25 1982-02-02 Monsanto Company Reaction products of metal oxides and salts with phosphorus compounds
US4986848A (en) * 1988-01-28 1991-01-22 Hitachi Chemical Company, Ltd. Catalyst for electroless plating
US5405656A (en) 1990-04-02 1995-04-11 Nippondenso Co., Ltd. Solution for catalytic treatment, method of applying catalyst to substrate and method of forming electrical conductor
JPH0629246A (ja) 1991-02-04 1994-02-04 Internatl Business Mach Corp <Ibm> 選択的な無電解メッキの方法
US5250490A (en) 1991-12-24 1993-10-05 Union Carbide Chemicals & Plastics Technology Corporation Noble metal supported on a base metal catalyst
US5807430A (en) * 1995-11-06 1998-09-15 Chemat Technology, Inc. Method and composition useful treating metal surfaces
US5554211A (en) 1995-11-15 1996-09-10 Mcgean-Rohco, Inc. Aqueous electroless plating solutions
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
JP2001081412A (ja) 1999-09-17 2001-03-27 Nippon Parkerizing Co Ltd ＮＯｘ浄化用光触媒塗料およびその塗膜の形成方法
US20060189129A1 (en) * 2000-03-21 2006-08-24 Semitool, Inc. Method for applying metal features onto barrier layers using ion permeable barriers
US6503343B1 (en) * 2000-09-11 2003-01-07 Innovative Technology Licensing, Llc Controlled plating on reactive metals
GB0025990D0 (en) * 2000-10-24 2000-12-13 Shipley Co Llc Plating catalysts and electronic packaging substrates plated therewith
JP3758532B2 (ja) 2001-06-28 2006-03-22 株式会社日鉱マテリアルズ 銅あるいは銅合金上への無電解ニッケルめっき用前処理液及び無電解ニッケルめっき方法
JPWO2003091476A1 (ja) 2002-04-23 2005-09-02 株式会社日鉱マテリアルズ 無電解めっき方法及び金属めっき層が形成された半導体ウエハー
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
US6872659B2 (en) 2002-08-19 2005-03-29 Micron Technology, Inc. Activation of oxides for electroless plating
US6821909B2 (en) * 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US6911067B2 (en) 2003-01-10 2005-06-28 Blue29, Llc Solution composition and method for electroless deposition of coatings free of alkali metals
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6902605B2 (en) 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
US6794288B1 (en) 2003-05-05 2004-09-21 Blue29 Corporation Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation
JP5095909B2 (ja) 2003-06-24 2012-12-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 触媒組成物および析出方法
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7205233B2 (en) 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
JP2005213576A (ja) 2004-01-29 2005-08-11 Nikko Materials Co Ltd 無電解めっき前処理剤、それを用いる無電解めっき方法、及び無電解めっき物
US20060210837A1 (en) 2004-04-16 2006-09-21 Fuji Electric Device Method of plating on a glass base plate, a method of manufacturing a disk substrate for a perpendicular magnetic recording medium, a disk substrate for a perpendicular magnetic recording medium, and a perpendicular magnetic recording medium
JP4479572B2 (ja) 2005-04-08 2010-06-09 富士電機デバイステクノロジー株式会社 垂直磁気記録媒体用ディスク基板の製造方法、垂直磁気記録媒体用ディスク基板及び垂直磁気記録媒体
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
JP2006179742A (ja) * 2004-12-24 2006-07-06 Ngk Spark Plug Co Ltd 電子部品及びその製造方法、電子部品付き配線基板、金属と誘電体との界面構造
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed
US20060252252A1 (en) * 2005-03-18 2006-11-09 Zhize Zhu Electroless deposition processes and compositions for forming interconnects
WO2007025565A1 (en) * 2005-09-01 2007-03-08 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and material for coupling a dielectric layer and a metal layer in a semiconductor device
US20070065585A1 (en) * 2005-09-21 2007-03-22 Chebiam Ramanan V Reducing electrical resistance in electrolessly deposited copper interconnects
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
US7365011B2 (en) 2005-11-07 2008-04-29 Intel Corporation Catalytic nucleation monolayer for metal seed layers
KR100629793B1 (ko) * 2005-11-11 2006-09-28 주식회사 방림 전해도금으로 마그네슘합금과 밀착성 좋은 동도금층 형성방법
KR100702797B1 (ko) * 2005-12-09 2007-04-03 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법
JP2007203422A (ja) 2006-02-03 2007-08-16 Denso Corp 貫通孔形成方法
US7566661B2 (en) * 2006-05-22 2009-07-28 Lavoie Adrien R Electroless treatment of noble metal barrier and adhesion layer
JP2007088506A (ja) * 2006-12-15 2007-04-05 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法及び層間絶縁膜の形成方法
US7460358B2 (en) * 2007-03-21 2008-12-02 Avx Corporation Solid electrolytic capacitor containing a protective adhesive layer
US8435898B2 (en) * 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
WO2009092706A2 (en) * 2008-01-24 2009-07-30 Basf Se Electroless deposition of barrier layers
US7682431B1 (en) * 2008-11-12 2010-03-23 Lam Research Corporation Plating solutions for electroless deposition of ruthenium
KR20120034104A (ko) * 2009-07-16 2012-04-09 램 리써치 코포레이션 무전해 성막 용액 및 프로세스 제어
US8895441B2 (en) 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060264043A1 (en) * 2005-03-18 2006-11-23 Stewart Michael P Electroless deposition process on a silicon contact
KR20100105722A (ko) * 2007-12-21 2010-09-29 램 리써치 코포레이션 유전체 층 상을 무전해 도금하기 위한 활성화 용액

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064569A (ko) * 2016-10-17 2019-06-10 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체

Also Published As

Publication number Publication date
US20150033980A1 (en) 2015-02-05
US20130224511A1 (en) 2013-08-29
TW201338042A (zh) 2013-09-16
TWI623977B (zh) 2018-05-11
CN104160483B (zh) 2017-05-17
WO2013126771A1 (en) 2013-08-29
TWI587397B (zh) 2017-06-11
KR102049619B1 (ko) 2019-11-27
TW201721748A (zh) 2017-06-16
US8895441B2 (en) 2014-11-25
CN104160483A (zh) 2014-11-19
US9382627B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
JP5809153B2 (ja) 相互接続用自己整合バリアおよびキャッピング層
JP4236201B2 (ja) 半導体装置の製造方法
KR102049619B1 (ko) 갭충진 금속들을 앵커링하는 방법들 및 물질들
JP5982092B2 (ja) 誘電体層の無電解メッキ用活性化溶液
TWI546411B (zh) 活化半導體基板之氧化表面之溶液及方法
JP2011525697A (ja) 配線用セルフアライン（自己整合）バリア層
US20110057316A1 (en) Copper wiring line of semiconductor device and method for forming the same
US8736055B2 (en) Methods and layers for metallization
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR101652134B1 (ko) 루테늄의 무전해 증착을 위한 도금액
WO2008121424A1 (en) Process of filling deep vias for 3-d integration of substrates
TWI587367B (zh) 用於金屬化之方法及層
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
Tiwari Activation Free Electroless Ni for High Aspect Ratio Submicron Vias for Microchip Application
KR20140113195A (ko) 메탈리제이션을 위한 방법들 및 층들
AU2013204566A1 (en) Self-aligned barrier and capping layers for interconnects
JP2005213632A (ja) 成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant