CN103380492A - 电子元器件的安装结构 - Google Patents
电子元器件的安装结构 Download PDFInfo
- Publication number
- CN103380492A CN103380492A CN2012800095316A CN201280009531A CN103380492A CN 103380492 A CN103380492 A CN 103380492A CN 2012800095316 A CN2012800095316 A CN 2012800095316A CN 201280009531 A CN201280009531 A CN 201280009531A CN 103380492 A CN103380492 A CN 103380492A
- Authority
- CN
- China
- Prior art keywords
- metal base
- components
- electronic devices
- electrode
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/014—Mounting; Supporting the resistor being suspended between and being supported by two supporting sections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Abstract
本发明提供一种不仅能够实现焊接安装,还能使焊料不易润湿铺展的电子元器件的安装结构及安装方法。该电子元器件的安装结构包括电子元器件和被安装体,其中,电子元器件包括金属基材、形成在金属基材上的半导体陶瓷层、形成在半导体陶瓷层上的一对分割电极、及形成在分割电极和金属基材上的镀膜,被安装体则形成有与电子元器件的各分割电极分别相连接的多个焊盘,与分割电极相连接的焊盘的外周端部的位置比分割电极的外周端部的位置更靠近内侧。优选使焊盘的平面面积小于分割电极的平面面积。
Description
技术领域
本发明涉及一种将具有金属基材、半导体陶瓷层及分割电极的电子元器件安装到被安装体上的安装结构。
背景技术
一直以来,关于在保护电路中作为温度传感器等使用的NTC热敏电阻或PTC热敏电阻,已知有专利文献1所揭示的热敏电阻。专利文献1所揭示的热敏电阻包括:兼作为电极的平板状金属基板、在该平板状金属基板的一个主面上形成的热敏电阻体膜、以及在热敏电阻体膜上形成的一个电极膜。
然而,上述热敏电阻所具有的结构是将平板状金属基板作为一个电极,而将形成于最上层的一个电极膜作为另一个电极。因此,在将该热敏电阻安装到基板等上时,与电极膜进行电连接必须通过引线连接来实现,从而无法在极小的空间中进行安装。例如,将这种热敏电阻用作为安装在印刷布线基板上的IC元器件的温度传感器时,印刷布线基板与IC元器件之间会产生150~200μm的微小间隙,热敏电阻最好是安装在该间隙内。然而,在通过引线连接进行的安装中,实质上很难安装到如此小的间隙内。
因此,本发明人之前提交了PCT申请(PCT/JP2010/64089)的发明。具体而言,设置如下部件:金属基材、形成在所述金属基材上的热敏电阻薄膜层、以及形成在所述热敏电阻薄膜层上的一对分割电极。若采用上述形状,则能够通过回流等方法,在印刷布线基板上进行焊接安装。在进行焊接安装的情况下,通常为了提高焊料的润湿性,在分割电极上形成镀膜。在具有这种结构的情况下,若想要将分割电极侧安装到印刷布线基板上所形成的焊盘上,则焊料会从焊盘向金属基材表面润湿铺展,从而产生焊料将分割电极与金属基材导通的问题。其结果将导致短路不良。
现有技术文献
专利文献
专利文献1:日本专利特开昭61-245502号公报
发明内容
发明所要解决的技术问题
因而,本发明的目的在于提供一种电子元器件的安装结构,不仅能够实现焊接安装,而且焊料不易向金属基材润湿铺展。
解决问题的技术手段
本发明的第一项发明为一种电子元器件的安装结构,包括电子元器件和被安装体,其中,所述电子元器件具备:金属基材;形成在所述金属基材上的半导体陶瓷层;形成在所述半导体陶瓷层上的一对分割电极;以及形成在所述分割电极及金属基材上的镀膜,所述被安装体形成有与所述电子元器件的各分割电极分别连接的多个焊盘,其特征在于,与所述分割电极相连接的所述焊盘的外周端部的位置比所述分割电极的外周端部的位置更靠近内侧。
如上所述,焊盘的外周端部的位置比分割电极的外周端部的位置更靠近内侧,因此,加在焊盘上的焊料不易到达金属基材的外周侧,能够防止焊料润湿铺展到形成在金属基材表面的镀膜上。
另外,所述焊盘的平面面积优选为小于所述分割电极的平面面积(第二项发明)。
焊盘的平面面积小于分割电极的平面面积,因此,加在焊盘上的焊料不易到达金属基材的外周侧,能够进一步防止焊料润湿铺展到金属基材上。
另外,所述电子元器件的所述金属基材的厚度优选为10~80μm,所述陶瓷层的厚度优选为1~10μm(第三项发明)。
对于上述这种电子元器件,能够实现低高度化,因此,即使在200μm以下的极小空间中也能够进行安装,而且,通过将薄层的陶瓷层与金属基板形成为一体,能够获得柔性。因此,即使对电子元器件施加应力,陶瓷层部分中也不易产生裂纹,即使安装空间中存在凹凸、台阶等,也能够进行安装。对于这种具有柔性的电子元器件,在安装到被安装体上时,若对电子元器件施加应力,则金属基材的外周侧的位置容易在厚度方向上发生形变,金属基材的外周端部与焊盘的位置容易变得较为靠近。其结果,焊料容易向金属基材表面润湿铺展。但是,只要具有本发明的第一或第二结构,就能充分防止焊料的润湿铺展。也就是说,本发明对于具有柔性且具备上述条件的电子元器件特别有用。
所述电子元器件的金属基材优选由金属粉糊料形成为片状,所述陶瓷层优选由陶瓷浆料形成为片状(第四项发明)。
另外,所述片状的金属基材和所述片状的陶瓷层优选在层叠为一体的状态下进行烧成(第五项发明)。
在采用这种结构的情况下,能够提供能可靠地获得柔性,并且陶瓷层中不易产生裂纹等的电子元器件。
另外,所述陶瓷层优选为至少在形成有分割电极的面上形成有由绝缘材料构成的保护层(第六项发明)。
当形成有上述结构时,能够可靠地将形成在分割电极上的镀膜与金属基材绝缘。由此,加在焊盘上的焊料不会到达金属基材的外周侧,能够可靠地防止焊料润湿铺展到金属基材的表面。
另外,所述金属基材的表面优选形成有镀膜(第七项发明)。
在通过电镀形成镀膜的情况下,由于制造工序容易,且能形成致密的镀膜,因此是优选的。然而,在分割电极上通过电镀来形成镀膜时,会在由金属形成的金属基材上也形成镀膜。在这种情况下,由于在分割电极和金属基材这二者上形成了相同的镀膜,因此,焊料容易向金属基材上的镀膜的表面润湿铺展。但是,若采用本发明的第一或第二结构,则能够充分地防止焊料润湿铺展。也就是说,本发明对于在金属基材的表面形成有镀膜且具备上述条件的电子元器件特别有用。
发明的效果
通过本发明,能够实现焊接安装,并且焊料不易向金属基材的表面润湿铺展,不易发生短路不良。
附图说明
图1是表示本发明实施方式1的柔性热敏电阻的安装结构的剖视图。
图2(a)是实施方式1的柔性热敏电阻1A的俯视图,图2(b)是实施方式1的柔性热敏电阻1A的剖视图。
图3是实施方式1的柔性热敏电阻1A的等效电路。
图4是表示实施方式1的柔性热敏电阻1中流过的电流路径的图。
图5是表示实施方式1的柔性热敏电阻1A的制造方法的示例的图。
图6是表示本发明实施方式2的柔性热敏电阻的安装结构的剖视图。
具体实施方式
(实施例1)
图1是表示本发明实施方式1的电子元器件的安装结构的剖视图。用柔性热敏电阻1A作为电子元器件的一个实施例来进行说明。
本发明的柔性热敏电阻1A的安装结构由柔性热敏电阻1A和作为被安装体的印刷布线基板30构成,其中,柔性热敏电阻1A包括:金属基材11、形成在金属基材11上的半导体陶瓷层15、以及形成在半导体陶瓷层15上的一对分割电极21、22,印刷布线基板30则形成有与该柔性热敏电阻1A的各分割电极21、22分别相连接的多个焊盘31、32。在分割电极21、22的表面,依次形成有Ni镀膜23和Sn镀膜24。在金属基材11的表面也形成有Ni镀膜23'和Sn镀膜24'。这是因为,在通过电镀而在分割电极表面形成Ni镀膜23、Sn镀膜24的情况下,金属基材11上也必然会形成这些镀膜。若不使用电镀,则不一定会形成Ni镀膜23'、Sn镀膜24'。此处,在半导体陶瓷层15的表面形成有保护层16,但也不一定要形成该保护层。
这里,本发明的特征在于,焊盘31、32的外周端部的位置比分割电极21、22的外周端的位置更靠近内侧。通过采用这种结构,要涂布焊料33的焊盘31、32的外周端部的位置会比金属基材11的外周端部的位置更远。因此,即使在形成于分割电极21、22上的Ni镀膜23、Sn镀膜24上涂布焊料,也仍然远离金属基材11的外周端部的位置,因此能够防止焊料33润湿铺展到金属基材11或形成在金属基材11的外周端部的Ni镀膜23'、Sn镀膜24'。
这里,金属基材11的外周端部是指金属基材11的侧面及端面的外周端。而分割电极21、22的外周端部则是分割电极21、22的平面方向的外周端部,指的是与金属基材11的外周端部相邻位置上的外周端部。另外,焊盘31、32的外周端部是与印刷布线基板30平行的平面方向的外周端部,指的是与金属基材11的外周端部相邻位置上的外周端部。本发明的特征在于,焊盘31、32的外周端部的位置比分割电极21、22的外周端部的位置更靠近内侧,也就是说,在从金属基材11的外周端部进行观察时,焊盘31、32的外周端部的位置位于内侧。而且,若焊盘31、32的平面面积要小于分割电极21、22的平面面积,则更能增大焊盘31、32与金属基材11之间的距离,能够使焊料33留在分割电极21、22上的Ni镀膜23、Sn镀膜24的位置上。因而,能够防止焊料33的润湿铺展。
通常,多将设置在印刷布线基板30上的焊盘31、32设计成平面面积比所连接的分割电极21、22的大。这是为了吸收电子元器件安装后的位置偏差,提高安装的自由度。另一方面,本申请的发明中,发现若金属基材11靠近被安装体,或由于在金属基材11的表面形成有Ni镀膜23'、Sn镀膜24'而导致焊盘31、32的外周端部靠近金属基材11的外周端部,则焊料33容易润湿铺展,因此,通过使与分割电极21、22相连接的焊盘31、32的外周端部的位置比分割电极21、22的外周端部的位置更靠近内侧,焊料33将不易向金属基板11润湿铺展,而这正是本发明的新发现。
以下,对适合作为本发明的电子元器件的柔性热敏电阻及其制造方法进行进一步的详细说明。
图2(A)是柔性热敏电阻1B的示意俯视图,图2(B)使其正视图。柔性热敏电阻1B对柔性热敏电阻1A作了进一步简化。该柔性热敏电阻1B包括:金属基材11、形成在该金属基材11上的半导体陶瓷层15、以及形成在该半导体陶瓷层15上的一对分割电极21、22。金属基材11由金属粉糊料的片状成形体烧成得到,半导体陶瓷层15由陶瓷浆料的片状成形体烧成得到,分割电极21、22则由电极材料糊料烧成得到。所述金属粉糊料的片状成形体、陶瓷浆料的片状成形体及电极糊料这三者一体地烧成。其中,至少将金属基材11与半导体陶瓷层15一体地烧成即可。
金属基材11的厚度在10~80μm左右,半导体陶瓷层15的厚度在1~10μm左右,分割电极21、22的厚度在0.1~10μm左右,柔性热敏电阻1A的整体厚度在10~100μm左右。
作为半导体陶瓷层15,可以使用将Mn、Ni、Fe、Ti、Co、Al、Zn等任意组合但含量适当的具有NTC特性的陶瓷材料。这里,使用上述过渡金属元素的氧化物加以混合,但也可以使用上述元素的碳酸盐、氢氧化物等来作为起始原料。作为金属基材11及分割电极21、22,可以使用Ag、Pd、Pt、Au等贵金属或Cu、Ni、Al、W、Ti等贱金属的单体、或使用含有这些金属单体的合金。
作为将金属基材11、半导体陶瓷层15形成为片状的方法,通常采用刮刀法,但也可以采用丝网印刷、凹版印刷、喷墨方式。分割电极21、22则可以通过丝网印刷法、溅射法、蒸镀法等形成。
图3是上述柔性热敏电阻1B的等效电路。分割电极21、22成为输入输出端子,电阻R1、R2由半导体陶瓷层15形成,并且通过金属基材11电气串联连接。也就是说,分割电极21、22与金属基材11之间在厚度方向上夹着的半导体陶瓷层15所形成的电阻R1、R2构成了热敏电阻电路。
图4是表示上述柔性热敏电阻1B中流过的电流路径的图。半导体陶瓷层15的表面形成有分割电极21、22,因此,如图4中箭头所示,电流流过半导体陶瓷层15与分割电极21、22相接触的部分和金属基材11,在该路径中流动。柔性热敏电阻1A容易发生弯曲,而且,在装配工进行安装时,半导体陶瓷层15的中央部分也容易产生裂纹。然而,即使假设半导体陶瓷层15的中央部分产生了裂纹,由于该部分并不是通电路径,因此,对于柔性热敏电阻1A的电气特性也不会造成影响。
图5是表示上述柔性热敏电阻1A的制造方法的示例的图。
首先,作为半导体陶瓷层15的原料,称量Mn-Ni-Fe-Ti等的氧化物,以达到规定的配比(以电阻率达到104Ω·cm为目标),并用氧化锆等粉碎介质在球磨机中进行充分的湿法粉碎,然后,在规定的温度下进行煅烧,从而得到陶瓷粉末。
在所述陶瓷粉末中添加有机粘合剂,进行湿法的混合处理,使其变成浆料状,然后通过刮刀法将所得到的浆料涂敷到PET制的载膜31上,得到烧成后变成厚度为1~15μm的半导体陶瓷层15的陶瓷生片。在该陶瓷生片上,利用刮刀法涂敷以Ag-Pb为主要成分的金属基材用糊料,由此形成烧成后变成厚度为5~100μm的金属基材11的金属基材片(参照图5(b))。接着,将膜31、片15、11切割成可安装多个元器件的母片的尺寸,并将片15、11从膜31剥离(参照图5(c))。然后,利用丝网印刷,在陶瓷生片上涂敷用于形成分割电极21、22的Ag-Pd糊料,由此得到层叠体(参照图5(d))。
接着,将所得到的层叠体的母片切割成一个个热敏电阻单元(图5(e))。将所得到的一个个单元收纳到热敏电阻的氧化锆制壳体中,进行脱粘合剂处理后,在规定温度(例如900~1300℃)下进行烧成。
通过以上工序,得到由金属基材11、半导体陶瓷层15及分割电极21、22所形成的柔性热敏电阻1A。
(试验例1)
试验例1中,对按照以下方法制得的柔性热敏电阻进行评价。
首先,称量MnO3、NiO、Fe2O3、TiO2,使电阻率达到104Ω·cm,并通过球磨机,利用氧化锆等粉碎介质,将其充分湿法粉碎,然后,在700℃下进行煅烧,得到由Mn-Ni-Fe-Ti的氧化物形成的陶瓷煅烧粉末。
然后,在该煅烧粉末中添加有机粘合剂、分散剂和水,与氧化锆球一起混合数小时而形成浆料状,利用刮刀法将所得到的浆料进行涂敷,得到烧成后的厚度为5μm的陶瓷生片。
在所得到的陶瓷生片上利用刮刀法涂敷以Ag-Pd为主要成分的金属基材用糊料,由此形成烧成后的厚度为30μm的金属基材片,并作为母片。然后,在陶瓷生片上丝网印刷Ag-Pd糊料,形成分割电极。
然后,将形成了分割电极的各母片切割成一个个热敏电阻单元,并收纳到氧化锆制的箱体中,在进行了脱粘合剂后,在1100℃下进行烧成。由此,得到由金属基材、热敏电阻层和分割电极形成的柔性热敏电阻。
接下来,在烧成后的热敏电阻上通过电镀而形成Ni镀膜和Sn镀膜。其结果,在金属基材的表面及分割电极的表面,依次地形成了Ni镀膜和Sn镀膜。
将所得到的柔性热敏电阻的分割电极侧配置到玻璃环氧基板上所形成的由Cu金属材料构成且镀了Au的焊盘上,使用以Sn-Ag-Cu为主要成分的无铅焊料,在回流炉中于最高温度为260℃的条件下进行焊接安装。
由此得到的柔性热敏电阻的外周尺寸为1.0mm×0.5mm×0.040mm。此外,所形成的分割电极的尺寸、焊盘的尺寸、从金属基材的外周端部到分割电极的外周端部的距离a、从分割电极的外周端部到焊盘的外周端部的距离b、从金属基材的外周端部到焊盘的外周端部的距离c分别为表1中所示的值。
然后,对实施了焊接安装后的柔性热敏电阻,在25℃的液槽中利用直流四端子法测定直流电阻值,评价其短路不良的发生率。评价数为1000个,通过(发生短路的个数/1000个)×100(%)来算出短路不良发生率。
[表1]
由上述可知,焊盘的外周端部的位置比分割电极的外周端部的位置更靠近金属基材的外周端部外侧的试料1、和焊盘的外周端部的位置与分割电极的外周端部的位置相同的试料2发生了短路不良。另一方面,焊盘的外周端部的位置比分割电极的外周端部的位置更靠近金属基材的外周端部内侧的试料3~5的短路不良发生率为0%。这是因为,金属基材的外周端部到焊盘的外周端部之间的距离得到了充分的保证。
(实施例2)
图6是表示本发明实施方式2的电子元器件2A的安装结构的剖视图。柔性热敏电阻2A在金属基材11的除形成有分割电极21、22的面以外的所有面上都形成有由绝缘材料构成的保护层16'。从而能够将形成在分割电极21、22上的Ni镀膜23、Sn镀膜24与金属基材11可靠地绝缘。由此,加在焊盘31、32上的焊料33不会到达金属基材11的外周侧,能够可靠地防止焊料33向金属基材润湿铺展。
标号说明
1A…柔性热敏电阻
11…金属基材
15…热敏电阻层
16…保护层
21,22…分割电极
23…Ni镀膜
24…Sn镀膜
30…印刷布线基板
31,32…焊盘
33…焊料
Claims (7)
1.一种电子元器件的安装结构,包括电子元器件和被安装体,所述电子元器件具备:金属基材、形成在所述金属基材上的半导体陶瓷层、形成在所述半导体陶瓷层上的一对分割电极、以及形成在所述分割电极及金属基材上的镀膜,所述被安装体形成有与所述电子元器件的各分割电极分别相连接的多个焊盘,所述电子元器件的安装结构的特征在于,
与所述分割电极相连接的所述焊盘的外周端部的位置比所述分割电极的外周端部的位置更靠近内侧。
2.如权利要求1所述的电子元器件的安装结构,其特征在于,
所述焊盘的平面面积小于所述分割电极的平面面积。
3.如权利要求1或2所述的电子元器件的安装结构,其特征在于,
所述电子元器件的所述金属基材的厚度为10~80μm,所述陶瓷层的厚度为1~10μm。
4.如权利要求1至3的任一项所述的电子元器件的安装结构,其特征在于,
所述电子元器件的金属基材由金属粉糊料形成为片状,所述陶瓷层由陶瓷浆料形成为片状。
5.如权利要求1至4的任一项所述的电子元器件的安装结构,其特征在于,
所述片状的金属基材和所述片状的陶瓷层在层叠为一体的状态下进行烧成。
6.如权利要求1至5的任一项所述的电子元器件的安装结构,其特征在于,
所述陶瓷层至少在形成有分割电极的面上形成有由绝缘材料构成的保护层。
7.如权利要求1至6的任一项所述的电子元器件的安装结构,其特征在于,
在所述金属基材的表面形成有镀膜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038764 | 2011-02-24 | ||
JP2011-038764 | 2011-02-24 | ||
PCT/JP2012/052655 WO2012114857A1 (ja) | 2011-02-24 | 2012-02-07 | 電子部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103380492A true CN103380492A (zh) | 2013-10-30 |
CN103380492B CN103380492B (zh) | 2016-04-27 |
Family
ID=46720643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280009531.6A Expired - Fee Related CN103380492B (zh) | 2011-02-24 | 2012-02-07 | 电子元器件的安装结构 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9184362B2 (zh) |
EP (1) | EP2680301B1 (zh) |
JP (1) | JP5664760B2 (zh) |
CN (1) | CN103380492B (zh) |
WO (1) | WO2012114857A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2680278B1 (en) * | 2011-02-24 | 2016-11-09 | Murata Manufacturing Co., Ltd. | Mounting structure for electronic components |
DE102011109007A1 (de) * | 2011-07-29 | 2013-01-31 | Epcos Ag | Verfahren zum Herstellen eines elektrischen Bauelements und elektrisches Bauelement |
KR101670140B1 (ko) * | 2014-12-15 | 2016-10-27 | 삼성전기주식회사 | 저항 소자, 그 제조방법 및 저항 소자의 실장 기판 |
JP6330924B2 (ja) * | 2015-02-06 | 2018-05-30 | 株式会社村田製作所 | パワー半導体モジュール |
JP6668617B2 (ja) * | 2015-06-04 | 2020-03-18 | 富士電機株式会社 | サーミスタ搭載装置およびサーミスタ部品 |
WO2018155382A1 (ja) | 2017-02-21 | 2018-08-30 | 株式会社村田製作所 | Rfidタグ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01215034A (ja) * | 1988-02-24 | 1989-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH06302406A (ja) * | 1993-04-19 | 1994-10-28 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JP2005094243A (ja) * | 2003-09-16 | 2005-04-07 | Toyo Commun Equip Co Ltd | 多重モード圧電フィルタ素子、表面実装用フィルタ、圧電振動素子、及び表面実装用圧電振動子 |
CN1893772A (zh) * | 2005-06-30 | 2007-01-10 | 欧姆龙株式会社 | 电路基板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740509B2 (ja) * | 1984-07-24 | 1995-05-01 | 松下電器産業株式会社 | 発熱体 |
JPS61193401A (ja) * | 1985-02-21 | 1986-08-27 | 株式会社村田製作所 | チツプ形正特性サ−ミスタ |
JPS61242002A (ja) * | 1985-04-19 | 1986-10-28 | 松下電器産業株式会社 | 薄膜サ−ミスタ |
JPS61245502A (ja) | 1985-04-23 | 1986-10-31 | 松下電器産業株式会社 | 薄膜サ−ミスタ |
JPS6310502U (zh) * | 1986-07-07 | 1988-01-23 | ||
JPS63169793A (ja) | 1987-01-07 | 1988-07-13 | 株式会社村田製作所 | プリント基板へのチツプ部品の取付構造 |
JPH0438892A (ja) * | 1990-06-01 | 1992-02-10 | Mitsubishi Electric Corp | チップ部品の実装方法及び印刷配線板 |
JPH06209158A (ja) * | 1993-01-12 | 1994-07-26 | Matsushita Electric Ind Co Ltd | 印刷配線板 |
JPH1154301A (ja) * | 1997-08-07 | 1999-02-26 | Murata Mfg Co Ltd | チップ型サーミスタ |
JP2003007510A (ja) * | 2002-06-19 | 2003-01-10 | Mitsubishi Materials Corp | チップ型サーミスタ |
US8198186B2 (en) * | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
JP5375963B2 (ja) * | 2009-08-28 | 2013-12-25 | 株式会社村田製作所 | サーミスタ及びその製造方法 |
-
2012
- 2012-02-07 JP JP2013500936A patent/JP5664760B2/ja not_active Expired - Fee Related
- 2012-02-07 EP EP12749782.4A patent/EP2680301B1/en active Active
- 2012-02-07 CN CN201280009531.6A patent/CN103380492B/zh not_active Expired - Fee Related
- 2012-02-07 WO PCT/JP2012/052655 patent/WO2012114857A1/ja active Application Filing
-
2013
- 2013-08-14 US US13/966,317 patent/US9184362B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01215034A (ja) * | 1988-02-24 | 1989-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH06302406A (ja) * | 1993-04-19 | 1994-10-28 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JP2005094243A (ja) * | 2003-09-16 | 2005-04-07 | Toyo Commun Equip Co Ltd | 多重モード圧電フィルタ素子、表面実装用フィルタ、圧電振動素子、及び表面実装用圧電振動子 |
CN1893772A (zh) * | 2005-06-30 | 2007-01-10 | 欧姆龙株式会社 | 电路基板 |
Also Published As
Publication number | Publication date |
---|---|
US9184362B2 (en) | 2015-11-10 |
JPWO2012114857A1 (ja) | 2014-07-07 |
WO2012114857A1 (ja) | 2012-08-30 |
EP2680301A1 (en) | 2014-01-01 |
EP2680301A4 (en) | 2016-05-25 |
US20130328153A1 (en) | 2013-12-12 |
JP5664760B2 (ja) | 2015-02-04 |
CN103380492B (zh) | 2016-04-27 |
EP2680301B1 (en) | 2020-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103380467B (zh) | 电子元器件的安装结构 | |
CN102394174B (zh) | 陶瓷电子部件 | |
CN101499340B (zh) | 陶瓷元件 | |
CN103380492A (zh) | 电子元器件的安装结构 | |
CN104969307B (zh) | 陶瓷电子部件及其制造方法 | |
CN105931839B (zh) | 陶瓷电子组件及其制造方法 | |
CN102483978B (zh) | 热敏电阻及其制造方法 | |
KR101645625B1 (ko) | 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법 | |
JP5360330B2 (ja) | チップ抵抗器およびその製造方法 | |
TWI537992B (zh) | Ceramic electronic parts and manufacturing method thereof | |
CN101636798B (zh) | 层叠正温度系数热敏电阻 | |
TW201346959A (zh) | 電子零件 | |
CN104934172A (zh) | 电压非线性电阻元件以及其制法 | |
CN107210106A (zh) | 负特性热敏电阻器及其制造方法 | |
CN106663509B (zh) | 热敏电阻元件及电子元器件 | |
JP6437786B2 (ja) | センサ基板、センサ装置およびセンサ基板の製造方法 | |
CN202736613U (zh) | 晶片电阻器 | |
JP2018082139A (ja) | チップ抵抗素子及びチップ抵抗素子アセンブリー | |
US20240153678A1 (en) | Chip component and chip component production method | |
JP3598698B2 (ja) | チップ型バリスタの製造方法 | |
JP2007273820A (ja) | バリスタ素体及びバリスタ | |
KR20170095573A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
JP2931910B2 (ja) | 回路基板 | |
CN114284665A (zh) | 一种大功率微波负载片及其制备方法 | |
JP2015065333A (ja) | セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160427 Termination date: 20210207 |
|
CF01 | Termination of patent right due to non-payment of annual fee |