JP2018082139A - チップ抵抗素子及びチップ抵抗素子アセンブリー - Google Patents

Abstract

【課題】本発明は、チップ抵抗素子及びチップ抵抗素子アセンブリーに関する。【解決手段】本発明の一実施形態は、互いに向かい合う第１面及び第２面を有する絶縁基板と、上記第１面に配置される抵抗体と、上記第１面の長さ方向の両端で上記絶縁基板上に配置され、上記抵抗体とそれぞれ連結する第１及び第２端子とを含み、上記抵抗体は、第１領域を有し、第１抵抗値を有する物質を含む第１抵抗体と、上記第１領域と重畳する第２領域を有し、上記第１抵抗値と異なる第２抵抗値を有する物質を含む第２抵抗体とを含むことを特徴とするチップ抵抗素子を提供する。【選択図】図１

Description

本発明は、チップ抵抗素子及びチップ抵抗素子アセンブリーに関する。

チップ抵抗素子は、精密抵抗を実現するためのチップ部品であって、電子回路内で電流を調節し、電圧を降下させる役割をする。

最近、電子機器が次第に小型化及び精密化されるにつれて、電子機器に採用される電子回路及びチップ抵抗素子のサイズも次第に小型化されている。また、小型化されたチップ抵抗素子の抵抗値を目標とする値に合わせるために、チップ抵抗素子の抵抗体をレーザーで加工するトリミングの重要性がますます高まっている。しかし、小型化されたチップ抵抗素子の抵抗体をトリミングすることにより抵抗体の幅は段々と減少し、このようなチップ抵抗素子に高電圧が印加されると抵抗体が損傷するという問題点が発生している。

従って、次第に小型化されるチップ抵抗素子の損傷を防止するべく、トリミングの長さを最小化するために、抵抗体の抵抗値の変化を大きくするための研究が必要な状況である。

日本公開特許第２０１２−２２２０１２号

本発明の一実施形態の目的は、トリミングの長さを最小化することができ、抵抗体の抵抗値の変化は、増加したチップ抵抗素子及びそのアセンブリーを提供することにある。

本発明の一実施形態は、互いに向かい合う第１面及び第２面を有する絶縁基板と、上記第１面に配置される抵抗体と、上記第１面の長さ方向の両端で上記絶縁基板上に配置され、上記抵抗体とそれぞれ連結する第１及び第２端子とを含み、上記抵抗体は、第１領域を有し、第１抵抗値を有する物質を含む第１抵抗体と、上記第１領域と重畳する第２領域を有し、上記第１抵抗値と異なる第２抵抗値を有する物質を含む第２抵抗体とを含むことを特徴とするチップ抵抗素子を提供する。

本発明の一実施形態は、複数の電極パッドを有する印刷回路基板と、上記印刷回路基板に配置され、上記複数の電極パッドに電気的に連結されたチップ抵抗素子とを含み、上記チップ抵抗素子は、互いに向かい合う第１面及び第２面を有する絶縁基板と、上記第１面に配置され、上記第１及び第２端子を連結し、第１抵抗値を有する物質からなる第１抵抗体、及び上記第１及び第２端子を連結し、上記第１抵抗体と重畳する領域を有し、上記第１抵抗値と異なる第２抵抗値を有する物質からなる第２抵抗体を含む抵抗体と、上記第１面の長さ方向の両端で上記絶縁基板上に配置され、上記抵抗体とそれぞれ連結する第１及び第２端子とを含み、上記重畳する領域には、レーザートリミングによって形成される少なくとも一つの溝を有することを特徴とするチップ抵抗素子アセンブリーを提供する。

本発明の一実施形態によると、トリミングの長さが最小化されたチップ抵抗素子及びチップ抵抗素子アセンブリーを提供することができる。

本発明の多様でかつ有益な長所と効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができるであろう。

本発明の一実施形態によるチップ抵抗素子を示す斜視図である。 図１に示すチップ抵抗素子のＩ−Ｉ'線に沿って切って見た側断面図である。 図１に示すチップ抵抗素子の抵抗体をＩＩ方向から見た平面図である。 本発明の一実施形態によるチップ抵抗素子の抵抗値グラフと比較例の抵抗値グラフとを比較した図面である。 図１の抵抗体の変形例である。 本発明の一実施形態によるチップ抵抗素子が実装された基板を具備したチップ抵抗素子アセンブリーを示す斜視図である。 図６に示すチップ抵抗素子アセンブリーのＩＩＩ−ＩＩＩ'線に沿って切って見た側断面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。

図１は、本発明の一実施形態によるチップ抵抗素子を示す斜視図であり、図２は、図１に示すチップ抵抗素子のＩ−Ｉ'線に沿って切って見た側断面図であり、図２は、図１に示すチップ抵抗素子の抵抗体をＩＩ方向からみた平面図である。

図１及び図２を参照すると、本発明の一実施形態によるチップ抵抗素子１００は、絶縁基板１１０、抵抗体１２０、抵抗保護層１３０、及び第１端子１４０及び第２端子１５０を含むことができる。

上記絶縁基板１１０は、互いに対向する第１面Ａ及び第２面Ｂを有することができ、第１面Ａに抵抗体１２０が配置されることができる。上記絶縁基板１１０は、所定の厚さを有する薄板状に形成されることができる。上記絶縁基板１１０は、比較的薄い厚さで形成される抵抗体１２０を支持し、抵抗素子１００の強度が確保可能な材質からなることができる。上記絶縁基板１１０は、熱伝導度に優れた材質で形成され、上記チップ抵抗素子１００を使用する際に抵抗体１２０で発生する熱を外部に効果的に放出させることができる。例えば、上記絶縁基板１１０は、アルミナＡｌ_２Ｏ_３のようなセラミックまたはポリマー基材であってよい。特定例において、上記絶縁基板１１０は、薄板状のアルミニウムの表面を陽極酸化（ａｎｏｄｉｚｉｎｇ）処理して得られたアルミナ基板であることができる。

抵抗体１２０は、上記絶縁基板１１０の第１面Ａに配置されることができる。実施形態によっては、上記抵抗体１２０が絶縁基板１１０の第２面Ｂに配置されることもできる。上記抵抗体１２０は、互いに離隔した第１端子１４０及び第２端子１５０の間を連結する電気的抵抗要素として使用することができる。

図１及び図２に示すように、抵抗体１２０は、上記絶縁基板１１０の長さ方向に並んで配置される複数の抵抗体を含むことができる。本実施形態では、抵抗体１２０が並んで配置される第１抵抗体１２１及び第２抵抗体１２２で構成された場合を説明しているが、これに限定されず、３個以上の抵抗体からなることもできる。

第１抵抗体１２１と第２抵抗体１２２は、それぞれ絶縁基板１１０の第１面Ａ上に長さ方向に並んで配置され、所定の幅Ｗ１、Ｗ２を有する長方状であり、それぞれ第１端子１４０及び第２端子１５０を並列に連結して配置されることができる。

第１抵抗体１２１の第１領域と第２抵抗体１２２の第２領域が所定の幅Ｗ３で重なった重畳領域ＯＡを有するように配置されることができる。上記重畳領域ＯＡは、上記絶縁基板１１０の第１面Ａの幅方向の中央領域に沿って配置されることができる。上記重畳領域ＯＡは、第１抵抗体１２１上に第２抵抗体１２２が積層された領域であることができる。

上記第１抵抗体１２１と上記第２抵抗体１２２は、互いに異なる抵抗値である第１抵抗値と第２抵抗値を有する物質からなることができる。第１抵抗値は、第２抵抗値より大きくてよい。

上記第１抵抗体１２１と第２抵抗体１２２は、特定の抵抗値を有する多様な金属または合金、酸化物のような化合物を含むことができる。例えば、第１抵抗体１２１と第２抵抗体１２２は、Ｃｕ−Ｎｉ系合金、Ｎｉ−Ｃｒ系合金、Ｒｕ酸化物、Ｓｉ酸化物、Ｍｎ及びＭｎ系合金の少なくともいずれか一つを含むことができる。第１抵抗体１２１と第２抵抗体１２２は、上記絶縁基板１１０の表面に上記金属または合金、酸化物のような化合物が混合されたペーストをスクリーン印刷などのような方法を通じて塗布し、所定の温度で焼成して形成することができる。本実施形態では、絶縁基板１１０の表面に第１抵抗体１２１を形成するためのペーストをスクリーン印刷した後、一部領域が重畳するように第２抵抗体１２２を形成するためのペーストをスクリーン印刷した後、一度に焼成して形成することができる。

第１抵抗体１２１と第２抵抗体１２２とが接する重畳領域ＯＡは、トリミング（ｔｒｉｍｍｉｎｇ）による溝Ｔを形成することにより、チップ抵抗素子１００の抵抗値を精密に調節する領域として使用されることができる。チップ抵抗素子１００の抵抗体１２０は、トリミングによって抵抗値が決定されることができる。トリミングとは、抵抗体１２０を形成した後、目標とする抵抗値を得るために、抵抗体１２０を部分的に除去する工程を指す。トリミングには、多様な微細カッティング（ｃｕｔｔｉｎｇ）方法が使用されることができるが、本実施形態では、ＹＡＧレーザー（ｌａｓｅｒ）を利用して抵抗体１２０の一領域を除去するレーザートリミングが適用されることができる。

但し、レーザートリミングは、レーザーの熱によって抵抗体を除去する過程において、抵抗体に割れを発生させて抵抗値の散布及びノイズ特性を悪化させることができる。また、トリミングの長さが長くなるほど残った抵抗体の幅が段々と減少して、過電圧が印加された場合に、抵抗体に電流が集中して破損する危険が大きくなるという問題が発生し得る。

本実施形態のチップ抵抗素子１００は、第１抵抗体１２１と第２抵抗体１２２が並列に配置され、所定の領域で重畳領域ＯＡを有するように配置し、このような反復領域ＯＡを含む領域にレーザートリミングによる溝Ｔを形成することにより、抵抗値を精密に調整することができる。

図３を参照して、重畳領域ＯＡを含む領域にレーザートリミングによる溝Ｔを形成することにより、抵抗値を精密に調整する過程について説明する。図３は、図１に示すチップ抵抗素子の抵抗体をＩＩ方向からみた平面図である。

本実施形態の場合、レーザートリミングによる溝Ｔが第１抵抗体１２１の一領域、重畳領域ＯＡ及び第２抵抗体１２２の一領域にわたって形成されていることが分かる。このような溝Ｔは、低抵抗領域である第２抵抗体１２２からスタートして、高抵抗領域である第１抵抗体１２１方向にレーザーを照射して形成することができる。低抵抗領域である第２抵抗体１２１をトリミングする過程では、抵抗値が目標値に速く接近し、重畳領域ＯＡをトリミングする過程では、抵抗値が緩やかに上昇して抵抗値を精密に調節することができるという効果がある。低抵抗領域である第２抵抗体１２１をトリミングする過程では、抵抗値が目標値に速く接近するため、従来に比べてトリミングの長さを減らすことができるという効果を期待することができる。

本実施形態によるチップ抵抗素子と比較例を比較して、本実施形態の効果について説明する。図４は、本発明の一実施形態によるチップ抵抗素子の抵抗値グラフＧ１と比較例の抵抗値グラフＧ２とを比較した図面である。

比較例は、絶縁基板上に一つの抵抗体のみが配置される場合であり、本実施形態の第１抵抗体の抵抗値と第２抵抗体の抵抗値との並列抵抗値に該当する抵抗値を有する抵抗体が配置された場合である。

図４及び表１を参照すると、比較例の場合、トリミングの長さに比例して抵抗値が一定に上昇することが分かり、抵抗値の上昇率が本実施形態に比べて全般的に低いことを確認することができる。

一方、本実施形態は、比較例に比べて急激に抵抗値が上昇し、抵抗値の目標値ＲＴの許容誤差に該当する領域（±５％）からは抵抗値が緩やかに上昇することが分かる。これは、本実施形態の場合、トリミング過程が、低抵抗領域である第２抵抗体１２２から始まって、低抵抗領域である第２抵抗体１２２と高抵抗領域である第１抵抗体１２１とが積層された重畳領域ＯＡを通過してなるため、抵抗値が比較例より低い第２抵抗体１２２をトリミングする間には、抵抗値が比較例に比べて急激に上昇し、第１抵抗体１２１と第２抵抗体１２２とが積層された重畳領域ＯＡをトリミングする間には、抵抗体の抵抗値が緩やかに増加するためである。従って、本実施形態は、比較例に比べて、トリミングの長さは短いが、さらに精密に抵抗値を調節することができるという長所がある。表１を参照すると、抵抗体を１９％トリミングした時に、本実施形態は、抵抗値の目標値ＲＴの９９％に該当する値に調整されるのに対し、比較例の場合は、目標抵抗値の７８％に過ぎない値で調整されて、追加のトリミングが必要なことが分かった。

図５は、図１抵抗体１２０の変形例であり、絶縁基板２1０上の第１及び第２内部電極２４１、２５１の間に配置される抵抗体２２０が所定の領域で互いに重畳した第１抵抗体２２１と第２抵抗体２２２とからなる点では、図１の実施形態と同一であるが、第２抵抗体２２２のうちトリミングがなされる中央領域２２２ａが突出しており、トリミング溝Ｔが中央領域２２２ａから外れないように形成されたという差異点がある。従って、第２抵抗体２２２上におけるトリミング溝Ｔが形成可能な面積がより広くなり、第１及び第２抵抗体２２１、２２２の幅を全体的に変更させなくても、重畳領域ＯＡの面積が増加可能になるという長所がある。

図１及び図２に示すように、上記第１端子１４０及び第２端子１５０は、上記絶縁基板１１０の両段部に配置され、上記抵抗体１２０の第１抵抗体１２１と第２抵抗体１２２との両側にそれぞれ連結することができる。

上記第１端子１４０及び第２端子１５０は、それぞれ第１抵抗体１２１と第２抵抗体１２２上に配置される第１及び第２内部電極１４１、１５１と、上記第１及び第２内部電極１４１、１５１と対向するように上記絶縁基板１１０の他面に第１及び第２裏面電極１４２、１５２が配置されることができる。上記のように絶縁基板１１０の他面に第１及び第２裏面電極１４２、１５２が配置される場合、第１及び第２内部電極１４１、１５１と第１及び第２裏面電極１４２、１５２は、焼成工程で抵抗体１２０が絶縁基板１１０に及ぼす力を相殺して、抵抗体１２０により絶縁基板１１０が曲がる現象を防止することができる。これに制限されるものではないが、上記第１及び第２裏面電極１４２、１５２は、導電性ペーストを印刷して形成することができる。

上記第１及び第２内部電極１４１、１５１は、導電性ペーストを利用した印刷工程（印刷後に焼成）または蒸着工程を利用して形成されることができる。上記第１及び第２内部電極１４１、１５１は、第１及び第２外部電極１４２、１５２のためのめっき工程でシード（ｓｅｅｄ）として作用することができる。例えば、第１及び第２内部電極１４１、１５１は、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）の少なくともいずれか一つを含むことができる。これに制限されるものではないが、上記第１及び第２外部電極１４２、１５２は、めっき工程によって形成されることができる。上記第１及び第２外部電極１４２、１５２は、ニッケル（Ｎｉ）、スズ（Ｓｎ）、鉛（Ｐｄ）、クロム（Ｃｒ）の少なくともいずれか一つを含むことができる。例えば、上記第１及び第２外部電極１４２、１５２は、Ｎｉめっき層とＳｎめっき層の二重層を有することができる。Ｎｉめっき層は、素子を実装する時に内部電極の成分（例として、Ａｇ）がはんだ成分に浸出（ｌｅａｃｈｉｎｇ）することを防止することができ、Ｓｎめっき層は、素子を実装する時にはんだ成分と接合が容易になるように提供されることができる。

本発明の一実施形態によると、上記絶縁基板１１０の側端面には、第１及び第２内部電極１４１、１５１と第１及び第２裏面電極１４２、１５２とをそれぞれ連結する第１及び第２側面電極１４３、１５３が選択的に配置されることができる。

上記第１及び第２側面電極１４３、１５３は、それぞれ第１内部電極１４１と第１裏面電極１４２及び第２内部電極１５１と第２裏面電極１５２がそれぞれ連結されるように配置されることができる。従って、上記第１及び第２側面電極１４３、１５３は、上記絶縁基板１１０の一面に電流が集中する問題が改善されることができる。

上記第１及び第２側面電極１４３、１５３は、上記絶縁基板１１０の両側端面に第１及び第２側面電極１４３、１５３を形成するための導電性物質をスパッタリングする工程で形成されることができる。但し、必ずしもこれに制限されるものではない。

実施形態によっては、上記第１及び第２内部電極１４１、１５１、上記第１及び第２裏面電極１４２、１５２、上記第１及び第２側面電極１４３、１５３及び上記第１及び第２外部電極１４４、１５４は、それぞれ多層で構成されてもよい。

上記抵抗体１２０の表面には、上記抵抗体１２０が外部に露出することを防止し、外部の衝撃から保護するための抵抗保護層１３０が配置されることができる。

上記抵抗保護層１３０は、第１及び第２内部電極１４１、１５１を配置した後、素材物質のペーストを露出した抵抗体１２０の表面を覆うようにスクリーン印刷のような方法で塗布し、乾燥して形成することができる。上記抵抗保護層１３０は、高い表面強度及び耐酸性を有するポリマー（ｐｏｌｙｍｅｒ）からなり、第１及び第２外部電極１４４、１５４を形成するめっき工程で強酸性のめっき液により抵抗体１２０が損傷することを防止することができる。

図６は、本発明の一実施形態によるチップ抵抗素子が実装された基板を具備したチップ抵抗素子アセンブリーを示す斜視図であり、図７は、図６に示すチップ抵抗素子アセンブリーのＩＩＩ−ＩＩＩ'に沿って切ってみた側断面図である。

図６及び図７を参照すると、本実施形態によるチップ抵抗素子アセンブリー１は、図１に示すチップ抵抗素子１００と、上記チップ抵抗素子１００が実装された回路基板１０とを含む。

上記回路基板１０は、素子実装領域に第１及び第２電極パッド１１、１２を含む。上記第１及び第２電極パッド１１、１２とは、上記回路基板１０に実現された回路パターンに連結され、素子を実装するために提供されるランドパターンを指していう。

図６に示すチップ抵抗素子１００は、図１に示すチップ抵抗素子１００と類似していると理解することができる。また、本実施形態の構成要素は、特に反対する説明がない限り、図１に示すチップ抵抗素子１００と同一または類似した構成要素に対する説明を参照して理解することができる。

図６に示すように、上記チップ抵抗素子１００は、絶縁基板１１０、上記絶縁基板の一面に配置され、第１抵抗体１２１と第２抵抗体１２２とを有する抵抗体１２０、上記抵抗体１２０を覆う抵抗保護層１３０、上記抵抗体１２０上に離隔して配置される第１端子１４０及び第２端子１５０を含むことができる。

回路基板１０は、電子回路が形成される部分であり、電子機器の特定作動または抑制のための集積回路ＩＣなどが形成されて、別途の電源から供給される電流が流れることができる。

この場合、回路基板１０は、多様な配線ラインを含むか、またはトランジスター等のような他の種類の半導体素子をさらに含むことができる。また、回路基板１０は、導電層を含むか、または絶縁層を含むなど、必要に応じて多様に構成されることができる。

第１及び第２電極パッド１１、１２は、回路基板１０上に互いに離隔して配置され、抵抗素子の第１端子１４０及び第２端子１５０とそれぞれはんだ１４を通じて接続することができる。本実施形態は、抵抗体１２０の熱が抵抗保護層１３０を通じて第１端子１４０及び第２端子１５０に放熱され、チップ抵抗素子の正格電力が向上可能になるという効果がある。

チップ抵抗素子アセンブリー１は、第１及び第２電極パッド１１、１２を通じて、第１及び第２端子１４０、１５０が電気回路と電気的に連結されることにより、第１端子１４０及び第２端子１５０間の抵抗体１２０が回路に連結されることができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ チップ抵抗素子
１１０ 絶縁基板
１２０ 抵抗体
１２１ 第１抵抗体
１２２ 第２抵抗体
１３０ 抵抗保護層
１４０ 第１端子
１５０ 第２端子
１ チップ抵抗素子アセンブリー
Ｔ トリミング溝

Claims (12)

1. 互いに向かい合う第１面及び第２面を有する絶縁基板と、
   前記第１面に配置される抵抗体と、
   前記第１面の長さ方向の両端で前記絶縁基板上に配置され、前記抵抗体とそれぞれ連結する第１及び第２端子とを含み、
   前記抵抗体は、
   第１領域を有し、第１抵抗値を有する物質を含む第１抵抗体と、
   前記第１領域と重畳する第２領域を有し、前記第１抵抗値と異なる第２抵抗値を有する物質を含む第２抵抗体とを含むチップ抵抗素子。
2. 前記第１領域は、前記第１抵抗体の一部領域であり、前記第２領域は、前記第２抵抗体の一部領域である請求項１に記載のチップ抵抗素子。
3. 前記第１抵抗体及び前記第２抵抗体のそれぞれは、前記第１面の幅より狭い幅を有する請求項１または請求項２に記載のチップ抵抗素子。
4. 前記第１抵抗体及び第２抵抗体は、それぞれ前記第１面の長さ方向に互いに並んで配置される長方状である請求項１から請求項３の何れか一項に記載のチップ抵抗素子。
5. 前記第１抵抗値は、前記第２抵抗値より大きい請求項１から請求項４の何れか一項に記載のチップ抵抗素子。
6. 前記第２領域は、前記第１領域上に配置される請求項５に記載のチップ抵抗素子。
7. 前記第１領域と前記第２領域の少なくともいずれか一つは、前記第１面の長さ方向に延長する請求項１から請求項６の何れか一項に記載のチップ抵抗素子。
8. 前記抵抗体は、レーザートリミングによって形成される少なくとも一つの溝を有する請求項１から請求項７の何れか一項に記載のチップ抵抗素子。
9. 前記溝は、前記第１領域と前記第２領域とを貫通する請求項８に記載のチップ抵抗素子。
10. 前記第２抵抗体は、前記第１面の幅方向に突出した領域を有し、前記溝は、前記突出した領域に配置される請求項８に記載のチップ抵抗素子。
11. 前記抵抗体を覆う抵抗保護層をさらに含む請求項１から請求項１０の何れか一項に記載のチップ抵抗素子。
12. 複数の電極パッドを有する印刷回路基板と、
    前記印刷回路基板に配置され、前記複数の電極パッドに電気的に連結されたチップ抵抗素子と、を含み、
    前記チップ抵抗素子は、
    互いに向かい合う第１面及び第２面を有する絶縁基板と、
    前記第１面に配置され、第１端子及び第２端子を連結し、第１抵抗値を有する物質からなる第１抵抗体、及び前記第１端子及び第２端子を連結し、前記第１抵抗体と重畳する領域を有し、前記第１抵抗値と異なる第２抵抗値を有する物質からなる第２抵抗体を含む抵抗体と、
    前記第１面の長さ方向の両端で前記絶縁基板上に配置され、前記抵抗体とそれぞれ連結する第１端子及び第２端子と、を含み、
    前記重畳する領域には、レーザートリミングによって形成される少なくとも一つの溝を有するチップ抵抗素子アセンブリー。