CN103368146A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN103368146A CN103368146A CN2013101008364A CN201310100836A CN103368146A CN 103368146 A CN103368146 A CN 103368146A CN 2013101008364 A CN2013101008364 A CN 2013101008364A CN 201310100836 A CN201310100836 A CN 201310100836A CN 103368146 A CN103368146 A CN 103368146A
- Authority
- CN
- China
- Prior art keywords
- switch
- voltage
- described battery
- management unit
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 239000000872 buffer Substances 0.000 claims abstract description 52
- 238000003860 storage Methods 0.000 claims description 94
- 238000012360 testing method Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 abstract description 66
- 238000001514 detection method Methods 0.000 abstract description 9
- 230000006870 function Effects 0.000 description 38
- 239000011701 zinc Substances 0.000 description 33
- 238000002425 crystallisation Methods 0.000 description 22
- 230000008025 crystallization Effects 0.000 description 22
- 238000007726 management method Methods 0.000 description 18
- 230000005611 electricity Effects 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000003381 stabilizer Substances 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 239000013077 target material Substances 0.000 description 5
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 4
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910018137 Al-Zn Inorganic materials 0.000 description 3
- 229910018573 Al—Zn Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910018095 Ni-MH Inorganic materials 0.000 description 3
- 229910018477 Ni—MH Inorganic materials 0.000 description 3
- 241001591005 Siga Species 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
Abstract
本发明提供一种能够抑制功耗的保护电路。一种保护电路包括：间歇性地检测二次电池中的端子间的电压的检测部；具有缓冲存储装置及处理器并根据电压的值判断是否需要对二次电池进行充电的电池管理单元；使主机系统与二次电池之间变为导通或非导通的开关电路；根据电池管理单元中的上述判断，选择开关电路中的导通或非导通的开关控制部；控制由二次电池向电池管理单元供应电源电压的开关；以及通过使上述开关变为非导通来间歇性地停止对电池管理单元供应电源电压的功率控制器。缓冲存储装置包括：易失性存储元件；以及能够备份储存于上述易失性存储元件中的数据的存储元件。
Description
技术领域
本发明涉及一种用来控制对二次电池的充电的保护电路以及保护电路所使用的充电装置。并且，本发明还涉及一种在保护电路或充电装置中设置有二次电池的蓄电装置。
背景技术
例如锂离子电池等二次电池，当其被过度充电或过度放电时，不但电池的寿命变短，还会因内部短路而引火。因此，用来对二次电池进行充电的充电装置（或者也称为充电器）大多都安装有电源电路以及被称为充电控制电路或保护电路等的用来防止过度充电或过度放电的电路。
上述保护电路通过监视二次电池的端子间的电压（端子电压），来确认二次电池的充电状态。并且，当端子电压超过上限时，保护电路将判断二次电池是在充满电的状态下又进行充电，而会切断对二次电池供应电流的通路，由此防止二次电池陷入过度充电状态。或者，当端子电压低于下限时，保护电路判断二次电池将在超过应剩余的容量的状态下进行放电，而会切断二次电池放电的电流通路，由此防止二次电池陷入过度放电状态。
但是，是否具有低功耗是评价电子设备的性能的重要标准之一。尤其是，由于当便携式电子设备为高功耗时存在连续使用时间短的缺点，因此迫切要求实现低功耗化。二次电池常被用于如移动电话等的便携式电子设备，当不对二次电池进行充电时，由二次电池供应保护电路的工作所需的电力。因此，要求保护电路也为低功耗。
下记专利文献1记载了一种保护电路，该保护电路通过使过度充电检测电路以固定周期仅在短时间开启而进行过度充电检测工作，来 降低功耗。另外，下记专利文献2记载了一种保护电路，该保护电路通过根据二次电池的端子间电压，来控制过度充电控制电路与过度放电检测电路的监视工作的间隔，由此可以降低功耗。
[专利文献1]日本专利申请公开平8-23639号公报
[专利文献2]日本专利申请公开2011-176940号公报
但是，在上述专利文献1及专利文献2的情况中，虽然减少了二次电池中的端子电压的测量次数，但是仍然连续地对保护电路供应电源电压。因此，功耗中漏电功耗（leakage power）所占的比例并不低，可以认为保护电路中的功耗还留有较大的下降空间。
保护电路具有处理器，该处理器根据测量到的端子电压的数据判断二次电池的容量是否在适当的范围内。当停止对保护电路供应电源电压时，由于用于处理器的触发器或SRAM等缓冲存储装置具有易失性，因此需要将上述缓冲存储装置内的数据备份。虽然可以将上述数据备份至硬盘或快闪存储器等具有不易失性的外部存储装置中，但是当将上述数据从上述外部存储装置移回到保护电路内的缓冲存储装置中时需要时间，因此上述方法不适用于以降低功耗为目的的短时间的电源停止。
发明内容
鉴于上述技术背景，本发明的目的之一是提供一种能够抑制功耗的保护电路、充电装置或蓄电装置。
根据本发明的一个方式的保护电路，其包括：电池管理单元（BMU：电池管理单元）；控制对电池管理单元供应电源电压的功率开关；以及控制功率开关工作的功率控制器。电池管理单元具有如下功能：根据检测出的二次电池的端子电压值判断是否需要对二次电池进行充电。另外，由于在保护电路中间歇性地进行二次电池的端子电压的检测，因此，在电池管理单元中随带端子电压的检测，也间歇性地进行是否需要上述充电的判断。功率控制器具有如下功能：通过将功率开关的工作控制为在检测出端子电压之后至下一次检测上述电压 之前功率开关变为关闭（非导通），由此停止对电池管理单元供应电源电压。
另外，在本发明的一个方式中，作为电池管理单元的缓冲存储装置使用兼具如下存储元件的缓冲存储装置：能够通过电源电压的供应来进行数据的写入和读出的易失性存储元件；以及能够在停止电源电压的供应之前将储存于上述易失性存储元件中的数据备份的存储元件。通过采用上述构成，即使停止对电池管理单元供应电源电压，也可以防止储存于缓冲存储装置中的数据消失，而在再次开始对电池管理单元供应电源电压之后也可以读出上述数据。因此，不需要在停止对电池管理单元供应电源电压之前将数据备份至外部存储装置，因此可以在保护电路中不进行端子电压检测的期间停止对电池管理单元供应电源电压。由此，可以大幅度地降低电池管理单元中产生的漏电功耗，从而可以降低保护电路的功耗。
上述缓冲存储装置所具有的易失性存储元件包括如下第一逻辑元件和第二逻辑元件：输出端子的电位被输入到彼此的输入端子，并且，反转输入端子的电位的极性而将其从输出端子输出。具体地，作为易失性存储元件可以使用触发器或SRAM等。另外，作为上述缓冲存储装置所具有的用于备份数据的存储元件可以使用如下存储元件：即使停止供应电源电压也能够保持数据的利用断态电流（off-state current）极小的晶体管控制对电容元件或浮置节点的电荷供应、保持及放出的存储元件；或者MRAM、ReRAM、FeRAM等存储元件。
尤其是，当使用利用断态电流极小的晶体管控制对电容元件或浮置节点的电荷供应、保持及放出的存储元件时，通过电荷的供应进行数据的写入，因此与MRAM等相比，可以将写入数据所需要的电流抑制为1/100左右。因此，通过将具有上述存储元件的缓冲存储装置用于电池管理单元，可以进一步抑制保护电路的功耗。
具体地，根据本发明的一个方式的保护电路包括：间歇性地检测二次电池中的端子间的电压的检测部；具有缓冲存储装置及处理器，并通过在处理器中执行的利用上述缓冲存储装置的运算处理及上述电 压的值判断是否需要对二次电池进行充电的电池管理单元；具有对二次电池供应电流并使具有消耗来自二次电池的电流的功能的主机系统（host system）与二次电池之间变为导通或非导通的开关电路；根据电池管理单元中的上述判断，选择开关电路中的导通或非导通的开关控制部；控制由二次电池向电池管理单元供应电源电压的开关；以及通过在在检测部检测上述电压之后至下一次检测上述电压之前使上述开关变为非导通，来停止对电池管理单元供应电源电压的功率控制器。上述缓冲存储装置包括：能够通过电源电压的供应进行数据的写入和读出的易失性存储元件；以及能够在停止电源电压的供应之前备份储存于上述易失性存储元件中的数据的存储元件。
另外，根据本发明的一个方式的充电装置在上述保护电路与主机系统之间包括电源电路。
另外，根据本发明的一个方式的蓄电装置除了上述保护电路之外还具有二次电池。
在本发明的一个方式中，通过采用上述结构，可以提供一种能够抑制功耗的保护电路、充电装置或蓄电装置。
附图说明
图1是示出保护电路及蓄电装置的结构的图；
图2是示出保护电路、充电装置及蓄电装置的结构的图；
图3是示出保护电路及蓄电装置的结构的图；
图4是示出BMU、功率开关、功率控制器的结构的图；
图5是示出功率控制器的结构的图；
图6是单位存储电路的电路图；
图7是示出单位存储电路的工作的时序图；
图8是单位存储电路的电路图；
图9A和9B是示出缓冲存储装置的结构的图；
图10是单位存储电路的截面图；
图11A至11F是电子设备的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
实施方式1
在图1中，以方框图示出根据本发明的一个方式的保护电路100及蓄电装置102的结构的一个例子。另外，虽然在本说明书中所述的方框图中，将构成要素按其功能分类并以分别独立的方框表示，但是，实际上很难将构成要素按其功能彻底地分类，有时一个结构要素可能会涉及多个功能。
图1所示的保护电路100包括检测部103、BMU（电池管理单元）104、开关电路105、开关控制部106、功率开关107及功率控制器108。蓄电装置102除了包括保护电路100之外还包括二次电池101。
作为二次电池101，例如可以使用铅蓄电池、镍镉电池、镍氢电池、锂离子电池等。
检测部103具有检测二次电池101所具有的端子电压的功能。并且，检测部103还可以具有检测在充电时供应到二次电池101的电流（充电电流）的功能。
BMU104具有如下功能：根据检测部103检测出的端子电压值或充电电流值等的检测值，来判断是否需要对二次电池101进行充电。
具体地，BMU104包括处理器109及如寄存器或超高速缓冲存储器等的缓冲存储装置111。处理器109具有作为控制装置及运算装置的功能。具体地，处理器109具有如下功能：对被输入的命令进行译码并执行的功能；以及进行如四则运算、逻辑运算等各种运算处理的功能。
作为缓冲存储装置111之一的寄存器具有如下储存功能：储存在处理器109中进行运算处理时得到的数据、作为处理器109中进行的运算处理的最终结果而得到的数据以及接下来将在处理器109中执行的命令的数据或其地址等。作为缓冲存储装置111之一的超高速缓冲存储器具有暂时储存使用频率高的数据的功能。
因此，通过利用在检测部103中得到的检测值在处理器109中进行各种运算处理，BMU104可以判断是否需要对二次电池101进行充电。
注意，判断是否需要充电的方法根据二次电池101的种类而不同。例如，当作为二次电池101使用镍镉电池或镍氢电池时，从开始充电到二次电池101变为充满电状态之前，端子电压一直上升，但是过了充满电状态端子电压开始下降。因此，在作为二次电池101使用镍镉电池或镍氢电池的情况下，当端子电压从最高值下降了预定电压时，BMU104可以判断二次电池101已变为充满电状态而不需要充电了。
另外，由于保护电路100的内部阻抗，充电时的二次电池101的端子电压倾向于高于二次电池101未与保护电路100连接时的端子电压。因此，尤其是当上述内部阻抗较高时，仅通过充电时的端子电压BMU104很难判断二次电池101是否充满了电。虽然仅通过端子电压BMU104很难判断二次电池101是否充满了电，但是当检测部103具有检测充电电流的功能时，由于接近充满电状态时充电电流会减少，因此当充电电流达到预定值时，BMU104可以准确地判断二次电池101充满电了。
开关电路105具有如下功能：对二次电池101供应电流；以及使具有消耗来自二次电池101的电流的功能的主机系统112与二次电池101之间变为导通或非导通。开关控制部106具有如下功能：根据BMU104中进行的是否需要对二次电池101进行充电的判断，来选择开关电路105的导通或非导通。
通过利用开关控制部106将开关电路105控制为开启（导通），主机系统112与二次电池101连接。另外，通过从外部电源113经由 主机系统112向二次电池101供应电流，对二次电池101进行充电。通过将来自二次电池101的电流供应到主机系统112，二次电池101放电。另外，通过利用开关控制部106将开关电路105控制为关闭（非导通），主机系统112与二次电池101电分离。
注意，在本说明书中连接是指电连接，相当于电流、电压或电位能够被供应或传送的状态。因此，连接状态不一定必须指直接连接的状态，还包括以电流、电压或电位能够被供应或传送的方式通过电阻、二极管、晶体管、电容元件等电路元件间接连接的状态。
功率开关107具有控制由二次电池101向BMU104供应电源电压的功能。功率开关107具有单个或多个开关。在功率开关107具有多个开关的情况下，多个开关可以分别控制对BMU104所具有的处理器109、缓冲存储装置111等各构成元件的电源电压的供应。具体地，当多个开关中的任一开关为开启时，通过该开关电源电压被供应至对应的构成元件。此外，当多个开关的任一开关为关闭时，利用该开关停止对对应的构成元件供应电源电压。
另外，多个开关可以分别控制包括于BMU104中的处理器109及缓冲存储装置111之外的构成元件的电源电压的供应。或者，多个开关可以分别控制处理器109中的各种构成元件或缓冲存储装置111中的各种构成元件的电源电压的供应。
功率控制器108具有如下功能：通过控制功率开关107的工作对BMU104所具有的各构成元件的电源电压的供应进行管理。具体地，对功率开关107发送如下命令：使功率开关107中对应于进行电源电压的供应的构成元件的开关开启。此外，还对功率开关107发送如下命令：使功率开关107中对应于停止电源电压的供应的构成元件的开关关闭。
另外，由于检测部103间歇性地取得二次电池101的检测值，因此随带检测值的取得，BMU104也间歇性地判断是否需要对二次电池101进行充电。由此，可以认为BMU104在不进行上述判断的期间中处于待机状态。于是，在本发明的一个方式中，通过使功率控制器108 在如下期间将功率开关107控制为关闭来停止对BMU104供应电源电压：在检测部103取得检测值之后或在BMU104判断完是否需要进行上述充电之后，在下次取得上述检测值之前或者在下次BMU104判断是否需要进行上述充电之前。
在本发明的一个方式中，通过采用上述结构可以大幅度地降低待机状态时BMU104中产生的漏电功耗，由此可以降低保护电路100的功耗。
例如，在图1所示的保护电路100中，在BMU104每隔1秒工作0.01秒来判断是否需要对二次电池101进行充电并在该0.01秒完成开关电路105的切换工作的情况下，BMU104在剩下的0.99秒处于待机状态。因此，可以通过在上述0.99秒中停止对BMU104供应电源电压，来降低保护电路100的功耗。
另外，功率控制器108还可以具有控制对保护电路100包括的BMU104以外的元件供应电源电压的功能。
另外，在BMU104中电源在短期间内被切断，因此要求用于超高速缓冲存储器或寄存器的缓冲存储装置111不但能够在电源被切断时保持数据还要求工作的高速性。不易失性存储装置的快闪存储器满足不了上述高速性，而且数据的重写次数也不适合用于超高速缓冲存储器或寄存器。于是，在根据本发明的一个方式的保护电路100中，使用兼具如下存储元件的缓冲存储装置111：能够通过电源电压的供应进行数据的写入和读出的易失性存储元件；以及能够在停止电源电压的供应之前将储存于上述易失性存储元件中的数据备份，并能比快闪存储器进行更高速地工作，且重写次数多，即便在电源被切断的情况下也能够保持数据的存储元件。
通过使用具有上述结构的缓冲存储装置111，即使停止对BMU104供应电源电压，也可以防止储存于缓冲存储装置111中的数据消失，并且在再次开始对BMU104供应电源电压后也可以读出上述数据。由于不需要在停止对BMU104供应电源电压之前将数据备份至外部存储装置，因此无论在保护电路100中不检测端子电压的期间为 60秒那样较长的期间还是几毫秒左右较短的期间，都可以停止对BMU104供应电源电压。由此，可以大幅度地降低BMU104中产生的漏电功耗，从而可以降低保护电路100的功耗。
具体地，上述缓冲存储装置111所包括的易失性存储元件具有如下两个逻辑元件：输出端子的电位被输入到彼此的输入端子，并且，反转输入端子的电位的极性而将其从输出端子输出。例如，作为易失性存储元件可以使用触发器或SRAM等。另外，作为上述缓冲存储装置111所具有的存储元件可以使用如下存储元件：即使停止供应电源电压也能够保持数据的利用断态电流极小的晶体管控制对电容元件或浮置节点的电荷供应、保持及放出的存储元件；或者MRAM、ReRAM、FeRAM等存储元件。
接着，在图2中示出作为使用图1所述的保护电路100的充电装置的结构的一个例子的方框图。图2所示的充电装置115在图1所示的保护电路100与主机系统112之间包括电源电路114。另外，图2所示的蓄电装置102包括充电装置115和二次电池101。
电源电路114具有如下功能：调整从二次电池101输出的电源电压的值并将其施加至主机系统112。或者，电源电路114具有如下功能：调整从外部电源113经由主机系统112施加至充电装置115的电源电压的值，并通过保护电路100将上述值施加至二次电池101。
通过组合主机系统112与保护电路100或蓄电装置102构成电子设备。
接着，对图1所示的保护电路100及蓄电装置102的更具体的结构的一个例子进行说明。
图3示出根据本发明的一个方式的保护电路100及蓄电装置102的结构的一个例子。与图1所示的保护电路100同样，图3所示的保护电路100也包括：检测部103、BMU104、开关电路105、开关控制部106、功率开关107及功率控制器108。
并且，图3所示的蓄电装置102具有如下结构：对保护电路100附加了三个串联连接的二次电池101a、二次电池101b及二次电池 101c。另外，蓄电装置102中的二次电池的数量，既可以为一个，也可以为三个以外的多个。
另外，在图3所示的保护电路100中，检测部103包括：具有分别检测二次电池101a、二次电池101b及二次电池101c的端子电压的功能的电压检测部116；以及具有检测分别流过二次电池101a、二次电池101b及二次电池101c的充电电流的功能的电流检测部117。
另外，在图3所示的保护电路100中，BMU104除了包括处理器109及缓冲存储装置111之外，还包括存储装置110、IF（接口）118、ADC（模拟数字转换电路）119及ADC120。
存储装置110中储存有数据库，即如下数据的集合体：与是否需要分别对二次电池101a、二次电池101b及二次电池101c进行充电有关的如电压检测部116中检测出的端子电压的值或电流检测部117中检测出的充电电流的值等检测值。并且，存储装置110中还储存有用于处理器109的运算处理的各种数据以及在处理器109中执行的命令等。
由此，通过利用检测部103中得到的检测值以及数据库中储存的数据在处理器109中进行各种运算处理，BMU104可以判断是否需要对二次电池101进行充电。
IF118具有如下功能：在主机系统112与处理器109之间进行信号的收发时，转换信号的格式。BMU104也可以根据来自主机系统112的信号中含有的命令，利用检测部103中得到的检测值，来判断是否需要进行充电。或者，BMU104也可以在不造成过度充电或过度放电的情况下，无视是否需要充电的判断，而根据来自主机系统112的信号中含有的命令，开始或停止对二次电池101a、二次电池101b及二次电池101c的充电。另外，也可以利用信号由BMU104向主机系统112报告二次电池101a、二次电池101b及二次电池101c的充电的完了或开始。
另外，在图3所示的保护电路100中，开关电路105包括开关121、开关122、二极管123以及二极管124。开关121与开关122在二次电 池101a、二次电池101b及二次电池101c与主机系统112之间的电流通路中串联连接。二极管123与开关121并联连接，二极管124与开关122并联连接。因此，二极管123与二极管124在二次电池101a、二次电池101b及二次电池101c与主机系统112之间的电流通路中串联连接。但是，二极管123与二极管124以顺时针流过的电流的朝向彼此成为相反的方式串联连接。
通过采用上述结构，在开关电路105中，当通过开关控制部106将开关121控制为开启而将开关122控制为关闭时，通过开关121及二极管124电流由二次电池101a、二次电池101b及二次电池101c向主机系统112流过。由此，二次电池101a、二次电池101b及二次电池101c放电。另外，在开关电路105中，当通过开关控制部106将开关121控制为关闭而将开关122控制为开启时，通过开关122及二极管123电流由主机系统112向二次电池101a、二次电池101b及二次电池101c流过。由此，二次电池101a、二次电池101b及二次电池101c被充电。
接着，在图4中示出图3所示的功率开关107的更为具体的结构的一个例子。在图4中仅对图3所示的保护电路100中的BMU104、功率开关107及功率控制器108进行了图示。
图4所示的功率开关107包括开关107a至开关107f。另外，功率开关107所包括的开关的数量既可以为一个，也可以为6以外的多个。
布线125及布线126具有如下功能：用作图3所示的二次电池101a、二次电池101b及二次电池101c与主机系统112之间流过的电流的通路。并且，布线125和布线126中的一方施加有高电平电位，另一方施加有低电平电位。
在图4中，开关107a至开关107f具有如下功能：控制对BMU104供应布线125的电位。布线126的电位无论开关107a至开关107f为开启还是关闭，都供应至BMU104。
另外，根据本发明的一个方式的保护电路100也可以具有如下结 构：开关107a至开关107f具有控制对BMU104供应布线126的电位的功能，并且布线125的电位无论开关107a至开关107f为开启还是关闭都供应至BMU104。或者，根据本发明的一个方式的保护电路100还可以兼具控制对BMU104供应布线125的电位的功率开关以及控制对BMU104供应布线126的电位的功率开关。
在图4中，当开关107a变为开启时，布线125的电位与布线126的电位差作为电源电压供应至ADC120。当开关107b变为开启时，布线125的电位与布线126的电位差作为电源电压供应至ADC119。当开关107c变为开启时，布线125的电位与布线126的电位差作为电源电压供应至处理器109。当开关107d变为开启时，布线125的电位与布线126的电位差作为电源电压供应至IF118。当开关107e变为开启时，布线125的电位与布线126的电位差作为电源电压供应至存储装置110。当开关107f变为开启时，布线125的电位与布线126的电位差作为电源电压供应至缓冲存储装置111。
并且，如上所述，在本发明的一个方式中功率控制器108通过在如下期间将功率开关107控制为关闭来停止对BMU104供应电源电压：在检测部103中取得检测值之后或者在BMU104中判断完是否需要上述上述充电之后，在下次取得上述检测值之前或者在下次在BMU104中判断是否需要上述充电之前。但是，当关闭功率开关107时，不需要将开关107a至开关107f全部关闭，至少关闭一个开关就可以实现根据本发明的一个方式的降低功耗的效果。另外，也可以使开关107a至开关107f中的至少一个开关与其他开关的变为关闭的时序和变为开启的时序不同。
如图4所示，通过将多个开关用于功率开关而在处于待机状态的期间中分别停止对BMU104所包括的各个构成元件供应电源电压，与使用一个开关控制对整个BMU104的电源电压的供应的情况相比，可以降低BMU104中产生的漏电功耗。由此，可以降低保护电路100的功耗。
实施方式2
接着，在本发明的一个方式中对图1所示的缓冲存储装置111的结构的一个例子进行说明。在本发明的一个方式中，缓冲存储装置111包括多个单位存储电路，该多个单位存储电路包括：易失性存储元件；以及在停止供应电源电压之后无论是60秒那样较长的期间还是几毫秒左右较短的期间都可以保持数据的存储元件。图6示出单位存储电路200的电路图的一个例子。
单位存储电路200包括：第一存储元件201、第二存储元件202、开关203、开关204、开关205、反转被输入的信号的极性而将其输出的逻辑元件206以及电容元件207。第一存储元件201相当于仅在供应电源电压的期间保持数据的易失性存储元件。第二存储元件202相当于在停止供应电源电压之后也可以保持数据的存储元件。第二存储元件202包括：相当于存储部的电容元件208及晶体管210；以及控制存储部中的电荷供应、保持、放出的晶体管209。
另外，根据需要单位存储电路200还可以包括如二极管、电阻元件、电感器等的其他电路元件。
优选晶体管209的断态电流极小。当晶体管209的断态电流极小时，可以减少由存储部泄漏的电荷量，由此可以确保第二存储元件202中保持数据的期间较长。由于作为沟道形成区包括带隙较宽且通过降低成为电子给体（施体）的水分或氢等杂质并减少氧缺损而被高纯度化的半导体的晶体管的断态电流极小，因此其适用于晶体管209。
图6示出如下例子：开关203使用一导电型（例如，n沟道型）的晶体管213构成，开关204使用与一导电型不同的导电型（例如，p沟道型）的晶体管214构成。
开关203的第一端子对应于晶体管213的源极端子和漏极端子中的一方，开关203的第二端子对应于晶体管213的源极端子和漏极端子中的另一方，并且开关203根据输入到晶体管213的栅极的控制信号S2选择第一端子与第二端子之间的导通或非导通（即，晶体管213的导通或关闭）。
另外，晶体管的源极端子是指作为活性层的一部分的源区或者与活性层连接的源极。同样地，晶体管的漏极端子是指相当于活性层的一部分的漏极区或与活性层连接的漏极。
此外，晶体管所具有的源极端子及漏极端子的名称根据晶体管的沟道型及施加到源极端子及漏极端子的电位的高低而调换。一般而言，在n沟道型的晶体管中，在源极端子和漏极端子之中，将被施加低电位的电极称为源极端子，而将被施加高电位的电极称为漏极端子。此外，在p沟道的晶体管中，源极端子和漏极端子之中，将被施加低电位的电极称为漏极端子，而将被施加高电位的电极称为源极端子。在本说明书中，虽然有时为了方便起见假设源极端子和漏极端子为固定端子来对晶体管的连接关系进行说明，但实际上源极端子和漏极端子的名称根据上述电位关系而调换。
开关204的第一端子对应于晶体管214的源极端子和漏极端子中的一方，开关204的第二端子对应于晶体管214的源极端子和漏极端子中的另一方，并且开关204根据输入到晶体管214的栅极的控制信号S2选择第一端子与第二端子之间的导通或非导通（即，晶体管214的导通或关闭）。
晶体管209的源极端子和漏极端子中的一方连接到电容元件208的一对电极中的一方及晶体管210的栅极。将晶体管210的栅极称为节点M2。
晶体管210的源极端子和漏极端子中的一方连接到被施加电位V1的布线，而另一方连接到开关203的第一端子。开关203的第二端子连接到开关204的第一端子。开关204的第二端子连接到被施加电位V2的布线。开关203的第二端子、开关204的第一端子、逻辑元件206的输入端子及电容元件207的一对电极中的一方彼此连接。将开关203的第二端子及开关204的第一端子称为节点M1。
可以对电容元件207的一对电极中的另一方施加固定电位。例如，可以对电容元件207的一对电极中的另一方施加低电平的电位（接地电位等）或高电平的电位。电容元件207的一对电极中的另一方也可 以连接到被施加电位V1的布线。可以对电容元件208的一对电极中的另一方施加固定电位。例如，可以对电容元件208的一对电极中的另一方施加低电平的电位（接地电位等）或高电平的电位。电容元件208的一对电极中的另一方也可以连接到被施加电位V1的布线。图6示出电容元件207的一对电极中的另一方及电容元件208的一对电极中的另一方连接到被施加电位V1的布线的例子。
另外，也可以通过积极地利用寄生电容等而省略电容元件207。也可以通过利用晶体管210的栅极电容等而省略电容元件208。另外，栅极电容相当于栅极与活性层之间形成的电容。
控制信号S1被输入到晶体管209的栅极。开关203及开关204根据与控制信号S1不同的控制信号S2选择第一端子与第二端子之间的导通或非导通，当一方的开关的第一端子与第二端子之间处于导通时，另一方的开关的第一端子与第二端子之间变为非导通状态。开关205根据与控制信号S1及控制信号S2不同的控制信号S3选择第一端子与第二端子之间的导通或非导通。
晶体管209的源极端子和漏极端子中的另一方被输入对应于保持于第一存储元件201中的数据的信号。图6示出从第一存储元件201的输出端子OUT输出的信号被输入到晶体管209的源极端子和漏极端子中的另一方的例子。从开关203的第二端子输出的信号由逻辑元件206变为极性被反转了的反转信号，并通过由控制信号S3其第一端子与第二端子之间成为导通状态的开关205输入到第一存储元件201。
另外，虽然图6示出从开关203的第二端子输出的信号通过逻辑元件206及开关205被输入到第一存储元件201的输入端子（在图6中，记载为IN）的例子，但是本发明的一个方式不局限于该结构。从开关203的第二端子输出的信号也可以在其极性不被反转的状态下被输入到第一存储元件201。例如，当在第一存储元件201内存在保持从输入端子输入的信号的极性被反转了的信号的节点时，可以将从开关203的第二端子输出的信号输入到该节点。
在图6中，相当于电位V1与电位V2的电位差的电压作为电源 电压被供应到单元存储电路200。相当于电位V1与电位V2的电位差的电压作为电源电压供应到第一存储元件201。在电源电压不被供应到第一存储元件201的期间中，使电位V1与电位V2大致相同。
另外，开关205也可以使用晶体管构成。该晶体管既可以为n沟道型晶体管，也可以为p沟道型晶体管。另外，也可以将n沟道型晶体管与p沟道型晶体管组合而使用。例如，作为开关205，可以使用模拟开关。
在图6中，晶体管209也可以是上下的两个栅极夹着包含氧化物半导体的半导体膜的晶体管。可以对一方的栅极输入控制信号S1并对另一方的栅极输入控制信号S4。控制信号S4也可以是固定电位的信号。固定电位也可以是电位V1或电位V2。另外，也可以使夹着半导体膜设置在上下的两个栅极连接并对其输入控制信号S1。可以根据输入到晶体管209的另一方的栅极的信号控制晶体管209的阈值电压。通过控制阈值电压，可以进一步降低晶体管209的断态电流。
在图6中，在用于单元存储电路200的晶体管中，晶体管209以外的晶体管的沟道形成区中含有的半导体也可以为氧化物半导体等带隙宽的半导体以外的半导体。例如，晶体管209以外的晶体管可以在包含硅的半导体膜中或硅衬底中形成有沟道形成区。
注意，虽然图6示出晶体管209采用单栅结构的情况，但是晶体管209也可以采用通过具有彼此电连接的多个栅极而具有多个沟道形成区的多栅结构。
图6中的第一存储元件201具有第一逻辑元件及第二逻辑元件。第一逻辑元件的输入端子与第二逻辑元件的输出端子连接，第二逻辑元件的输入端子与第一逻辑元件的输出端子连接。第一逻辑元件及第二逻辑元件只在分别被供应电源电压的期间中输出对应于被输入的信号的信号。
另外，作为第一逻辑元件或/及第二逻辑元件，例如可以使用反相器或时钟反相器等。
接着，参照图7的时序图对图6所示的单元存储电路200的驱动 方法进行说明。
在图7的时序图中，附图标记220表示保持在第一存储元件201中的数据，S1表示控制信号S1的电位，S2表示控制信号S2的电位，S3表示控制信号S3的电位，V1表示电位V1，并且V2表示电位V2。当电源电压不被供应到单元存储电路200时，电位V1与电位V2的电位差V大致是0。M1表示节点M1的电位，并且M2表示节点M2的电位。
另外，在以下所示的驱动方法中示出如下例子：在图6所示的结构中，开关203是n沟道型晶体管，开关204是p沟道型晶体管，当控制信号S2的电位是高电平时，开关203的第一端子与第二端子之间处于导通状态且开关204的第一端子与第二端子之间处于非导通状态，并且当控制信号S2的电位是低电平时，开关203的第一端子与第二端子之间处于非导通状态且开关204的第一端子与第二端子之间处于导通状态。另外，还示出如下例子：在开关205中，当控制信号S3的电位是高电平时，第一端子与第二端子之间处于导通状态，并且当控制信号S3的电位是低电平时，第一端子与第二端子之间处于非导通状态。另外，示出如下例子：晶体管209是n沟道型晶体管，当控制信号S1的电位是高电平时，晶体管209导通，当控制信号S1的电位是低电平时，晶体管209关闭。
但是，也可以以使以下说明中的开关203、开关204、开关205、晶体管209的状态彼此相同的方式设定各控制信号的电位。
另外，示出如下情况的例子：电位V1是低电平的电位VSS，并且作为电位V2切换高电平的电位VDD和电位VSS。电位VSS例如可以是接地电位。另外，本发明的一个方式不局限于上述结构，也可以采用如下结构：电位V2是电位VSS，并且作为电位V1切换电位VDD和电位VSS。
（通常工作）
说明图7的期间1的工作。在期间1中，电源电压被供应到单元存储电路200。在期间1中，电位V2是电位VDD。在电源电压被供 应到单元存储电路200的期间，第一存储元件201保持数据（在图7中，记载为dataX）。此时，将控制信号S3的电位设定为低电平，使开关205的第一端子与第二端子之间处于非导通状态。另外，开关203及开关204的第一端子与第二端子之间的状态可以是（导通和非导通中的）任一状态。即，控制信号S2的电位可以是高电平或低电平（在图7中，记载为A）。另外，晶体管209的状态（导通、关闭）可以是任一状态。即，控制信号S1的电位可以是高电平或低电平（在图7中，记载为A）。在期间1中，节点M1的电位可以是高电平或低电平（在图7中，记载为A）。在期间1中，节点M2的电位可以是高电平或低电平（在图7中，记载为A）。将期间1的工作称为通常工作。
（停止供应电源电压之前的工作）
说明图7的期间2的工作。在停止向单元存储电路200供应电源电压之前，将控制信号S1的电位设定为高电平，使晶体管209导通。通过上述工作，将对应于保持在第一存储元件201中的数据（dataX）的信号通过晶体管209输入到晶体管210的栅极。被输入到晶体管210的栅极的信号由电容元件208或晶体管210的栅极电容保持。因此，节点M2的电位成为对应于保持在第一存储元件201中的数据的信号电位（在图7中，记载为VX）。然后，将控制信号S1的电位设定为低电平，使晶体管209关闭。通过上述工作，对应于保持在第一存储元件201中的数据的信号被保持于第二存储元件202中。在期间2中也由控制信号S3使开关205的第一端子与第二端子之间处于非导通状态。开关203及开关204的第一端子与第二端子之间的状态也可以是（导通和非导通中的）任一状态。即，控制信号S2的电位可以是高电平或低电平（在图7中，记载为A）。在期间2中，节点M1可以是高电平或低电平（在图7中，记载为A）。将期间2的工作称为停止供应电源电压之前的工作。
说明图7的期间3的工作。在进行停止供应电源电压之前的工作之后，在期间3开始时，将电位V2设定为电位VSS，且停止向单元 存储电路200供应电源电压。当电源电压的供应停止时，保持在第一存储元件201中的数据（dataX）消失。但是，在停止向单元存储电路200供应电源电压之后，由于电容元件208或晶体管210的栅极电容，对应于保持在第一存储元件201中的数据（dataX）的信号电位（VX）也被保持于节点M2中。由于晶体管209的断态电流极小，所以可以长期间地保持由电容元件208或晶体管210的栅极电容保持的电位（节点M2的电位VX）。因此，单元存储电路200即使在停止供应电源电压之后也保持数据（dataX）。期间3对应于停止向单元存储电路200供应电源电压的期间。
（再次开始供应电源电压的工作）
说明图7的期间4的工作。在通过将电位V2设定为电位VDD来再次开始向单元存储电路200供应电源电压之后，将控制信号S2的电位设定为低电平，使开关204的第一端子与第二端子之间处于导通状态，且使开关203的第一端子与第二端子之间处于非导通。此时，控制信号S1的电位是低电平，且晶体管209保持关闭状态。另外，控制信号S3的电位是低电平，开关205的第一端子与第二端子之间处于非导通状态。因此，可以向开关203的第二端子及开关204的第一端子（节点M1）施加作为固定电位的电位VDD（以下，称为预充电工作）。节点M1的电位由电容元件207保持。
在上述预充电工作之后，在期间5中，通过将控制信号S2的电位设定为高电平，使开关203的第一端子与第二端子之间处于导通状态，且使开关204的第一端子与第二端子之间处于非导通状态。此时，控制信号S1的电位保持低电平，且晶体管209保持关闭状态。另外，控制信号S3的电位是低电平，开关205的第一端子与第二端子之间为非导通。通过根据保持在电容元件208或晶体管210的栅极电容中的信号（节点M2的电位VX）选择晶体管210的导通或关闭，决定开关203的第二端子及开关204的第一端子（节点M1）的电位。具体而言，当晶体管210处于导通时，向节点M1施加电位V1（例如，电位VSS）。另一方面，当晶体管210处于关闭时，节点M1的电位维 持为由上述预充电工作决定的固定电位（例如，电位VDD）。如此，节点M1的电位对应于晶体管210的导通或关闭而成为电位VDD或电位VSS。
例如，在保持在第一存储元件201中的信号对应于数字值“1”的情况下，从第一存储元件201的输出端子OUT输出的信号的电位是高电平。此时，节点M1是对应于数字值“0”的信号的低电平电位VSS。另一方面，在保持在第一存储元件201中的信号对应于数字值“0”时，从第一存储元件201的输出端子OUT输出的信号的电位是低电平。此时，节点M1是对应于数字值“1”的高电平的电位VDD。换言之，对应于与储存在第一存储元件201中的信号不同的数字值的电位被保持于节点M1中。在图7中，将该电位记载为VXb。换言之，对应于在期间2中从第一存储元件201输入的数据（dataX）的信号的电位被转换为节点M1的电位（VXb）。
然后，在期间6中，将控制信号S3的电位设定为高电平，使开关205的第一端子与第二端子之间处于导通状态。此时，控制信号S2的电位维持高电平。另外，控制信号S1的电位维持低电平，且晶体管209保持关闭状态。通过上述工作，对应于开关203的第二端子及开关204的第一端子的电位（节点M1的电位（VXb））的信号在逻辑元件206中成为对应于数据（dataX）的反转信号。该反转信号被输入到第一存储元件201。因此，第一存储元件201可以再次保持在停止向单元存储电路200供应电源电压之前保持的数据（dataX）。
在图6所示的单元存储电路200中，在通过期间4中的预充电工作将节点M1的电位设定为固定电位（在图7中，电位VDD）之后，在期间5中将其设定为对应于数据（dataX）的电位VXb，因此可以缩短直到节点M1的电位被决定为所定的电位VXb为止的时间。换言之，在图6所示的单元存储电路200中，通过设置开关203及开关204，能够进行预充电工作，从而可以缩短在再次开始供应电源电压之后第一存储元件201保持原来的数据的时间。
在本发明的一个方式中，在不向缓冲存储装置所具有的各单元存 储电路200供应电源电压的期间，可以通过设置在第二存储元件202中的电容元件208或晶体管210的栅极电容保持储存在相当于易失性存储器的第一存储元件201中的数据。
另外，在晶体管209中，由于沟道形成区包含氧化物半导体，所以断态电流极小。因此，通过使用晶体管209，即使在不向单元存储电路200供应电源电压的情况下，保持于电容元件208或晶体管210的栅极电容中的电荷也可以被长期间地保持。因此，单元存储电路200在停止供应电源电压的期间也可以保持数据。
另外，在第二存储元件202中，在再次开始向单元存储电路200供应电源电压之后，由电容元件208或晶体管210的栅极电容保持的信号被转换为晶体管210的状态（导通或关闭），所以可以利用晶体管210的漏电流从第二存储元件202读出上述信号。因此，即使对应于保持在电容元件208或晶体管210的栅极电容中的信号的电位多少发生些变动，也可以准确地读出原来的信号。
通过将上述单元存储电路200用于BMU104所具有的寄存器或超高速缓冲存储器等存储装置，可以防止存储装置内的数据因停止供应电源电压而消失。另外，可以在短时间内移动停止供应电源电压之前的状态，还可以在再次开始供应电源电压之后在短时间内恢复到停止供应电源电压之前的状态。因此，在BMU104中，无论是60秒那样的长时间还是几毫秒左右的短时间，都可以停止供应电源电压。因此，可以提供能够抑制功耗的保护电路100。
另外，图6所示的结构的单元存储电路200相当于本发明的一个方式，并且BMU104所具有的缓冲存储装置的各单位存储电路也可以具有与图6所示的结构不同的结构。
接着，参照图8对单元存储电路200的与图6不同的结构的一个例子进行说明。
图8所示的单位存储电路200包括易失性第一存储元件251和即使在停止供应电源电压的情况下也可以保持数据的第二存储元件252。第一存储元件251包括：使被输入的信号的极性反转并将其输出 的第一逻辑元件253a及第二逻辑元件253b；晶体管254；以及晶体管255。第二存储元件252包括晶体管257和相当于存储部的电容元件256。
包含被输入到单位存储电路200的数据的信号Din通过晶体管254被施加到第一逻辑元件253a的输入端子。第一逻辑元件253a的输出端子连接到第二逻辑元件253b的输入端子。第二逻辑元件253b的输出端子通过晶体管255连接到第一逻辑元件253a的输入端子。第一逻辑元件253a的输出端子或第二逻辑元件253b的输入端子的电位作为信号Dout被输出到下一级的单位存储电路200或其他电路。
注意，虽然在图8中示出使用反相器作为第一逻辑元件253a和第二逻辑元件253b的例子，但是除反相器以外，还可以使用时钟反相器（clocked inverter）作为第一逻辑元件253a或/及第二逻辑元件253b。
电容元件256通过晶体管254和晶体管257连接到单位存储电路200的输入端子，即被施加信号Din的电位的节点，由此可以根据需要储存被输入到单位存储电路200的信号Din的数据。具体来说，电容元件256所具有的一对电极中的一个电极通过晶体管257连接到第一逻辑元件253a的输入端子，另一个电极连接到被施加接地电位等低电平的电位VSS的节点。
优选晶体管257的断态电流极小。当晶体管257的断态电流极小时，可以减少由存储部泄漏的电荷量，由此可以确保第二存储元件252中保持数据的期间较长。由于带隙较宽且作为沟道形成区包括通过降低成为电子给体（施体）的水分或氢等杂质并减少氧缺损而被高纯度化的半导体的晶体管的断态电流极小，因此其适用于晶体管257。
尽管图8示出晶体管257为单栅极结构时的例子，但晶体管257也可以具有通过包括多个电连接的栅极而具有多个沟道形成区的多栅极结构。
另外，单位存储电路200根据需要还可以具有其他电路元件，例如二极管、电阻元件、电感器等。
第一逻辑元件253a具有如下结构：栅极相互连接的p沟道型晶体管258和n沟道型晶体管259串联连接在被施加高电平的电位VDD的第一节点和被施加低电平的电位VSS的第二节点之间。具体来说，p沟道型晶体管258的源极端子连接到被施加电位VDD的第一节点，n沟道型晶体管259的源极端子连接到被施加电位VSS的第二节点。此外，p沟道型晶体管258的漏极端子连接到n沟道型晶体管259的漏极端子，可以将上述两个漏极端子的电位视为第一逻辑元件253a的输出端子的电位。此外，可以将p沟道型晶体管258的栅极和n沟道型晶体管259的栅极的电位视为第一逻辑元件253a的输入端子的电位。
第二逻辑元件253b具有如下结构：栅极相互连接的p沟道型晶体管260和n沟道型晶体管261串联连接于被施加高电平的电位VDD的第一节点和被施加低电平的电位VSS的第二节点之间。具体来说，p沟道型晶体管260的源极端子连接到被施加电位VDD的第一节点，n沟道型晶体管261的源极端子连接到被施加电位VSS的第二节点。此外，p沟道型晶体管260的漏极端子连接到n沟道型晶体管261的漏极端子，可以将上述两个漏极端子的电位视为第二逻辑元件253b的输出端子的电位。此外，可以将p沟道型晶体管260的栅极和n沟道型晶体管261的栅极的电位视为第二逻辑元件253b的输入端子的电位。
晶体管254根据施加到其栅极的信号Sig1选择导通或关闭状态。晶体管255根据施加到其栅极的信号Sig2选择导通或关闭状态。晶体管257根据施加到其栅极的信号Sig3选择导通或关闭状态。
另外，第一逻辑元件253a和第二逻辑元件253b需要以高速工作。因此，优选的是，将在沟道形成区中包括具有结晶性的硅或锗的晶体管用作第一逻辑元件253a所具有的n沟道型晶体管259或p沟道型晶体管258，或者将其用作第二逻辑元件253b所具有的n沟道型晶体管261或p沟道型晶体管260。
另外，晶体管254或晶体管255也可以在沟道形成区中包括具有 结晶性的硅或锗。
下面，对图8所示的单位存储电路200的工作的一个例子进行说明。
首先，在写入数据时，使晶体管254导通，使晶体管255关闭，使晶体管257关闭。然后，通过对第一节点施加电位VDD，且对第二节点施加电位VSS，来对第一存储元件251施加电源电压。被施加到单位存储电路200的信号Din的电位通过晶体管254被施加到第一逻辑元件253a的输入端子，因此第一逻辑元件253a的输出端子的电位成为信号Din的极性反转了的电位。然后，使晶体管255导通，连接第一逻辑元件253a的输入端子与第二逻辑元件253b的输出端子，从而对第一逻辑元件253a和第二逻辑元件253b写入数据。
接着，当利用第一逻辑元件253a和第二逻辑元件253b保持被输入的数据时，在使晶体管255导通并使晶体管257关闭的状态下，使晶体管254关闭。通过使晶体管254关闭，被输入的数据由第一逻辑元件253a和第二逻辑元件253b保持。此时，通过对第一节点施加电位VDD，并对第二节点施加电位VSS，第一节点和第二节点之间维持被施加有电源电压的状态。
并且，第一逻辑元件253a的输出端子的电位反映由第一逻辑元件253a和第二逻辑元件253b保持的数据。因此，通过读取上述电位，可以从单位存储电路200读出数据。
另外，在当保持数据时停止供应电源电压的情况下，在停止供应电源电压之前在电容元件256中保持数据。当在电容元件256中保持数据时，首先，使晶体管254关闭，使晶体管255导通，使晶体管257导通。然后，通过晶体管257在电容元件256中蓄积与由第一逻辑元件253a和第二逻辑元件253b保持的数据值对应的量的电荷，对电容元件256写入数据。通过在数据被储存在电容元件256中之后，使晶体管257关闭，来保持储存在电容元件256中的数据。在使晶体管257关闭之后，例如，对第一节点和第二节点施加电位VSS，使得节点具有相等的电位，从而停止对第一节点和第二节点之间施加电源电压。 另外，在数据被储存在电容元件256中之后，也可以使晶体管255关闭。
如上所述，当在电容元件256中保持被输入的数据时，不需要对第一节点和第二节点间施加电源电压，因此，通过第一逻辑元件253a所具有的p沟道型晶体管258及n沟道型晶体管259或第二逻辑元件253b所具有的p沟道型晶体管260及n沟道型晶体管261，可以使流过第一节点和第二节点之间的断态电流无限地接近于零。由此，可以大幅度地降低保持数据时由于第一存储元件251的断态电流的功耗，从而可以降低缓冲存储装置及使用缓冲存储装置的保护电路的功耗。
如上所述，晶体管257中的断态电流极小。因此，当上述晶体管257关闭时，蓄积在电容元件256中的电荷不易泄漏，因此，数据得以保持。
另外，在读出储存在电容元件256中的数据的情况下，使晶体管254关闭。然后，再次对第一节点施加电位VDD，对第二节点施加电位VSS，由此对第一节点和第二节点之间施加电源电压。然后，通过使晶体管257导通，可以从单位存储电路200读出具有反映数据的电位的信号Dout。
接着，图9A示出缓冲存储装置111为寄存器时的单位存储电路200的连接结构的一个例子。图9A所示的缓冲存储装置包括具有多个单元存储电路200的存储电路组222。通过图4所示的开关107f对存储电路组222所具有的各单元存储电路200供应高电平的电位VDD。此外，对存储电路组222所具有的各单元存储电路200施加信号IN的电位和低电平的电位VSS的电位。
在图9A中，作为开关107f根据施加到其栅极上的来自功率控制器108的控制信号SigA选择开启或关闭。
另外，虽然在图9A中利用开关107f控制对存储电路组222所具有的各单元存储电路200的高电平的电位VDD的供应，但是也可以通过功率开关所包括的开关控制低电平的电位VSS的供应。图9B示出缓冲存储装置的一个例子，其中通过开关130向存储电路组222所 具有的各单元存储电路200供应低电平的电位VSS。可以利用开关130控制向存储电路组222所具有的各单元存储电路200供应低电平的电位VSS。
另外，如图6及图8所示，与将MRAM等用于第二存储元件的单位存储电路相比，使用如下第二存储元件的单位存储电路200的数据备份及恢复所需的功耗（overhead：开销）更小：该第二存储元件利用断态电流极小的晶体管来控制对电容元件或浮置节点进行电荷的供应、保持、放出。具体地，通常MRAM进行数据写入所需的电流为50μA至500μA，但是在具有图6及图8所示的结构的单位存储电路200中，通过对电容元件供应电荷而进行数据的备份，因此可以将写入数据所需的电流抑制在MRAM的1/100左右。因此，与使用MRAM的情况相比，在具有图6及图8所示的结构的单位存储电路200中，可以缩短损益平衡时间（BET:Break Even Time），即：使开销功耗（overhead power consumption）与通过切断电源而削减的功耗相等的电源的切断时间。由此可以抑制保护电路的功耗。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式3
在图5中，使用方框图示出功率控制器108的结构的一个例子。功率控制器108包括：IF（端口）300、控制器301、控制器302、CLK_GEN（时钟产生器）303及缓冲器304。
IF300具有如下功能：如转换来自图1所示的主机系统112及处理器109的信号的格式并去除杂波等等。
CLK_GEN303具有分配器电路305并具有如下功能：由从主机系统112输入的时钟信号CLK生成如IF300、控制器301、控制器302、缓冲器304等的功率控制器108内的各种电路所使用的时钟信号。
控制器301具有如下功能：由通过IF300从主机系统112输入的复位信号（RESET）、中断信号（INT）等各种信号，生成处理器109用的复位信号（P_RESET）、中断信号（P_INT）等。另外，控制器 301具有如下功能：使用从CLK_GEN303输入的时钟信号生成处理器109用的时钟信号（P_CLK）。
控制器302具有如下功能：根据通过IF300由处理器109输入的信号生成控制功率开关所具有的开关的工作的信号SigA。或者，控制器302也可以具有如下功能：使用由分配器电路305分配的频率低的时钟信号生成上述信号SigA。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式4
在本实施方式中，对图8所示的单位存储电路200的截面结构的一个例子进行说明。图10示出p沟道型晶体管258及n沟道型晶体管259、电容元件256、晶体管257的结构的一个例子的截面图。另外，在本实施方式中，以晶体管258及晶体管259的活性层使用非晶、微晶、多晶或单晶的半导体（例如，硅或锗等）而晶体管257的活性层使用氧化物半导体时的情况为例，对单位存储电路200的截面结构进行说明。
另外，作为硅可以使用：通过等离子体CVD法等的气相生长法或溅射法形成的非晶硅；通过激光退火法等处理使非晶硅结晶化而得到的多晶硅；通过对单晶硅片注入氢离子等而使表层部剥离的单晶硅等。
在图10中其表面上形成有绝缘膜401的衬底400上设置有晶体管259及晶体管258。
晶体管259包括：含有具有结晶性的硅的半导体膜403n；半导体膜403n上的栅极绝缘膜404n；隔着栅极绝缘膜404n设置在与半导体膜403n重叠的位置的栅极405n；以及与半导体膜403n连接的导电膜406和导电膜407。并且，半导体膜403n包括用作沟道形成区的第一区域408以及用作源区和漏区的第二区域409和第二区域410。第二区域409及第二区域410之间隔着第一区域408。另外，图10示出如下情况的例子：半导体膜403n在第一区域408和第二区域409及第 二区域410之间具有用作LDD（Lightly Doped Drain：轻掺杂漏）区的第三区域411及第三区域412。
另外，晶体管258包括：含有具有结晶性的硅的半导体膜403p；半导体膜403p上的栅极绝缘膜404p；隔着栅极绝缘膜404p设置在与半导体膜403p重叠的位置的栅极405p；以及与半导体膜403p连接的导电膜407和导电膜413。并且，半导体膜403p包括用作沟道形成区的第一区域414以及用作源区和漏区的第二区域415和第二区域416。第二区域415及第二区域416之间隔着第一区域414。另外，图10示出如下情况的例子：半导体膜403p在第一区域414和第二区域415及第二区域416之间包括用作LDD区的第三区域417及第三区域418。
另外，在图10中，晶体管259和晶体管258共用导电膜407。
另外，晶体管259的栅极405n、晶体管258的栅极绝缘膜404p与导电膜450连接。
此外，虽然图10示出晶体管259和晶体管258使用较薄的半导体膜时的例子，但是晶体管259和晶体管258也可以使用在块体（bulk）的半导体衬底中形成有沟道形成区的晶体管。作为较薄的半导体膜，例如可以使用：通过使非晶硅激光晶化而得到的多晶硅；通过对单晶硅片注入氢离子等而使表层部剥离的单晶硅；等等。
并且，在图10中，在导电膜406、导电膜407及导电膜413上设置有绝缘膜419。并且，在绝缘膜419上设置有晶体管257。
晶体管257在绝缘膜419上包括：含有氧化半导体的半导体膜430；半导体膜430上的用作源极或漏极的导电膜432及导电膜433；半导体膜430、导电膜432及导电膜433上的栅极绝缘膜431；以及在导电膜432与导电膜433之间隔着栅极绝缘膜431与半导体膜430重叠的栅极434。
并且，导电膜433通过设置在绝缘膜419中的开口部与导电膜450连接。
另外，栅极绝缘膜431上的与导电膜432重叠的位置上设置有导电膜435。隔着栅极绝缘膜431与导电膜432及导电膜435重叠的部 分用作电容元件256。
另外，虽然图10示出电容元件256和晶体管257都形成在绝缘膜419上的例子，但是电容元件256也可以与晶体管259及晶体管258一起设置在绝缘膜419下面。
此外，在图10中，作为晶体管257，至少在半导体膜430的一侧具有栅极434即可，但是也可以隔着半导体膜430设置一对栅极434。
当晶体管257具有隔着半导体膜430的一对栅极时，对栅极的一方施加用来控制开启或关闭的信号，而栅极的另一方可以处于电绝缘的浮置状态，也可以处于由其他布线施加电位的状态。在后者的情况下，既可以对一对电极施加相同电平的电位，也可以只对另一方的栅极施加接地电位等固定电位。可以通过控制施加到另一方的栅极的电位电平，来控制晶体管的阈值电压。
作为带隙比硅半导体宽且本征载流子密度比硅低的半导体材料的一个例子，除了氧化物半导体之外，还可以举出如氮化镓（GaN）等的化合物半导体等。氧化物半导体与氮化镓不同，其可以通过溅射方法或湿法制造具有优良电特性的晶体管，并具有量产性高等的优点。此外，与氮化镓不同，氧化物半导体在室温下也可以成膜，因此可以在玻璃衬底或使用硅的集成电路上形成具有优良电特性的晶体管。另外，可以对应衬底的大型化。由此，在上述宽带隙半导体中，尤其是氧化物半导体具有量产性高的优点。此外，当为了提高晶体管的性能（例如，场效应迁移率）而形成结晶氧化物半导体时，可以通过250℃至800℃的热处理容易地获得结晶氧化物半导体。
另外，通过减少成为电子给体（施体）的水分或氢等杂质并减少氧缺损而实现了高纯度化的氧化物半导体（purified OS）为i型（本征半导体）或无限趋近于i型。因此，使用上述氧化物半导体的晶体管具有断态电流极低的特性。另外，氧化物半导体的带隙是2eV以上，优选是2.5eV以上，更优选是3eV以上。通过使用水分或氢等的杂质浓度被充分降低且氧缺陷被降低而被高纯度化的氧化物半导体膜，可以降低晶体管的断态电流。
此外，在没有特别说明的情况下，在n沟道型晶体管中，本说明书所述的断态电流是指在使漏极端子的电位高于源极端子及栅极的电位的状态下，当以源极端子的电位为标准时的栅极的电位为0以下时，流过源极端子和漏极端子之间的电流。或者，在p沟道型晶体管中，本说明书所述的断态电流是指在使漏极端子的电位低于源极端子及栅极的电位的状态下，当以源极端子的电位为标准时的栅极的电位为0以上时，流过源极端子和漏极端子之间的电流。
具体而言，根据各种实验可以证明将被高纯度化了的氧化物半导体膜用于沟道形成区的晶体管的断态电流低。例如，即使用沟道宽度为1×106μm且沟道长度为10μm的元件，在源极和漏极之间的电压（漏极电压）为1V至10V的范围内，断态电流可以为半导体参数分析仪的测量极限以下，即1×10-13A以下。在此情况下，可知根据晶体管的沟道宽度规格的断态电流为100zA/μm以下。此外，使用如下电路来测量断态电流：在该电路中，电容元件与晶体管连接并由该晶体管控制流入电容元件或从电容元件流出的电荷。在该测量中，将被高纯度化的氧化物半导体膜用于上述晶体管的沟道形成区，并根据电容元件单位时间电荷量的推移对该晶体管的断态电流进行测量。由上述测量结果可知：当晶体管的源极与漏极之间的电压为3V时，可以得到几十yA/μm的更低的断态电流。因此，与使用具有结晶性的硅的晶体管相比，将被高纯度化的氧化物半导体膜用于沟道形成区的晶体管的断态电流明显低。
氧化物半导体优选至少含有铟（In）或锌（Zn）。另外，除了上述元素以外，优选还具有镓（Ga）作为稳定剂（stabilizer），该稳定剂用来减小使用该氧化物半导体的晶体管的电特性偏差。此外，作为稳定剂优选包含锡（Sn）。另外，作为稳定剂优选包含铪（Hf）。此外，作为稳定剂优选包含铝（Al）。另外，作为稳定剂优选含有锆（Zr）。
此外，作为其他稳定剂，也可以包含镧系元素的镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）、镥（Lu） 中的一种或多种。
例如，作为氧化物半导体可以使用：氧化铟；氧化锡；氧化锌；二元金属氧化物，如In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物；三元金属氧化物，如In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；四元金属氧化物，如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
另外，例如，In-Ga-Zn类氧化物是指包含In、Ga和Zn的氧化物，而对In、Ga、Zn的比率没有限制。另外，也可以包含In、Ga、Zn以外的金属元素。In-Ga-Zn类氧化物在无电场时的电阻充分高而In-Ga-Zn类氧化物可以充分减少断态电流，并且其迁移率也高。
例如，可以使用In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的原子比的In-Ga-Zn类氧化物或具有近于上述原子比的原子比的氧化物。或者，优选使用In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的原子比的In-Sn-Zn类氧化物或具有近于上述原子比的原子比的氧化物。
例如，In-Sn-Zn氧化物比较容易得到高迁移率。但是，即使使用In-Ga-Zn氧化物，也可以通过降低块体内缺陷密度而提高迁移率。
氧化物半导体膜例如可以具有非单晶。非单晶例如具有CAAC（C-Axis Aligned Crystal：c轴取向结晶）、多晶、微晶、非晶部。非晶部的缺陷态密度高于微晶和CAAC的缺陷态密度。另外，微晶的 缺陷态密度高于CAAC的缺陷态密度。注意，将包括CAAC的氧化物半导体称为CAAC-OS（C Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体）。
例如，氧化物半导体膜可以包括CAAC-OS。在CAAC-OS中，例如c轴取向且a轴及/或b轴不宏观地一致。
例如，氧化物半导体膜可以包括微晶。注意，将包括微晶的氧化物半导体称为微晶氧化物半导体。微晶氧化物半导体膜例如包括1nm以上且小于10nm的尺寸的微晶（也称为纳米晶）。或者，作为微晶氧化物半导体膜，例如有包括1nm以上且小于10nm的结晶部的结晶-非晶混相结构的。
例如，氧化物半导体膜可以包括非晶部。注意，将包括非晶部的氧化物半导体称为非晶氧化物半导体。非晶氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶氧化物半导体膜例如是完全的非晶而不具有结晶部。
另外，氧化物半导体膜也可以是CAAC-OS、微晶氧化物半导体、非晶氧化物半导体的混合膜。混合膜例如包括非晶氧化物半导体的区域、微晶氧化物半导体的区域、CAAC-OS的区域。并且，混合膜例如可以具有非晶氧化物半导体的区域、微晶氧化物半导体的区域、CAAC-OS的区域的叠层结构。
另外，氧化物半导体膜例如可以具有单晶。
优选氧化物半导体膜包括多个结晶部并且该结晶部的c轴在平行于形成有氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上一致。注意，不同的结晶部的a轴和b轴的方向可以不同。这种氧化物半导体膜的一个例子是CAAC-OS膜。
CAAC-OS膜不是完全的非晶。CAAC-OS膜例如包括具有结晶部和非晶部的结晶-非晶混相结构的氧化物半导体。另外，在大多情况下，结晶部可以容纳于一边小于100nm的立方体内。在利用透射电子显微镜（TEM：Transmission Electron Microscope）所得到的观察图像中，CAAC-OS膜中的非晶部与结晶部的边界以及结晶部与结晶部 的边界不明确。另外，利用TEM，在CAAC-OS膜中确认不到明确的晶界（grain boundary）。因此，在CAAC-OS膜中，因晶界导致的电子迁移率的降低得到抑制。
在包括于CAAC-OS膜中的结晶部中，例如，c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，并且当从垂直于ab面的方向看时金属原子排列为三角形或六角形的结构，当从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。注意，不同的结晶部的a轴和b轴的方向可以不同。在本说明书中，当仅记载为“垂直”时，也包括80°以上100°以下，优选为85°以上95°以下的范围。并且，当仅记载为“平行”时，也包括-10°以上10°以下，优选为-5°以上5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布不一定是均匀的。例如，在CAAC-OS膜的形成过程中，当从氧化物半导体膜的表面一侧进行结晶成长时，有时氧化物半导体膜的表面附近的结晶部的比例高于形成有氧化物半导体膜的表面附近的结晶部的比例。另外，当将杂质添加到CAAC-OS膜时，有时在该杂质添加区中结晶部变成非晶。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状（形成有CAAC-OS膜的表面的截面形状或CAAC-OS膜的表面的截面形状）c轴的方向可以彼此不同。另外，结晶部是在成膜时或者是在成膜后进行加热处理等的晶化处理时形成的。因此，结晶部的c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致。
在使用CAAC-OS膜的晶体管中，因可见光或紫外光的照射导致的电特性变动小。因此，该晶体管具有高可靠性。
CAAC-OS膜例如可以使用多晶的金属氧化物半导体溅射靶材且利用溅射法形成。当离子碰撞到该溅射靶材时，有时包含在溅射靶材中的结晶区域从a-b面劈开，即具有平行于a-b面的面的平板状或颗 粒状的溅射粒子剥离。此时，通过该平板状的溅射粒子保持结晶状态到达衬底，可以形成CAAC-OS膜。
另外，为了形成CAAC-OS膜，优选应用如下条件。
通过降低成膜时的杂质的混入，可以抑制因杂质导致的结晶状态损坏。例如，可以降低存在于处理室内的杂质（氢、水、二氧化碳及氮等）的浓度。另外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，通过提高成膜时的衬底加热温度，在溅射粒子到达衬底之后发生溅射粒子的迁移。具体而言，在将衬底加热温度设定为100℃以上且740℃以下，优选为200℃以上且500℃以下的状态下进行成膜。通过提高成膜时的衬底加热温度，当平板状的溅射粒子到达衬底时，在衬底上发生迁移，溅射粒子的平坦的面附着到衬底。
另外，优选的是，通过增高成膜气体中的氧比例并对电力进行最优化，减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol%以上，优选为100vol%。
以下，作为溅射用靶材的一个例子，示出In-Ga-Zn类氧化物靶材。
将InOX粉末、GaOY粉末及ZnOZ粉末以预定的摩尔数比混合，进行加压处理，然后在1000℃以上且1500℃以下的温度下进行加热处理，由此得到作为多晶的In-Ga-Zn类氧化物靶材。另外，X、Y及Z为任意正数。在此，InOX粉末、GaOY粉末及ZnOZ粉末的预定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外，粉末的种类及其混合摩尔数比可以根据所制造的溅射靶材适当地改变。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式5
根据本发明的一个方式的保护电路、充电装置或蓄电装置可以用于显示设备、个人计算机、具备记录媒体的图像再现装置（典型地是，能够再现如DVD（Digital Versatile Disc：数字通用磁盘）等记录媒体 并具有能够显示其图像的显示器的装置）等电子设备。此外，作为可以使用根据本发明的一个方式的保护电路、充电装置或蓄电装置的电子设备，可以举出移动电话、包括便携式在内的游戏机、便携式信息终端、电子书阅读器、例如摄像机和数码相机等影像拍摄装置、护目镜型显示器（头戴式显示器）、导航系统、音频再现装置（例如，汽车音频系统和数字音频播放器等）、复印机、传真机、打印机、多功能打印机、自动柜员机（ATM）、自动售货机等等。图11A至11F示出这些电子设备的具体例子。
图11A是便携式游戏机，其包括框体5001、框体5002、显示部5003、显示部5004、麦克风5005、扬声器5006、操作键5007、触屏笔5008等。可以将本发明的一个方式的显示装置用于显示部5003或显示部5004。注意，虽然图11A所示的便携式游戏机包括两个显示部5003和显示部5004，但便携式游戏机所包含的显示部不限于两个。
图11B是便携式信息终端，其包括第一框体5601、第二框体5602、第一显示部5603、第二显示部5604、连接部5605、操作键5606等。第一显示部5603设置在第一框体5601中，第二显示部5604设置在第二框体5602中。并且，第一框体5601与第二框体5602通过连接部5605连接，第一框体5601与第二框体5602之间的角度可以通过连接部5605改变。第一显示部5603中的图像可以根据由连接部5605形成的第一框体5601与第二框体5602之间的角度进行切换。另外，也可以对第一显示部5603和第二显示部5604中的至少一个使用附加有位置输入装置的功能的显示装置。另外，可以通过在显示装置设置触摸屏来附加位置输入装置的功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入装置的功能。
图11C是笔记本式个人计算机，其包括框体5401、显示部5402、键盘5403及定位装置5404等。
图11D是电冷藏冷冻箱，其包括框体5301、冷藏室门5302、冷冻室门5303等。
图11E是摄像机，其包括第一框体5801、第二框体5802、显示部5803、操作键5804、透镜5805、连接部5806等。操作键5804及透镜5805设置在第一框体5801中，显示部5803设置在第二框体5802中。并且，第一框体5801与第二框体5802通过连接部5806连接，第一框体5801与第二框体5802之间的角度可以通过连接部5806改变。显示部5803中的图像可以根据由连接部5806形成的第一框体5801与第二框体5802之间的角度进行切换。
图11F为一般的汽车，其包括车体5101、车轮5102、仪表盘5103及灯5104等。
本实施方式可以与其他实施方式适当地组合而实施。
符号说明
100 保护电路
101 二次电池
101a 二次电池
101b 二次电池
101c 二次电池
102 蓄電装置
103 检测部
104 BMU
105 开关电路
106 开关控制部
107 功率开关
107a 开关
107b 开关
107c 开关
107d 开关
107e 开关
107f 开关
108 功率控制器
109 处理器
110 存储装置
111 缓冲存储装置
112 主机系统
113 外部电源
114 电源电路
115 充电装置
116 电压检测部
117 电流检测部
118 IF
119 ADC
120 ADC
121 开关
122 开关
123 二极管
124 二极管
125 布线
126 布线
130 开关
200 单位存储电路
201 存储元件
202 存储元件
203 开关
204 开关
205 开关
206 逻辑元件
207 电容元件
208 电容元件
209 晶体管
210 晶体管
213 晶体管
214 晶体管
222 存储电路组
251 存储元件
252 存储元件
253a 逻辑元件
253b 逻辑元件
254 晶体管
255 晶体管
256 电容元件
257 晶体管
258 晶体管
259 晶体管
260 p沟道型晶体管
261 n沟道型晶体管
300 IF
301 控制器
302 控制器
303 CLK_GEN
304 缓冲器
305 分配器电路
400 衬底
401 绝缘膜
403n 半导体膜
403p 半导体膜
404n 栅极绝缘膜
404p 栅极绝缘膜
405n 栅极
405p 栅极
406 导电膜
407 导电膜
408 第一区域
409 第二区域
410 第二区域
411 第三区域
412 第三区域
413 导电膜
414 第一区域
415 第二区域
416 第二区域
417 第三区域
418 第三区域
419 绝缘膜
430 半导体膜
431 栅极绝缘膜
432 导电膜
433 导电膜
434 栅极
435 导电膜
450 导电膜
5001 框体
5002 框体
5003 显示部
5004 显示部
5005 麦克风
5006 扬声器
5007 操作键
5008 触屏笔
5101 车体
5102 车轮
5103 仪表盘
5104 灯
5301 框体
5302 冷藏室门
5303 冷冻室门
5401 框体
5402 显示部
5403 键盘
5404 定位装置
5601 框体
5602 框体
5603 显示部
5604 显示部
5605 连接部
5606 操作键
5801 框体
5802 框体
5803 显示部
5804 操作键
5805 透镜
5806 连接部。
Claims (21)
1.一种电路，包括：
构成为检测电池的电压的检测部；
构成为根据由所述检测部供应的电压控制所述电池的充电的电池管理单元；
所述电池与所述电池管理单元之间的第一开关部；以及
构成为通过开启或关闭所述第一开关部来控制由所述电池向所述电池管理单元供应电源电压的第一控制部，
其中，所述第一控制部当所述检测部没有检测出电压时停止由所述电池向所述电池管理单元供应电源电压。
2.根据权利要求1所述的电路，其中所述检测部间歇性地检测所述电池的电压。
3.根据权利要求1所述的电路，
其中所述电池管理单元包括缓冲存储器和处理器，
并且所述电池管理单元根据由所述检测部供应的电压以及利用所述缓冲存储器在所述处理器中执行的运算处理来判断所述电池是否需要充电。
4.一种电路，包括：
构成为检测电池的电压的检测部；
构成为根据由所述检测部供应的电压控制所述电池的充电的电池管理单元；
所述电池与所述电池管理单元之间的第一开关部；
外部电源与所述电池之间的第二开关部；
构成为通过开启或关闭所述第一开关部来控制由所述电池向所述电池管理单元供应电源电压的第一控制部，以及
构成为通过开启或关闭所述第二开关部来控制由所述外部电源向所述电池供应电源电压的第二控制部，
其中，所述第一控制部当所述检测部没有检测出电压时停止由所述电池向所述电池管理单元供应电源电压，
所述电池管理单元包括具有晶体管的缓冲存储器，
并且，所述晶体管的沟道形成区包含氧化物半导体。
5.根据权利要求4所述的电路，其中所述检测部间歇性地检测所述电池的电压。
6.根据权利要求4所述的电路，
其中所述电池管理单元还包括处理器，
并且所述电池管理单元根据由所述检测部供应的电压以及利用所述缓冲存储器在所述处理器中执行的运算处理来判断所述电池是否需要充电。
7.根据权利要求4所述的电路，还包括所述外部电源与所述第二开关部之间的主机系统。
8.根据权利要求4所述的电路，
其中所述第一开关部包括具有多个开关的功率开关，
所述第二开关部包括开关和二极管，
并且，所述第一控制部包括功率控制器。
9.根据权利要求4所述的电路，
其中所述第二控制部根据所述电池管理单元的判断控制由所述外部电源向所述电池供应电源电压。
10.根据权利要求4所述的电路，
其中所述晶体管的每微米沟道宽度的断态电流为100zA/μm。
11.根据权利要求4所述的电路，
其中所述缓冲存储器包括第一存储元件及第二存储元件，
所述第一存储元件是易失性存储元件，
并且所述第二存储元件包括所述晶体管。
12.根据权利要求4所述的电路，
其中所述缓冲存储器包括第一存储元件及第二存储元件，
所述第一存储元件利用由所述电池供应的电源电压进行工作，
并且所述第二存储元件在停止由所述电池供应电源电压之前备份储存于所述第一存储元件中的数据。
13.一种蓄电装置，包括：
电池；
构成为检测所述电池的电压的检测部；
构成为根据由所述检测部供应的电压控制所述电池的充电的电池管理单元；
所述电池与所述电池管理单元之间的第一开关部；
外部电源与所述电池之间的第二开关部；
构成为通过开启或关闭所述第一开关部来控制由所述电池向所述电池管理元件供应电源电压的第一控制部，以及
构成为通过开启或关闭所述第二开关部来控制由所述外部电源向所述电池供应电源电压的第二控制部，
其中，所述第一控制部当所述检测部没有检测出电压时停止由所述电池向所述电池管理单元供应电源电压，
所述电池管理单元包括具有晶体管的缓冲存储器，
并且，所述晶体管的沟道形成区包含氧化物半导体。
14.根据权利要求13所述的蓄电装置，其中所述检测部间歇性地检测所述电池的电压。
15.根据权利要求13所述的蓄电装置，
其中所述电池管理单元还包括处理器，
并且所述电池管理单元根据由所述检测部供应的电压及利用所述缓冲存储器在所述处理器中执行的运算处理来判断所述电池是否需要充电。
16.根据权利要求13所述的蓄电装置，还包括所述外部电源与所述第二开关部之间的主机系统。
17.根据权利要求13所述的蓄电装置，
其中所述第一开关部包括具有多个开关的功率开关，
所述第二开关部包括开关和二极管，
并且所述第一控制部包括功率控制器。
18.根据权利要求13所述的蓄电装置，
其中所述第二控制部根据所述电池管理单元的判断控制由所述外部电源向所述电池供应电源电压。
19.根据权利要求13所述的蓄电装置，
其中所述晶体管的每微米沟道宽度的断态电流为100zA/μm。
20.根据权利要求13所述的蓄电装置，
其中所述缓冲存储器包括第一存储元件及第二存储元件，
所述第一存储元件是易失性存储元件，
并且所述第二存储元件包括所述晶体管。
21.根据权利要求13所述的蓄电装置，
其中所述缓冲存储器包括第一存储元件及第二存储元件，
所述第一存储元件利用由所述电池供应的电源电压进行工作，
并且所述第二存储元件在停止由所述电池供应电源电压之前备份储存于所述第一存储元件中的数据。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012073411 | 2012-03-28 | ||
| JP2012-073411 | 2012-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103368146A true CN103368146A (zh) | 2013-10-23 |
| CN103368146B CN103368146B (zh) | 2017-10-24 |
Family
ID=49234015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310100836.4A Expired - Fee Related CN103368146B (zh) | 2012-03-28 | 2013-03-27 | 半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9331510B2 (zh) |
| JP (1) | JP6169376B2 (zh) |
| CN (1) | CN103368146B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109792092A (zh) * | 2016-09-13 | 2019-05-21 | 三洋电机株式会社 | 管理装置和电源系统 |
| CN111474876A (zh) * | 2019-01-23 | 2020-07-31 | 瑞萨电子株式会社 | 半导体装置和半导体系统 |
| CN111542759A (zh) * | 2018-01-11 | 2020-08-14 | 株式会社半导体能源研究所 | 二次电池的异常检测装置、异常检测方法以及程序 |
| CN111583974A (zh) * | 2018-12-10 | 2020-08-25 | 钰创科技股份有限公司 | 具有维持存储架构的动态随机存取存储器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6169376B2 (ja) * | 2012-03-28 | 2017-07-26 | 株式会社半導体エネルギー研究所 | 電池管理ユニット、保護回路、蓄電装置 |
| US9577446B2 (en) | 2012-12-13 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Power storage system and power storage device storing data for the identifying power storage device |
| US9316695B2 (en) | 2012-12-28 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014143185A (ja) | 2012-12-28 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 蓄電装置及びその充電方法 |
| US20140340051A1 (en) * | 2013-05-14 | 2014-11-20 | Amx Llc | Battery charge management and control |
| DE102014204473A1 (de) | 2014-03-11 | 2015-09-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und verfahren zum beschalten eines batteriemanagementsystems |
| CN104113130B (zh) * | 2014-06-04 | 2017-03-22 | 华中科技大学 | 自备电源控制器 |
| US20210126473A1 (en) | 2018-07-10 | 2021-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Secondary battery protection circuit and secondary battery anomaly detection system |
| CN110718944B (zh) * | 2018-07-12 | 2023-08-04 | 中兴通讯股份有限公司 | 一种双电池充放电的方法、装置、终端和存储介质 |
| US10862316B2 (en) * | 2018-09-29 | 2020-12-08 | Intel Corporation | Balanced charge and discharge control for asymmetric dual battery system |
| WO2020128702A1 (ja) | 2018-12-19 | 2020-06-25 | 株式会社半導体エネルギー研究所 | 二次電池の過放電防止回路及び二次電池モジュール |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714406A (zh) * | 2002-12-13 | 2005-12-28 | 奥沃尼克斯股份有限公司 | 存储设备和存取设备 |
| US20080028377A1 (en) * | 2006-07-26 | 2008-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory circuit, and machine language program generation device, and method for operating semiconductor device and memory circuit |
| CN101577309A (zh) * | 2008-05-06 | 2009-11-11 | 旺宏电子股份有限公司 | 应用于电阻式随机存取存储器的电脉冲电压操作方法 |
| US20100237829A1 (en) * | 2009-03-19 | 2010-09-23 | Yoshinao Tatebayashi | Assembled battery system and assembled battery protection device |
Family Cites Families (123)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| US5481730A (en) * | 1992-01-24 | 1996-01-02 | Compaq Computer Corp. | Monitoring and control of power supply functions using a microcontroller |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3296385B2 (ja) | 1994-07-06 | 2002-06-24 | ミツミ電機株式会社 | 電池の電圧検出回路 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| WO1997006554A2 (en) | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5965998A (en) * | 1996-07-02 | 1999-10-12 | Century Mfg. Co. | Automatic polarity and condition sensing battery charger |
| JP3363081B2 (ja) * | 1997-11-20 | 2003-01-07 | 株式会社デンソー | 電気自動車の制御装置 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US9397370B2 (en) * | 1999-06-25 | 2016-07-19 | The Board Of Trustees Of The University Of Illinois | Single and multiple cell battery with built-in controller |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| JP3653462B2 (ja) * | 2000-10-31 | 2005-05-25 | 三洋電機株式会社 | 双方向スイッチの実装構造と双方向スイッチを備える保護回路 |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP2004070854A (ja) * | 2002-08-09 | 2004-03-04 | Renesas Technology Corp | データプロセッサ |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| KR101078509B1 (ko) | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 박막 트랜지스터의 제조 방법 |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| CN102938420B (zh) | 2004-11-10 | 2015-12-02 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
| WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101707212B (zh) | 2005-11-15 | 2012-07-11 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP2008005644A (ja) * | 2006-06-23 | 2008-01-10 | Sanyo Electric Co Ltd | 電池の充電方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| DE602007013986D1 (de) | 2006-10-18 | 2011-06-01 | Semiconductor Energy Lab | ID-Funktransponder |
| US7724604B2 (en) * | 2006-10-25 | 2010-05-25 | Smart Modular Technologies, Inc. | Clock and power fault detection for memory modules |
| JP4183004B2 (ja) * | 2006-11-14 | 2008-11-19 | ソニー株式会社 | 電池パック |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| JP5412034B2 (ja) | 2006-12-26 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8358202B2 (en) | 2006-12-26 | 2013-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| FR2916578B1 (fr) * | 2007-05-25 | 2009-11-06 | Saft Groupe Sa | Systeme electronique pour batterie. |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR100938080B1 (ko) * | 2007-09-28 | 2010-01-21 | 삼성에스디아이 주식회사 | 안전 회로 및 이를 이용한 배터리 팩 |
| JP5127383B2 (ja) * | 2007-09-28 | 2013-01-23 | 株式会社日立製作所 | 電池用集積回路および該電池用集積回路を使用した車両用電源システム |
| US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
| KR101042768B1 (ko) * | 2008-06-03 | 2011-06-20 | 삼성에스디아이 주식회사 | 배터리 팩 및 그 충전 방법 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| WO2011086871A1 (en) * | 2010-01-15 | 2011-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101861991B1 (ko) | 2010-01-20 | 2018-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법 |
| JP5788183B2 (ja) * | 2010-02-17 | 2015-09-30 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム |
| JP5544923B2 (ja) | 2010-02-24 | 2014-07-09 | セイコーエプソン株式会社 | 保護回路および電子機器 |
| TWI525614B (zh) | 2011-01-05 | 2016-03-11 | 半導體能源研究所股份有限公司 | 儲存元件、儲存裝置、及信號處理電路 |
| JP6169376B2 (ja) * | 2012-03-28 | 2017-07-26 | 株式会社半導体エネルギー研究所 | 電池管理ユニット、保護回路、蓄電装置 |
-
2013
- 2013-03-11 JP JP2013047737A patent/JP6169376B2/ja not_active Expired - Fee Related
- 2013-03-12 US US13/795,243 patent/US9331510B2/en active Active
- 2013-03-27 CN CN201310100836.4A patent/CN103368146B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714406A (zh) * | 2002-12-13 | 2005-12-28 | 奥沃尼克斯股份有限公司 | 存储设备和存取设备 |
| US20080028377A1 (en) * | 2006-07-26 | 2008-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory circuit, and machine language program generation device, and method for operating semiconductor device and memory circuit |
| CN101577309A (zh) * | 2008-05-06 | 2009-11-11 | 旺宏电子股份有限公司 | 应用于电阻式随机存取存储器的电脉冲电压操作方法 |
| US20100237829A1 (en) * | 2009-03-19 | 2010-09-23 | Yoshinao Tatebayashi | Assembled battery system and assembled battery protection device |
Non-Patent Citations (1)
| Title |
|---|
| 胡银全等: "磷酸铁锂动力电池组容量损耗分析", 《武汉理工大学学报》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109792092A (zh) * | 2016-09-13 | 2019-05-21 | 三洋电机株式会社 | 管理装置和电源系统 |
| CN109792092B (zh) * | 2016-09-13 | 2022-03-18 | 三洋电机株式会社 | 管理装置和电源系统 |
| CN111542759A (zh) * | 2018-01-11 | 2020-08-14 | 株式会社半导体能源研究所 | 二次电池的异常检测装置、异常检测方法以及程序 |
| CN111542759B (zh) * | 2018-01-11 | 2024-02-09 | 株式会社半导体能源研究所 | 二次电池的异常检测装置、异常检测方法以及程序 |
| CN111583974A (zh) * | 2018-12-10 | 2020-08-25 | 钰创科技股份有限公司 | 具有维持存储架构的动态随机存取存储器 |
| CN111583974B (zh) * | 2018-12-10 | 2022-09-13 | 钰创科技股份有限公司 | 具有维持存储架构的动态随机存取存储器 |
| CN111474876A (zh) * | 2019-01-23 | 2020-07-31 | 瑞萨电子株式会社 | 半导体装置和半导体系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9331510B2 (en) | 2016-05-03 |
| JP2013230078A (ja) | 2013-11-07 |
| CN103368146B (zh) | 2017-10-24 |
| US20130257354A1 (en) | 2013-10-03 |
| JP6169376B2 (ja) | 2017-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103368146A (zh) | 半导体装置 | |
| JP6538933B2 (ja) | 保護回路モジュール | |
| JP6563530B2 (ja) | 半導体装置 | |
| US10170630B2 (en) | Manufacturing method of semiconductor memory device | |
| KR102254731B1 (ko) | 반도체 장치 | |
| US9741794B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US9372694B2 (en) | Reducing data backup and recovery periods in processors | |
| US9207751B2 (en) | Semiconductor device | |
| JP5807076B2 (ja) | 半導体装置 | |
| US20140361293A1 (en) | Semiconductor Device | |
| US9829946B2 (en) | Power reception control device, power reception device, power transmission and reception system, and electronic device | |
| US9391620B2 (en) | Programmable logic device and semiconductor device | |
| US9990207B2 (en) | Semiconductor device, device, and electronic device | |
| KR102160845B1 (ko) | 기억 장치 및 반도체 장치 | |
| US20170041004A1 (en) | Semiconductor device and electronic device | |
| US20120294080A1 (en) | Memory device and method for driving memory device | |
| US9515094B2 (en) | Storage device and semiconductor device | |
| US20130241286A1 (en) | Power supply system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171024 |