CN103325771A - 中介板及其电性测试方法 - Google Patents

中介板及其电性测试方法 Download PDF

Info

Publication number
CN103325771A
CN103325771A CN2012101116523A CN201210111652A CN103325771A CN 103325771 A CN103325771 A CN 103325771A CN 2012101116523 A CN2012101116523 A CN 2012101116523A CN 201210111652 A CN201210111652 A CN 201210111652A CN 103325771 A CN103325771 A CN 103325771A
Authority
CN
China
Prior art keywords
electric connection
intermediate plate
connection pad
removable formula
plate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101116523A
Other languages
English (en)
Other versions
CN103325771B (zh
Inventor
程吕义
邱启新
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103325771A publication Critical patent/CN103325771A/zh
Application granted granted Critical
Publication of CN103325771B publication Critical patent/CN103325771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种中介板及其电性测试方法，该中介板包括：基材、多个导电通孔与第一可移除式电性连接结构，该基材具有相对的第一表面与第二表面，该第一表面与第二表面分别具有多个第一电性连接垫与第二电性连接垫，而所述导电通孔设于该基材中，且贯穿该基材的第一表面与第二表面，该导电通孔的两端分别电性连接该第一电性连接垫与第二电性连接垫，该第一可移除式电性连接结构则形成于该第一表面上，以令部分所述第一电性连接垫之间电性导通。本发明能有效测试中介板的电性。

Description

中介板及其电性测试方法
技术领域
本发明涉及一种中介板及其电性测试方法，尤其指一种具有导电通孔的中介板及其电性测试方法。
背景技术
如图1所示，业界所提出的一种3D-IC封装结构，通过将一具有多个贯通铜柱11的中介板10设置于半导体芯片12与封装基板13之间，以借该中介板10作为半导体芯片12与封装基板13间电性导通的桥梁。
该铜柱11为于该中介板10的通孔100中充填铜材而成者，然而该铜材未能完全充填该通孔100时，会于该铜柱11中形成有孔洞(voids)或裂隙(crevice)14，但所述孔洞或裂隙14并无法由外观检视出，且由于该中介板10的上下两表面上皆形成有外接电极，该中介板10无法以传统晶圆测试的方法来侦测该中介板10的电性表现是否符合要求，故研究及开发出有效的中介板10的电性测试方法对3D-IC封装结构的良率提升有重大的影响。
因此，如何避免上述现有技术中的种种问题，以有效测试中介板的电性，以提高整体产品的良率，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺点，本发明的主要目的在于提供一种中介板及其电性测试方法，能有效测试中介板的电性。
本发明的中介板包括：基材，其具有相对的第一表面与第二表面，该第一表面与第二表面分别具有多个第一电性连接垫与第二电性连接垫；多个导电通孔，其形成于该基材中而贯穿该基材的第一表面与第二表面，并令该导电通孔的两端分别电性连接该第一电性连接垫与第二电性连接垫；以及第一可移除式电性连接结构，其形成于该第一表面上，以令部分所述第一电性连接垫之间电性导通。
本发明还提供一种中介板的电性测试方法，其包括：提供一中介板，其包含：基材，其具有相对的第一表面与第二表面，该第一表面具有多个第一电性连接垫，且该第二表面具有多个第二电性连接垫；多个导电通孔，其形成于该基材中而贯穿该基材的第一表面与第二表面，并令该导电通孔的两端分别电性连接该第一电性连接垫与第二电性连接垫；以及第一可移除式电性连接结构，其形成于该第一表面上，以令部分所述第一电性连接垫之间电性导通；利用多个探针电性连接该第二电性连接垫，以测试该中介板；以及移除该第一可移除式电性连接结构。
由上可知，因为本发明通过于中介板的表面上形成可移除的测试用线路，以连接该表面上的多个电性连接垫，则中介板中的导电通孔、中介板两表面上的电性连接垫、测试用线路便构成一电性测试回路，而能够测试该导电通孔的电性是否正常，之后并移除该测试用线路，故本发明既不影响原本中介板的设计，又能有效得知中介板的良率，而解决了现有技术的问题。
附图说明
图1为现有3D-IC封装结构的剖视图。
图2A至图2K为本发明的中介板的电性测试方法的第一实施例的剖视图，其中，图2H’为图2H的另一实施方式。
图3为本发明的中介板的电性测试方法的第二实施例的剖视图。
图4为本发明的中介板的电性测试方法的第三实施例的俯视图。
图5A与图5B为本发明的中介板的电性测试方法的第四实施例的剖视图，其中，图5B为图5A的俯视图。
图6为本发明的中介板的电性测试方法的第五实施例的剖视图。
图7A与图7B为本发明的中介板的电性测试方法的第六实施例的剖视图，其中，图7B为图7A的另一实施例。
主要组件符号说明
10        中介板
100       通孔
11        铜柱
12        半导体芯片
13        封装基板
14        裂隙
20        基材
20a       第一表面
20b       第二表面
201a      第一钝化层
201b      第二钝化层
21        导电通孔
210       绝缘层
22a       第一线路重布层
22b       第二线路重布层
221a      第一电性连接垫
221b      第二电性连接垫
2211      测试垫
23a       第一凸块底下金属层
23b       第二凸块底下金属层
24        金属层
241a      第一可移除式电性连接结构
241b      第二可移除式电性连接结构
2411a     线路
25        图案化阻层
26        粘着层
27        承载板
28        导电凸块
29，29’  探针
30        承载件。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“侧”、“端”、“纵向”、“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
请参阅图2A至图2K，其为本发明的中介板的电性测试方法的第一实施例的剖视图，其中，图2H’为图2H的另一实施方式。
如图2A所示，提供一中介板，其包括具有相对的第一表面20a与第二表面20b的基材20，该基材20内具有多个纵向设置的导电通孔21，该第一表面20a上可具有至少一第一线路重布层(redistributionlayer，简称RDL)22a，最外层的该第一线路重布层22a具有多个第一电性连接垫221a，各该第一电性连接垫221a电性连接各该导电通孔21，且各该第一电性连接垫221a上具有第一凸块底下金属层(UnderBump Metallurgy，简称UBM)23a；其中，该基材20的材质为硅或玻璃，且该基材20的厚度为较佳不超过200微米(μm)，更佳者为小于100微米。该基材20与导电通孔21之间形成有如氧化硅(SiO2)或氮化硅(SiN)的绝缘层210，该第一表面20a与第二表面20b可分别用以连接基板(未图标)与半导体芯片(未图标)或分别用以连接半导体芯片与基板，该第一表面20a上可具有外露各该导电通孔21的第一钝化层201a。
如图2B所示，于该第一表面20a与第一凸块底下金属层23a上全面性溅镀形成金属层24，虽然此处仅以一层该金属层24做为例示，但不以此为限。该金属层24也可具有多个层且其材质可为相同或不同，且该金属层24的材质可选自铝、镍、镍钒、钨、钛、钛钨、铬、钽、金或铜所组成的群组。
接着，如图2C所示，于该金属层24上形成一光阻，该光阻可以是正型光阻或负型光阻，经过曝光显影后，便于该金属层24上形成图案化阻层25，以定义出后续工艺加工的布局设计。于本实施例中，该图案化阻层25是形成于两该第一电性连接垫221a间，以遮盖两个该第一电性连接垫221a间的金属层24，并暴露出其它区域。
如图2D所示，以该图案化阻层25为屏蔽，移除未被该图案化阻层25所覆盖的金属层24，以形成第一可移除式电性连接结构241a，使部分所述第一电性连接垫221a之间与导电通孔21电性导通，移除该金属层24的方式可以为干蚀刻或湿式蚀刻。于形成该第一可移除式电性连接结构241a后，再移除该图案化阻层25。需特别注意的，本实施例的第一可移除式电性连接结构241a是形成于第一凸块底下金属层23a之上，且该第一可移除式电性连接结构241a与第一凸块底下金属层23a为不同的材质，以利于后续测试完成后，经由选择性蚀刻将该第一可移除式电性连接结构241a移除。但于相同的实施概念下，该第一可移除式电性连接结构241a可以形成于两该第一电性连接垫221a上，以电性连接两该第一电性连接垫221a。
如图2E所示，将该中介板具有该第一可移除式电性连接结构241a的侧借由粘着层26接置于承载板27上。该承载板27可以为一具有边框的胶带或其上具有粘着层的金属板或玻璃。
如图2F所示，从该第二表面20b的侧移除该基材20的部分厚度，以外露各该导电通孔21的一端，其移除方式可以为研磨或蚀刻。于本实施例中，通过先将该第二表面20b研磨至一定厚度但未外露出该导电通孔21，再利用蚀刻将剩余的基材20移除，以外露出各导电通孔21。
如图2G所示，于该第二表面20b上形成一第二钝化层201b，其覆盖该第二表面20b，并暴露出各该导电通孔21，该第二钝化层201b的材质为氧化硅或氮化硅。接着，于该第二钝化层201b上形成有多个电性连接各该导电通孔21的第二凸块底下金属层23b；要注意的是，于相同实施概念下，也可于该第二表面20b上形成线路重布层与电性连接垫，且于该电性连接垫上具有该第二凸块底下金属层23b，该第二凸块底下金属层23b的材质可选自铝、镍、镍钒、钨、钛、钛钨、铬、钽、金或铜所组成的群组。于该第二凸块底下金属层23b上形成导电凸块28，该导电凸块28可以经由印刷、电镀或植球的方式形成。于其它实施例中，该导电凸块28可分为两部份，靠近该第二凸块底下金属层23b的部份可以是铜柱，于该铜柱上更形成有焊锡层。
如图2H所示，为本发明的借由该第一可移除式电性连接结构241a测试中介板是否为通路的方式，其方法为将二探针29连接对应该第一可移除式电性连接结构241a的该导电凸块28，并测试二该探针29之间是否电性导通，当该导电通孔21中没有断路时，电流由一该导电凸块28经由导电通孔21与第一可移除式电性连接结构241a流通至另一导电通孔21，再传导至另一该导电凸块28，借由两该导电凸块28间所测得的数值，以得知电流回路中的二该导电通孔21的电性是否正常；相反地，如果该导电通孔21中为断路时，电流由一该导电凸块28经由导电通孔21与第一可移除式电性连接结构241a至另一导电通孔21，但因该导电通孔21为断路，电流无法传导至另一该导电凸块28，两该导电凸块28间无法测得数值，可以得知该导电通孔21为断路，进而标示为瑕疵品；相同地，当想测试该中介板是否有短路或漏电时，将一该探针29连接对应该第一可移除式电性连接结构241a的该导电凸块28，并将另一该探针29连接相邻未对应该第一可移除式电性连接结构241a的该导电凸块28，因两该导电凸块28间并未通过第一可移除式电性连接结构241a导通，测试结果应为断路，因而可借由测试二该探针29之间是否电性导通，以得知相邻的二该导电通孔21之间是否有短路或漏电流的现象，如图2H’所示。
如图2I所示，将该中介板具有该第二凸块底下金属层23b的侧接置于承载件30上，于此实施例中，该承载件30为一胶带，该胶带粘贴于一框架，且该中介板具有该第二凸块底下金属层23b的侧粘附于该胶带上，该胶带可经由UV光或热处理去除。
接着，如图2J所示，移除该承载板27与粘着层26。移除该承载板27的方式是利用UV光或热处理去除粘着层26的粘性以去除，或是利用溶剂将该粘着层26去除。于去除该承载板27后，可选择性的使用溶剂或电浆将表面清洁。
如图2K所示，移除该第一可移除式电性连接结构241a与承载件30，于本实施例中，该第一可移除式电性连接结构241a的材质为铝，该第一凸块底下金属层23a的材质为钛/铜，于测试完成后利用通有三氯化硼(BCl3)气体的干蚀刻去除铝质的线路，以移去该第一可移除式电性连接结构241a，而其下方的钛/铜材质的第一凸块底下金属层23a则不受影响。上述为本发明的一实施例，于相同发明精神下，可以选择搭配不同的材质与移除方式，不以此为限。至此即完成本发明的例如为贯硅中介板(through silicon interposer，简称TSI)的中介板。于相同实施概念下，该第一表面20a与第二表面20b上可分别具有多个第一线路重布层22a与多个第二线路重布层22b，如图3的第二实施例所示。
请参阅图4，其为本发明的中介板的电性测试方法的第三实施例的俯视图。于该基材20的第一表面20a还包括用来电性测试的测试垫2211，该测试垫2211经由线路2411a电性连接至第一电性连接垫221a。于相同实施概念下，该测试垫2211也可设置于第二表面20b。利用此测试垫2211测试，以避免于电性连接垫测试时，该探针29破坏电性连接垫表面，造成信赖性问题。
第四实施例
请参阅图5A与图5B，其为本发明的中介板的电性测试方法的第四实施例的剖视图，其中，图5B为图5A的俯视图。
本实施例大致上相同于第二实施例，主要不同之处在于本实施例还于部分所述第二凸块底下金属层23b之间形成第二可移除式电性连接结构241b，令该第一电性连接垫221a、第二电性连接垫221b、第一可移除式电性连接结构241a、第二可移除式电性连接结构241b与导电通孔21共同定义出菊链(daisy chain)结构，借由此菊链接构量测电性回路中的阻抗值以得知中介板中是否有该导电通孔21因断路不导通或是导电通孔21填孔不佳而造成阻值升高的情形。
请参阅图6，其为本发明的中介板的电性测试方法的第五实施例。此测试方法大致与图5相同，主要不同之处在于本实施例还将部分二该探针29’彼此串接，以取代前一实施例的该第二可移除式电性连接结构241b，令该第一电性连接垫221a、第二电性连接垫221b、导电通孔21、第一可移除式电性连接结构241a与部分所述探针29’共同定义出菊链(daisy chain)结构。于相同概念下，该探针29，29’更可设计为一通用型测试板，使其中部份测试针或测试焊垫互相导通，并与导电通孔21及第一可移除式电性连接结构241a连接以定义出菊链接构。
第六实施例
请参阅图7A与图7B，其为本发明的中介板的电性测试方法的第六实施例的剖视图，其中，图7B为图7A的另一实施例。
本实施例大致上相同于第二实施例，主要不同之处在于本实施例的第一可移除式电性连接结构241a与该第一凸块底下金属层23a为一体形成，如图7A所示；或者，本实施例的第一可移除式电性连接结构241a与第二可移除式电性连接结构241b分别与该第一凸块底下金属层23a与第二凸块底下金属层23b为一体形成，如图7B所示。
要补充说明的是，本实施例的第一可移除式电性连接结构241a与第二可移除式电性连接结构241b也可分别与该第一线路重布层22a与第二线路重布层22b为一体形成。
本发明还提供一种中介板，其包括：基材20，其具有相对的第一表面20a与第二表面20b，该第一表面20a与第二表面20b分别具有多个第一电性连接垫221a与第二电性连接垫221b；多个导电通孔21，其形成于该基材20中而贯穿该基材20的第一表面20a与第二表面20b，并令该导电通孔21的两端分别电性连接该第一电性连接垫221a与第二电性连接垫221b；以及第一可移除式电性连接结构241a，其形成于该第一表面20a上，以令部分所述第一电性连接垫221a之间电性导通。
于本发明的中介板中，该第一可移除式电性连接结构241a与该第一电性连接垫221a为一体形成；或者，该第一可移除式电性连接结构241a为额外于该第一电性连接垫221a与第一表面20a上形成的金属层24或线路层。
所述的中介板中，该第一电性连接垫221a与第二电性连接垫221b上还分别具有第一凸块底下金属层(Under Bump Metallurgy，简称UBM)23a与第二凸块底下金属层23b。
于前述的中介板中，该第一表面20a与第二表面20b上还分别具有至少一第一线路重布层22a与至少一第二线路重布层22b，最外层的该第一线路重布层22a与第二线路重布层22b分别具有该第一电性连接垫221a与第二电性连接垫221b。
此外于上所述的中介板中，该中介板的第一表面20a还包括测试垫2211，其借由该第一可移除式电性连接结构241a连接该第一电性连接垫221a，且还包括第二可移除式电性连接结构241b，其形成于部分所述第二电性连接垫221b之间，令该第一电性连接垫221a、第二电性连接垫221b、第一可移除式电性连接结构241a、第二可移除式电性连接结构241b与导电通孔21共同定义出菊链接构。
此外于本发明的中介板中，还包括导电凸块28，其形成于该第二电性连接垫221b上，且该基材20的厚度不超过200微米(μm)。
综上所述，由于本发明通过于中介板的表面上形成可移除的测试用线路，以连接该表面上的多个电性连接垫，则中介板中的导电通孔、中介板两表面上的电性连接垫、测试用线路便构成一电性测试回路，而能够测试该导电通孔的电性是否正常，之后并移除该测试用线路，故本发明既不影响原本中介板的设计，又能有效得知中介板的良率，而解决了现有技术的问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (23)

1.一种中介板，其包括：
基材，其具有相对的第一表面与第二表面，该第一表面具有多个第一电性连接垫，且该第二表面具有多个第二电性连接垫；
多个导电通孔，其形成于该基材中而贯穿该基材的第一表面与第二表面，并令该导电通孔的两端分别电性连接该第一电性连接垫与第二电性连接垫；以及
第一可移除式电性连接结构，其形成于该第一表面上，以令部分所述第一电性连接垫之间电性导通。
2.根据权利要求1所述的中介板，其特征在于，该第一可移除式电性连接结构与该第一电性连接垫为一体形成。
3.根据权利要求1所述的中介板，其特征在于，该第一可移除式电性连接结构为于该第一电性连接垫与第一表面上形成的金属层或线路层。
4.根据权利要求1所述的中介板，其特征在于，该第一电性连接垫上还具有第一凸块底下金属层，且该第二电性连接垫上还具有第二凸块底下金属层。
5.根据权利要求1所述的中介板，其特征在于，该第一表面上还具有至少一第一线路重布层，且该第二表面上还具有至少一第二线路重布层。
6.根据权利要求1所述的中介板，其特征在于，该中介板的第一表面还包括测试垫，其电性连接该第一电性连接垫。
7.根据权利要求1所述的中介板，其特征在于，该中介板还包括第二可移除式电性连接结构，其形成于部分所述第二电性连接垫之间，令该第一电性连接垫、第二电性连接垫、第一可移除式电性连接结构、第二可移除式电性连接结构与导电通孔共同定义出菊链接构。
8.根据权利要求1所述的中介板，其特征在于，该中介板还包括导电凸块，其形成于该第二电性连接垫上。
9.根据权利要求1所述的中介板，其特征在于，该基材的厚度不超过200微米。
10.一种中介板的电性测试方法，其包括：
提供一中介板，其包含：
基材，其具有相对的第一表面与第二表面，该第一表面具有多个第一电性连接垫，且该第二表面具有多个第二电性连接垫；
多个导电通孔，其形成于该基材中而贯穿该基材的第一表面与第二表面，并令该导电通孔的两端分别电性连接该第一电性连接垫与第二电性连接垫；以及
第一可移除式电性连接结构，其形成于该第一表面上，以令部分所述第一电性连接垫之间电性导通；
利用多个探针电性连接该中介板，以测试该中介板；以及
移除该第一可移除式电性连接结构。
11.根据权利要求10所述的中介板的电性测试方法，其特征在于，该第一可移除式电性连接结构与该第一电性连接垫为一体形成。
12.根据权利要求10所述的中介板的电性测试方法，其特征在于，该第一可移除式电性连接结构为于该第一电性连接垫与第一表面上形成的金属层或线路层。
13.根据权利要求10所述的中介板的电性测试方法，其特征在于，于测试该中介板之后，还包括将该中介板具有该第二电性连接垫的侧接置于承载件上。
14.根据权利要求10所述的中介板的电性测试方法，其特征在于，该方法还包括将该中介板具有该第一可移除式电性连接结构的侧接置于承载板上，并于移除该第一可移除式电性连接结构之前移除该承载板。
15.根据权利要求10所述的中介板的电性测试方法，其特征在于，该第一电性连接垫上还具有第一凸块底下金属层，且该第二电性连接垫上还具有第二凸块底下金属层。
16.根据权利要求10所述的中介板的电性测试方法，其特征在于，该第一表面上还具有至少一第一线路重布层，且该第二表面上还具有至少一第二线路重布层。
17.根据权利要求10所述的中介板的电性测试方法，其特征在于，测试该中介板的方式为将全部所述探针连接对应该第一可移除式电性连接结构的该第二电性连接垫。
18.根据权利要求10所述的中介板的电性测试方法，其特征在于，测试该中介板的方式为将一部份所述探针连接对应该第一可移除式电性连接结构的该第二电性连接垫，并将另一部份所述探针连接未对应该第一可移除式电性连接结构的该第二电性连接垫。
19.根据权利要求10所述的中介板的电性测试方法，其特征在于，该中介板的第一表面还包括测试垫，其电性连接该第一电性连接垫。
20.根据权利要求10所述的中介板的电性测试方法，其特征在于，该方法还包括于部分所述第二电性连接垫之间形成第二可移除式电性连接结构，令该第一电性连接垫、第二电性连接垫、第一可移除式电性连接结构、第二可移除式电性连接结构与导电通孔共同定义出菊链接构。
21.根据权利要求10所述的中介板的电性测试方法，其特征在于，部分所述探针彼此串接，令该第一电性连接垫、第二电性连接垫、第一可移除式电性连接结构、导电通孔与部分所述探针共同定义出菊链接构。
22.根据权利要求10所述的中介板的电性测试方法，其特征在于，于测试该中介板之前，还包括于该第二电性连接垫上形成导电凸块。
23.根据权利要求10所述的中介板的电性测试方法，其特征在于，该中介板的厚度不超过200微米。
CN201210111652.3A 2012-03-22 2012-04-16 中介板及其电性测试方法 Active CN103325771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101109806A TWI528876B (zh) 2012-03-22 2012-03-22 中介板及其電性測試方法
TW101109806 2012-03-22

Publications (2)

Publication Number Publication Date
CN103325771A true CN103325771A (zh) 2013-09-25
CN103325771B CN103325771B (zh) 2016-01-20

Family

ID=49194435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210111652.3A Active CN103325771B (zh) 2012-03-22 2012-04-16 中介板及其电性测试方法

Country Status (3)

Country Link
US (2) US9991178B2 (zh)
CN (1) CN103325771B (zh)
TW (1) TWI528876B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206509A (zh) * 2015-03-17 2016-12-07 矽品精密工业股份有限公司 电子封装件及其制法与基板结构
CN108010853A (zh) * 2017-12-15 2018-05-08 西安科锐盛创新科技有限公司 基于硅通孔的转接板及其制备方法
CN109037089A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法
CN109037088A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法
CN109755217A (zh) * 2017-11-02 2019-05-14 三星电子株式会社 中介层、制造中介层的方法及制造半导体封装的方法
CN112509937A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种双面基板的电通断测试方法
CN113838766A (zh) * 2020-06-23 2021-12-24 祁昌股份有限公司 一种用于封装基板的同侧电性测量方法及一种封装基板
CN118299368A (zh) * 2024-06-05 2024-07-05 湖南越摩先进半导体有限公司 一种2.5d封装测试集成电路、测试方法及封装方法
CN118299284A (zh) * 2024-06-05 2024-07-05 湖南越摩先进半导体有限公司 一种利用晶圆边角区域的封装测试方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI468704B (zh) * 2012-11-19 2015-01-11 Ind Tech Res Inst 中介層的測試方法
TW201514517A (zh) * 2013-10-11 2015-04-16 Mpi Corp 中介板之檢測方法及適用該檢測方法之中介板
TWI556363B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 半導體裝置及其製法
JP6318697B2 (ja) * 2014-02-27 2018-05-09 三菱電機株式会社 コンタクタ、試験システム
TWI552282B (zh) * 2014-11-03 2016-10-01 矽品精密工業股份有限公司 封裝結構及其製法
CN104465570B (zh) * 2014-12-31 2017-06-23 江阴长电先进封装有限公司 一种TSV Interposer结构及其封装方法
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US10109540B2 (en) * 2016-06-08 2018-10-23 International Business Machines Corporation Fabrication of sacrificial interposer test structure
US9871009B2 (en) 2016-06-15 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof
KR102513078B1 (ko) * 2018-10-12 2023-03-23 삼성전자주식회사 반도체 패키지
KR102655664B1 (ko) * 2018-10-30 2024-04-11 삼성디스플레이 주식회사 반도체 장치 및 이를 구비한 표시 장치
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技（成都）有限公司 电路板及电子装置
KR20210068891A (ko) 2019-12-02 2021-06-10 삼성전자주식회사 인터포저, 및 이를 가지는 반도체 패키지
KR20240030814A (ko) * 2022-08-31 2024-03-07 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120891A (ja) * 1987-11-04 1989-05-12 Nec Corp 多層プリント配線板
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
US20060154497A1 (en) * 2005-01-11 2006-07-13 Takashi Amemiya Inspection contact structure and probe card
US20070042594A1 (en) * 2002-02-04 2007-02-22 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
CN1938867A (zh) * 2004-03-29 2007-03-28 浜松光子学株式会社 半导体光检测元件及其制造方法
CN101193502A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制作方法
CN102065643A (zh) * 2009-11-17 2011-05-18 富葵精密组件(深圳)有限公司 电路板制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841991B2 (en) * 2002-08-29 2005-01-11 Micron Technology, Inc. Planarity diagnostic system, E.G., for microelectronic component test systems
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
JP5359617B2 (ja) * 2009-07-02 2013-12-04 富士通株式会社 コネクタ及び該コネクタを使用したインターポーザ
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
WO2012142592A1 (en) * 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
US8922230B2 (en) * 2011-05-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC testing apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120891A (ja) * 1987-11-04 1989-05-12 Nec Corp 多層プリント配線板
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
US20070042594A1 (en) * 2002-02-04 2007-02-22 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
CN1938867A (zh) * 2004-03-29 2007-03-28 浜松光子学株式会社 半导体光检测元件及其制造方法
US20060154497A1 (en) * 2005-01-11 2006-07-13 Takashi Amemiya Inspection contact structure and probe card
CN101193502A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制作方法
CN102065643A (zh) * 2009-11-17 2011-05-18 富葵精密组件(深圳)有限公司 电路板制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206509B (zh) * 2015-03-17 2019-12-03 矽品精密工业股份有限公司 电子封装件及其制法与基板结构
CN106206509A (zh) * 2015-03-17 2016-12-07 矽品精密工业股份有限公司 电子封装件及其制法与基板结构
CN109037089A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法
CN109037088A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法
CN109755217B (zh) * 2017-11-02 2023-06-13 三星电子株式会社 中介层、制造中介层的方法及制造半导体封装的方法
CN109755217A (zh) * 2017-11-02 2019-05-14 三星电子株式会社 中介层、制造中介层的方法及制造半导体封装的方法
CN108010853A (zh) * 2017-12-15 2018-05-08 西安科锐盛创新科技有限公司 基于硅通孔的转接板及其制备方法
CN113838766A (zh) * 2020-06-23 2021-12-24 祁昌股份有限公司 一种用于封装基板的同侧电性测量方法及一种封装基板
CN112509937A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种双面基板的电通断测试方法
CN112509937B (zh) * 2020-11-30 2023-06-30 珠海天成先进半导体科技有限公司 一种双面基板的电通断测试方法
CN118299368A (zh) * 2024-06-05 2024-07-05 湖南越摩先进半导体有限公司 一种2.5d封装测试集成电路、测试方法及封装方法
CN118299284A (zh) * 2024-06-05 2024-07-05 湖南越摩先进半导体有限公司 一种利用晶圆边角区域的封装测试方法
CN118299284B (zh) * 2024-06-05 2024-09-03 湖南越摩先进半导体有限公司 一种利用晶圆边角区域的封装测试方法

Also Published As

Publication number Publication date
TW201340799A (zh) 2013-10-01
US20130249589A1 (en) 2013-09-26
TWI528876B (zh) 2016-04-01
US10950507B2 (en) 2021-03-16
CN103325771B (zh) 2016-01-20
US20180254227A1 (en) 2018-09-06
US9991178B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
CN103325771B (zh) 中介板及其电性测试方法
US11193953B2 (en) 3D chip testing through micro-C4 interface
US8956889B2 (en) Method of testing through silicon VIAS (TSVs) of three dimensional integrated circuit (3DIC)
US11226363B2 (en) Reliability testing method and apparatus
JP5609144B2 (ja) 半導体装置および貫通電極のテスト方法
JP2008258258A (ja) 半導体装置
US20080308798A1 (en) Semiconductor Device
CN103311224B (zh) 接触测试结构和方法
US8742776B2 (en) Mechanisms for resistivity measurement of bump structures
US7538346B2 (en) Semiconductor device
CN112731101B (zh) 一种集成电路连通率测试系统及其制作方法
US7595557B2 (en) Semiconductor device and manufacturing method thereof
CN106158687B (zh) 贯孔漏电与击穿测试
WO2007086019A1 (en) Production of integrated circuits comprising different components
KR20220067633A (ko) 반도체 패키지
US8717059B2 (en) Die having wire bond alignment sensing structures
CN108269730A (zh) 半导体器件及其制备方法
CN103325772A (zh) 晶圆结构、芯片结构以及堆迭型芯片结构
CN105190879B (zh) 铜柱附连基板
WO2009097505A2 (en) Method of forming a probe pad layout/design, and related device
US8338829B2 (en) Semiconductor device
Seungje et al. Detection of solder bump marginal contact resistance degradation using 4-point resistance measurement method
KR100935195B1 (ko) 반도체 소자의 테스트 패턴
CN103208486A (zh) 多芯片堆栈的封装件及其制法
TW490784B (en) A semiconductor wafer is disclosed for avoiding scrub mark while testing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant