TW201514517A - 中介板之檢測方法及適用該檢測方法之中介板 - Google Patents
中介板之檢測方法及適用該檢測方法之中介板 Download PDFInfo
- Publication number
- TW201514517A TW201514517A TW102136873A TW102136873A TW201514517A TW 201514517 A TW201514517 A TW 201514517A TW 102136873 A TW102136873 A TW 102136873A TW 102136873 A TW102136873 A TW 102136873A TW 201514517 A TW201514517 A TW 201514517A
- Authority
- TW
- Taiwan
- Prior art keywords
- interposer
- contacts
- wiring layer
- units
- test
- Prior art date
Links
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
一種中介板之檢測方法,包含有a)提供一包含有二中介板單元及一連接於二中介板單元之間之切割道的中介板的步驟。其中各該中介板單元包含有複數個上接點、複數個下接點,以及複數個分別電性連接對應之上、下接點的內部電路,藉此各該中介板單元具有複數個由對應之上接點、內部電路及下接點所形成之導電通路。其中該中介板佈設有一犧牲線路,該犧牲線路係電性連接其中之一中介板單元之二導電通路之下接點,並延伸分佈至該切割道,藉此該中介板單元具有一由該二導電通路與該犧牲線路所形成之測試通路。以及,b)使二探針分別點觸該測試通路之二上接點,用以檢測該測試通路是否導通之步驟。
Description
本發明與半導體測試製程有關,尤指一種使用於晶粒與電路板之間之中介板的檢測方法,以及適用該檢測方法之中介板。
中介板(interposer)係為一種設置在二個電子元件之間(例如晶粒與電路板之間)以作為元件之間資料及電力傳輸的電性連接介面。以常見於三維封裝技術中之矽中介板(silicon interposer)結構為例,該矽中介板之上表面通常佈設有節距(pitch)較小的接觸銲墊(contact pad),可藉由金屬凸塊(bump)或銅柱(copper pillar)而與晶粒電性連接,而該矽中介板之下表面則佈設有節距較大的接觸銲墊,以藉由金屬凸塊或銅柱而與電路板電性連接,此外,該矽中介板上、下表面的電性接點之間,則經由該矽中介板內部所佈設的導電線路與矽通孔(Through Silicon Via,TSV)或者直接經由矽通孔及表面佈設之導電線路而相互電性連接,藉此,透過該中介板,具有不同節距大小之接觸銲墊的晶粒與電路板,得以相互電性導通。
上述矽中介板在晶圓製程製造完成之後,如果要針對其上下表面對應的電性接點之間的電性通路進行電性特性檢測,以檢出具有諸如斷路、短路等製造瑕疵之電性通路之中介板時,檢測用的探針必須自該矽中介板之上方與下方,同時對該矽中介板上、下表面所對應之電性接點進行點觸,如此一來,不論是該矽中介板的支撐結構設計以及整個探針卡的作動機構設計將相當複雜,無疑地增加了整個矽中介板檢測設備的設計困難度以及檢測作業的成本。因此,就申請人目前所知,業界並未針對晶
圓級矽中介板提出一種簡單且可靠的檢測方法與設備,以致許多製造完成之矽中介板並未經過檢測程序來判斷其製造良莠與否,即直接用於晶粒封裝製程中,並在晶粒設置在該矽中介板或者進一步完成晶粒封裝之後,才針對具有晶粒及矽中介板之模組進行檢測程序。
請參閱第1圖,第1圖示意性地繪製了上述矽中介板上表面搭載有晶粒之模組的測試圖。如第1圖所示,在測試時,探針卡之探針14(圖中僅繪製二根探針為例)係自該中介板10的下方直接與中介板10的下接點(金屬凸塊)102接觸,藉此,可將測試機台之測試訊號經由中介板10輸入至晶粒16內,並藉由探針14將測試結果自晶粒16經由中介板10傳回測試機台進行判讀,以便檢測整個模組的電性特性是否符合規格,換言之,以便篩檢出不良品。
在上述檢測作業中,主要目的係在於檢測晶粒16搭載於矽中介板10之後,或進一步進行封裝之後,整個模組是否仍符合規格,亦即,是否有瑕疵。前述瑕疵的產生,可能係肇因於晶粒16本身製造過程的問題,或者晶粒與矽中介板組裝過程的問題,甚或,可能並非前述二項因素所造成,而是中介板10的內部佈線不良所引起的故障。特別是在現行矽中介板大都並未先行檢測以排除瑕疵品的情況下,肇因於瑕疵矽中介板的模組瑕疵,可能性將大增。然而,前述模組一旦被判定為瑕疵品,不管原因為何,通常作法係將整個模組報廢丟棄,因此,若是在晶粒品質正常的情況下將整個模組都報廢不用,無疑會造成製造成本的浪費及成品良率的降低。
有鑑於此,實有必要針對中介板提出一種簡單且可靠的檢測方法。
本發明之目的之一在於提供一種中介板之檢測方法,其用
於檢測該中介板之探針可自該中介板之一側方向,點觸位於該中介板一側面上之電性接點,而完成該中介板之電性檢測作業者。
本發明之另一目的在於提供一種中介板之檢測方法,能確實地對中介板的內部電性通路進行檢測,且整個檢測方法簡單且可靠者。
本發明之再一目的在於提供一種中介板之檢測方法,可解決上述先前技術中所記載之問題者。
為了達成上述目的,本發明所提供之一種中介板的檢測方法係包含有以下步驟:a)提供一中介板,該中介板包含有至少二中介板單元及一連接於二中介板單元之間的切割道;各該中介板單元包含有複數個顯露於外之上接點、複數個顯露於外且分別與該上接點對應之下接點,以及複數個分別電性連接對應之上、下接點的內部電路,藉此各該中介板單元具有複數個由對應之上接點、內部電路及下接點所形成之導電通路;其中相鄰二該下接點之間的距離大於相鄰二該上接點之間的距離,且各該內部電路包含有一矽通孔;其中該中介板佈設有一犧牲線路,該犧牲線路係電性連接其中之一中介板單元之二導電通路之下接點,並延伸分佈至該切割道,藉此該中介板單元具有一由該二導電通路與該犧牲線路所形成之測試通路;以及b)使二探針分別點觸該測試通路之二上接點,用以檢測該測試通路是否導通。
藉由上述之方法,當該測試通路檢測之結果為導通之狀態時,即可判定該測試通路中之二個導電通路(分別由對應之上接點、內部電路及下接點所組成)未發生斷路之製造瑕疵。基於上述方法與原理,可以將中介板單元之導電通路以兩兩一組之方式,藉由多數犧牲線路電性連接成多組測試通路,並利用探針對所有的測試通路進行檢測,以測試出各個測試通路中之導電通路是否有斷路之製造瑕疵。換言之,藉由本發明所
提供之檢測方法,探針可自該中介板的單側對該中介板進行檢測作業,以解決習用技術必須從中介板之二側對該中介板進行檢測所帶來的總總困難,而且,整體而言,本發明所提供之檢測方法相當簡單可行並且可靠。
在本發明之一實施例中,各該中介板單元之導電通路係以兩兩一組之方式,藉由犧牲線路電性連接成多組測試通路,而在上述之步驟b)中,更可使二探針分別點觸其中之一測試通路之一上接點與另一測試通路之一上接點,藉此,可以針對二測試通路彼此之間是否有短路或發生漏電流之製造瑕疵進行檢測。
在本發明之一實施例中,該步驟b)之後,更包含有c)沿著該切割道切割該中介板使該二中介板單元分離,並切斷位於該切割道之犧牲線路使該測試通路之二下接點呈現斷路狀態之步驟。藉此,檢測合格的中介板單元可進一步利用,而有瑕疵的中介板單元即可逕行報廢,避免流入下階段製程中。
本發明之又一目的在於提供一種適用前述檢測方法之中介板,其特徵在於該中介板具有犧牲線路,係電性連接其中之一中介板單元之二導電通路之下接點,並延伸分佈至該切割道,藉此該中介板單元具有一由該二導電通路與該犧牲線路所形成之測試通路,以方便探針從中介板之上方點觸上接點而進行測試作業。
有關本發明所提供之中介板之檢測方法以及適用該檢測方法之中介板的詳細步驟及特點,將於後續的實施方式詳細說明中予以描述。然而,在本發明領域中具有通常知識者應能瞭解,該等詳細說明以及實施本發明所列舉的特定實施例,僅係用於說明本發明,並非用以限制本發明之專利申請範圍。
10、12‧‧‧中介板
102‧‧‧下接點
14‧‧‧探針
16‧‧‧晶粒
20‧‧‧中介板單元
22‧‧‧切割道
30‧‧‧基層
32‧‧‧上表面
34‧‧‧下表面
36‧‧‧矽通孔
40‧‧‧上佈線層
42‧‧‧上接點
50‧‧‧下佈線層
52‧‧‧下接點
60‧‧‧犧牲線路
60a‧‧‧犧牲線路之線段
第1圖為習用中介板上表面搭載有晶粒之模組的測試示意圖。
第2圖為本發明第一實施例之中介板的斷面示意圖。
第3圖為本發明第一實施例之中介板的部分底視示意圖。
第4圖類同於第2圖,主要顯示探針對上接點進行點觸之狀態。
第5A圖係為一示意圖,顯示中介板在切割後之一個中介板單元。
第5B圖為第5A圖之的底視示意圖。
第6圖為本發明第二實施例之中介板的斷面示意圖。
第7圖為本發明第二實施例之中介板的部分底視示意圖。
首先,必須說明的是,本發明所提供之檢測方法,係用於檢測一用來設置於二個電子元件之間(例如晶粒與電路板之間)以作為元件之間資料及電力傳輸的電性連接介面的中介板(interposer),特別適用(但不限於)用來檢測以晶圓製程所製造且具有矽通孔作為內部電路之矽中介板,或玻璃中介板。
傳統上,晶圓級之矽中介板包含有複數個可切割成單一個中介板使用之中介板單元,以及多數個分別連接於二中介板單元之間的切割道。每一個中介板單元包含有複數個顯露於外且節距較小之上接點、複數個顯露於外、節距較大且分別與該上接點對應之下接點,以及複數個分別電性連接對應之上、下接點的內部電路,藉此各該中介板單元具有複數個由對應之上接點、內部電路及下接點所形成之導電通路,使電性連接於各該中介板單元之上、下接點之電子元件(例如晶粒與電路板),可以電性導通。
必須說明的是,此處的接點(上接點或下接點),係指設於
各個中介板單元表面上的接觸銲墊(contact pad),或者是設置在前述接觸銲墊上之金屬凸塊(metal bump),或者是銅柱(copper pillar),或者是任何用以與外部電子元件電性連接之元件,並非以以下實施例或圖式中所揭露者為限。
其次,上述之內部電路通常包含有用於縱向電路導通之矽通孔(Through Silicon Via,TSV),以及位於該中介板單元上、下側且用於縱向且/或橫向電路導通之上佈線層及下佈線層,然而,前述內部電路亦不以前述結構或者以下實施例或圖式中所揭露者為限。例如,前述內部電路可以僅包含矽通孔與上佈線層,在此情況下,上接點係藉由上佈線層而與矽通孔之一端電性連接,而下接點係與矽通孔之另一端電性連接,藉此,對應之上、下接點仍可透過該內部電路之電性連接而構成導電通路。又如,內部電路可以僅包含矽通孔與下佈線層,在此情況下,上接點係與矽通孔之一端電性連接,而下接點係藉由該下佈線層而與矽通孔之另一端電性連接。再者,內部電路亦可僅包含矽通孔,在此情況下,上、下接點可藉由在中介板單元表面佈設線路而電性連接於矽通孔之二端,同樣可形成所述之導電通路。舉凡各種包含有矽通孔且用來電性連接中介板對應之上、下接點的電性導通路徑,皆為本發明所定義的「內部電路」。
本發明所提供之一種用以檢測中介板之方法的第一個步驟a),係先提供一種有別於先前技術之中介板。詳而言之,請參閱第2及3圖,第2及3圖係為本發明第一實施例所提供之中介板的斷面示意圖以及部分底視示意圖。如圖所示,本發明之步驟a)所提供之中介板12主要包含有多數個中介板單元20(圖中僅顯示有二個),且相鄰兩個中介板單元20之間連接有一切割道22(圖中以虛線標示之區域)。在此實施例中,各個中介板單元20具有一基層30(材質可為玻璃或矽),基層30具有一上表面32、一下表面34,以及多數個作為縱向電性連接之用且介於上、下表面32、34之
間的矽通孔(TSV)36。此外,在此實施例中,各個中介板單元20更具有一上佈線層40及一下佈線層50,上、下佈線層40、50係分別設於基層30之上、下表面32、34且分別電性連接基層30之矽通孔36。其中,上佈線層40具有朝縱向及橫向發展之多數個內部佈線線路,且於該上佈線層40之表面形成多數個顯露於外且與該等內部佈線線路分別電性連接之上接點42。同樣地,下佈線層50之表面上則具有多數個顯露於外且與其內部佈線線路分別電性連接之下接點52。如圖所示,在此實施例中,該上、下接點42、52係以設置在該上、下佈線層40、50表面之銲墊(contact pad)上的金屬凸塊(metal bump)為例,而且,相鄰兩個下接點52之間的距離係大於相鄰兩個上接點42之間的距離,而且上、下接點42、52之間係兩兩相互對應,藉此達到節距轉換之功能,亦即,各該中介板單元20本身即為一種空間轉換器(space transformer),使得接點節距較小的晶粒(圖中未示)可藉由設置於該中介板單元20之上表面並與上接點42電性連接,而可與接點節距較大且設置於該中介板單元20之下表面並與下接點52電性連接之電路板(圖中未示)相互導通。其次,如同先前技術一般,前述上佈線層40、矽通孔36與下佈線層50,可以構成分別與對應的一組上、下接點42、52電性連接的內部電路,藉此,各該中介板單元20將具有複數個由對應之上接點42、內部電路(在此實施例中包含有上佈線層40、矽通孔36與下佈線層50)以及下接點52所形成之導電通路。
而本發明的目的即在於檢測每一組導電通路是否有斷路之製造瑕疵,或者不同組的導電通路之間是否有短路或產生漏電流現象之製造瑕疵。
為達成上述目的,如第2、3圖所示,本發明第一實施例所提供之中介板12更佈設有多數條犧牲線路60。在此實施例中,各該犧牲線
路60係佈設於下佈線層50之表面,每一犧牲線路60的二端係分別與二相鄰的下接點52電性連接,亦即,每一犧牲線路60的二端係分別與其中之一中介板單元20之二導電通路之下接點52電性連接,並且,每一犧牲線路60具有一至少延伸分佈至鄰近的切割道22內的線段60a,藉此,二個相鄰的導電通路可以藉由該犧牲線路60而相互導通,亦即,相鄰兩個上接點42跟與其相對應之兩個下接點52之間,透過犧牲線路60的連接而可電性導通,如此一來,每一個中介板單元20之導電通路,將以兩兩一組之方式,藉由多數犧牲線路60電性連接成多組測試通路,亦即,每一測試通路將由二導電通路與一犧牲線路60所形成,而且每一測試通路將具有位於中介板單元20上表面且電性斷開的二個上接點42。
請參閱第4圖,本發明所提供之中介板的檢測方法的第二個步驟b),係利用二根探針14為一組(圖中僅顯示一組探針)之方式,分別點觸一組測試通路之二個上接點42,藉由同組二根探針14輸入測試訊號,即可檢測該組測試通路是否導通或是斷路。必須說明的是,檢測時,可以僅用一組二根探針14依序點觸每一組測試通路之二個上接點42,而對所有的測試通路輪流進行檢測,亦可同時使用多組,每組二根探針同時點觸多組測試通路之二個上接點42,而一次同時對多組甚至全部之測試通路進行檢測。
在檢測時,當探針14之測試訊號能夠經由測試通路之其中之一導電通路之上接點42、內部線路(在此實施例中,前述內部線路由上而下依序包含上佈線層40、矽通孔36及下佈線層50等元件,實際上,內部線路之組成並不以此為限)及下接點52通過該犧牲線路60,再經由同組之另一導電通路的下接點52、內部線路(在此實施例中,由下而上依序包含下佈線層50、矽通孔36及上佈線層40)及上接點42,經過探針14回到
測試機(圖中未示)時,即代表該測試通路係呈導通的狀態,即可判定該測試通路中之二個導電通路(分別由對應之上接點42、內部電路及下接點52所組成)未發生斷路之製造瑕疵,此舉意味著該中介板單元20之內部電路應該是完整良好。並且在前述檢測作業時,視需要可以配合電阻值之量測來判斷導電通路之完整性。再者,在中介板12尚未佈設犧牲線路60之前,即可先行利用探針點觸同一組之二個導電通路的二個上接點42或二個下接點52,以先行測試同一組的二個導電通路是否有短路之製造瑕疵,一旦判定有短路之現象,即可先行排除,而一旦判定未有短路之現象,且在上述方法的步驟b)中的測試結果呈現該測試通路係為導通的狀態時,即可判定該測試通路中之二個導電通路未發生斷路且未有彼此短路之製造瑕疵,可更加的確認該中介板單元20之內部電路應該是完整良好。
由以上的陳述可知,藉由本發明所提供之檢測方法,探針14可自該中介板12的上方(單側方)對該中介板12的各個中介板單元20進行檢測作業,以解決習用技術必須從中介板之上方及下方(二側方)對中介板進行檢測所帶來的總總困難。其次,前述犧牲線路60之佈設,可於中介板12晶圓製程中一併完成,或者待中介板12完成後再進行表面佈設犧牲線路之作業,此等製程對業界而言相當容易且可靠度極佳,而且,可利用測試業者現有之測試機台逕行實施本發明所提供之中介板的檢測方法,不需大幅變更現行測試機台之設計,整體而言,本發明所提供之中介板的檢測方法相當簡單可行並且可靠。
在上述之實施例中,由於各該中介板單元20之導電通路係以兩兩一組之方式,藉由犧牲線路60電性連接成多組測試通路,因此,在上述之步驟b)中,更可使二根探針分別點觸一組測試通路之一個上接點42與另一組測試通路之一個上接點42,藉此,可以針對不同組之二測試通路
彼此之間是否有短路或發生漏電流之製造瑕疵進行檢測。亦即,不同組之二測試通路理論上應該呈斷路之狀態,一旦測試之結果係呈導通之狀態,即可判定不同組之二測試通路之間有短路之製造瑕疵,亦即,進一步判定此中介板單元20為不良品。
請參閱第5A及5B圖,在上述檢測方法之步驟b)之後,本發明所提供之檢測方法更可包含一後續處理之切割步驟c),亦即,可包含有一沿著該切割道22切割該中介板12,使該中介板12之各個中介板單元20分離之步驟。在此切割步驟c)中,係一併將犧牲線路60位於該切割道22之線段60a切斷,如此一來,原本藉由犧牲線路60而電性連接之二導電通路,將因測試通路之二下接點52呈現斷路之狀態,而恢復成如同習用之中介板一般之彼此斷路之狀態。藉此,切割下來且檢測合格的中介板單元20可進一步於後續的晶粒封裝製程中使用,而有瑕疵的中介板單元20則可逕行報廢,避免流入下階段製程中。
在此需要補充說明的是,犧牲線路60不一定要如上述實施例一般,佈設於下佈線層50之表面。實際上,如第6及7圖所示,犧牲線路60亦可在基層30之下表面34形成下佈線層50的過程中同時佈設,使犧牲線路60埋設於下佈線層50內且延伸至對應之切割道22的位置。如此設計,同樣可以達到與上述實施例相同的效果,而且可在晶圓製程中一併完成。此外,在上述二實施例中,中介板12之中介板單元20係包含有上、下佈線層40、50,然而本發明所提供之檢測方法亦可適用於僅包含上佈線層或僅包含下佈線層之中介板,並不以此說明書及圖式中所揭露者為限。
綜上所陳,本發明藉由在中介板12之一側面提供電性連接下接點52之犧牲線路60,使得探針可從該中介板之單側方向對該中介板進行檢測作業,進而判斷該中介板製造之良莠,以解決習用技術必須從中介
板之二側方向進行檢測所帶來的總總困難。而且,本發明所提供之中介板的檢測方法相當簡單可行並且可靠,確實可以解決先前技術中的問題。
最後,必須再次說明,本發明於前揭實施例中所揭露的步驟及構成元件,僅為舉例說明,並非用來限制本案之範圍,其他等效步驟或元件的替代或變化,亦應為本案之申請專利範圍所涵蓋。
12‧‧‧中介板
20‧‧‧中介板單元
22‧‧‧切割道
30‧‧‧基層
32‧‧‧上表面
34‧‧‧下表面
36‧‧‧矽通孔
40‧‧‧上佈線層
42‧‧‧上接點
50‧‧‧下佈線層
52‧‧‧下接點
60‧‧‧犧牲線路
Claims (14)
- 一種中介板之檢測方法,包含有以下步驟:a)提供一中介板,該中介板包含有二中介板單元與一連接於該二中介板單元之間的切割道;各該中介板單元包含有複數個顯露於外之上接點、複數個顯露於外且分別與該上接點對應之下接點,以及複數個分別電性連接對應之上、下接點的內部電路,藉此各該中介板單元具有複數個由對應之上接點、內部電路及下接點所形成之導電通路;其中相鄰二該下接點之間的距離大於相鄰二該上接點之間的距離,且各該內部電路包含有一矽通孔;其中該中介板佈設有一犧牲線路,該犧牲線路係電性連接其中之一中介板單元之二導電通路之下接點,並延伸分佈至該切割道,藉此該中介板單元具有一由該二導電通路與該犧牲線路所形成之測試通路;以及b)使二探針分別點觸該測試通路之二上接點,用以檢測該測試通路是否導通。
- 如請求項1所述之檢測方法,在該步驟a)中,該中介板係佈設有複數個該犧牲線路,藉此該中介板單元形成有複數個該測試通路,而且在步驟b)中更包含有:使二探針分別點觸其中之一測試通路之一上接點與另一測試通路之一上接點,用以檢測該二測試通路是否彼此短路之步驟。
- 如請求項1所述之檢測方法,其中在該步驟b)之後,更包含有以下步驟:c)沿著該切割道切割該中介板使該二中介板單元分離,並切斷位於該切割道之犧牲線路,使該測試通路之二下接點呈現斷路狀態。
- 如請求項1所述之檢測方法,其中各該中介板單元包含有: 一基層,具有一上表面、一下表面,以及介於該上、下表面之間之複數個該矽通孔;以及一上佈線層,設於該基層之上表面且設有複數個該上接點,各該上接點係分別藉由該上佈線層與對應之矽通孔電性連接。
- 如請求項4所述之檢測方法,其中各該中介板單元更包含有:一下佈線層,設於該基層之下表面且設有複數個該下接點,各該下接點係分別藉由該下佈線層與對應之矽通孔電性連接。
- 如請求項5所述之檢測方法,其中該犧牲線路係佈設於該中介板單元之下佈線層之表面。
- 如請求項5所述之檢測方法,其中該犧牲線路係佈設於該中介板單元之下佈線層之內部。
- 如請求項1至7其中任一項所述之檢測方法,其中各該上、下接點係為接觸銲墊、金屬凸塊或者銅柱。
- 一種中介板,包含有二中介板單元以及一連接於該二中介板單元之間的切割道;各該中介板單元包含有複數個顯露於外之上接點、複數個顯露於外且分別與該上接點對應之下接點,以及複數個分別電性連接對應之上、下接點的內部電路,藉此各該中介板單元形成有複數個由對應之上接點、內部電路及下接點所組成之導電通路;其中相鄰二該下接點之間的距離大於相鄰二該上接點之間的距離,且各該內部電路包含有一矽通孔;其特徵在於該中介板更包含有:一犧牲線路,係電性連接其中之一中介板單元之二導電通路之下接點,並延伸分佈至該切割道;藉此,該中介板單元具有一由該二導電通路與該犧牲線路所形成之測試通路。
- 如請求項9所述之中介板,其中各該中介板單元包含有:一基層,具有一上表面、一下表面,以及介於該上、下表面之間之複數個該矽通孔;以及一上佈線層,設於該基層之上表面且設有複數個該上接點,各該上接點係分別藉由該上佈線層而與對應之矽通孔電性連接。
- 如請求項10所述之中介板,其中各該中介板單元更包含有:一下佈線層,設於該基層之下表面且設有複數個該下接點,各該下接點係分別藉由該下佈線層而與對應之矽通孔電性連接。
- 如請求項11所述之中介板,其中該犧牲線路係佈設於該中介板單元之下佈線層之表面。
- 如請求項11所述之中介板,其中該犧牲線路係佈設於該中介板單元之下佈線層之內部。
- 如請求項9至13中任一項所述之中介板,其中各該上、下接點係為接觸銲墊、金屬凸塊或者銅柱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102136873A TW201514517A (zh) | 2013-10-11 | 2013-10-11 | 中介板之檢測方法及適用該檢測方法之中介板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102136873A TW201514517A (zh) | 2013-10-11 | 2013-10-11 | 中介板之檢測方法及適用該檢測方法之中介板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201514517A true TW201514517A (zh) | 2015-04-16 |
TWI506290B TWI506290B (zh) | 2015-11-01 |
Family
ID=53437573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102136873A TW201514517A (zh) | 2013-10-11 | 2013-10-11 | 中介板之檢測方法及適用該檢測方法之中介板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201514517A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107340464A (zh) * | 2016-04-29 | 2017-11-10 | 中华精测科技股份有限公司 | 堆栈式测试接口板件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153507B2 (en) * | 2012-01-31 | 2015-10-06 | Broadcom Corporation | Semiconductor package with improved testability |
TWI528876B (zh) * | 2012-03-22 | 2016-04-01 | 矽品精密工業股份有限公司 | 中介板及其電性測試方法 |
-
2013
- 2013-10-11 TW TW102136873A patent/TW201514517A/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107340464A (zh) * | 2016-04-29 | 2017-11-10 | 中华精测科技股份有限公司 | 堆栈式测试接口板件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI506290B (zh) | 2015-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9557376B2 (en) | Apparatuses and methods for die seal crack detection | |
US9646954B2 (en) | Integrated circuit with test circuit | |
CN103344791B (zh) | 一种测试基板及采用该测试基板制造的探针卡 | |
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
US20080191205A1 (en) | Test structure for seal ring quality monitor | |
KR101121644B1 (ko) | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 | |
JP4949733B2 (ja) | 半導体装置 | |
KR102317023B1 (ko) | 반도체 장치, 그의 제조 방법, 및 그의 제조 설비 | |
US9568543B2 (en) | Structure and method for testing stacked CMOS structure | |
JP5019909B2 (ja) | 多層配線基板の検査方法 | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
TW201514517A (zh) | 中介板之檢測方法及適用該檢測方法之中介板 | |
TW201340283A (zh) | 晶圓結構、晶片結構以及堆疊型晶片結構 | |
TWI484192B (zh) | Probe card, inspection device and inspection method | |
KR101320934B1 (ko) | 반도체 디바이스 및 그 제작 방법 | |
JP2006084191A (ja) | 半導体装置及びその検査方法 | |
JP5781819B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
CN106601639B (zh) | 不着检出测试方法及其所用的基板与压板 | |
KR100888580B1 (ko) | 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판 | |
WO2024036910A1 (zh) | 检测封装芯片性能的结构及方法 | |
KR101960496B1 (ko) | 반도체 장치 | |
TWI754537B (zh) | 空間轉換器、探針卡及其製造方法 | |
JP5658623B2 (ja) | 半導体チップ及びその製造方法、並びに半導体パッケージ | |
KR101434962B1 (ko) | 분기기판을 포함하는 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |