CN103069497B - 减少内容可寻址存储器的电力使用的系统和方法 - Google Patents
减少内容可寻址存储器的电力使用的系统和方法 Download PDFInfo
- Publication number
- CN103069497B CN103069497B CN201180039036.5A CN201180039036A CN103069497B CN 103069497 B CN103069497 B CN 103069497B CN 201180039036 A CN201180039036 A CN 201180039036A CN 103069497 B CN103069497 B CN 103069497B
- Authority
- CN
- China
- Prior art keywords
- row
- group
- valid data
- content addressable
- addressable memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明揭示一种系统,其包含内容可寻址存储器(102)和耦合到所述内容可寻址存储器(102)的输入寄存器(124)。所述输入寄存器(124)可存储数据字,且所述内容可寻址存储器(102)确定所述内容可寻址存储器中是否存在数据字。所述系统还包含电力控制电路(130),所述电力控制电路耦合到所述内容可寻址存储器(102),用于向所述内容可寻址存储器(102)的至少一部分选择性地提供电力。所述系统包含电力控制逻辑(122),所述电力控制逻辑耦合到所述电力控制电路(130),以在所述内容可寻址存储器(102)的所述至少一部分中不存在有效数据时选择性地减少给所述内容可寻址存储器(102)的所述至少一部分的电力。
Description
技术领域
本发明总体上涉及一种减少内容可寻址存储器的电力使用的系统和方法。
背景技术
内容可寻址存储器(CAM)是一种用于高速搜索的类型的计算机存储器。不同于其中用户供应存储器地址且RAM传回存储在所述地址处的数据的随机存取存储器(RAM),CAM经过设计,使得用户供应数据字,且CAM搜索其整个存储器以查看所述数据字是否存储在其中的任何位置。如果找到了所述数据字,则CAM传回找到所述字的一个或一个以上存储地址的列表。
因为CAM经设计以在单次操作中搜索其整个存储器,所以其可比RAM快很多。为了执行搜索且检测匹配,CAM可具有其自身的相关联的比较电路。所述比较电路可检测存储在单元中的位与输入位之间的匹配。此外,比较电路可将来自每一单元的输出组合成数据字以检测数据字匹配。比较电路增加了CAM使用的电力量,因为每个比较电路在每个时钟循环上都在活动。
CAM使用的电力量可能很大,特别是在通过电池供电的便携式个人计算装置中。由于每个时钟循环CAM都需要电力来操作比较电路,所以便携式个人计算装置可能消耗更多电力,且减少电池可为装置供电的时间量。
因此,提供一种减少内容可寻址存储器的电力使用的改进的系统和方法可能将是有利的。
发明内容
在特定实施例中,揭示一种系统,其包含内容可寻址存储器和耦合到所述内容可寻址存储器的输入寄存器。所述输入寄存器可存储数据字,且所述内容可寻址存储器确定所述内容可寻址存储器中是否存在数据字。所述系统还包含电力控制电路,其耦合到所述内容可寻址存储器,用于向所述内容可寻址存储器的至少一部分选择性地提供电力。所述系统还包含电力控制逻辑,其耦合到所述电力控制电路,以在所述内容可寻址存储器的所述至少一部分中不存在有效数据时选择性地减少给所述内容可寻址存储器的所述至少一部分的电力。
在另一特定实施例中,一种方法包含接收查找内容可寻址存储器中的条目的指令。所述方法还包含确定何时所述内容可寻址存储器的至少一部分中存在有效数据,和在所述内容可寻址存储器的所述至少一部分中不存在有效数据时实施电力管理技术。
在又一特定实施例中,一种装置包含内容可寻址存储器和耦合到所述内容可寻址存储器的电力控制电路。所述装置还包含用于确定何时所述内容可寻址存储器的至少一部分中存在有效数据和在所述内容可寻址存储器的所述至少一部分中不存在有效数据时选择性地减少给所述内容可寻址存储器的所述至少一部分的电力的装置。
在又一特定实施例中,一种无线装置包含接收器和内容可寻址存储器。所述无线装置还包含响应于所述接收器且耦合到所述内容可寻址存储器的处理器。所述处理器包含第一寄存器和电力控制逻辑,且所述处理器适于在确定所述内容可寻址存储器的至少一部分中不存在有效数据之后选择性地减少给所述内容可寻址存储器的至少一部分的电力。
所描述的系统和方法的实施例提供的一个特定优点是,在搜索CAM时可以节省电力。所描述的系统和方法的另一特定优点是CAM的搜索速度可提高。
在审阅整个申请案后,将明白本发明的其它方面、优点和特征,申请案包含以下部分:附图说明、具体实施方式和权利要求书。
附图说明
图1是用于减少内容可寻址存储器的电力使用的系统的特定实施例的框图;
图2是用于减少内容可寻址存储器的电力使用的系统的另一特定实施例的框图;
图3是用于减少内容可寻址存储器的电力使用的方法的特定实施例的流程图;和
图4是可利用用于减少内容可寻址存储器的电力使用的装置且实施用于减少内容可寻址存储器的电力使用的方法(例如相对于图1到3所述的系统和方法)的便携式通信装置的示范性实施例。
具体实施方式
图1图解说明用于减少内容可寻址存储器102的电力使用的系统100的特定实施例的框图。系统100包含内容可寻址存储器(CAM)102。CAM102可包含多个数据单元,例如数据单元104、106、108和110。数据单元104、106、108和110可各自含有单个位,且CAM102的每一行可构成一数据字。CAM102中的每一行还可包含有效位,例如有效位112。有效位可表示存储在对应行中的数据是不是有效的。在特定实施例中,当有效位等于一时,对应行中的数据是有效的,且当有效位等于零时,对应行中的数据不是有效的。
系统100还包含耦合到CAM102的第一排的行的输出的第一OR门114。一排的行可包含CAM102的一个或一个以上行,且对于排中的每一行可存在一个输出。如所描绘,第一排的行可包含四个行。此外,系统100还可包含第二OR门116、第三OR门117和第四OR门118,其可各自耦合到一个或一个以上行。每一OR门可对应于CAM102的不同排的行。在特定实施例中,CAM102包含三十二个(32)行,且存在八个(8)OR门,每一OR门耦合到对应的一排四行。
CAM102还可包含并联的输入线103,其耦合到输入寄存器124,所述输入寄存器可存储数据字。输入寄存器124可实施在控制器120中。控制器120可包含电力控制逻辑122。电力控制逻辑122可耦合到电力控制电路130。电力控制电路130可耦合到电源132。电力控制电路130可包含多个开关,以选择性地停用给第一电力连接134、第二电力连接136、第三电力连接138和第四电力连接140中的一者或一者以上的电力。每一电力连接可向CAM102的特定一排的行提供电力。电力控制电路130和电力控制逻辑122可独立于第二排的行而选择性地减少给第一排的行的电力。
在操作期间,控制器120可接收查找CAM102中的条目的指令。控制器120可将所述条目作为数据字存储在输入寄存器124中。控制器120还可确定何时CAM102中存在有效数据。举例来说,第一OR门114的输入可接收用于对应于第一OR门114的排中的每一行的有效位112。第一OR门114可提供耦合到控制器120的输出115。如果对应于第一OR门114的行中的任何有效位112指示所述行中存在有效数据,那么输出115将指示对应于第一OR门114的行的排中存在有效数据。如果对应于第一OR门114的行中没有有效位112指示所述行中存在有效数据,那么输出115将指示对应于第一OR门114的行的排中不存在有效数据。在另一特定实施例中,控制器120可基于存储在影子寄存器中的有效位的拷贝来确定何时CAM102中的排中存在有效数据。影子寄存器可在控制器120内部,或者可以是可由控制器120存取的单独存储器。
当一排行中不存在有效数据时,控制器120可对此排实施电力管理技术。电力管理技术可包含经由电力控制逻辑122停用给所述排的行的电力。电力控制逻辑122可在所述排的行中不存在有效数据时减少给所述排的行的电力。电力控制逻辑122可进一步引导电力控制电路130减少或停用来自所述排的行的电力。电力控制电路130可停用所述排的行的底部开关或顶部开关。所述排的行可包含CAM102的单个行、多个行或所有行。
控制器120可减少或停用给任何排的行或任何排的行的组合的电力。当CAM102的所有行中都不存在有效数据时,控制器120可通过不切换输入线103使得输入线103不从输入寄存器124接收数据字来减少CAM102的电力消耗。控制器120还可停用CAM102的时钟信号输入。当CAM102中存在有效数据时,控制器120可切换并联输入线103,使得存储在输入寄存器124中的数据字被传递到CAM102。CAM102可将数据字与CAM102的每一被供电的行比较。可将未被供电的行与数据字比较。
在特定实施例中,控制器120可将CAM102的具有有效数据的行从CAM102的第一排选择性地移动到CAM102的第二排。控制器120可接着在第一排中不存在有效数据时减少给CAM102的第一排的电力,同时允许给CAM102的第二排的电力。
图2图解说明用于减少内容可寻址存储器(CAM)202的电力使用的系统200的另一实施例的框图。CAM202可耦合到控制器204,且耦合到随机存取存储器222。CAM202还可耦合到时钟控制电路216,且耦合到电力控制电路218。时钟控制电路216还可耦合到时钟控制逻辑208。时钟控制逻辑208可集成在控制器204中,或者可使用单独的逻辑组件来实施。电力控制电路218可耦合到电源220,且耦合到电力控制逻辑206。电力控制逻辑206可集成在控制器204中,或者可使用单独的逻辑组件来实施。控制器204可包含输入寄存器210。
在操作期间,控制器204可在输入寄存器210中存储数据字。如果CAM202中存在有效数据,则控制器204可经由输入214从CAM202接收指示。所述指示可包含指示是否已经设置了对应排中的有效位的一个或一个以上信号。一排可为CAM202的单个行、多个行或所有行。在特定实施例中,存在多个排,其各自具有CAM202中的多个行。CAM202的每一排可具有用于对应排中的每一行的一个有效位。所述有效位可指示对应行中是否存在有效数据。如果排中的任何有效位指示所述排中存在有效数据,则发送到输入214的对应信号将指示所述排中存在有效数据。
当一排中不存在有效数据时,控制器204可实施电力管理技术。电力管理技术可包含经由电力控制逻辑206停用给所述排的电力。电力控制逻辑206可引导电力控制电路218减少或停用给不具有有效数据的排的电力。电力控制电路218可停用所述排的底部开关或顶部开关。
控制器204可减少或停用给多个排中的任一者或多个排的任何组合的电力。当CAM202的任何排中不存在有效数据时,控制器204可通过不允许将存储在输入寄存器210中的数据字发送到CAM202以供搜索来减少CAM202的电力消耗。
控制器204可通过停用CAM202的时钟信号输入来减少CAM202的电力消耗。当一排中不存在有效数据时,时钟控制逻辑208可经由时钟控制电路216来停用对所述排的时钟信号输入。
当CAM202中存在有效数据时,控制器204可经由输出212将存储在输入寄存器210中的数据字发送到CAM202。可搜索CAM202以寻找数据字。CAM202可将数据字与CAM202的电力未被减少或停用的每一排的每一行比较。可不将电力被减少或电力被停用的行与所述数据字比较。
当CAM202中的行与来自输入寄存器210的数据字匹配时,所述匹配可指示CAM202中存在RAM222的地址位置。控制器204于是可从RAM222的地址位置检索数据。当CAM202的排中存在有效数据且CAM202未找到与所述数据字的匹配时,CAM202将未找到消息传回给控制器204。
图3图解说明减少内容可寻址存储器的电力使用的方法300的特定实施例的流程图。方法300包含在302处接收查找内容可寻址存储器(CAM)中的条目的指令。CAM可包含多个排,每一排具有用于存储数据字的多个行。
方法300还包含在304处确定何时内容可寻址存储器的至少一部分中存在有效数据。内容可寻址存储器的所述部分可包含CAM的单个行、多个行或所有行。在特定实施例中,确定何时存在有效数据可基于对有效数据位的评估。CAM可包含用于CAM的每一行的有效数据位。在另一特定实施例中,当对应有效数据位等于一时,行中存在有效数据,且当对应有效数据位等于零时,行中不存在有效数据。
方法300进一步包含,在306处,当内容可寻址存储器的至少一部分中不存在有效数据时,实施电力管理技术。所述电力管理技术可包含停用给内容可寻址存储器的所述至少一部分的电力。所述电力管理技术还可包含停用给内容可寻址存储器的所述至少一部分的时钟信号。所述电力管理技术可进一步包括停用内容可寻址存储器的所述至少一部分的底部开关或顶部开关。所述电力管理技术还可包含在CAM中不存在有效数据时不允许对CAM的搜索输入。所述方法可进一步包含在CAM的至少一部分中存在有效数据时在308处执行CAM查找。
图4图解说明可利用用于减少内容可寻址存储器(CAM)的电力使用的系统和减少CAM的电力使用的方法(例如相对于图1到3中所述,且总体上标示为400)的便携式通信装置的示范性非限制性实施例。便携式通信装置400包含芯片上系统422,其包含处理器,例如数字信号处理器410,其具有输入寄存器418、时钟控制逻辑416和电力控制逻辑414。图4还展示可耦合到数字信号处理器410和显示器428的显示器控制器426。此外,输入装置430,例如小键盘或选择装置,可耦合到数字信号处理器410。此外,内容可寻址存储器(CAM)412和存储器432耦合到数字信号处理器410。编码器/解码器(CODEC)434也可耦合到数字信号处理器410。扬声器436和麦克风438可耦合到CODEC434。
图4还指示,无线控制器440可耦合到数字信号处理器410和无线天线442。在特定实施例中,电力供应器444耦合到芯片上系统422。在特定实施例中,如图4中图解说明,显示器428、输入装置430、扬声器436、麦克风438、无线天线442和电力供应器444在芯片上系统422外部。然而,每一者均耦合到芯片上系统422的组件。
在特定说明性实施例中,输入寄存器418可接收要在CAM412中搜索的数据字。DSP410可确定何时CAM412的至少一部分中存在有效数据。当CAM412的至少一部分中不存在有效数据时,电力控制逻辑414可实施电力管理技术。电力控制逻辑414可减少或停用给CAM412的一个或一个以上部分的电力。当CAM412中不存在有效数据时,时钟控制逻辑416可停用给CAM412的时钟信号。此外,当CAM412中不存在有效数据时,DSP418可不起始对CAM412的对数据字的搜索。
所属领域的技术人员将进一步了解,可将结合本文所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和算法步骤实施为电子硬件、计算机软件或两者的组合。为清晰说明此硬件与软件的互换性,上文已大致就其功能性而描述了各种说明性组件、块、配置、模块、电路和步骤。所述功能性是实施为硬件还是软件取决于特定应用和施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述功能性,但所述实施决策不应被解释为导致偏离本发明的范围。
可直接以硬件、以由处理器执行的软件模块或以上述两者的组合体现结合本文所揭示的实施例而描述的方法或算法的步骤。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器,使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中,存储媒体可与处理器成一体式。处理器和存储媒体可驻留在ASIC中。ASIC可驻留在计算装置或用户终端中。或者,处理器和存储媒体可作为离散组件驻留在计算装置或用户终端中。
提供对所揭示实施例的先前描述以使所属领域的任何技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改,且在不脱离本发明的精神或范围的情况下,本文所界定的一般原理可应用于其它实施例。因此,本发明无意限于本文中所展示的实施例,而是将赋予本发明与如由所附权利要求书界定的原理和新颖特征一致的可能的最广范围。
Claims (20)
1.一种用于减少内容可寻址存储器的电力使用的方法,其包括:
接收查找包括多个行的内容可寻址存储器中的条目的指令;
通过在控制器处接收表示一组特定的行的一位输入,在所述控制器处确定有效数据是否存在于所述一组特定的行中,所述一组特定的行包括所述多个行中的至少两行,其中所述一位输入基于有效数据位而形成,且其中所述有效数据位中的每一者指示有效数据是否存在于所述一组特定的行中的对应行中;以及
当所述一位输入指示有效数据不存在于所述一组特定的行中时实施电力管理技术,其中所述电力管理技术包括停用给所述一组特定的行的电力。
2.根据权利要求1所述的方法,其中所述电力管理技术进一步包括停用给不具有有效数据的所述一组特定的行的电力。
3.根据权利要求2所述的方法,其中,当有效数据不存在于所述内容可寻址存储器时,所述电力管理技术进一步包括停用给所述内容可寻址存储器的全部的电力。
4.根据权利要求1所述的方法,其中所述电力管理技术进一步包括停用给不具有有效数据的所述一组特定的行的时钟信号。
5.根据权利要求1所述的方法,其中所述电力管理技术包括停用所述一组特定的行的底部开关。
6.根据权利要求1所述的方法,其中所述电力管理技术包括停用所述一组特定的行的顶部开关。
7.根据权利要求1所述的方法,其中所述内容可寻址存储器包含用于所述内容可寻址存储器的每一行的一有效数据位。
8.根据权利要求7所述的方法,其中当对应有效数据位等于一时,所述内容可寻址存储器的行中存在有效数据,且当对应有效数据位等于零时,所述行中不存在有效数据。
9.根据权利要求7所述的方法,其中将所述有效数据位存储在影子寄存器中。
10.根据权利要求1所述的方法,其进一步包括当所述内容可寻址存储器中不存在有效数据时,不允许对所述内容可寻址存储器的搜索输入。
11.一种用于减少内容可寻址存储器的电力使用的系统,其包括:
包括多个行的内容可寻址存储器;
输入寄存器,其经配置以存储数据字,其中所述内容可寻址存储器经配置以确定所述内容可寻址存储器中是否存在所述数据字;
耦合到所述内容可寻址存储器的控制器,其中所述控制器经配置以通过在所述控制器处接收表示第一组行的一位输入,确定有效数据是否存在于所述第一组行中,所述第一组行包括所述多个行中的至少两行,其中所述一位输入基于有效数据位而形成,且其中所述有效数据位中的每一者指示有效数据是否存在于所述第一组行中的对应行中;
电力控制电路,其耦合到所述内容可寻址存储器且经配置以选择性地向所述第一组行提供电力;以及
电力控制逻辑,其耦合到所述电力控制电路,其中所述电力控制逻辑经配置以在所述一位输入指示所述第一组行不具有有效数据时停用给所述第一组行的电力。
12.根据权利要求11所述的系统,其中所述内容可寻址存储器划分成两个或两个以上组行,其中每一组行包括至少两行,且其中所述电力控制电路经配置以在第二个一位输入指示第二组行不具有有效数据且第三个一位输入指示第三组行具有有效数据时独立于所述第三组行而选择性地减少所述第二组行的电力。
13.根据权利要求11所述的系统,其中所述控制器耦合到所述内容可寻址存储器、所述输入寄存器和所述电力控制逻辑,其中所述控制器经配置以确定有效数据是否存在于所述多个行中的第二组行中,且所述电力控制电路经配置以在所述第二组行中不存在有效数据时选择性地减少给所述第二组行的电力。
14.根据权利要求13所述的系统,其进一步包括耦合到所述控制器的时钟控制电路,所述时钟控制电路经配置以选择性地控制时钟信号,其中所述控制器经配置以在所述第一组行中不存在有效数据时停用给所述第一组行的所述时钟信号。
15.根据权利要求13所述的系统,其中所述控制器经配置以在所述内容可寻址存储器中不存在有效数据时停用对所述内容可寻址存储器的时钟输入,不向所述内容可寻址存储器提供搜索输入,或减少给所述内容可寻址存储器的电力。
16.根据权利要求13所述的系统,其中所述控制器经配置以:
将所述内容可寻址存储器的有效数据行从所述内容可寻址存储器的第三组行选择性地移动到所述内容可寻址存储器的第四组行;以及
当所述内容可寻址存储器的所述第三组行中不存在有效数据时,减少给所述第三组行的电力。
17.根据权利要求11所述的系统,其进一步包括耦合到所述内容可寻址存储器的随机存取存储器,所述随机存取存储器具有可寻址数据存储位置,其中所述内容可寻址存储器经配置以存储用于所述可寻址数据存储位置的地址。
18.一种用于减少内容可寻址存储器的电力使用的装置,其包括:
包括多个行的内容可寻址存储器;
电力控制电路,其耦合到所述内容可寻址存储器;
用于确定的装置,其通过在所述用于确定的装置处接收表示一组特定的行的一位输入确定有效数据是否存在于所述一组特定的行中,所述一组特定的行包括所述多个行中的至少两行,其中所述一位输入基于有效数据位而形成,且其中所述有效数据位中的每一者指示有效数据是否存在于所述一组特定的行中的对应行中;以及用于当所述一位输入指示所述一组特定的行不具有有效数据时停用给所述一组特定的行的电力的装置。
19.一种无线装置,其包括:
接收器;
包括多个行的内容可寻址存储器;以及
处理器,其响应于所述接收器且耦合到所述内容可寻址存储器,其中所述处理器包含第一寄存器和电力控制逻辑;
其中所述处理器经配置以在通过在所述处理器处接收表示一组特定的行的一位输入确定有效数据不存在于所述一组特定的行中之后,使得给所述一组特定的行的电力被停用,所述一组特定的行包括所述多个行中的至少两行,其中所述一位输入基于有效数据位而形成,且其中所述有效数据位中的每一者指示有效数据是否存在于所述一组特定的行中的对应行中。
20.根据权利要求19所述的无线装置,其进一步包括:
天线,其耦合到所述接收器;
发射器,其耦合到所述天线;
随机存取存储器,其可由所述处理器存取;
显示器控制器,其耦合到所述处理器;以及
音频编码器/解码器CODEC,其耦合到所述处理器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/862,277 US8984217B2 (en) | 2010-08-24 | 2010-08-24 | System and method of reducing power usage of a content addressable memory |
US12/862,277 | 2010-08-24 | ||
PCT/US2011/048892 WO2012027429A1 (en) | 2010-08-24 | 2011-08-24 | System and method of reducing power usage of a content addressable memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103069497A CN103069497A (zh) | 2013-04-24 |
CN103069497B true CN103069497B (zh) | 2015-10-21 |
Family
ID=44515072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180039036.5A Active CN103069497B (zh) | 2010-08-24 | 2011-08-24 | 减少内容可寻址存储器的电力使用的系统和方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8984217B2 (zh) |
EP (1) | EP2609595B1 (zh) |
JP (2) | JP2013537680A (zh) |
KR (1) | KR101654118B1 (zh) |
CN (1) | CN103069497B (zh) |
ES (1) | ES2583328T3 (zh) |
HU (1) | HUE028001T2 (zh) |
WO (1) | WO2012027429A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9214231B2 (en) * | 2013-01-31 | 2015-12-15 | Hewlett-Packard Development Company, L.P. | Crossbar memory to provide content addressable functionality |
US20150279463A1 (en) * | 2014-03-31 | 2015-10-01 | Dell Products, L.P. | Adjustable non-volatile memory regions of dram-based memory module |
JP2017097940A (ja) * | 2015-11-26 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6659486B2 (ja) | 2016-07-20 | 2020-03-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2019008845A (ja) * | 2017-06-22 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11347514B2 (en) * | 2019-02-15 | 2022-05-31 | Apple Inc. | Content-addressable memory filtering based on microarchitectural state |
US11017857B2 (en) * | 2019-07-15 | 2021-05-25 | Micron Technology, Inc. | Ranged content-addressable memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1354855A (zh) * | 1998-08-13 | 2002-06-19 | 英特尔公司 | 由冗余形式的输入数据可寻址的内容可寻址存储器 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4246812B2 (ja) * | 1997-06-12 | 2009-04-02 | パナソニック株式会社 | 半導体回路及びその制御方法 |
JP2000149573A (ja) | 1998-11-04 | 2000-05-30 | Internatl Business Mach Corp <Ibm> | 連想メモリ及び連想メモリのデータ検索方法 |
JP3478749B2 (ja) | 1999-02-05 | 2003-12-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連想メモリ(cam)のワードマッチラインのプリチャージ回路および方法 |
JP2001023380A (ja) * | 1999-07-12 | 2001-01-26 | Kawasaki Steel Corp | 連想メモリ |
JP2001167585A (ja) | 1999-12-09 | 2001-06-22 | Toshiba Corp | 連想記憶装置 |
JP2002124088A (ja) * | 2000-10-13 | 2002-04-26 | Kawasaki Microelectronics Kk | 連想メモリ装置およびそのメモリデータ移動方法 |
JP2003045189A (ja) | 2001-07-31 | 2003-02-14 | Fujitsu Ltd | 半導体メモリ |
US7401180B1 (en) * | 2001-12-27 | 2008-07-15 | Netlogic Microsystems, Inc. | Content addressable memory (CAM) device having selectable access and method therefor |
US7100013B1 (en) * | 2002-08-30 | 2006-08-29 | Nvidia Corporation | Method and apparatus for partial memory power shutoff |
JP2004164395A (ja) | 2002-11-14 | 2004-06-10 | Renesas Technology Corp | アドレス変換装置 |
US20040128574A1 (en) * | 2002-12-31 | 2004-07-01 | Franco Ricci | Reducing integrated circuit power consumption |
JP3806131B2 (ja) | 2003-05-21 | 2006-08-09 | 富士通株式会社 | アドレス変換バッファの電力制御方法及びその装置 |
JP2005011434A (ja) * | 2003-06-19 | 2005-01-13 | Mitsubishi Electric Corp | ダイナミックメモリ制御装置及びこれを用いた携帯端末 |
JP2006040089A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | セカンドキャッシュ駆動制御回路、セカンドキャッシュ、ram、及びセカンドキャッシュ駆動制御方法 |
US20080005516A1 (en) * | 2006-06-30 | 2008-01-03 | Meinschein Robert J | Memory power management through high-speed intra-memory data transfer and dynamic memory address remapping |
US7616468B2 (en) | 2006-08-04 | 2009-11-10 | Qualcomm Incorporated | Method and apparatus for reducing power consumption in a content addressable memory |
KR100911189B1 (ko) * | 2007-06-11 | 2009-08-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 클럭 제어 회로 |
JP2010108381A (ja) * | 2008-10-31 | 2010-05-13 | Fujitsu Ltd | 集積回路、集積回路の制御方法および半導体デバイス |
JP5190542B2 (ja) | 2009-09-02 | 2013-04-24 | パナソニック株式会社 | 半導体記憶装置 |
-
2010
- 2010-08-24 US US12/862,277 patent/US8984217B2/en active Active
-
2011
- 2011-08-24 EP EP11749322.1A patent/EP2609595B1/en active Active
- 2011-08-24 JP JP2013525013A patent/JP2013537680A/ja not_active Withdrawn
- 2011-08-24 ES ES11749322.1T patent/ES2583328T3/es active Active
- 2011-08-24 WO PCT/US2011/048892 patent/WO2012027429A1/en active Application Filing
- 2011-08-24 KR KR1020137007340A patent/KR101654118B1/ko active IP Right Grant
- 2011-08-24 HU HUE11749322A patent/HUE028001T2/en unknown
- 2011-08-24 CN CN201180039036.5A patent/CN103069497B/zh active Active
-
2015
- 2015-09-18 JP JP2015185314A patent/JP6081546B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1354855A (zh) * | 1998-08-13 | 2002-06-19 | 英特尔公司 | 由冗余形式的输入数据可寻址的内容可寻址存储器 |
Non-Patent Citations (1)
Title |
---|
static divided word matching line for low-power content addressable memory design;Kuo-Hsing Cheng等;《IEEE international symposium on circuits and systems》;20040526;第629-632页 * |
Also Published As
Publication number | Publication date |
---|---|
JP6081546B2 (ja) | 2017-02-15 |
EP2609595A1 (en) | 2013-07-03 |
US20120054426A1 (en) | 2012-03-01 |
JP2016001515A (ja) | 2016-01-07 |
CN103069497A (zh) | 2013-04-24 |
US8984217B2 (en) | 2015-03-17 |
JP2013537680A (ja) | 2013-10-03 |
WO2012027429A1 (en) | 2012-03-01 |
KR101654118B1 (ko) | 2016-09-05 |
EP2609595B1 (en) | 2016-04-27 |
ES2583328T3 (es) | 2016-09-20 |
HUE028001T2 (en) | 2016-11-28 |
KR20130048787A (ko) | 2013-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103069497B (zh) | 减少内容可寻址存储器的电力使用的系统和方法 | |
US8923088B2 (en) | Solid state storage device with sleep control circuit | |
US7529955B2 (en) | Dynamic bus parking | |
CN101517547B (zh) | 存储器系统和存储器芯片 | |
EP2423821A2 (en) | Processor, apparatus, and method for fetching instructions and configurations from a shared cache | |
CN101946237B (zh) | 存储器电路中可调的流水线 | |
CN105378847A (zh) | Dram子阵列级自动刷新存储器控制器优化 | |
US7861192B2 (en) | Technique to implement clock-gating using a common enable for a plurality of storage cells | |
US8848413B2 (en) | Low power register file | |
CN102859504A (zh) | 有效分区存储缓存 | |
US7577028B2 (en) | Memory storage technique for a bi-directionally programmable memory device | |
US20120206981A1 (en) | Method and device for writing data | |
WO2022047040A1 (en) | Shared error correction code (ecc) circuitry | |
US8356202B2 (en) | System and method for reducing power consumption in a device using register files | |
US8514603B2 (en) | Serial advanced technology attachment dual in-line memory module | |
US7631127B2 (en) | Methods and systems for varying bus frequencies | |
CN101689851A (zh) | 逻辑状态捕捉电路 | |
US7580273B2 (en) | Digital memory with controllable input/output terminals | |
CN105373348A (zh) | 一种混合内存的硬件实现系统及方法 | |
CN102789428B (zh) | 一种指令高速缓冲存储器装置及其控制方法 | |
CN109716308A (zh) | 用于减小高速缓冲存储器中的功率消耗及读取误差的高速缓冲存储器时钟产生电路 | |
CN202067260U (zh) | 一种减少数据传输的缓存系统 | |
US7366012B2 (en) | Synchronous memory device with reduced power consumption | |
CN102110065A (zh) | 一种减少数据传输的缓存系统 | |
CN108647161B (zh) | 一种记录访存地址历史的硬件监测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |