ES2583328T3 - Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable - Google Patents

Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable Download PDF

Info

Publication number
ES2583328T3
ES2583328T3 ES11749322.1T ES11749322T ES2583328T3 ES 2583328 T3 ES2583328 T3 ES 2583328T3 ES 11749322 T ES11749322 T ES 11749322T ES 2583328 T3 ES2583328 T3 ES 2583328T3
Authority
ES
Spain
Prior art keywords
bank
valid data
addressable memory
content addressable
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES11749322.1T
Other languages
English (en)
Inventor
Jian Shen
Dang D. Hoang
Paul D. Bassett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2583328T3 publication Critical patent/ES2583328T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

Un procedimiento, que comprende: recibir una instrucción para consultar una entrada en una memoria de contenido direccionable (102); determinar, en un controlador (120), cuándo existen datos válidos en al menos un banco de la memoria de contenido direccionable (102) en base al menos a una entrada (115) que representa el al menos un banco, en el que cada banco de la memoria de contenido direccionable (102) comprende múltiples filas de datos almacenados en la memoria de contenido direccionable (102), y en el que la al menos una entrada se forma por un OR lógico de bits de datos válidos (112) asociados a cada una de las filas del banco, en el que los bits de datos válidos (112) indican si existen datos válidos en las filas correspondientes de las múltiples filas de un banco; e implementar una técnica de gestión de potencia cuando no existen datos válidos en el al menos un banco, en el que la técnica de gestión de potencia comprende reducir el consumo de energía de al menos un banco que no tiene ningún dato válido, y caracterizado por desplazar selectivamente una fila de datos de la memoria de contenido direccionable (202) que tiene datos válidos de un primer banco a un segundo banco; y reducir la potencia para el primer banco cuando no existen datos válidos en el primer banco.

Description

imagen1
imagen2
imagen3
imagen4
imagen5

Claims (1)

  1. imagen1
    imagen2
ES11749322.1T 2010-08-24 2011-08-24 Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable Active ES2583328T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US862277 2010-08-24
US12/862,277 US8984217B2 (en) 2010-08-24 2010-08-24 System and method of reducing power usage of a content addressable memory
PCT/US2011/048892 WO2012027429A1 (en) 2010-08-24 2011-08-24 System and method of reducing power usage of a content addressable memory

Publications (1)

Publication Number Publication Date
ES2583328T3 true ES2583328T3 (es) 2016-09-20

Family

ID=44515072

Family Applications (1)

Application Number Title Priority Date Filing Date
ES11749322.1T Active ES2583328T3 (es) 2010-08-24 2011-08-24 Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable

Country Status (8)

Country Link
US (1) US8984217B2 (es)
EP (1) EP2609595B1 (es)
JP (2) JP2013537680A (es)
KR (1) KR101654118B1 (es)
CN (1) CN103069497B (es)
ES (1) ES2583328T3 (es)
HU (1) HUE028001T2 (es)
WO (1) WO2012027429A1 (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214231B2 (en) * 2013-01-31 2015-12-15 Hewlett-Packard Development Company, L.P. Crossbar memory to provide content addressable functionality
US20150279463A1 (en) * 2014-03-31 2015-10-01 Dell Products, L.P. Adjustable non-volatile memory regions of dram-based memory module
JP2017097940A (ja) * 2015-11-26 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6659486B2 (ja) 2016-07-20 2020-03-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2019008845A (ja) * 2017-06-22 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置
US11347514B2 (en) * 2019-02-15 2022-05-31 Apple Inc. Content-addressable memory filtering based on microarchitectural state
US11017857B2 (en) * 2019-07-15 2021-05-25 Micron Technology, Inc. Ranged content-addressable memory

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
US6341327B1 (en) 1998-08-13 2002-01-22 Intel Corporation Content addressable memory addressable by redundant form input
JP2000149573A (ja) 1998-11-04 2000-05-30 Internatl Business Mach Corp <Ibm> 連想メモリ及び連想メモリのデータ検索方法
JP3478749B2 (ja) 1999-02-05 2003-12-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 連想メモリ（ｃａｍ）のワードマッチラインのプリチャージ回路および方法
JP2001023380A (ja) * 1999-07-12 2001-01-26 Kawasaki Steel Corp 連想メモリ
JP2001167585A (ja) 1999-12-09 2001-06-22 Toshiba Corp 連想記憶装置
JP2002124088A (ja) * 2000-10-13 2002-04-26 Kawasaki Microelectronics Kk 連想メモリ装置およびそのメモリデータ移動方法
JP2003045189A (ja) 2001-07-31 2003-02-14 Fujitsu Ltd 半導体メモリ
US7401180B1 (en) * 2001-12-27 2008-07-15 Netlogic Microsystems, Inc. Content addressable memory (CAM) device having selectable access and method therefor
US7100013B1 (en) * 2002-08-30 2006-08-29 Nvidia Corporation Method and apparatus for partial memory power shutoff
JP2004164395A (ja) 2002-11-14 2004-06-10 Renesas Technology Corp アドレス変換装置
US20040128574A1 (en) * 2002-12-31 2004-07-01 Franco Ricci Reducing integrated circuit power consumption
JP3806131B2 (ja) 2003-05-21 2006-08-09 富士通株式会社 アドレス変換バッファの電力制御方法及びその装置
JP2005011434A (ja) * 2003-06-19 2005-01-13 Mitsubishi Electric Corp ダイナミックメモリ制御装置及びこれを用いた携帯端末
JP2006040089A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd セカンドキャッシュ駆動制御回路、セカンドキャッシュ、ｒａｍ、及びセカンドキャッシュ駆動制御方法
US20080005516A1 (en) * 2006-06-30 2008-01-03 Meinschein Robert J Memory power management through high-speed intra-memory data transfer and dynamic memory address remapping
US7616468B2 (en) 2006-08-04 2009-11-10 Qualcomm Incorporated Method and apparatus for reducing power consumption in a content addressable memory
KR100911189B1 (ko) * 2007-06-11 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 클럭 제어 회로
JP2010108381A (ja) * 2008-10-31 2010-05-13 Fujitsu Ltd 集積回路、集積回路の制御方法および半導体デバイス
CN102473453B (zh) 2009-09-02 2014-10-22 松下电器产业株式会社 半导体存储装置

Also Published As

Publication number Publication date
JP6081546B2 (ja) 2017-02-15
WO2012027429A1 (en) 2012-03-01
JP2013537680A (ja) 2013-10-03
KR20130048787A (ko) 2013-05-10
KR101654118B1 (ko) 2016-09-05
US8984217B2 (en) 2015-03-17
JP2016001515A (ja) 2016-01-07
CN103069497A (zh) 2013-04-24
EP2609595A1 (en) 2013-07-03
EP2609595B1 (en) 2016-04-27
HUE028001T2 (en) 2016-11-28
US20120054426A1 (en) 2012-03-01
CN103069497B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
ES2583328T3 (es) Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable
ES2526129T3 (es) Método y sistema para distinguir el uso de la energía de calentamiento y enfriamiento de otro uso de la energía en un edificio
ES2500965T3 (es) Método y aparato para transmitir información de conducción de vehículo
ES2549506T3 (es) Sistema de autenticación sin discontinuidad
CL2017003263A1 (es) Arquitectura basada en bloques con ejecución paralela de bloques sucesivos.
TW200707190A (en) Partial page scheme for memory technologies
WO2013101722A3 (en) Systems and methods for preventing data remanence in memory
ES2692431T1 (es) Un método de pre-procesamiento de datos de baliza inalámbrica de telemetría
BR112015016352A2 (pt) sistema e método para motores de consulta distribuída a bancos de dados
EP2674856A3 (en) Zero cycle load instruction
AR084436A1 (es) Metodo y medio de almacenamiento legible por computadora para proporcionar procesamiento en paralelo y programar un trabajo en un centro de datos personal y sistema para administrarlo
BRPI0807899A8 (pt) Método implementado por computador, módulo de alocação em estado sólido, meio de armazenamento legível por computador e sistema
AR063917A1 (es) Un metodo y dispositivo de navegacion para proveer informacion regional de viaje en un dispositivo de navegacion
BRPI1006280A2 (pt) método para a segmentação de um órgão, sistema para a segmentação de um órgão e meio de armazenamento que pode ser lido por computador
CL2015002536A1 (es) Repositorios temáticos para la gestión de transacciones
BR112015025614A8 (pt) meio de armazenamento legível por computador, sistema e método implementado por computador
WO2016105923A3 (en) Energy efficient wireless data transfer
WO2009006113A3 (en) Hierarchical cache tag architecture
ECSP15029651A (es) Dispositivo y método para la codificación escalable de información de video en base a la codificación de video de alta eficiencia
AR084537A1 (es) Solucion acuosa de ambroxol
PE20150308A1 (es) Sistemas y metodos para el procesamiento de datos geofisicos
GB201210995D0 (en) Methods and systems for managing cache memories
IN2014CH01654A (es)
ES2490693T3 (es) Sistema de control y método de emparejamiento para un sistema de control
BR112016006892A2 (pt) Método e sistema de planejamento de demanda coordenada e gerenciamento de inventário para uma grande operação de campo de petróleo, e, programa de computador armazenado em uma mídia de armazenamento legível por computador tangível não transitória