ES2583328T3 - Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable - Google Patents

Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable Download PDF

Info

Publication number
ES2583328T3
ES2583328T3 ES11749322.1T ES11749322T ES2583328T3 ES 2583328 T3 ES2583328 T3 ES 2583328T3 ES 11749322 T ES11749322 T ES 11749322T ES 2583328 T3 ES2583328 T3 ES 2583328T3
Authority
ES
Spain
Prior art keywords
bank
valid data
addressable memory
content addressable
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES11749322.1T
Other languages
English (en)
Inventor
Jian Shen
Dang D. Hoang
Paul D. Bassett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2583328T3 publication Critical patent/ES2583328T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

Un procedimiento, que comprende: recibir una instrucción para consultar una entrada en una memoria de contenido direccionable (102); determinar, en un controlador (120), cuándo existen datos válidos en al menos un banco de la memoria de contenido direccionable (102) en base al menos a una entrada (115) que representa el al menos un banco, en el que cada banco de la memoria de contenido direccionable (102) comprende múltiples filas de datos almacenados en la memoria de contenido direccionable (102), y en el que la al menos una entrada se forma por un OR lógico de bits de datos válidos (112) asociados a cada una de las filas del banco, en el que los bits de datos válidos (112) indican si existen datos válidos en las filas correspondientes de las múltiples filas de un banco; e implementar una técnica de gestión de potencia cuando no existen datos válidos en el al menos un banco, en el que la técnica de gestión de potencia comprende reducir el consumo de energía de al menos un banco que no tiene ningún dato válido, y caracterizado por desplazar selectivamente una fila de datos de la memoria de contenido direccionable (202) que tiene datos válidos de un primer banco a un segundo banco; y reducir la potencia para el primer banco cuando no existen datos válidos en el primer banco.

Description

imagen1
imagen2
imagen3
imagen4
imagen5

Claims (1)

  1. imagen1
    imagen2
ES11749322.1T 2010-08-24 2011-08-24 Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable Active ES2583328T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US862277 2010-08-24
US12/862,277 US8984217B2 (en) 2010-08-24 2010-08-24 System and method of reducing power usage of a content addressable memory
PCT/US2011/048892 WO2012027429A1 (en) 2010-08-24 2011-08-24 System and method of reducing power usage of a content addressable memory

Publications (1)

Publication Number Publication Date
ES2583328T3 true ES2583328T3 (es) 2016-09-20

Family

ID=44515072

Family Applications (1)

Application Number Title Priority Date Filing Date
ES11749322.1T Active ES2583328T3 (es) 2010-08-24 2011-08-24 Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable

Country Status (8)

Country Link
US (1) US8984217B2 (es)
EP (1) EP2609595B1 (es)
JP (2) JP2013537680A (es)
KR (1) KR101654118B1 (es)
CN (1) CN103069497B (es)
ES (1) ES2583328T3 (es)
HU (1) HUE028001T2 (es)
WO (1) WO2012027429A1 (es)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214231B2 (en) * 2013-01-31 2015-12-15 Hewlett-Packard Development Company, L.P. Crossbar memory to provide content addressable functionality
US20150279463A1 (en) * 2014-03-31 2015-10-01 Dell Products, L.P. Adjustable non-volatile memory regions of dram-based memory module
JP2017097940A (ja) * 2015-11-26 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6659486B2 (ja) 2016-07-20 2020-03-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2019008845A (ja) * 2017-06-22 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置
US11347514B2 (en) * 2019-02-15 2022-05-31 Apple Inc. Content-addressable memory filtering based on microarchitectural state
US10922020B2 (en) * 2019-04-12 2021-02-16 Micron Technology, Inc. Writing and querying operations in content addressable memory systems with content addressable memory buffers
US11017857B2 (en) * 2019-07-15 2021-05-25 Micron Technology, Inc. Ranged content-addressable memory
EP4526770A4 (en) * 2022-05-17 2026-03-18 Ericsson Telefon Ab L M DATA PROCESSING DEVICE, CO-PROCESSOR AND PROCESSES PERFORMED BY THEM

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
US6341327B1 (en) 1998-08-13 2002-01-22 Intel Corporation Content addressable memory addressable by redundant form input
JP2000149573A (ja) 1998-11-04 2000-05-30 Internatl Business Mach Corp <Ibm> 連想メモリ及び連想メモリのデータ検索方法
JP3478749B2 (ja) 1999-02-05 2003-12-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 連想メモリ（ｃａｍ）のワードマッチラインのプリチャージ回路および方法
JP2001023380A (ja) * 1999-07-12 2001-01-26 Kawasaki Steel Corp 連想メモリ
JP2001167585A (ja) 1999-12-09 2001-06-22 Toshiba Corp 連想記憶装置
JP2002124088A (ja) * 2000-10-13 2002-04-26 Kawasaki Microelectronics Kk 連想メモリ装置およびそのメモリデータ移動方法
JP2003045189A (ja) 2001-07-31 2003-02-14 Fujitsu Ltd 半導体メモリ
US7401180B1 (en) * 2001-12-27 2008-07-15 Netlogic Microsystems, Inc. Content addressable memory (CAM) device having selectable access and method therefor
US7100013B1 (en) * 2002-08-30 2006-08-29 Nvidia Corporation Method and apparatus for partial memory power shutoff
JP2004164395A (ja) 2002-11-14 2004-06-10 Renesas Technology Corp アドレス変換装置
US20040128574A1 (en) * 2002-12-31 2004-07-01 Franco Ricci Reducing integrated circuit power consumption
WO2004104841A1 (ja) 2003-05-21 2004-12-02 Fujitsu Limited アドレス変換バッファの電力制御方法及びその装置
JP2005011434A (ja) * 2003-06-19 2005-01-13 Mitsubishi Electric Corp ダイナミックメモリ制御装置及びこれを用いた携帯端末
JP2006040089A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd セカンドキャッシュ駆動制御回路、セカンドキャッシュ、ｒａｍ、及びセカンドキャッシュ駆動制御方法
US20080005516A1 (en) * 2006-06-30 2008-01-03 Meinschein Robert J Memory power management through high-speed intra-memory data transfer and dynamic memory address remapping
US7616468B2 (en) * 2006-08-04 2009-11-10 Qualcomm Incorporated Method and apparatus for reducing power consumption in a content addressable memory
KR100911189B1 (ko) * 2007-06-11 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 클럭 제어 회로
JP2010108381A (ja) * 2008-10-31 2010-05-13 Fujitsu Ltd 集積回路、集積回路の制御方法および半導体デバイス
CN102473453B (zh) 2009-09-02 2014-10-22 松下电器产业株式会社 半导体存储装置

Also Published As

Publication number Publication date
JP6081546B2 (ja) 2017-02-15
JP2013537680A (ja) 2013-10-03
US8984217B2 (en) 2015-03-17
EP2609595B1 (en) 2016-04-27
US20120054426A1 (en) 2012-03-01
JP2016001515A (ja) 2016-01-07
KR101654118B1 (ko) 2016-09-05
CN103069497B (zh) 2015-10-21
WO2012027429A1 (en) 2012-03-01
HUE028001T2 (en) 2016-11-28
CN103069497A (zh) 2013-04-24
KR20130048787A (ko) 2013-05-10
EP2609595A1 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
ES2583328T3 (es) Sistema y procedimiento para reducir el uso de energía de una memoria de contenido direccionable
ES2548149T3 (es) Sistema de iluminación y procedimiento con SNR mejorada
TW200707190A (en) Partial page scheme for memory technologies
MX2017013446A (es) Vehiculo industrial para identificar etiqueta secuenciada de mal funcionamiento y arreglo de etiquetas para el uso con el mismo.
CL2017003263A1 (es) Arquitectura basada en bloques con ejecución paralela de bloques sucesivos.
IL273953B2 (en) Pedestrian behavior predictions for autonomous vehicles
CL2016001022A1 (es) Un método y sistema para manipular datos desde dispositivos conectados
WO2013101722A3 (en) Systems and methods for preventing data remanence in memory
BR112017006639A2 (pt) método, aparelho e sistema de gravação de dados
BR112015016352A2 (pt) sistema e método para motores de consulta distribuída a bancos de dados
EP4528734A3 (en) Systems and methods for memory system management based on thermal information of a memory system
BRPI0807899A8 (pt) Método implementado por computador, módulo de alocação em estado sólido, meio de armazenamento legível por computador e sistema
JP2014096164A5 (es)
ES2692431T1 (es) Un método de pre-procesamiento de datos de baliza inalámbrica de telemetría
GB201211273D0 (en) Multilevel cache system
WO2015094799A3 (en) System and method of managing tags associated with block read voltages of a non-volatile memory
MX2016003032A (es) Metodo y analisis para el diseño holistico de tuberias de revestimiento para la planificacion y tiempo real.
ECSP15029651A (es) Dispositivo y método para la codificación escalable de información de video en base a la codificación de video de alta eficiencia
PE20150308A1 (es) Sistemas y metodos para el procesamiento de datos geofisicos
EP2665065A3 (en) Electronic device employing flash memory
CL2012001640A1 (es) Metodo y sistema para mejorar una imagen referencias cruzadas a solicitudes relacionadas.
BR112015022133A8 (pt) método, meios legíveis por computador e sistema relacionados a repositórios temáticos para o gerenciamneto de transações
BR112014010634A8 (pt) Método implementado por computador, dispositivo de computação e meio de armazenamento legível por computador
MX2018008761A (es) Sistema de almacenamiento de energía con gestor de dispositivos virtuales.
AR102860A1 (es) Visualización de datos de sensores predictivos para herramientas de perforación de pozos