CN102893632B - 具有平面结构形式的电元件和制造方法 - Google Patents

具有平面结构形式的电元件和制造方法 Download PDF

Info

Publication number
CN102893632B
CN102893632B CN201180024653.8A CN201180024653A CN102893632B CN 102893632 B CN102893632 B CN 102893632B CN 201180024653 A CN201180024653 A CN 201180024653A CN 102893632 B CN102893632 B CN 102893632B
Authority
CN
China
Prior art keywords
chip
carrier
electric device
groove
misconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180024653.8A
Other languages
English (en)
Other versions
CN102893632A (zh
Inventor
W·帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN102893632A publication Critical patent/CN102893632A/zh
Application granted granted Critical
Publication of CN102893632B publication Critical patent/CN102893632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

本发明给出了电元件和制造方法。电元件包含具有穿透载体的凹槽的载体以及第一芯片和外接触面。第一芯片布置在载体的凹槽中。设置外接触面用于第一芯片与外部的外围电路错接。

Description

具有平面结构形式的电元件和制造方法
技术领域
本发明涉及具有平面结构形式的电元件以及制造这种元件的方法。
背景技术
电元件承受越来越大的小型化和节省成本的压力。如果现代的电元件在多重利用（Mehrfachnutzen）和/或在应用晶片的情况下制造，则其可以成本有利地制造。电元件可以用作话筒、例如用作MEMS话筒。
在应用晶片的情况下，越多的元件多重利用地布置在晶片中，就越可以低成本地制造电元件。每个晶片设置较多数目的、特别是平面元件则需要较大半径的薄晶片。如此的晶片越薄并且其半径越大其在机械上就越不稳定，其因此只能薄到一定的程度。薄的晶片对翘曲、不平整度和破裂特别敏感。
从US 6,781,231 B2中已知了MEMS话筒，在该话筒中在一个载体上安装一个MEMS芯片并且用一个罩盖住。
从US 6,088,463和US 6,522,761 B1中已知了包含MEMS芯片的电元件。对此芯片位于载体相对的一侧。
从US 2008/0279497 A1中已知了具有降低了安装高度的MEMS话筒。
分别至少从MEMS芯片与附属载体的高度和中得出在该出版文献中提到的元件的高度，MEMS芯片安装在该载体上。
已知电元件并且特别是MEMS元件的问题是其过高的结构高度。
发明内容
因此本发明的技术问题是：给出一个平面安装的电元件，其制造成本低廉。特别是就较低的单位成本来说相应元件的制造与合理的多重利用过程兼容。
根据本发明通过按照如下所述的电元件或者方法解决该技术问题。具有平面结构形式的电元件，包含：剩余容积、具有凹槽的载体、第一芯片、第二芯片和外接触面，其中所述剩余容积作为空腔布置在所述载体中，并且在侧面通过所述载体的边缘包封，所述凹槽布置在所述空腔的下侧并穿透所述载体，所述第一芯片布置在所述载体的凹槽中，使得仅仅通过载体和芯片中的较高者来确定所述电元件的结构高度，所述第二芯片布置在所述剩余容积中并与所述第一芯片错接，设置外接触面用于所述第一芯片与外部的外围电路的错接，所述载体具有多层结构，该多层结构具有两层介电层和在其中间布置的金属层。所述的电元件还可以包含粘合剂，其布置在第一芯片和凹槽之间的缝隙中并且使第一芯片与载体连接。所述的电元件还可以包含一个涂层，其布置在载体表面的一部分或第一芯片表面的一部分上并且有助于所述表面的部分与粘合剂浸润。所述的电元件还可以包含盖，其覆盖载体上侧的一部分或第一芯片上侧的一部分。所述的电元件中，可以在金属层中构造印制导线或电抗元件，内部错接使第一芯片、电抗元件和外接触面错接。所述的电元件还可以包含ASIC芯片，其固定在载体上并且经过内部错接与第一芯片错接。第一芯片可以是具有膜片和背板的MEMS芯片，所述剩余容积延伸到MEMS芯片内的空腔中，电元件是话筒。本发明还提供一种制造上述具有平面结构形式的电元件的方法，包含如下步骤：准备载体，所述载体具有穿透该载体的凹槽和剩余容积，其中所述剩余容积作为空腔布置在所述载体中，并且在侧面通过所述载体的边缘包封，而且所述载体具有多层结构，该多层结构具有两层介电层和在其中间布置的金属层；准备第一芯片和第二芯片；将所述载体布置在辅助薄膜上；将所述第一芯片布置在所述载体的凹槽中，使得仅仅通过载体和芯片中的较高者来确定所述电元件的结构高度；将所述第一芯片固定在所述凹槽中；将所述第二芯片布置在所述剩余容积中并与所述第一芯片错接；设置外接触面用于所述第一芯片与外部的外围电路的错接。优选地，薄膜在面对载体和芯片的侧面上具有粘合层。该方法还可包含如下步骤：准备盖薄膜，由盖薄膜构造盖，将盖布置在载体或芯片的一部分上。
电元件包含一个具有凹槽的载体以及一个第一芯片和一个第一接触面。对此凹槽穿透该载体。芯片布置在凹槽中。设置外接触面用于第一芯片与外部的外围电路（Schaltungsumgebung）错接。
可以看出，如果芯片布置在凹槽中，则以如此的电元件：其在内部具有一个带有凹槽的载体，同时不仅可以获得相对高的机械稳定性而且也可以获得低的结构形式。也就是以下这种情况不再是必然的：对于元件的总高度而言在芯片元件的高度上还必须加上载体基片的高度。因为芯片布置在载体的凹槽中，并且因为凹槽穿透载体，所以仅仅通过较高的单个元件（载体或芯片）来确定本发明元件的结构高度。
例如如果芯片的结构高度大于载体的结构高度，则芯片的高度限定电元件的总高度。如此的元件可能具有比传统元件更厚的载体，因为较厚实施的载体对元件的总高度没有负面影响，只要其低于芯片的高度。因此尽管较低的结构形式也可以获得机械稳定的元件。
原则上与没有凹槽或没有穿透的凹槽的载体相比穿透载体的凹槽严重削弱了载体。可是如果为了进行补偿而较厚地实施载体，则载体的增高可以补偿由于凹槽而引起的结构削弱或者甚至还产生一个机械稳定的元件。可以进一步或完全放弃制造期间的薄化过程、例如通过腐蚀载体和/或芯片、这在结构上削弱了载体材料，因为总归获得一个最平的元件。
尽管如此还是简单并快速地实施必须的薄化过程，因为由于较高的起始厚度而使得结构削弱不再起决定作用，由此可以节省制造费用。
外接触面可以布置在芯片表面上或布置在载体表面上。
在一个实施形式中电元件包含粘合剂，其布置在第一芯片和凹槽之间的缝隙中。粘合剂使第一芯片与载体连接。
第一芯片可以配合精确地装入凹槽中。也可以预先规定：凹槽大于芯片。当然在载体和芯片之间存在一个缝隙。粘合剂可以使载体与芯片传力配合地连接。当然通过芯片来机械稳定载体的原则上结构削弱的位置、凹槽，因为芯片可以接受并传递机械力。事实表明：电元件尽管穿透的凹槽仍然具有令人惊异的较高机械稳定性。更确切地是当然载体不是特别厚地实施。
考虑液态树脂作为粘合剂，这些液态树脂在聚合成固定的模制材料（Formstoff）后表现其最终的材料特性和连接特性。对此可以通过混合硬化剂、通过升温或通过紫外线照射开始硬化。考虑环氧树脂、硅树脂、酚醛树脂、聚胺树脂（Urethanharz）和丙烯酸树脂用作液态树脂。如果载体材料和芯片材料足够耐热，则使载体与芯片连接的粘合剂也可以是热熔胶。此外基于溶剂的胶粘剂也适合用作粘合剂。
可是具有凹槽的载体和芯片没有粘合剂也能够连接成一个机械稳定的元件。为此在连接之前可以把载体置于比芯片更高的温度；凹槽由于热膨胀而与芯片相比变大。或者可以在较低温度冷却芯片；芯片类似地变小。在这两种情况下载体都比芯片热。接下来芯片插入凹槽中。如果载体和芯片具有相同温度，则芯片机械稳定地“坐”在凹槽中。
在一个实施形式中电元件包含一个涂层，其布置在载体或第一芯片表面的一部分上。如此选择该涂层：所述涂层有助于所述表面部分与粘合剂的浸润。特别是这样的表面部分考虑作为上述表面的一部分，在该表面部分上附着使载体与芯片连接的粘合剂。
粘合剂可以用作在第一芯片和载体之间的缝隙中粘性胶粘剂。在载体和芯片之间可以布置一个环形围绕芯片的缝隙。可是芯片也能够在一个、两个或多个侧面上接触载体，并且以粘合剂仅仅浸润芯片和载体的、在其之间布置有缝隙的侧面。
芯片可以包含一个保护层。保护层可以布置在芯片的、面对载体的侧面（即安装侧面上）或布置在芯片的、背离载体的侧面上。对此，这样的保护层可以防护MEMS芯片的膜片或背板。特别是一个安置在MEMS芯片的、面对载体的侧面上的保护层能够防止MEMS结构（比如膜片）或背板与粘合剂接触。
例如通过直接配给（Dispensen）或通过喷注(Jetten)施加粘合剂。对此借助于插管或管子从储备容器中挤压出粘合剂并且涂敷或喷涂在载体或芯片的相应表面上，所述粘合剂在那里附着。
如果电元件包含涂层，其有助于表面与粘合剂的浸润，从而获得粘合剂在缝隙中的均匀分布。除了这种流程要求的涂层外也可以通过加热来加速粘合剂的分布。
在另外芯片的安装位置可以设置附加的粘合剂沉积。
在一个实施形式中电元件包含一个盖，其遮盖载体上侧的一部分、特别是凹槽、或第一芯片上侧的一部分。盖也能够覆盖载体上侧的全部，并且因此也覆盖第一芯片上侧的全部。为此载体可能包含围绕并凸出芯片的边缘，在该边缘上安装盖。因此盖可以与载体的边缘一起包封一个空腔，在该空腔内布置第一芯片。因此可以密封隔绝芯片的上侧。如果通过一个底盖盖住芯片的底面，则可以完全密封隔绝芯片。
盖可以包含一个硬薄膜，其在制造元件时例如多次利用（Vielfachnutzen）中而叠加在一起。在一个平面外壳体的情况下或如果芯片高于载体，则罩形的保护层相应盖住载体或芯片的相应部分表面。
在一个实施形式中载体具有多层结构，该多层结构具有二层或多层介电层和中间布置的金属层。在金属层中构造印制导线或电抗元件。内部错接使第一芯片、电抗元件或者印制导线和外接触面错接。
介电层可以包含HTCC(High-Temperature Cofired Ceramics高温共烧陶瓷)或LTCC（Low-Temperature Cofired Ceramics低温共烧陶瓷）。
对此多层实施的载体可以包含另外的接触面，通过该接触面，载体的印制导线或电抗元件与芯片的接触面错接。对此可以设置一个或多个外接触面用于与外部的外围电路的错接。
电元件可以设置用于HF（高频）信号。多层载体中的电抗元件的当然可以用于在外接触面或外部的外围电路与也许存在的、第一芯片的电元件之间的阻抗匹配或阻抗变换。
对此内部错接除了印制导线之外也可以包含压焊丝（Bonddrähte）、块形连接（Bump-Verbindungen）和敷镀通孔(Durchkontaktierungen)。
在一个实施形式中除了第一芯片之外电元件还包含至少一个另外的芯片。这个另外的芯片例如可能是ASIC芯片（Application Specific Integrated Circuit=专用集成电路）。在一个实施形式中电元件包含一个ASIC芯片，其固定在载体上并且经过内部错接与第一芯片错接。这个另外的芯片也可以布置在另一个凹槽中。可是通常一个IC芯片的结构高度低于例如MEMS芯片的结构高度使得其附加高度没有显著增加元件的总高度。
第一芯片可以是具有MEMS元件结构的MEMS芯片。ASIC芯片当然可以包含用于控制元件结构或用于分析由元件结构产生的数据信号的电路。
在一个实施形式中第一芯片是具有膜片和背板（英语：backplate）的MEMS芯片。在载体中或在MEMS芯片中布置剩余容积（Rückvolumen）。电元件可以是一个话筒。一个如此的MEMS话筒包含一个膜片和一个背板，其中在膜片和背板之间一般施加一个电偏压。ASIC芯片包含这样的电路，其控制该电偏压或可以分析对声信号编码的电信号。
MEMS话筒一般必须包含一个剩余容积，其与背板或膜片相邻。如此的剩余容积通常增大了MEMS话筒的结构形式。本发明给出了一个具有平面结构形式的MEMS话筒，其中剩余容积例如布置在基本上除了MEMS芯片之外的封闭容积内。特别是剩余容积的存在没有必然增加MEMS话筒的总结构高度。
三维成形并且备有印制导线的物体、所谓的MIDs（Moulded InterconnectedDevices 模制互联装置）也是可能的，以便布置具有内部错接的元件。此外载体可以包含有机的层压材料（比如FR4）。在载体的下面或上面可以布置接触面（例如SMD焊垫或压焊垫）作为外接触面。
第一芯片或另外的芯片、比如ASIC芯片可以借助于压焊技术或倒装芯片技术与内部错接线路错接。使第一芯片与载体连接的粘合剂的剩余粘合剂沉积可以保留在载体位置上并且设置用于接纳另外的芯片。
将载体布置在辅助薄膜上也是可能的，然后将粘合剂布置在凹槽区域中的未被覆盖的那部分辅助薄膜上并且接下来将凹槽中的第一芯片布置在粘合剂上使得粘合剂填满在载体和第一芯片之间的缝隙。
用于制造具有平面结构形式的电元件的方法包含如下步骤：
-准备一个载体，所述载体具有穿透了该载体的凹槽，
-准备一个第一芯片，
-将载体布置在辅助薄膜上，
-将第一芯片布置在凹槽中，
-将第一芯片固定在凹槽中。
在该方法的一个实施形式中薄膜在面对载体和芯片的侧面上具有连贯的或也许构造涂敷的粘合层。
因此改善载体和第一芯片在薄膜上的准确定位。特别是避免了在布置之后的滑动危险。
该方法的一个实施形式此外包含这些步骤：
-准备一个盖板薄膜
-由盖板薄膜构造一个盖
-将盖布置在载体或芯片的一部分上。
在制造时使用的辅助薄膜在制造后可以保留在电元件上。可是该辅助薄膜也可以被再度移除。
借助于载体的适当沟槽、容器、沟道或类似结构粘合剂可以简单地使用在缝隙中并且在那里更好地分布。
可以通过遮蔽的等离子刻蚀形成话筒的透声孔。激光钻孔、特别是在倾斜入射的情况下也是可能的。通过倾斜入射可以防止激光束在穿透时碰到敏感的膜片。
附图说明
下面根据实施例和附属示意图详细阐述本发明电元件的具体细节。
以下示出：
图1：一个电元件的基本形式，
图2：一个具有通透凹槽的载体，
图3：一个电元件的载体，该电元件布置在一个薄膜上，而一个芯片刚好置入凹槽中，
图4：载体和芯片在薄膜上的布置，其中在载体和芯片之间布置缝隙，
图5：使芯片与载体连接的粘合剂的施用，
图6：一个电元件，在该电元件中芯片借助于粘合剂与载体连接，
图7：一个电元件，其中在载体上粘合另外的芯片，
图8：一个具有透声孔的MEMS话筒，其中用一个罩盖住剩余容积，
图9：一个具有多层实现的载体的电元件。
具体实施方式
图1示出了一个具有载体TR和一个第一芯片CH1的电元件。在载体TR中布置一个凹槽AU。对此该凹槽AU完全穿透载体TR。电元件EB此外包含一个外接触面EK。该外接触面EK被设置用于将第一芯片CH1与一个外部的外围电路进行错接。第一芯片CH1在图1所示出的实例中是一个MEMS话筒芯片。由此第一芯片布置在完全穿透载体TR的凹槽中，与已知元件相比较降低了电元件的总结构高度，而没有降低机械稳定性。
图2示出了电元件的一个载体TR，其中在载体TR中布置一个凹槽AU，其在垂直方向上穿透载体TR。该载体TR有一个平面OT。特别通过该表面OT的垂直对准的截面限定了凹槽AU四周的边缘区域。载体TR的、限定凹槽AU的表面的重要性在后面的图中详细阐述并且涉及载体TR和芯片CH1的接合。
图3示出了一个载体TR，其布置在一个辅助薄膜HFO上。在图3中抓拍了以下的瞬间：在制造过程中第一芯片CH1刚好插入凹槽AU中。第一芯片CH1包含一个膜片ME和一个背板RP。此外在辅助薄膜HFO上布置一个薄的粘合层KS，其有益于载体TR和第一芯片CH1布置在辅助薄膜HFO上。第一芯片具有表面OC。如果第一芯片CH1布置在凹槽中，则在凹槽中，第一芯片的表面OC以及载体TR的表面OT的彼此平行的截面相面对。
图4示出了一个布置在载体TR的凹槽中的第一芯片CH1。该第一芯片CH1和载体TR布置在辅助薄膜HFO上。第一芯片CH1如此布置在凹槽中使得：在载体TR和第一芯片CH1之间的缝隙SP沿着封闭路径围绕第一芯片CH1。
图5示出了粘合剂KL的施用，粘合剂使载体TR与芯片连接。芯片和载体TR布置在辅助薄膜HFO上。芯片和载体TR的表面的、在凹槽中相面对的截面包含涂层BE。该涂层BE有助于载体TR和芯片表面的相应部分与粘合剂KL浸润。对此如此施用粘合剂KL使得其在硬化后传力配合地使芯片与载体TR连接。该涂层有助于粘合剂与表面的相应部分浸润。
图6示出了一个电元件，在该元件中粘合剂KL沿着芯片周围封闭的路径使芯片与载体TR连接。降低了电元件的总结构高度；同时并没有降低机械稳定性（因为芯片接纳并传递机械力）。
在芯片的底面上布置一个保护层AD。由此防护原件结构或芯片的另外元件，例如：膜片、剩余容积、或背板。特别是在与粘合剂接触之前防护元件结构或元件。可是也能够以一个防护的保护层来覆盖芯片的上侧。
图7示出了一个电元件，其除了第一芯片CH1外还包含一个另外的芯片AC。这个另外的芯片AC是一个ASIC芯片。ASIC芯片AC借助于粘合剂KL与载体连接。第一芯片CH1和ASIC芯片通过压焊丝BD错接。
图8示出了一个电元件，在该电元件中用一个盖DE覆盖MEMS芯片和另外芯片的上侧。这个盖DE覆盖剩余容积RV。剩余容积RV通过盖、通过载体、通过粘合剂以及通过第一芯片完全封闭并如此被电元件的周围密封。第一芯片、MEMS芯片在其底面上包含一个透声孔SEO。第一芯片CH1包含一个膜片和一个背板RP。因此电元件表示一个具有较平坦结构高度和较高机械稳定性的MEMS话筒。
图9示出了电元件的一个设计方案，其中多层实施载体TR。载体TR包含介电层DS。在介电层之间布置金属层ME。在金属层ME中构造电容元件KE以及电感元件IE。第一芯片的接触面通过压焊丝BD与载体TR的接触面错接。在载体基片TR内部布置的电感元件IE和在载体基片TR内部布置的电容元件KE通过敷镀通孔DK或印制导线LB 与在载体TR的底面上的外接触面EK并且与ASIC芯片错接。在多层实施的载体TR内部的压焊丝BD、电抗元件IE、KE、在ASIC芯片AC和载体TR以及另外包含的金属线路之间的块形连接是电元件的内部错接。
本发明的电元件不局限于所描述的实施例。不同特征的组合和例如还包含另外电元件、芯片或凹槽的变体同样是本发明的实施例。
附图标记列表：
AC：ASIC芯片
AD：保护层
AU：凹槽
BD：压焊丝
BE：涂层
CH1: 第一芯片
DE：盖
DK：敷镀通孔
DS：介电层
EB：电元件
EK：外接触面
HFO：辅助薄膜
IE：电感元件
KE：电容元件
KL：粘合剂
KS：粘合层
LB：印制导线
ME：膜片
MS：金属层
OC：芯片表面
OT：载体表面
RP：背板
RV：剩余容积
SEO：透声孔
SP：缝隙
TR：载体

Claims (10)

1.具有平面结构形式的电元件（EB)，包含：
-剩余容积、具有凹槽（AU）的载体（TR）、第一芯片（CH1）、第二芯片和外接触面（EK），其中
-所述剩余容积作为空腔布置在所述载体中，并且在侧面通过所述载体的边缘包封，
-所述凹槽（AU）布置在所述空腔的下侧并穿透所述载体（TR），
-所述第一芯片（CH1）布置在所述载体（TR）的凹槽（AU）中，使得仅仅通过载体和芯片中的较高者来确定所述电元件的结构高度，
-所述第二芯片布置在所述剩余容积中并与所述第一芯片错接，
-设置外接触面（EK）用于所述第一芯片（CH1）与外部的外围电路的错接,
-所述载体（TR）具有多层结构，该多层结构具有两层介电层（DS）和在其中间布置的金属层（MS）。
2.根据权利要求1所述的电元件，此外包含粘合剂（KL），其布置在第一芯片（CH1）和凹槽（AU）之间的缝隙（SP）中并且使第一芯片（CH1）与载体（TR）连接。
3.根据权利要求1所述的电元件，此外包含一个涂层（BE），其布置在载体（TR）表面的一部分（OT）或第一芯片表面的一部分（OC）上并且有助于所述表面的部分（OT、OC）与粘合剂（KL）浸润。
4.根据上述权利要求1-3中任一项所述的电元件，此外包含盖（DE），其覆盖载体（TR）上侧的一部分或第一芯片（CH1）上侧的一部分。
5.根据上述权利要求1-3中任一项所述的电元件，其中
-在金属层（MS）中构造印制导线（LB）或电抗元件（IE、KE），
-内部错接使第一芯片（CH1）、电抗元件（IE、KE）和外接触面（EK）错接。
6.根据上述权利要求1-3中任一项所述的电元件，此外包含ASIC芯片（AC），其固定在载体（TR）上并且经过内部错接与第一芯片（CH1）错接。
7.按照上述权利要求1-3中任一项所述的电元件，其中
-第一芯片（CH1）是具有膜片（ME）和背板（RP）的MEMS芯片，
-所述剩余容积（RV）延伸到MEMS芯片（CH1）内的空腔中，
-电元件是话筒。
8.制造如权利要求1-7中任一项所述的具有平面结构形式的电元件的方法，包含如下步骤：
-准备载体（TR），所述载体（TR）具有穿透该载体的凹槽（AU）和剩余容积，其中所述剩余容积作为空腔布置在所述载体中，并且在侧面通过所述载体的边缘包封，而且所述载体（TR）具有多层结构，该多层结构具有两层介电层（DS）和在其中间布置的金属层（MS），
-准备第一芯片（CH1）和第二芯片，
-将所述载体（TR）布置在辅助薄膜（HFO）上，
-将所述第一芯片（CH1）布置在所述载体（TR）的凹槽（AU）中，使得仅仅通过载体和芯片中的较高者来确定所述电元件的结构高度，
-将所述第一芯片（CH1）固定在所述凹槽（AU）中，
-将所述第二芯片布置在所述剩余容积中并与所述第一芯片错接，
-设置外接触面（EK）用于所述第一芯片（CH1）与外部的外围电路的错接。
9.根据权利要求8的方法，其中薄膜（HFO）在面对载体（TR）和芯片（CH1）的侧面上具有粘合层（KS）。
10.根据权利要求9的方法，此外包含如下步骤：
-准备盖薄膜，
-由盖薄膜构造盖（DE），
-将盖（DE）布置在载体（TR）或芯片（CH1）的一部分上。
CN201180024653.8A 2010-05-20 2011-05-16 具有平面结构形式的电元件和制造方法 Expired - Fee Related CN102893632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010022204.6A DE102010022204B4 (de) 2010-05-20 2010-05-20 Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
DE102010022204.6 2010-05-20
PCT/EP2011/057889 WO2011144570A1 (de) 2010-05-20 2011-05-16 Elektrisches bauelement mit flacher bauform und herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN102893632A CN102893632A (zh) 2013-01-23
CN102893632B true CN102893632B (zh) 2016-11-02

Family

ID=44486433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180024653.8A Expired - Fee Related CN102893632B (zh) 2010-05-20 2011-05-16 具有平面结构形式的电元件和制造方法

Country Status (6)

Country Link
US (1) US9084366B2 (zh)
JP (1) JP5903094B2 (zh)
KR (1) KR101761967B1 (zh)
CN (1) CN102893632B (zh)
DE (1) DE102010022204B4 (zh)
WO (1) WO2011144570A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542850B2 (en) 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
DE102007058951B4 (de) 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
IL227518A (en) * 2012-07-17 2016-11-30 Marvell Israel (M I S L ) Ltd Packing and assembly of integrated circuit
US9467785B2 (en) * 2013-03-28 2016-10-11 Knowles Electronics, Llc MEMS apparatus with increased back volume
JP6914540B2 (ja) * 2016-07-29 2021-08-04 国立大学法人東北大学 マイクロフォン、電子機器及びパッケージング方法
DE102018216282A1 (de) * 2018-09-25 2020-03-26 Robert Bosch Gmbh Verfahren zur Herstellung eines MEMS-Sensors
JP6991300B2 (ja) * 2020-12-10 2022-01-12 ローム株式会社 電子部品
CN112973814B (zh) * 2021-03-03 2022-03-18 北京理工大学 一种用于多层微流控芯片的层间自动对准键合装置及方法
CN113573220B (zh) * 2021-07-28 2023-01-03 杭州安普鲁薄膜科技有限公司 一种带有防尘透声膜组件的mems复合件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201345734Y (zh) * 2008-12-26 2009-11-11 瑞声声学科技(深圳)有限公司 硅基麦克风

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
DE19810756A1 (de) * 1998-03-12 1999-09-23 Fraunhofer Ges Forschung Sensoranordnung zur Messung von Druck, Kraft oder Meßgrößen, die sich auf Druck oder Kraft zurückführen lassen, Verfahren zur Herstellung der Sensoranordnung, Sensorelement und Verfahren zur Herstellung des Sensorelements
US6088463A (en) 1998-10-30 2000-07-11 Microtronic A/S Solid state silicon-based condenser microphone
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6522762B1 (en) 1999-09-07 2003-02-18 Microtronic A/S Silicon-based sensor system
JP2002083890A (ja) 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体モジュール
US7024936B2 (en) * 2002-06-18 2006-04-11 Corporation For National Research Initiatives Micro-mechanical capacitive inductive sensor for wireless detection of relative or absolute pressure
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
DE102005002751B4 (de) * 2005-01-20 2012-06-14 Alre-It Regeltechnik Gmbh Leiterplatte mit funktionalem Element und Verfahren zur Positionisierung eines funktionalen Elements auf einer Leiterplatte
DE102005007423B3 (de) 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
JP2006294825A (ja) 2005-04-11 2006-10-26 Renesas Technology Corp 半導体集積回路装置
EP1771036A3 (en) 2005-09-26 2013-05-22 Yamaha Corporation Capacitor microphone and diaphragm therefor
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP2007184415A (ja) 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
DE102006019446B4 (de) * 2006-04-24 2008-04-24 Multi Umwelttechnologie Ag Trägermedium zur Immobilisierung von Mikroorganismen und Verfahren zur Herstellung dieses Trägermediums
ITMI20070099A1 (it) * 2007-01-24 2008-07-25 St Microelectronics Srl Dispositivo elettronico comprendente dispositivi sensori differenziali mems e substrati bucati
JP5192864B2 (ja) 2007-03-22 2013-05-08 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
US8767983B2 (en) * 2007-06-01 2014-07-01 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
CN101346014B (zh) * 2007-07-13 2012-06-20 清华大学 微机电系统麦克风及其制备方法
DE102008005686B9 (de) 2008-01-23 2019-06-27 Tdk Corporation MEMS-Bauelement und Verfahren zur Herstellung eines MEMS-Bauelements
DE102009019446B4 (de) 2009-04-29 2014-11-13 Epcos Ag MEMS Mikrofon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201345734Y (zh) * 2008-12-26 2009-11-11 瑞声声学科技(深圳)有限公司 硅基麦克风

Also Published As

Publication number Publication date
CN102893632A (zh) 2013-01-23
DE102010022204A8 (de) 2012-05-16
DE102010022204B4 (de) 2016-03-31
KR101761967B1 (ko) 2017-08-04
DE102010022204A1 (de) 2011-11-24
JP5903094B2 (ja) 2016-04-13
KR20130113339A (ko) 2013-10-15
US9084366B2 (en) 2015-07-14
JP2013533122A (ja) 2013-08-22
WO2011144570A1 (de) 2011-11-24
US20130121523A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN102893632B (zh) 具有平面结构形式的电元件和制造方法
CN103130175B (zh) Mems芯片封装以及用于制造mems芯片封装的方法
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
CN103747616B (zh) 元器件内置模块
WO2013008415A1 (ja) 配線基板および立体配線基板の製造方法
CN102263084A (zh) 半导体芯片及具有堆叠芯片结构的半导体封装
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
EP3063952A1 (en) An acoustic assembly and method of manufacturing the same
EP4030475A1 (en) Encapsulation structure and electronic apparatus
CN106711105A (zh) 覆盖金属层填充孔或槽的封装结构及制作方法
CN103021981A (zh) 集成电路及制造方法
US7973399B2 (en) Embedded chip package
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN102158775B (zh) 微机电系统麦克风封装结构及其形成方法
KR20150058467A (ko) Ｍｅｍｓ 기기에 임베드된 회로
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN101150886A (zh) 微机电麦克风的封装结构及封装方法
CN101202259B (zh) 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
CN103762200B (zh) 芯片封装件及其封装方法
CN104136364A (zh) 微机电系统芯片尺寸封装
CN103227164A (zh) 半导体封装构造及其制造方法
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
EP3360340B1 (en) Top port microphone with enlarged back volume
WO2023093854A1 (zh) 电子封装结构、电子封装结构的制作方法以及电子设备
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171225

Address after: Tokyo, Japan, Japan

Patentee after: TDK Corp.

Address before: Munich, Germany

Patentee before: Epcos Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161102

Termination date: 20200516

CF01 Termination of patent right due to non-payment of annual fee