JP5903094B2 - 平坦構造の電子部品及びその製造方法 - Google Patents

平坦構造の電子部品及びその製造方法 Download PDF

Info

Publication number
JP5903094B2
JP5903094B2 JP2013510581A JP2013510581A JP5903094B2 JP 5903094 B2 JP5903094 B2 JP 5903094B2 JP 2013510581 A JP2013510581 A JP 2013510581A JP 2013510581 A JP2013510581 A JP 2013510581A JP 5903094 B2 JP5903094 B2 JP 5903094B2
Authority
JP
Japan
Prior art keywords
chip
substrate
electronic component
notch
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013510581A
Other languages
English (en)
Other versions
JP2013533122A (ja
Inventor
ポール ウォルフガング
ポール ウォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2013533122A publication Critical patent/JP2013533122A/ja
Application granted granted Critical
Publication of JP5903094B2 publication Critical patent/JP5903094B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

本発明は平坦構造の電子部品及びその製造方法に関するものである。
電子部品に対しては，小型化やコスト削減等の要求が高まっている。最新の電子部品は，多面取りプロセスにより，及び／又はウエハを使用することにより，高い費用対効果をもって製造することができる。このような電子部品はマイクロフォン，例えばＭＥＭＳマイクロフォンとして使用可能である。
ウエハを使用する場合，多面取りでウエハ上に配置する電子部品数を増加させるほど，電子部品をより効率的に製造することができる。特に平坦な電子部品にあっては，１枚のウエハから製造可能な部品総数を増加させるために，薄く大口径のウエハが必要とされる。このようなウエハは，薄膜化又は大口径化するほど機械的に不安定となるため，一定の限度を超えた薄膜化は不可能である。特に，薄いウエハは，欠陥，凹凸及び破損を生じ易い。
特許文献１（米国特許第６７８１２３１号明細書）は，ＭＥＭＳチップが基板上に支持され，キャップで覆われたＭＥＭＳマイクロフォンを開示している。
特許文献２（米国特許第６０８８４６３号明細書）及び特許文献３（米国特許第６５２２７６２号明細書）は，ＭＥＭＳチップを備える電子部品を開示している。この電子部品においては，基板の両面にチップが配置されている。
特許文献４（米国特許出願公開第２００８０２７９４０７号公報）は，構造高さを減少させたＭＥＭＳマイクロフォンを開示している。
米国特許第６７８１２３１号明細書 米国特許第６０８８４６３号明細書 米国特許第６５２２７６２号明細書 米国特許出願公開第２００８/０２７９４０７号公報
上記の特許文献に記載された電子部品の高さは，少なくとも，ＭＥＭＳチップの高さと，そのＭＥＭＳチップを支持する基板の高さとの和に相当する。
既知の電子部品，特にＭＥＭＳ素子の問題点は，しばしば構造高さが過大となることである。
従って本発明の課題は，平坦構造の電子部品を，優れた費用対効果をもって製造可能とすることである。特に，電子部品の製造は，部品単価を低減する上で合理的な多面取りプロセスと両立させる必要がある。
この課題は，本発明に従って，請求項１に記載の電子部品により，又は請求項８に記載の製造方法により解決される。なお，本発明の有利な実施形態は従属請求項に記載したとおりである。
電子部品は，切欠と，第１チップと，第１コンタクト面とを有する基板を備える。切欠は基板を貫通し，チップは切欠内部に配置される。外部コンタクト面は，第１チップを外部スイッチ手段と接続するために設けられるものである。
電子部品が切欠を有する基板を備え，切欠内部にチップが配置される場合には，機械的安定性を相対的に高めると同時に構造高さを低減することが可能であることを確認した。すなわち，電子部品の全高を算出するために，基板の高さをチップ構成要素の高さに加える必要が無くなる。基板を貫通する切欠内部にチップを配置することにより，本発明に係る電子部品全体の構造高さは，基板及びチップの内，より高い構成要素の高さのみにより規定されるからである。
例えば，チップの構造高さが基板の構造高さより高い場合，電子部品の全高がチップの構造高さにより規定される。このような素子は，従来の素子と比較してより厚みのある基板を備えることが可能になる。基板の構造高さが増大しても，基板の全高がチップの全高を下回っている限り，基板の高さは電子部品の全高に対して悪影響を及ぼさないためである。従って，全高の低い構造形態にも関わらず，電子部品の機械的安定性を維持することができる。
原則的には，基板を貫通する切欠により，切欠の無い基板又は切欠が設けられているが貫通していない基板と比較して基板が脆弱化する。これを補償するために基板を厚くし，増加した基板の高さによって，切欠に起因する構造的脆弱性を補償し，電子部品の機械的安定性を高めることが可能である。製造過程における薄膜化工程に関しても，例えば基板及び／又はチップのエッチングにより基板素材が構造的に脆弱化する可能性があるが，このような薄膜化工程を大幅に，又は完全に省くことができる。これは，電子部品が可及的に平坦であるためである。
また，薄膜化工程が必要な場合でも，その工程を簡便かつ迅速に行うことが可能である。本発明に係る平坦な電子部品の場合には，初期厚がより厚いために構造的な脆弱化が問題とならず，これにより製造コストを低下させることが可能である。
外部コンタクト面は，チップ表面又は基板表面に配置することが可能である。
本発明の一実施形態において，電子部品は接着剤を備え，その接着剤は第１チップと切欠との間の開口部中に塗布されて第１チップを基板に接続する。
第１チップは，切欠内に隙間無く適合させることができる。しかし，切欠をチップより大きく形成し，基板とチップの間に開口部を配置しても差し支えない。その場合には，接着剤によって基板をチップに結合する。これにより，機械的な力がチップにより受け止められ，かつ，伝達可能となるため，原則的には基板における構造的弱点である切欠が，チップによって機械的に安定化される。従って，前述した構成に対応する電子部品は，切欠が貫通しているにも関わらず，驚くほど高い機械的安定性を有する。その場合にも，基板を特に厚く形成する必要がある訳ではない。
接着剤としては，重合後の最終的な素材特性及び接着特性が，固体の成形剤となる液体樹脂が適用可能である。この場合，硬化剤の添加，加温又は紫外線照射などによって硬化を開始させることも可能である。液体樹脂としては，エポキシ樹脂，シリコン樹脂，フェノール樹脂，ウレタン樹脂，アクリル樹脂などが適用可能である。基板をチップに接続する接着剤としては，ホットメルト接着剤を適用することも可能であるが，その場合には基板及びチップを十分な耐熱性を有する素材で構成する。更に，溶剤系接着剤も接着剤として適当である。
しかしながら，接着剤を使用せず，切欠を施した基板とチップとを機械的に安定した一個の構成素材として接続することも可能である。そのためには，接続前に基板をチップよりも高温に加熱し，熱膨張によって切欠をチップよりも拡げるか，又はチップをより低温に冷却し，同様に縮めるかする。いずれの場合でも，基板の温度をチップの温度よりも高めることとし，その後チップを切欠内部に挿入する。基板とチップの温度が同じになった時点で，切欠内部におけるチップの「座り」が機械的に安定する。
一実施形態において，電子部品の基板表面又は第１チップ表面の一部分には，コーティングが施される。コーティングは，表面でコーティングが施された部分に，接着剤の塗布が支援されるよう配置される。前述の表面の一部分とは，特に基板をチップに接続するための接着剤が塗布される表面部分が対象となる。
接着剤として，粘着剤を第１チップと基板の間の開口部に塗布してもよい。基板とチップとの間に配された開口部は，チップの周囲を環状に囲む。しかし，チップを一箇所又は二箇所以上で基板に接触させ，チップと基板との接触部分に開口部を配置し，該接触部分のみに接着剤を塗布してもよい。
チップはカバーを備えてもよい。カバーは基板側，即ち取り付け側に配置するか，又はチップの基板とは反対側に配置することもできる。このようなカバーは，ＭＥＭＳチップのメンブレン又はバックプレートを保護する。特にＭＥＭＳチップの基板側に配されたカバーは，例えば接着剤と接触する前のメンブレン又はバックプレートなどのＭＥＭＳ機構を保護する。
接着剤は，例えば直接塗布するか又は噴射してもよい。その際，接着剤をカニューレ又は管などを用いて貯蔵容器から押し出し，又は噴射して基板又はチップ表面の該当部分に塗布することができる。
電子部品はコーディングを施される。コーティングによって表面への接着剤の塗布が助長され，接着剤を開口部内で均一に配分することができる。接着剤の配分は，このようなプロセスにより促進する以外に，加熱によっても促進可能である。
追加の接着剤貯留部を，更なるチップの取り付け位置に設けてもよい。
一実施形態において電子部品は蓋を備えており，基板上側の一部分，特に切欠部分，又は第１チップ上側の一部分を覆う。蓋によって基板の上側全体を覆い，それにより第１チップの上側全体を覆うことも可能である。基板は更に，チップを囲んで突出する縁部を備え，蓋は該縁部の上に取り付けられる。従って，蓋と基板の縁部によって空洞が構成され，該空洞内部にチップが配置され，閉鎖される。これによりチップの上側はカプセル封入される。チップの下側も下蓋によって覆われるため，チップは完全にカプセル内部に封入される。
蓋は硬質のフィルムを備えてもよく，該フィルムは素子製造の際に，例えばシンプルパネルプロセスにおいて，ラミネート加工される。ハウジング体が平坦である場合，又はチップが基板より高い場合，基板又はチップ表面の該当部分を，キャップ状のカバーで覆うこともできる。
一実施形態においては，基板は２層又は複数の誘電体層及びその間に配置されたメタライジング層からなる多層構造とする。メタライジング層上には導体路又はインピーダンス素子を構成する。内部接続によって，第１チップ，インピーダンス素子又は導体路，及び外部コンタクト面が接続される。
誘電体層は，ＨＴＣＣ（高温共焼成セラミックス多層基板）又はＬＴＣＣ（低温共焼成セラミックス多層基板）を備えることができる。
多層構造である基板は，更なるコンタクト面を備え，該コンタクト面を介して，導体路又は基板のインピーダンス素子はチップのコンタクト面と接続できる。１面，又は複数の外部コンタクト面を，外部のスイッチ環境との接続のために実装してもよい。
電子部品は，ＨＦ（高周波）信号用として構成することができる。その際，多層構造の基板内部におけるインピーダンス素子は，外部コンタクト面又は外部スイッチ手段と，第１チップにおけるその都度該当するスイッチング素子との間でインピーダンス整合又はインピーダンス変換を行うことができる。
この場合に内部接続は，導体路に加えてボンディングワイヤ，バンプ接続及びスルーコンタクトを含むことができる。
一実施形態において，電子部品は第１チップに加えて，少なくとも更なる１基のチップを備える。更なるチップは，例えばＡＳＩＣチップ（Application Specific Integrated Circuit）で構成してもよい。一実施形態において，電子部品は基板に固定されたＡＳＩＣチップを備え，内部接続により第１チップと接続する。更なるチップも，更なる切欠の内部に配置される。しかし，通常ＩＣチップは構造高さが例えばＭＥＭＳチップよりも低いため，追加されたＩＣチップの高さによって素子の全高が実際に高くなることはない。
第１チップは，ＭＥＭＳ素子構造を有するＭＥＭＳチップで構成することができる。この場合にＡＳＩＣチップは，素子構造調整のため，又は素子構造から発生するデータ信号の評価のための接続を実装できる。
一実施形態において，第１チップはメンブレン及びバックプレートを備えたＭＥＭＳチップである。基板又はＭＥＭＳチップの内部には，背面容積が配置される。電子部品はマイクロフォンすることが可能であり，従ってこのようなＭＥＭＳマイクロフォンは，メンブレンとバックプレートを備えることになり，メンブレンとバックプレートの間は，通常はバイアス電圧が印加される。ＡＳＩＣチップは，バイアス電圧を調整可能とした接続，又は音響信号をコード化する電気信号を評価可能な接続を有する。
通常ＭＥＭＳマイクロフォンは，バックプレート又はメンブレンに隣接する背面容積を備えなければならない。通常は，このような背面容積によってＭＥＭＳマイクロフォンの構造形状が大型化してしまう。本発明においては，ＭＥＭＳマイクロフォンの構造形状を平坦とし，例えば閉鎖された容積内部でＭＥＭＳチップに実質的に隣接して背面容積を配置するため，特に背面容積が存在することで，ＭＥＭＳマイクロフォンの全高が必然的に高くなることはない。
三次元の成形体に導体路を設けたデバイス，いわゆるＭＩＤ（Molded Interconnected Devices）には，素子に内部接続を配置するという更なる可能性がある。基板には，例えばＦＲ４などの有機ラミネートを更に実装可能である。基板の下側又は上側には，例えばＳＭＤ（表面実装部品）はんだパッド又はボンディングワイヤパッドなどを外部コンタクト面として配置することができる。
第１チップ又は更なるチップは，例えばＡＳＩＣチップと同様に，ワイヤボンド技術又はフリップチップ技術により内部接続と接続可能である。第１チップを基板と接続する接着剤の残りの接着剤貯留部を基板上の位置に留めて更なるチップを受容可能とすることができる。
基板をサポートフィルム上に配置し，次に切欠部分にあってカバーされていないサポートフィルム部分に接着剤を塗布し，その後に切欠内部で接着剤上に第１チップを配置して，基板と第１チップの間の開口部を接着剤で埋めることも可能である。
平坦構造を有する電子部品を製造するための本発明に係る製造方法は，以下のステップを含む：
・基板を貫通する切欠を備える基板を提供するステップ，
・第１チップを提供するステップ，
・前記基板をサポートフィルム上に配置するステップ，
・前記第１チップを前記切欠内部に配置するステップ，及び
・前記第１チップを前記切欠内部に固定するステップ。
この方法の一実施形態において，フィルムは，基板及びチップに面した側に，連続するか又は必要に応じて構造化した接着剤層を備える。
これによって，基板及び第１チップをフィルム上で正確に配置し易くなり，特に配置後にずれを生じるリスクが低減される。
前記方法の一実施形態は，更に以下のステップを含む：
・カバーフィルムを提供するステップ，
・前記カバーフィルムから蓋を構成するステップ，及び
・前記蓋を，前記基板又は前記チップの一部の上に配置するステップ。
製造の際に使用されたサポートフィルムは，電子部品の製造後も残留させてもよいが，再び除去してもよい。
基板に適当な溝，貯留部，管又はそれらに類する構造を付与することにより，接着剤を開口部により容易に塗布することができ，開口部内で容易に分散せることができる。
マイクロフォンの音波入力開口部は，マスキングしたプラズマエッチングによって構成することが可能である。レーザ穴あけの場合，特に斜め方向に照射することでも，音波入力開口部を構成できる。斜め方向照射によって照射レーザが，破損しやすいメンブレンを貫通することを回避することができる。
電子部品の基本形状を示す略図である。 切欠が貫通する基板を示す略図である。 フィルム上に配置された電子部品の基板を示す略図であり，チップが切欠内へまさに挿入される状況を示す。 フィルム上の基板とチップの配置を示す略図であり，基板とチップの間には開口部が配置されている。 チップを基板に接続するために接着剤を塗布する状況を示した略図である。 チップが接着剤によって基板と接続された電子部品を示す略図である。 更なるチップが基板に接着された電子部品を示す略図である。 音波入力開口部を備えたＭＥＭＳマイクロフォンを示す略図であって，背面容積が蓋で覆われている。 基板が多層構造を有する電子部品の略図である。
以下に本発明に係る電子部品の具体的詳細を，実施形態及びその略図に基づいて詳説する。
図１は，基板ＴＲ及び第１チップＣＨ１を備えた電子部品ＥＢを示す。基板ＴＲには切欠ＡＵが設けられており，切欠ＡＵは基板ＴＲを貫通する。更に電子部品ＥＢは，第１チップＣＨ１を外部のスイッチ環境と接続するための外部コンタクト面ＥＫを備える。図１の実施形態に示された第１チップＣＨ１は，ＭＥＭＳマイクロフォンチップである。第１チップが基板ＴＲを貫通する切欠内部に配置されるため，既知の電子部品と比較して電子部品全体の構造高さが低減され，かつ機械的な安定性は低減されずに済む。
図２は，電子部品の基板ＴＲを示し，基板ＴＲには垂直方向に基板ＴＲを貫通する切欠ＡＵが施される。基板ＴＲは表面ＯＴを備える。特に切欠ＡＵを囲む縁部分は，表面ＯＴの垂直方向に屹立する一部によって限定される。切欠ＡＵを限定する基板ＴＲの表面の意義は以下の図において詳説されるものであり，基板ＴＲとチップＣＨ１とを結合する意味合いを持つ。
図３は基板ＴＲを示し，基板ＴＲはサポートフィルムＨＦＯ上に配置される。図３は，製造過程において第１チップＣＨ１が切欠ＡＵ内部にまさに挿入される瞬間を示す。第１チップＣＨ１はメンブレンＭＥ，バックプレートＲＰを備える。更にサポートフィルムＨＦＯ上には薄い接着剤層ＫＳが配され，接着剤層ＫＳは，基板ＴＲ及び第１チップＣＨ１をサポートフィルムＨＦ１上へ配置するのを補助する。第１チップは表面ＯＣを備える。第１チップＣＨが切欠内部に配置される際，第１チップの表面ＯＣ及び基板ＴＲの表面ＯＴの平行部分が，切欠内部で互いに向かい合って屹立する。
図４は第１チップＣＨ１を示し，第１チップは基板ＴＲの切欠内部に配置する。第１チップＣＨ１と基板ＴＲとはサポートフィルムＨＦＯ上に配置する。第１チップＣＨ１は，基板ＴＲと第１チップＣＨ１との間の開口部ＳＰが，第１チップＣＨ１を閉鎖パスに沿ってとり囲むよう，切欠内部に配置される。
図５は，基板ＴＲをチップに接続する接着剤ＫＬの塗布状況を示す。チップと基板ＴＲは，サポートフィルムＨＦＯ上に配置する。チップと基板ＴＲの表面の該当部分は，切欠内部で向かい合って屹立し，コーティングＢＥを備える。コーティングＢＥにより，基板ＴＲとチップの表面の対応部分への接着剤ＫＬの塗布が助長される。その際，接着剤ＫＬの硬化後にチップが基板ＴＲと摩擦結合するよう接着剤ＫＬが塗布される。コーティングにより，表面の対応部分への接着剤の塗布が助長される。
図６の電子部品においては，チップを囲む閉鎖パスに沿って接着剤ＫＬがチップを基板ＴＲと接続している。電子部品の全構造高さが低減されており，チップが機械的な力を受け，それを伝達可能であるため，同時に機械的安定性も低減されずに済む。
カバーＡＤは，チップの下側に配置されており，それによって，部品構成，又は例えばメンブレン，背面容積，又はバックプレートといったチップの他の部品が保護される。特に素子構成又は接着剤ＫＬと接触する部品が保護される。また，チップの上側を保護カバーで覆うことも可能である。
図７は電子部品を示し，第１チップＣＨ１の横に，更なるチップＡＣが備わる。更なるチップＡＣは，ＡＳＩＣチップである。ＡＳＩＣチップは，接着剤ＫＬによって基板と接着する。第１チップＣＨ１及びＡＳＩＣチップＡＣは，ボンディングワイヤＢＤによって接続される。
図８に示した電子部品においては，ＭＥＭＳチップ及び更なるチップの上側が蓋ＤＥで覆われる。蓋ＤＥは，背面容積ＲＶも覆っている。背面容積ＲＶは，蓋，基板，接着剤及び第１チップにより完全に包囲されているため，電子部品の周囲に対して密閉される。ＭＥＭＳチップである第１チップは，その下側に音波入力開口部ＳＥＯを備える。第１チップＣＨ１がメンブレンＭＥ及びバックプレートＲＰを有することにより，電子部品は，構造高さが平坦で，かつ機械的安定性に優れたＭＥＭＳマイクロフォンとなる。
図９に示した電子部品の配置において，基板ＴＲは多層構造であり，誘電体層ＤＳを備える。誘電体層の間にはメタライジング層ＭＥを配置する。メタライジング層ＭＥ上にはキャパシタンス素子ＫＥ及びインダクタンス素子ＩＥを構成する。第１チップのコンタクト面は，ボンディングワイヤＢＤにより基板ＴＲのコンタクト面と接続する。基板ＴＲの内部に配置されたインダクタンス素子ＩＥ及びキャパシタンス素子ＫＥは，スルーコンタクトＤＫ又は導体路ＬＢにより，基板ＴＲの下側で外部コンタクト面ＥＫと接続し，ＡＳＩＣチップＡＣとも接続する。多層構造の基板ＴＲ内部に配置されたボンディングワイヤＢＤ，インピーダンス素子ＩＥ，ＫＥ，ＡＳＩＣチップＡＣと基板ＴＲ間のバンプ接続と，更に備えられたメタライジングラインとによって電子部品の内部接続が実現される。
本発明に係る電子部品は，上述した実施形態に限定されるものではない。例えば，更なる接続素子，チップ又は切欠などを含む異なる特徴及び変形の組み合わせも，本発明の実施形態に含まれる。
ＡＣ： ＡＳＩＣチップ
ＡＤ： カバー
ＡＵ： 切欠
ＢＤ： ボンディングワイヤ
ＢＥ： コーティング
ＣＨ１： 第１チップ
ＤＥ： 蓋
ＤＫ： スルーコンタクト
ＤＳ： 誘電体層
ＥＢ： 電子部品
ＥＫ： 外部コンタクト面
ＨＦＯ： サポートフィルム
ＩＥ： インダクタンス素子
ＫＥ： キャパシタンス素子
ＫＬ： 接着剤
ＫＳ： 接着剤層
ＬＢ： 導体路
ＭＥ： メンブレン
ＭＳ： メタライジング層
ＯＣ： チップ表面
ＯＴ： 基板表面
ＲＰ： バックプレート
ＲＶ： 背面容積
ＳＥＯ： 音波入力開口部
ＳＰ： 開口部
ＴＲ： 基板

Claims (8)

  1. 平坦構造を有する電子部品（ＥＢ）であって，
    ・切欠（ＡＵ）を有する基板（ＴＲ）と，音波入力開口部（ＳＥО）及びカバー（ＡＤ）を備える第１チップ（ＣＨ１）と，ＡＳＩＣチップ（ＡＣ）と，背面容積（ＲＶ）と，蓋（ＤＥ）と，外部コンタクト面（ＥＫ）とを備え，
    ・前記切欠（ＡＵ）が，前記切欠（ＡＵ）の前記基板の水平方向のサイズが前記第１チップ（ＣＨ１）の水平方向のサイズより大きくなるよう前記基板（ＴＲ）を貫通し，
    ・前記第１チップ（ＣＨ１）が前記切欠（ＡＵ）内部に配置され，
    ・前記音波入力開口部（ＳＥＯ）は，前記カバー（ＡＤ）の一部に形成される穴であり，前記第１チップ（ＣＨ１）の下側に配置され，
    ・前記蓋（ＤＥ），前記基板（ＴＲ）及び前記第１チップ（ＣＨ１）は，前記背面容積（ＲＶ）を包囲し，
    ・前記ＡＳＩＣチップ（ＡＣ）が，前記基板（ＴＲ）に固定され，かつ，内部接続により前記第１チップ（ＣＨ１）と接続し，
    ・前記外部コンタクト面（ＥＫ）が，前記第１チップ（ＣＨ１）を外部スイッチ手段に接続するために設けられ，
    ・前記電子部品（ＥＢ）の高さは，前記基板（ＴＲ）の高さと，前記第１チップ（ＣＨ１）の高さとの和より低くなり，
    ・前記第１チップ（ＣＨ１）は，ＭＥＭＳチップであり，
    ・前記電子部品（ＥＢ）は，ＭＥＭＳマイクロフォンである電子部品。
  2. 請求項１に記載の電子部品であって，更に接着剤（ＫＬ）を備え，該接着剤（ＫＬ）が，前記第１チップ（ＣＨ１）と前記切欠（ＡＵ）との間の開口部（ＳＰ）内部に配置されて前記第１チップ（ＣＨ１）を前記基板（ＴＲ）に結合する電子部品。
  3. 請求項１又は２に記載の電子部品であって，更にコーティング（ＢＥ）を備え，該コーティング（ＢＥ）が，前記基板（ＴＲ）の表面（ＯＴ）又は前記第１チップの表面（ＯＣ）の一部に施されて，該表面（ＯＴ，ＯＣ）の前記一部に対する前記接着剤（ＫＬ）の塗布を支援する電子部品。
  4. 請求項１から３の何れか一項に記載の電子部品であって，
    ・前記基板（ＴＲ）が，２層の誘電体層（ＤＳ）と，これら誘電体層（ＤＳ）の間に配置されたメタライジング層（ＭＳ）とを有する多層構造であり，
    ・前記メタライジング層（ＭＳ）に導体路（ＬＢ）又はインピーダンス素子（ＩＥ，ＫＥ）が構造化され，
    ・前記第１チップ（ＣＨ１），前記インピーダンス素子（ＩＥ，ＫＥ）及び前記外部コンタクト面（ＥＫ）が内部接続により接続される電子部品。
  5. 請求項１から４の何れか一項に記載の電子部品であって，
    ・前記第１チップ（ＣＨ１）がメンブレン（ＭＥ）及びバックプレート（ＲＰ）を備えるＭＥＭＳチップである電子部品。
  6. 平坦構造を有する電子部品を製造する方法であって，
    ・切欠（ＡＵ）を貫通させた基板（ＴＲ）を準備するステップと，
    ・第１チップ（ＣＨ１）を準備するステップと，
    ・前記基板（ＴＲ）を支持フィルム（ＨＦＯ）上に配置するステップと，
    ・前記第１チップ（ＣＨ１）を前記切欠（ＡＵ）内部に配置するステップと，
    ・前記第１チップ（ＣＨ１）を前記切欠（ＡＵ）内部に固定するステップと，
    ・前記支持フィルム（ＨＦＯ）を除去するステップと，
    ・前記第１チップ（ＣＨ１）の下側のカバー（ＡＤ）に音波入力開口部（ＳＥＯ）を構成するステップとを含み，
    前記切欠（ＡＵ）が，前記切欠（ＡＵ）の前記基板の水平方向のサイズが前記第１チップ（ＣＨ１）の水平方向のサイズより大きくなるよう前記基板（ＴＲ）を貫通し，前記音波入力開口部（ＳＥＯ）は，前記カバー（ＡＤ）の一部に形成される穴である方法。
  7. 請求項６に記載の方法であって，
    前記支持フィルム（ＨＦＯ）が，前記基板（ＴＲ）及び前記チップ（ＣＨ１）に対向する側に接着剤層（ＫＳ）を備える方法。
  8. 請求項７に記載の方法であって，更に，
    ・カバーフィルムを準備するステップと，
    ・該カバーフィルムから蓋（ＤＥ）を構造化するステップと，
    ・該蓋（ＤＥ）を，前記基板（ＴＲ）又は前記チップ（ＣＨ１）の一部の上に配置するステップとを含む方法。
JP2013510581A 2010-05-20 2011-05-16 平坦構造の電子部品及びその製造方法 Expired - Fee Related JP5903094B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010022204.6 2010-05-20
DE102010022204.6A DE102010022204B4 (de) 2010-05-20 2010-05-20 Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
PCT/EP2011/057889 WO2011144570A1 (de) 2010-05-20 2011-05-16 Elektrisches bauelement mit flacher bauform und herstellungsverfahren

Publications (2)

Publication Number Publication Date
JP2013533122A JP2013533122A (ja) 2013-08-22
JP5903094B2 true JP5903094B2 (ja) 2016-04-13

Family

ID=44486433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510581A Expired - Fee Related JP5903094B2 (ja) 2010-05-20 2011-05-16 平坦構造の電子部品及びその製造方法

Country Status (6)

Country Link
US (1) US9084366B2 (ja)
JP (1) JP5903094B2 (ja)
KR (1) KR101761967B1 (ja)
CN (1) CN102893632B (ja)
DE (1) DE102010022204B4 (ja)
WO (1) WO2011144570A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542850B2 (en) 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
DE102007058951B4 (de) 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
CN103545303B (zh) * 2012-07-17 2018-02-09 马维尔国际贸易有限公司 集成电路封装体组件、用于组装印刷电路板的方法 和集成电路封装体
US9467785B2 (en) * 2013-03-28 2016-10-11 Knowles Electronics, Llc MEMS apparatus with increased back volume
JP6914540B2 (ja) * 2016-07-29 2021-08-04 国立大学法人東北大学 マイクロフォン、電子機器及びパッケージング方法
DE102018216282A1 (de) * 2018-09-25 2020-03-26 Robert Bosch Gmbh Verfahren zur Herstellung eines MEMS-Sensors
JP6991300B2 (ja) * 2020-12-10 2022-01-12 ローム株式会社 電子部品
CN112973814B (zh) * 2021-03-03 2022-03-18 北京理工大学 一种用于多层微流控芯片的层间自动对准键合装置及方法
CN113573220B (zh) * 2021-07-28 2023-01-03 杭州安普鲁薄膜科技有限公司 一种带有防尘透声膜组件的mems复合件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
DE19810756A1 (de) * 1998-03-12 1999-09-23 Fraunhofer Ges Forschung Sensoranordnung zur Messung von Druck, Kraft oder Meßgrößen, die sich auf Druck oder Kraft zurückführen lassen, Verfahren zur Herstellung der Sensoranordnung, Sensorelement und Verfahren zur Herstellung des Sensorelements
US6088463A (en) * 1998-10-30 2000-07-11 Microtronic A/S Solid state silicon-based condenser microphone
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6522762B1 (en) * 1999-09-07 2003-02-18 Microtronic A/S Silicon-based sensor system
JP2002083890A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体モジュール
US7024936B2 (en) * 2002-06-18 2006-04-11 Corporation For National Research Initiatives Micro-mechanical capacitive inductive sensor for wireless detection of relative or absolute pressure
US6781231B2 (en) * 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
DE102005002751B4 (de) * 2005-01-20 2012-06-14 Alre-It Regeltechnik Gmbh Leiterplatte mit funktionalem Element und Verfahren zur Positionisierung eines funktionalen Elements auf einer Leiterplatte
DE102005007423B3 (de) 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
JP2006294825A (ja) * 2005-04-11 2006-10-26 Renesas Technology Corp 半導体集積回路装置
US20070121972A1 (en) * 2005-09-26 2007-05-31 Yamaha Corporation Capacitor microphone and diaphragm therefor
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP2007184415A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
DE102006019446B4 (de) * 2006-04-24 2008-04-24 Multi Umwelttechnologie Ag Trägermedium zur Immobilisierung von Mikroorganismen und Verfahren zur Herstellung dieses Trägermediums
ITMI20070099A1 (it) * 2007-01-24 2008-07-25 St Microelectronics Srl Dispositivo elettronico comprendente dispositivi sensori differenziali mems e substrati bucati
JP5192864B2 (ja) * 2007-03-22 2013-05-08 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
US8767983B2 (en) * 2007-06-01 2014-07-01 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
CN101346014B (zh) * 2007-07-13 2012-06-20 清华大学 微机电系统麦克风及其制备方法
DE102008005686B9 (de) 2008-01-23 2019-06-27 Tdk Corporation MEMS-Bauelement und Verfahren zur Herstellung eines MEMS-Bauelements
CN201345734Y (zh) 2008-12-26 2009-11-11 瑞声声学科技(深圳)有限公司 硅基麦克风
DE102009019446B4 (de) 2009-04-29 2014-11-13 Epcos Ag MEMS Mikrofon

Also Published As

Publication number Publication date
US9084366B2 (en) 2015-07-14
US20130121523A1 (en) 2013-05-16
WO2011144570A1 (de) 2011-11-24
JP2013533122A (ja) 2013-08-22
KR20130113339A (ko) 2013-10-15
CN102893632A (zh) 2013-01-23
DE102010022204A1 (de) 2011-11-24
DE102010022204B4 (de) 2016-03-31
KR101761967B1 (ko) 2017-08-04
CN102893632B (zh) 2016-11-02
DE102010022204A8 (de) 2012-05-16

Similar Documents

Publication Publication Date Title
JP5903094B2 (ja) 平坦構造の電子部品及びその製造方法
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
JP4299126B2 (ja) 構成素子を気密封止するための方法
US10773949B2 (en) Method of manufacturing an electronic device
US10745269B2 (en) MEMS package
JP4838732B2 (ja) 電気的構成素子および製造方法
US20210280479A1 (en) Component Carrier With a Stepped Cavity and a Stepped Component Assembly Embedded Within the Stepped Cavity
US8941223B2 (en) MEMS device package with conductive shell
WO2017090508A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
US7973399B2 (en) Embedded chip package
JP2011525618A (ja) センサチップを有する半導体チップ装置及びその製造方法
JP2010045201A (ja) 電子部品モジュール及びその製造方法
KR102353065B1 (ko) 매립형 건식 필름 배터리 모듈 및 그 제조 방법
JP2006351590A (ja) マイクロデバイス内蔵基板およびその製造方法
JP2013536586A (ja) 電子部品及びその製造方法
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP2006129448A (ja) 通信モジュール
EP3360340B1 (en) Top port microphone with enlarged back volume
CN116760385A (zh) 嵌埋芯片的封装基板、模组、电子产品及制备方法
KR20170008048A (ko) 전자 소자 모듈 및 그 제조 방법
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
JP2013539253A (ja) モジュール及びその製造方法
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180110775A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160311

R150 Certificate of patent or registration of utility model

Ref document number: 5903094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees