CN116760385A - 嵌埋芯片的封装基板、模组、电子产品及制备方法 - Google Patents
嵌埋芯片的封装基板、模组、电子产品及制备方法 Download PDFInfo
- Publication number
- CN116760385A CN116760385A CN202310600856.1A CN202310600856A CN116760385A CN 116760385 A CN116760385 A CN 116760385A CN 202310600856 A CN202310600856 A CN 202310600856A CN 116760385 A CN116760385 A CN 116760385A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- layer
- embedded
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title description 11
- 230000008093 supporting effect Effects 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims description 100
- 239000012790 adhesive layer Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 239000011162 core material Substances 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 17
- 238000003825 pressing Methods 0.000 abstract description 8
- 238000007789 sealing Methods 0.000 abstract description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 20
- 238000003475 lamination Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- ONBQEOIKXPHGMB-VBSBHUPXSA-N 1-[2-[(2s,3r,4s,5r)-3,4-dihydroxy-5-(hydroxymethyl)oxolan-2-yl]oxy-4,6-dihydroxyphenyl]-3-(4-hydroxyphenyl)propan-1-one Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1OC1=CC(O)=CC(O)=C1C(=O)CCC1=CC=C(O)C=C1 ONBQEOIKXPHGMB-VBSBHUPXSA-N 0.000 description 3
- 229940126142 compound 16 Drugs 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007906 compression Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本发明公开了一种嵌埋芯片的封装基板、模组、电子产品及制备方法。该封装基板包括：基底；支撑部，支撑部位于基底之上，其高度大于芯片的高度，并支撑部具有空腔；支撑层，支撑层位于支撑部上端，并覆盖空腔，使空腔被基底、支撑部及支撑层围合为封闭空间，其中，芯片被固定于基底上且位于空腔内部，基底及支撑层上形成有导电图形和/或导电孔，并且在基底的下表面或支撑层的上表面设置有暴露的凸点，以与芯片形成电连接。本发明利用嵌埋芯片的封装基板，使得模组封装可利用传统制备步骤实现，节省封装成本；芯片在压合过程中不直接受压，故可避免芯片隐裂，提升可靠性；利用空腔结构提供很好的密封性，提高良品率。
Description
技术领域
本发明涉及一种嵌埋芯片的封装基板，同时也涉及一种包含该嵌埋芯片的封装基板的模组及电子产品，还涉及一种嵌埋芯片的封装基板的制备方法，属于半导体封装技术领域。
背景技术
典型的射频前端模块包括：功率放大器(简写为PA)、低噪声放大器(简写为LNA)、多工器(Multiplexer)和RF滤波器等。其中，RF滤波器包括声表面波(简写为SAW)滤波器、体声波(BAW)滤波器、微机电系统(MEMS)滤波器和集成无源装置(IPD)滤波器等。
声表面波(简写为SAW)滤波器具有很多优势，包括工作频率高、通频带宽、选频特性好、体积小和重量轻等特点，而且可采用与集成电路相同的生产工艺，制造简单，成本低，频率特性的一致性好。在制造过程中，SAW滤波器在一块具有压电效应的材料基片上沉积金属膜，经过光刻形成叉指换能器。在工作时，产生的超声波在左右两边传播，为保证滤波器性能，要求叉指换能器的表面不能有污染，而且必须有空腔结构。
在申请号为201911227573.7的中国专利申请中，公开了一种芯片封装模块及封装方法，在设置有声表面波芯片的衬底之上依次形成第一层膜和第二层膜，利用第一层薄膜来形成芯片底部的空间结构。然而，由于该芯片封装模块采用裸芯片结构，在压覆膜时，芯片背面收到压力，容易造成芯片隐裂。
目前，滤波器最主流封装方式是覆膜，例如在SAW滤波器的表面通过真空压膜形成空腔结构。在这种封装方式中，压膜的压力直接作用在滤波器芯片的表面，容易出现隐裂，可靠性差，而且芯片在塑封时，压覆膜收到塑封注塑压力容易造成压覆膜进入到芯片空腔区域，导致芯片底部污染，影响产品性能。
发明内容
本发明所要解决的首要技术问题在于提供一种嵌埋芯片的封装基板。
本发明所要解决的另一技术问题在于提供一种包含嵌埋芯片的封装基板的模组及电子产品。
本发明所要解决的又一技术问题在于提供一种嵌埋芯片的封装基板的制备方法。
为实现上述技术目的，本发明采用以下的技术方案：
根据本发明实施例的第一方面，提供一种嵌埋芯片的封装基板，包括：
基底；
支撑部，所述支撑部位于所述基底之上，其高度大于所述芯片的高度，并且所述支撑部具有空腔；
支撑层，所述支撑层位于所述支撑部上方，并覆盖所述空腔，使所述空腔被所述基底、所述支撑部及所述支撑层围合为封闭空间，
其中，所述芯片被固定于所述基底上且位于所述空腔内部，
所述基底及所述支撑层上形成有导电图形和/或导电孔，并且在所述基底的下表面或所述支撑层的上表面设置有暴露的凸点，以与所述芯片形成电连接。
其中较优地，所述支撑部包括第一介电层和第二介电层，所述第一介电层位于所述基底与所述第二介电层之间。
其中较优地，所述第一介电层的横截面面积大于所述第二介电层的横截面面积，在两者交界处形成台阶结构。
其中较优地，所述支撑层与所述第二介电层之间设有粘结层。
其中较优地，所述支撑层与所述支撑部之间设有粘结层。
其中较优地，所述支撑层采用半固化态热固性材料。
其中较优地，所述支撑部为单层框架，所述框架由覆铜板制成。
其中较优地，所述支撑层采用基板芯材材料或陶瓷材料中的一种。
其中较优地，所述芯片为滤波器芯片。
根据本发明实施例的第二方面，提供一种包含上述嵌埋芯片的封装基板的模组。
其中较优地，所述模组还包括设置于所述嵌埋芯片的封装基板之上或之下的芯片。
根据本发明实施例的第三方面，提供一种包含嵌埋芯片的封装基板的电子产品。
根据本发明实施例的第三方面，提供一种嵌埋芯片的封装基板的制备方法，包括如下步骤：
对支撑部进行预开窗，在基底上通过UV膜，将所述支撑部粘结到所述基底上，形成预制空腔；
将芯片的背面朝向所述基底，固定在所述预制空腔中；
将所述支撑层固定到所述支撑部上，形成空腔，所述芯片固定于所述空腔内部；
完成所述嵌埋芯片的封装基板的后续基板连接和封装。
与现有技术相比较，本发明利用嵌埋芯片的封装基板，将诸如SAW滤波器的芯片嵌入到封装基板内部，使得模组封装可利用传统制备步骤实现，节省封装成本；因为在压合之前，芯片已嵌入到封装基板内部并且有支撑层和支撑部的保护，因此芯片在压合过程中不直接受压，故可避免SAW滤波器芯片隐裂，提升可靠性；利用空腔结构提供很好的密封性，可避免外界粉尘等进入而污染叉指换能器表面，提高良品率。
附图说明
图1为本发明第一实施例中，嵌埋芯片的封装基板的示意图
图2为本发明第二实施例中，嵌埋芯片的封装基板的示意图；
图3为本发明第三实施例中，嵌埋芯片的封装基板的示意图；
图4为本发明第四实施例中，嵌埋芯片的封装基板的示意图；
图5～图8为本发明第八实施例中，嵌埋芯片的封装基板的制备方法的流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
<第一实施例>
如图1所示，本发明第一实施例公开了一种嵌埋芯片的封装基板，其至少包括基底6，支撑部4，芯片10以及位于支撑部和芯片上方的支撑层2。其中，基底6的上表面用于承载芯片(在本实施例中为SAW滤波器，但并不限制于此，也可以是其他需要空腔的芯片)10。并且，基底6的上表面还印刷有导电图形8，利用硅通孔(TSV)技术实现电性互连。基底6的下表面印制有导电图形8，并覆盖有阻焊层9。导电图形8、阻焊层9根据具体应用场景而设置，使得导电图形8从阻焊层9暴露并用于与外部电路进行电连接。
基底6上表面通过非导电胶粘结有支撑部4。非导电胶包括但不限于UV胶，支撑部4的高度大于待嵌埋的SAW滤波器的高度。在支撑部4上通过激光或机械铣槽实现有导电孔7。通过导电孔7，使得支撑部4的上表面和下表面的导电图案8电连接。支撑部4的材料可以与基底6的材料相同，也可以不相同，但是均为介电材料。支撑部4是环形柱体，形成有空腔17，用于容纳芯片10。空腔17的内部尺寸大于芯片10的外部轮廓的尺寸，因此方便芯片10被准确可靠地放置到空腔17内部。支撑部4是一层结构。因为支撑部4仅采用一层框架(Frame)，该框架可以由覆铜板制作而成，因此加工流程短，优选在布线密度足够的封装产品中使用。
芯片10，在此以SAW滤波器为例，包括位于芯片上表面的电极11以及与上表面相对应的背面。芯片10的背面朝下，通过非导电胶固定于基底6上表面，并且位于支撑部4的空腔17内。芯片10的侧壁与支撑部的内壁通过非导电胶层12固定。非导电胶包括但不限于UV胶。
芯片10的位于芯片上表面的焊盘，通过在晶圆上的硅通孔(TSV)结构或玻璃通孔(TGV)结构101，从背面引出引脚(PIN)，再通过基底下表面的导电图形8和导电孔7，形成芯片10的焊盘的对外的电性连接，最终实现电路功能。在本实施例中，基底6为玻璃，因此采用玻璃通孔结构。
芯片10的上表面以及支撑部4的上方，利用快压工艺固定有支撑层2。支撑层2覆盖整个支撑部4和芯片10的上方，因此覆盖住支撑部4中的空腔17。如图1所示，空腔17被支撑层2、支撑部4和基底6围合起来，形成封闭空间，以容纳和保护芯片10。由于支撑层2、支撑部4和基底6的材料均为介电材料，而且厚度也比较大(相较于在现有技术中的形成空腔用的干膜的厚度而言，增加几倍的厚度)，因此可以承受的压力更大，解决了现有封装过程中，诸如SAW滤波器的芯片10受压过大导致隐裂的问题，提高了良品率。
而且，因为支撑部4的高度大于芯片10的高度，因此芯片10被放置到空腔17内之后，在芯片10与之间还有距离，形成对叉指换能器的保护。
通过基底6、支撑部4、支撑层2形成的空腔17将芯片10嵌埋到封装基板中，支撑层2不仅增大了空腔17的强度，还节省了封装中的覆膜流程，从而提高生产效率，降低生产成本。同时，SAW滤波器芯片进行倒装芯片焊接(FC bond)后，芯片底部可能被污染，采用本发明提供的技术方案就解决了芯片底部污染的问题，保证了产品性能的稳定，提高良品率。
采用本发明提供的技术方案，支撑部4的层数多，布线能力提高，可以提高布通率。
<第二实施例>
如图2所示，在本发明的一个优选实施例中，嵌埋芯片的封装基板与第一实施例相似，优化之处在于在支撑层2的远离支撑部4的表面，还设置有第三介电层1以及位于第三介电层1上的塑封料16。第三介电层1与支撑层2采用层压工艺结合。
根据具体电路的应用，塑封料16中可根据需要布置被动元器件、主动元器件13或普通芯片15(不需要空腔)等。主动元器件13或普通芯片15通过凸点14与第三介电层1中布设的导电图案8电性连接。如图2所示，利用设置在第三介电层1、支撑层2、基底6、支撑部4上的导电图案，利用导电孔7，实现了各层电性互连的互连结构，以将位于不同层的芯片、主动元器件、被动元器件等建立电性互连，并且与外部电路实现电连接。
塑封料16的成型可以采用传统的封装方式，不需要增加额外的覆膜流程，因为SAW滤波器已经嵌入在基板中，不用考虑SAW滤波器芯片底部被塑封料填充的问题。
<第三实施例>
如图3所示，在本发明的一个优选实施例中，嵌埋芯片的封装基板与第一实施例或第二实施例相似，优化之处在于支撑部4是两层结构，包括第一介电层41和第二介电层42。第一介电层41位于基底6与第二介电层42之间。如图3所示，第一介电层41的横截面面积大于第二介电层42的横截面面积，在两者交界处形成台阶结构。该台阶结构，可以解决因对位偏差导致空腔形状不适合点胶流动的问题。
通过设置更薄的两层结构，在第一介电层41和第二介电层42之间可以提供更小的导电孔7及更大的导电图形8的线宽间距，提升布线能力。
<第四实施例>
如图4所示，在本发明的另一个优选实施例中，嵌埋芯片的封装基板与第一实施例或第二实施例相似，优化之处在于支撑层2下方还设有粘结层3。具体而言，采用第一实施例的结构的情况下，粘结层3位于支撑层2与支撑部4之间；采用第二实施例的结构的情况下，粘结层3位于支撑层2与第二介电层42之间。
支撑层2采用基板芯材(Core)或陶瓷材料等具有与基底相当的硬度和刚度的材料。由于支撑层2具有良好的刚度和硬度，可以起到良好的支撑作用。通过粘结层3将支撑层2与第二介电层42粘结，可以避免由于支撑层2在层压过程中塌陷而接触到电极面11。因此，SAW滤波器在压合过程中不直接受压，可以避免发生隐裂。
<第五实施例>
在本发明的其他优选实施例中，嵌埋芯片的封装基板与第一实施例、第二实施例相似，优化之处在于支撑层2采用半固化态热固性材料。具体而言，采用第一实施例的结构的情况下，半固化态的支撑层2提高了支撑层2与支撑部4之间的粘合力；采用第二实施例的结构的情况下，半固化态的支撑层2提高了支撑层2与第二介电层42之间的粘合力。
在层压过程，将支撑层2一面朝下进行叠板，并控制层压压力，以形成空腔17，不需要类似第三实施例中的粘结层。
<第六实施例>
作为本发明实施例的应用，本实施例还提供了一种包含前述嵌埋芯片的封装基板的模组。作为示例，该模组是射频模组，其中还可以包括诸如功率放大器、低噪声放大器等射频器件。
<第七实施例>
作为本发明实施例的应用，本实施例还提供了一种包含前述嵌埋芯片的封装基板的电子产品。该电子产品可以是移动终端、可穿戴电子设备等。
<第八实施例>
结合图5～图8所示，本发明的第八实施例公开了一种嵌埋芯片的封装基板的制备方法，包括以下步骤：
S1.通过激光或机械铣槽等工艺，对支撑层进行预开窗；然后在基底上通过UV膜，将支撑层粘结到基底上，形成预制空腔。
S2.利用光刻胶点胶固化工艺，将芯片的背面朝向基底，固定在预制空腔中。芯片的焊盘通过在晶圆上做出的TSV或TGV结构从背面引出。
根据具体应用电路的需要设置，在基底形成导电图形和导电孔，最将实现电路功能。
S3.在芯片的电极面上方设置支撑层，通过粘结层或通过快压，将支撑层固定到支撑部上，从而形成空腔。
支撑层为采用基板芯材或陶瓷材料中的一种，支撑层与支撑部通过粘结层固定。粘结层为No-flow PP或Low-flow PP材料。
或者，支撑层采用半固化态热固性材料，通过快压固定的层压过程，将支撑层一面朝向叠板，控制层压的压力，使支撑层与支撑部压合，实现空腔结构。
S4.完成嵌埋芯片的封装基板的后续基板连接和封装。
根据芯片(例如SAW滤波器)的具体应用电路，采用本领域的常规技术手段完成后续基板连接和封装，以实现电路功能。
在本发明的不同实施例中，利用嵌埋芯片的封装基板，将诸如SAW滤波器的芯片嵌入到封装基板内部，使得模组封装可利用传统制备步骤实现，节省封装成本；因为在压合之前，芯片已嵌入到封装基板内部并且有支撑层和支撑部的保护，因此芯片在压合过程中不直接受压，故可避免SAW滤波器芯片隐裂，提升可靠性；利用空腔结构提供很好的密封性，可避免外界粉尘等进入而污染叉指换能器表面，提高良品率。
上面对本发明所提供的嵌埋芯片的封装基板、模组、电子产品及制备方法进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。
Claims (13)
1.一种嵌埋芯片的封装基板，其特征在于包括：
基底；
支撑部，所述支撑部位于所述基底之上，其高度大于所述芯片的高度，并且所述支撑部具有空腔；
支撑层，所述支撑层位于所述支撑部上方，并覆盖所述空腔，使所述空腔被所述基底、所述支撑部及所述支撑层围合为封闭空间；其中，所述芯片被固定于所述基底上且位于所述空腔内部，所述基底及所述支撑层上形成有导电图形和/或导电孔，并且在所述基底的下表面或所述支撑层的上表面设置有暴露的凸点，以与所述芯片形成电连接。
2.如权利要求1所述的嵌埋芯片的封装基板，其特征在于：
所述支撑部包括第一介电层和第二介电层，所述第一介电层位于所述基底与所述第二介电层之间。
3.如权利要求2所述的嵌埋芯片的封装基板，其特征在于：
所述第一介电层的横截面面积大于所述第二介电层的横截面面积，在两者交界处形成台阶结构。
4.如权利要求2所述的嵌埋芯片的封装基板，其特征在于：
所述支撑层与所述第二介电层之间设有粘结层。
5.如权利要求1所述的嵌埋芯片的封装基板，其特征在于：
所述支撑层与所述支撑部之间设有粘结层。
6.如权利要求1所述的嵌埋芯片的封装基板，其特征在于：
所述支撑层采用半固化态热固性材料。
7.如权利要求1所述的嵌埋芯片的封装基板，其特征在于：
所述支撑部为单层框架，所述框架由覆铜板制成。
8.如权利要求4或5所述的嵌埋芯片的封装基板，其特征在于：
所述支撑层采用基板芯材材料或陶瓷材料中的任意一种。
9.如权利要求1所述的嵌埋芯片的封装基板，其特征在于：
所述芯片为滤波器芯片。
10.一种模组，其特征在于其中包含权利要求1～9中任意一项所述的嵌埋芯片的封装基板。
11.如权利要求10所述的模组，其特征在于还包括设置于所述嵌埋芯片的封装基板之上或之下的芯片。
12.一种电子产品，其特征在于其中包含权利要求1～9中任意一项所述的嵌埋芯片的封装基板。
13.一种嵌埋芯片的封装基板的制备方法，其特征在于包括如下步骤：
对支撑部进行预开窗，在基底上通过UV膜，将所述支撑部粘结到所述基底上，形成预制空腔；
将芯片的背面朝向所述基底，固定在所述预制空腔中；
将所述支撑层固定到所述支撑部上，形成空腔，所述芯片固定于所述空腔内部；
完成所述嵌埋芯片的封装基板的后续基板连接和封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310600856.1A CN116760385A (zh) | 2023-05-25 | 2023-05-25 | 嵌埋芯片的封装基板、模组、电子产品及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310600856.1A CN116760385A (zh) | 2023-05-25 | 2023-05-25 | 嵌埋芯片的封装基板、模组、电子产品及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116760385A true CN116760385A (zh) | 2023-09-15 |
Family
ID=87952412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310600856.1A Pending CN116760385A (zh) | 2023-05-25 | 2023-05-25 | 嵌埋芯片的封装基板、模组、电子产品及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116760385A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117459021A (zh) * | 2023-11-17 | 2024-01-26 | 华南理工大学 | 一种集成无源器件的体声波单片混合滤波器及其制备方法 |
-
2023
- 2023-05-25 CN CN202310600856.1A patent/CN116760385A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117459021A (zh) * | 2023-11-17 | 2024-01-26 | 华南理工大学 | 一种集成无源器件的体声波单片混合滤波器及其制备方法 |
| CN117459021B (zh) * | 2023-11-17 | 2024-05-10 | 华南理工大学 | 一种集成无源器件的体声波单片混合滤波器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413929B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
| US7336017B2 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
| JP4248180B2 (ja) | 導電性ミラーを有するバルク音響波共振器 | |
| US7271033B2 (en) | Method for fabricating chip package | |
| US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| CN100468719C (zh) | 可叠置的半导体器件及其制造方法 | |
| JP4838732B2 (ja) | 電気的構成素子および製造方法 | |
| NL1027962C2 (nl) | Multi-chipverpakking, halfgeleiderinrichting daarin gebruikt en vervaardigingswijze daarvoor. | |
| US8102041B2 (en) | Integrated circuit package | |
| US20060286718A1 (en) | Manufacturing method capable of simultaneously sealing a plurality of electronic parts | |
| JP2001144218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111510099A (zh) | 薄膜体声波滤波器及其晶圆级封装方法 | |
| CN116760385A (zh) | 嵌埋芯片的封装基板、模组、电子产品及制备方法 | |
| CN114629463A (zh) | 集成电感的扇出型滤波器芯片封装结构及其制作方法 | |
| CN114695145A (zh) | 板级系统级封装方法及封装结构 | |
| JP2010021194A (ja) | 積層型半導体装置、及び積層型半導体装置の製造方法 | |
| KR100963201B1 (ko) | 칩 내장형 기판 및 그의 제조 방법 | |
| CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
| JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 | |
| CN117833857A (zh) | 滤波器封装结构及其制作方法 | |
| CN114823385A (zh) | 板级系统级封装方法及封装结构 | |
| CN114823373A (zh) | 板级系统级封装方法及封装结构 | |
| CN114823375A (zh) | 板级系统级封装方法及封装结构 | |
| CN114823374A (zh) | 板级系统级封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |