CN102881669A - 具有加温元件的集成电路与具有上述架构的电子系统 - Google Patents

具有加温元件的集成电路与具有上述架构的电子系统 Download PDF

Info

Publication number
CN102881669A
CN102881669A CN2012102345498A CN201210234549A CN102881669A CN 102881669 A CN102881669 A CN 102881669A CN 2012102345498 A CN2012102345498 A CN 2012102345498A CN 201210234549 A CN201210234549 A CN 201210234549A CN 102881669 A CN102881669 A CN 102881669A
Authority
CN
China
Prior art keywords
chip
integrated circuit
temperature
carrier
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102345498A
Other languages
English (en)
Inventor
陈协骏
陈苍义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transcend Information Inc
Original Assignee
Transcend Information Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transcend Information Inc filed Critical Transcend Information Inc
Publication of CN102881669A publication Critical patent/CN102881669A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种集成电路，在温度低于一般可工作温度条件的环境中仍具有功能性。集成电路包括一个加温元件以对一个芯片加温，其与集成电路的载体的信号接脚整合并受控于一个加热控制单元，其中载体用来承载芯片。当一个侦测单元侦测到所述芯片的温度低于一预定温度，所述加热控制单元将提供电压给所述加温元件以对所述芯片加温；当所述芯片的温度被所述侦测单元侦测到达到或位于所述预定温度以上时，由一个电源控制单元提供操作电源给所述芯片。

Description

具有加温元件的集成电路与具有上述架构的电子系统
技术领域
本发明涉及一种集成电路与包括所述集成电路的电子系统，特别是有关一种可被加温到可操作状态的集成电路与包括所述集成电路的电子系统。
背景技术
商规的电子元件一般具有温度介于0～70℃的工作温度，而工规的电子元件必须符合温度介于-40～85℃的工作温度，和商规相较起来有较大的可工作温度范围。虽然大多数商规的闪存在温度达到85℃时如同工规能够运作，但在温度低于-20℃时则无法运作，因为闪存不像CPU或者DRAM在低温中变得更适合在高频操作。
要知道产品是否能使用在符合工规的环境中，也许可采用一些方法。一种方法是选用产品的所有元件必须符合工规需求，或者另一种方法是产品需通过标准检验程序，即拣选(sorting)，以知道是否符合工规需求。
然而，拣选是一种额外的支出，当在低温(例如低于-20℃)进行拣选程序时，也必须考虑其它议题，像是蒸气凝结与管路配置等。因此，如何容许电子元件(像是闪存)在温度低于其可操作的温度情况下仍维持正常运作是必要的。
发明内容
本发明的一个具体实施例公开了一种电子系统，包括集成电路、电源控制单元、加热控制单元与电源控制单元。集成电路包括芯片、载体以及铸模复合物。所述载体用来承载所述芯片，所述铸模复合物用来封装所述芯片与所述载体，所述载体包括加温元件用来对所述芯片加温，与多个信号接脚用来连接所述芯片。所述电源控制单元电连接至所述集成电路并为其提供操作电源，所述加热控制单元电连接至所述加温元件，所述侦测单元用来侦测所述芯片的温度。
本发明的另一个具体实施例公开了一种具有加温元件的集成电路，包括芯片、载体与铸模复合物。所述载体用来承载并结合所述芯片，所述载体包括加温元件用来对所述芯片加温与多个信号接脚用来连接所述芯片，所述铸模复合物用来封装所述芯片与所述载体。
本发明的另一个具体实施例公开了一种用在一个集成电路的加温方法，所述集成电路包括芯片、载体以及铸模复合物。所述载体用来承载所述芯片，所述铸模复合物用来封装所述芯片与所述载体，所述载体包括加温元件用来对所述芯片加温，与多个信号接脚用来连接所述芯片，所述方法包括：使用侦测单元侦测所述芯片的温度；当所述芯片的温度低于一个预定温度时，使用加热控制单元控制所述加温元件以对所述芯片加热；以及当所述芯片的温度达到或位于所述预定温度以上时，由电源控制单元提供操作电源给所述芯片。
本发明所公开的电子系统以及具有加温元件的集成电路，通过对芯片温度的判断来决定是否利用加热控制单元对芯片加热，使集成电路在温度低于一般可工作温度条件的环境中仍具有功能性。
附图说明
图1绘示根据本发明的一个优选实施例的一个集成电路的示意图。
图2绘示根据本发明的一个第一实施例的电子系统的功能方块示意图。
图3绘示根据本发明的一个第二实施例的电子系统的功能方块示意图。
图4绘示根据本发明的一个第三实施例的电子系统的功能方块示意图。
图5绘示根据本发明的一个第四实施例的电子系统的功能方块示意图。
图6绘示根据本发明的一个第五实施例的电子系统的功能方块示意图。
图7绘示根据本发明的一个优选实施例的对一个集成电路加温的方法流程图。
图8绘示根据本发明的一个实施例的集成电路的示意图。
其中，附图标记说明如下：
1，2，3，4，100  电子系统              10，10’，50，60，70   集成电路
11，11’         芯片                  12，12’               载体
13，13’         铸模复合物            20                     电源控制单元
30               加热控制单元          40                     侦测单元
41               传感器                121，121’             信号接脚
122，122’       加温元件              123，123’             连接端
124，124’       连接端                125                    电源输入接脚
125’            介层孔                126’                  锡球
150              印刷电路板            302～308               步骤
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。
请参阅图1，其绘示根据本发明的一个优选实施例的一个集成电路10的示意图。集成电路10整合一个加热元件在其内部，并能够在低温环境被加热以正常运作。上述的低温其定义为温度低于一个电子元件在正常操作环境下的温度。例如，商用的电子元件一般具有温度介于0～70℃的工作温度，而工业用的电子元件必须符合温度介于-40～85℃的工作温度。集成电路10包括一个芯片(chip die)11、一个载体12与一个铸模复合物(molding compound)13。在这个实施例中，载体12是一种导线架(lead frame)，包括多个信号接脚121与一个加温元件122，载体12用来结合与承载芯片11。更具体来说，加温元件122用来对芯片11加温，因此芯片11设置在加温元件122上以容易被加温。信号接脚121通过布线(wirings)(并未绘示在图1)连结到芯片11，并用来通过表面黏着技术(SMT)，插入或连结到一个印刷电路板(像是图6的标号150元件)上特定的节点，其中印刷电路板上固设有集成电路10，例如闪存。加温元件122可以是包括有两个连接端(123、124)的电阻布线(resistance wiring)。加温元件122放置在导线架上并独立地和信号接脚121分开。实际上，用在集成电路10的载体12可从平整的金属片开始简单制成，通常是一个铜片，其具有已架构好的布线(layout)，包括信号接脚121与加温元件122。因此，信号接脚121与加温元件122优选地可在单一工艺中形成。铸模复合物13用来封装芯片11与载体12以形成集成电路10。
图2公开了一个优选实施例，其绘示一个电子系统1的功能方块示意图。在前面定义的低温环境下，电子系统1可增加其内的集成电路10的温度以俱有正常功能性。电子系统1包括可如前述被加温的至少一个集成电路10、一个电源控制单元20、一个加热控制单元30与一个侦测单元40。电源控制单元20电连接至集成电路10并为其提供操作电源。更具体来说，电源控制单元20通过图2中至少一个信号接脚121(指定为电源输入接脚125)，为芯片11提供操作电源。加热控制单元30电连结至加温元件122的两个连接端(123、124)，并用来依据芯片11所在的环境情况选择性地提供电压，使具有电阻布线的加温元件122将选择性地产生热能以增加芯片11的温度。
如在先所述，对于那些在定义的低温中可能无法良好运作的元件，这些元件的温度需事先被提升以具有正常的操作。换句话说，对于集成电路10，例如闪存来说，在其温度增加至或超过一个预定条件之前，其可以不被电源控制单元20供给电源。该预定条件可以是该电子元件在可工作环境状况下的最低温度。因此，电子系统1提供的侦测单元40可用来侦测集成电路10的目前状况。优选地，侦测单元40连结到配置在芯片11之处的一个传感器41，以用来侦测芯片11在目前状况的温度。传感器41可另外封装在铸模复合物13之中或是集成电路10与生俱有。
为了准确地判定芯片11是否需被加温，当芯片11的温度被侦测单元40侦测到位于预定温度以下时，加热控制单元30提供电压给加温元件122以对芯片11加温。当芯片11的温度被侦测单元40侦测其达到或位于预定温度以上时，集成电路10变成可操作的，接着电源控制单元20通过电源输入接脚125提供操作电源。为了确保集成电路10总是处在可操作状况，加热控制单元30可进一步控制加温元件122持续对芯片11加温，优选情况是提供一个较低的电压与较少的热能，以维持住芯片11的温度。
在图2的实施例中，电源控制单元20、加热控制单元30与侦测单元40均和集成电路10分开以控制该加温过程，然而在本发明中可以有其它变化的实施例。例如，在图3的实施例中，加热控制单元30可整合到集成电路50之中以形成一个独立的元件，然而电源控制单元20与侦测单元40仍然和集成电路50(位于电子系统2的印刷电路板上)分开。在图4的电子系统3的实施例中，电源控制单元20可整合至集成电路60之中或仅使用集成电路60的内建的电源控制单元以形成一个独立的元件，然而加热控制单元30与侦测单元40仍然和集成电路60(位于电子系统3的印刷电路板上)分开。在图5的电子系统4的实施例中，侦测单元40可整合到集成电路70之中或仅使用集成电路70的内建的侦测单元以形成一个独立的元件，然而电源控制单元20与加热控制单元30仍然和集成电路70(位于电子系统4的印刷电路板上)分开。在另一个实施例中，可以将电源控制单元20、加热控制单元30与侦测单元40之中任意两个整合至集成电路之中以形成一个独立的元件。在另一个实施例中，电源控制单元20、加热控制单元30与侦测单元40可一并整合至集成电路之中以形成一个独立的元件。
请参阅图6，其绘示根据本发明的一个实施例的电子系统100，包括设置在印刷电路板150上的多个集成电路10，其处在温度低于集成电路10的可操作温度的环境中。电源控制单元20、加热控制单元30与侦测单元40依照在先实施例所述，连结并控制每一集成电路10。在此架构下，电子系统100可以使用一个电源控制单元20、一个加热控制单元30与一个侦测单元40作为一个中央控制组，控制任一个集成电路10使其在可操作温度正常运作。
请参阅图7，其绘示根据本发明的一个优选实施例中，对一集成电路加温的方法流程图，包括以下步骤：
步骤302：侦测一个集成电路中一个芯片的温度并且检查该侦测温度是否小于针对该芯片的一个预定温度，如是，则运行步骤304，如否，则运行步骤308；
步骤304：对芯片加温；
步骤306：侦测芯片的温度是否达到预定温度，如是，则运行步骤308，如否，则运行步骤304；
步骤308：提供操作电源给集成电路。
在步骤302中，利用侦测单元40侦测芯片11的温度。流程图可进一步包括：当芯片11的温度被侦测单元40侦测其达到或位于预定温度以上时，利用加热控制单元30控制加温元件122以维持芯片11的温度。在步骤304中，加热控制单元30用来加热控制芯片11。在步骤308中，电源控制单元20用来提供操作电源给集成电路。
请参阅图8，其绘示根据本发明的一个实施例的集成电路10’的示意图。集成电路10’具有一个基板作为载体12’以承载芯片11’，且芯片11’与基板通过铸模复合物13’封装在一起。如在先实施例所述，载体12’包括一个加温元件122’，其具有两个连接端(123’、124’)连结到先前所述的加热控制单元。载体12’也包括多个介层孔125’与多个信号接脚121’，其通过布线(图8未绘示)与芯片11’连接并且电连接到特定的铜片或位在基板(集成电路10’，例如闪存固定之处)的每一层布线，并且通过介层孔125’电连接到位在基板底部的每一PCB垫或锡球126’。集成电路10’的细部特征与先前所述相似，在此不再赘述。
以上的实施例公开了一种集成电路，特别是商规的闪存，在温度低于一般定义的可工作温度的环境中仍具有功能性，该集成电路在设计上包括一个加温元件，其与载体(例如导线架)上的信号接脚整合并受控于一个加热控制单元，以增加芯片的温度。当侦测单元侦测到芯片的温度低于预定温度，加热控制单元将提供电压给加温元件；当芯片的温度被侦测单元侦测其达到或位于预定温度以上时，电源控制单元提供操作电源给芯片。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种电子系统，其特征在于，所述电子系统包括：
集成电路，包括芯片、载体与铸模复合物，所述载体用来承载所述芯片，所述铸模复合物用来封装所述芯片与所述载体，所述载体包括加温元件，用来对所述芯片加温，并包括多个信号接脚用以连接所述芯片；
电源控制单元，电连接到所述集成电路并为其提供操作电源；
加热控制单元，电连接到所述加温元件；以及
侦测单元，用来侦测所述芯片的温度。
2.如权利要求1所述的电子系统，其特征在于，其中所述侦测单元进一步包括传感器，配置在所述芯片之处并用来侦测所述芯片的温度。
3.如权利要求1所述的电子系统，其特征在于，其中所述电源控制单元整合在所述集成电路中。
4.如权利要求1所述的电子系统，其特征在于，其中所述加热控制单元整合在所述集成电路中。
5.如权利要求1所述的电子系统，其特征在于，其中所述侦测单元整合在所述集成电路中。
6.如权利要求1所述的电子系统，其特征在于，其中所述电源控制单元、所述加热控制单元与所述侦测单元均整合在所述集成电路中。
7.如权利要求1所述的电子系统，其特征在于，其中所述载体是一种导线架，所述加温元件是一种电阻布线包括有两个连接端，所述两个连接端电连接到所述加热控制单元，并接收由所述加热控制单元所提供的电压。
8.如权利要求1所述的电子系统，其特征在于，其中所述载体是具有介层孔的基板，所述加温元件包括有两个连接端的电阻布线，所述两个连接端电连接到所述加热控制单元，并接收由所述加热控制单元所提供的电压。
9.如权利要求1所述的电子系统，其特征在于，其中所述载体包括多个电源输入接脚，电连接到所述电源控制单元。
10.如权利要求1所述的电子系统，其特征在于，其中当所述芯片的温度被所述侦测单元侦测到达到或位于一个预定温度以上时，所述加热控制单元控制所述加温元件以维持所述芯片的温度。
11.一种具有加温元件的集成电路，包括：
芯片；
其特征在于，所述集成电路包括：
载体，用来承载并与所述芯片结合，所述载体包括加温元件，用来对所述芯片加温，并包括多个信号接脚用以连接所述芯片；以及
铸模复合物，用来封装所述芯片与所述载体。
12.如权利要求11所述的集成电路，其特征在于，其中所述载体是一种导线架，所述加温元件包括有两个连接端的电阻布线，所述两个连接端电连接至加热控制单元，并接收由所述加热控制单元所提供的电压。
13.如权利要求12所述的集成电路，其特征在于，其中所述加热控制单元通过所述铸模复合物而与所述芯片和所述载体封装在一起。
14.如权利要求11所述的集成电路，其特征在于，其中所述载体是具有介层孔的基板，所述加温元件包括有两个连接端的电阻布线，所述两个连接端电连接到加热控制单元，并接收由所述加热控制单元所提供的电压。
15.如权利要求11所述的集成电路，其特征在于，所述集成电路进一步包括电源控制单元，电连接到所述芯片并通过所述铸模复合物而与所述芯片和所述载体封装在一起，所述电源控制单元用来提供操作电源给所述芯片。
16.如权利要求11所述的集成电路，其特征在于，所述集成电路进一步包括侦测单元，用来侦测所述芯片的温度并通过所述铸模复合物而与所述芯片和所述载体封装在一起。
17.一种用在一个集成电路的加温方法，其特征在于，所述集成电路包括芯片、载体以及铸模复合物，所述载体用来承载所述芯片，所述铸模复合物用来封装所述芯片与所述载体，所述载体包括加温元件用来对所述芯片加温，并包括多个信号接脚用来连接所述芯片，所述加温方法包括：
使用侦测单元侦测所述芯片的温度；
当所述芯片的温度低于一个预定温度时，使用加热控制单元控制所述加温元件以对所述芯片加热；以及
当所述芯片的温度达到或位于所述预定温度以上时，使用电源控制单元提供操作电源予所述芯片。
18.如权利要求17所述的方法，其特征在于，其中所述预定温度是所述集成电路的一个最低的操作温度。
19.如权利要求17所述的方法，其特征在于，其中当所述芯片的温度被所述侦测单元侦测到其达到或位于所述预定温度以上时，使用所述加热控制单元控制所述加温元件以维持所述芯片的温度。
CN2012102345498A 2011-07-11 2012-07-06 具有加温元件的集成电路与具有上述架构的电子系统 Pending CN102881669A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/180,505 2011-07-11
US13/180,505 US8546904B2 (en) 2011-07-11 2011-07-11 Integrated circuit with temperature increasing element and electronic system having the same

Publications (1)

Publication Number Publication Date
CN102881669A true CN102881669A (zh) 2013-01-16

Family

ID=47482944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102345498A Pending CN102881669A (zh) 2011-07-11 2012-07-06 具有加温元件的集成电路与具有上述架构的电子系统

Country Status (3)

Country Link
US (1) US8546904B2 (zh)
CN (1) CN102881669A (zh)
TW (1) TWI497642B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447609A (zh) * 2019-08-29 2021-03-05 新唐科技股份有限公司 感测器以及集成电路模块

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US8981259B2 (en) * 2012-07-24 2015-03-17 Mildef Crete Inc. Heating apparatus for heating electronic components on a printed circuit board in low temperature environment
CN104346232A (zh) * 2013-08-06 2015-02-11 慧荣科技股份有限公司 数据储存装置及其限制存取方法
US10371415B2 (en) 2014-02-19 2019-08-06 The Boeing Company Electronics operation for temperature controlled systems
US10965842B2 (en) * 2016-05-10 2021-03-30 Raytheon Company Anti-dazzle imaging camera and method
US11867746B2 (en) * 2021-09-14 2024-01-09 Hamilton Sundstrand Corporation Failure detection system for integrated circuit components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231925A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Semiconductor device and method for manufacturing the same
US20090002010A1 (en) * 2007-06-26 2009-01-01 Anthony Yeh Chiing Wong Active thermal control using a burn-in socket heating element
US20090022203A1 (en) * 2007-07-20 2009-01-22 Igor Arsovski Method and systems of powering on integrated circuit
US20110216482A1 (en) * 2010-03-08 2011-09-08 Peerless Industries, Inc. Display Enclosure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760839B2 (ja) * 1990-03-15 1995-06-28 株式会社東芝 半導体装置
IT1252704B (it) * 1991-12-20 1995-06-26 Sgs Thomson Microelectronics Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione
JP3189161B2 (ja) * 1995-09-13 2001-07-16 ローム株式会社 オーディオ信号増幅半導体装置
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
DE19722355A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
JP3273773B2 (ja) * 1999-08-12 2002-04-15 イビデン株式会社 半導体製造・検査装置用セラミックヒータ、半導体製造・検査装置用静電チャックおよびウエハプローバ用チャックトップ
US6623992B1 (en) * 2002-03-08 2003-09-23 Lsi Logic Corporation System and method for determining a subthreshold leakage test limit of an integrated circuit
JP3817497B2 (ja) * 2002-06-10 2006-09-06 株式会社日立製作所 熱式流量計測装置
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
DE602004031311D1 (de) * 2003-08-18 2011-03-17 Advantest Corp Temperatursteuerungsvorrichtung
KR100568226B1 (ko) * 2003-11-14 2006-04-07 삼성전자주식회사 전원 전압 측정 장치
JP4486410B2 (ja) * 2004-05-24 2010-06-23 東京エレクトロン株式会社 熱処理装置及び熱処理方法
US7455448B2 (en) * 2004-07-26 2008-11-25 Texas Instruments Incorporated Rapid thermal anneal equipment and method using sichrome film
US7577493B2 (en) * 2004-12-27 2009-08-18 Hitachi Kokusai Electric Inc. Temperature regulating method, thermal processing system and semiconductor device manufacturing method
US20060290366A1 (en) * 2005-06-28 2006-12-28 Intel Corporation Monitoring multiple electronic devices under test
JP2008128838A (ja) * 2006-11-21 2008-06-05 Shinko Electric Ind Co Ltd プローブ装置
US20110159815A1 (en) * 2009-12-25 2011-06-30 Min-Chung Wu Wireless Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231925A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Semiconductor device and method for manufacturing the same
US20090002010A1 (en) * 2007-06-26 2009-01-01 Anthony Yeh Chiing Wong Active thermal control using a burn-in socket heating element
US20090022203A1 (en) * 2007-07-20 2009-01-22 Igor Arsovski Method and systems of powering on integrated circuit
US20110216482A1 (en) * 2010-03-08 2011-09-08 Peerless Industries, Inc. Display Enclosure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447609A (zh) * 2019-08-29 2021-03-05 新唐科技股份有限公司 感测器以及集成电路模块
CN112447609B (zh) * 2019-08-29 2024-04-09 新唐科技股份有限公司 感测器以及集成电路模块

Also Published As

Publication number Publication date
US20130015548A1 (en) 2013-01-17
TWI497642B (zh) 2015-08-21
US8546904B2 (en) 2013-10-01
TW201304052A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102881669A (zh) 具有加温元件的集成电路与具有上述架构的电子系统
US8749254B2 (en) Power cycling test arrangement
JP5424160B2 (ja) 接続検査技術
CN205080908U (zh) 半导体装置
CN104470205B (zh) 阵列印刷电路板、替换单印刷电路板的方法和制造方法
CN102414806B (zh) 管芯连接监控系统及方法
US20140111242A1 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US8461588B2 (en) In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
US20150241887A1 (en) Thermal Management for Integrated Circuits
US10678316B2 (en) Reducing thermal cycling fatigue
US9377504B2 (en) Integrated circuit interconnect crack monitor circuit
CN101894819B (zh) 基板结构
US20160293497A1 (en) Soldering three dimensional integrated circuits
CN106488645A (zh) 可检测部件的脱落的印刷电路板及部件脱落检测电路
CN106686886B (zh) 一种印制电路板及移动终端
CN102479272B (zh) 设置测试点的方法
US20150014836A1 (en) Electronic Module Assembly With Patterned Adhesive Array
CN111523262A (zh) 一种多应力耦合作用下电路板互连部位加速因子计算方法
CN204348711U (zh) 电器设备及其集成电路回路
CN202018958U (zh) Sop封装元器件返修夹具
CN218388099U (zh) Lga pcb板及模组、pcb主板
CN104133756A (zh) 风扇安装侦测电路
CN201290198Y (zh) 一种电路板
CN101394709A (zh) 一种电路板及其设计方法
JP2009085934A (ja) ソケット基板上にスイッチ素子を有するテスト装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130116