CN102053205A - 接地引脚检测系统及方法 - Google Patents

接地引脚检测系统及方法 Download PDF

Info

Publication number
CN102053205A
CN102053205A CN2009103090649A CN200910309064A CN102053205A CN 102053205 A CN102053205 A CN 102053205A CN 2009103090649 A CN2009103090649 A CN 2009103090649A CN 200910309064 A CN200910309064 A CN 200910309064A CN 102053205 A CN102053205 A CN 102053205A
Authority
CN
China
Prior art keywords
grounding pin
grounding
via hole
absolute coordinate
control chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009103090649A
Other languages
English (en)
Inventor
梁献全
李昇军
陈俊仁
许寿国
陈永杰
曾文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2009103090649A priority Critical patent/CN102053205A/zh
Priority to US12/700,747 priority patent/US8781783B2/en
Publication of CN102053205A publication Critical patent/CN102053205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种接地引脚检测方法，包括：从数据库中读取待测的控制芯片中心位置的绝对坐标值，该控制芯片上所有接地引脚的相对坐标值；根据控制芯片中心位置的绝对坐标值和接地引脚的相对坐标值，计算接地引脚的绝对坐标值；根据各接地引脚的绝对坐标值找到该每个接地引脚的走线，并找到该走线上的接地过孔，读取所述找到的接地过孔的绝对坐标值；当所述接地引脚的走线上存在绝对坐标值相同的接地过孔时，判定该电路板上存在接地引脚共用接地过孔的情况；及当所述接地引脚的走线上不存在绝对坐标值相同的接地过孔时，判定该电路板上不存在接地引脚共用接地过孔的情况。另外，本发明还提供一种接地引脚检测系统。

Description

接地引脚检测系统及方法
技术领域
本发明涉及一种检测系统及方法，尤其涉及一种接地引脚检测系统及方法。
背景技术
随着电子科学技术的发展，印刷电路板(Printed Circuit Board，PCB)已成为各种电器设备(如计算机)不可缺少的重要组成部分。印刷电路板上安装有多个直流直流转换器，每个直流直流转换器包括有接地引脚。通常人们希望每个接地引脚都有独立的接地过孔，如果多个引脚共用一个接地过孔，则会产生接地弹跳的情况。
以往传统的检测方法需要工作人员逐一对比线路找到接地引脚，再逐一检查每个接地引脚的接地方式，不仅劳动强度大，工作效率低，而且容易产生人为错误。
发明内容
鉴于以上内容，有必要提供一种接地引脚检测系统，实现快速检测印刷电路板上的接地引脚，避免多个接地引脚共用接地过孔。
还有必要提供一种接地引脚检测方法，实现快速检测印刷电路板上的接地引脚，避免多个接地引脚共用接地过孔。
一种接地引脚检测系统，运行于计算机上，该计算机提供一个图形用户界面，用于显示电路板的电路布线图，该计算机连接于一个数据库，该数据库中存储了所述电路板上所有控制芯片中心位置的绝对坐标值、控制芯片上所有接地引脚的相对坐标值及所有接地过孔的绝对坐标值，该系统包括：选择模块，用于根据用户的要求选择电路板上待测的控制芯片；读取模块，用于从数据库中读取该控制芯片中心位置的绝对坐标值，及该控制芯片上接地引脚的相对坐标值；计算模块，用于根据所读取的控制芯片中心位置的绝对坐标值和接地引脚的相对坐标值，计算所述接地引脚的绝对坐标值；所述读取模块，还用于根据所计算的每个接地引脚的绝对坐标值找到该每个接地引脚的走线，并找到该走线上的接地过孔及从数据库中读取该走线上的接地过孔的绝对坐标值；及判断模块，用于当所述接地引脚的走线上存在绝对坐标值相同的接地过孔时，判定该电路板上存在有接地引脚共用接地过孔的情况，及当所述接地引脚的走线上不存在绝对坐标值相同的接地过孔时，判定该电路板上不存在接地引脚共用接地过孔的情况。
一种接地引脚检测方法，该方法包括以下步骤：根据用户的要求选择电路板上待测的控制芯片；从数据库中读取该控制芯片中心位置的绝对坐标值，及该控制芯片上接地引脚的相对坐标值；根据所读取的控制芯片中心位置的绝对坐标值和该控制芯片上接地引脚的相对坐标值，计算所述接地引脚的绝对坐标值；根据所计算的每个接地引脚的绝对坐标值找到该每个接地引脚的走线，并找到该走线上的接地过孔及从数据库中读取该走线上的接地过孔的绝对坐标值；当所述接地引脚的走线上存在绝对坐标值相同的接地过孔时，判定该电路板上存在接地引脚共用接地过孔的情况；及当所述接地引脚的走线上不存在绝对坐标值相同的接地过孔时，判定该电路板上不存在接地引脚共用接地过孔的情况。
相较于现有技术，所述接地引脚检测系统及方法，快速方便地对电路板上的接地引脚进行检测，找到每个接地引脚的接地方式，避免多个接地引脚之间共用接地过孔的情况。
附图说明
图1和图2是本发明接地引脚检测系统较佳实施例的运行环境图。
图3是图1中接地引脚检测系统100的功能模块图。
图4是本发明接地引脚检测方法较佳实施例的流程图。
图5是接地引脚共用接地过孔的情况示意图。
图6是本发明接地引脚坐标换算示意图。
具体实施方式
如图1和图2所示，是本发明接地引脚检测系统较佳实施例的运行环境图。该接地引脚检测系统100运行于计算机1上，该计算机1连接于数据库2。在本实施例中，该计算机1提供了一个图形用户界面(graphical user interface，GUI)101，用于显示数据库2中所存储的电路板102的电路布线图。
该电路板102安装有多个直流直流转换器(DC-DC converter)103，每个直流直流转换器103包括多个控制芯片104。控制芯片104包括多个接地引脚105(图中仅示出一个)，每个接地引脚105利用线(net)通过接地过孔106接地，该接地过孔106嵌于该电路板102上。所述数据库2中存储有所有接地引脚105的走线情况。
另外，所述数据库2还用于存储所述电路板102上所有接地过孔106的绝对坐标值，及每个控制芯片104的零件信息。该零件信息包括：控制芯片104中心位置的绝对坐标值，该控制芯片104上所有接地引脚105相对于该控制芯片104中心位置的相对坐标值。本较佳实施例中，以电路板102的左下角为坐标原点建立直角坐标系，该控制芯片104的中心位置及接地过孔106在该直角坐标系中的坐标值即为绝对坐标值。以该控制芯片104的中心位置为坐标原点建立直角坐标系，接地引脚105在该直角坐标系中的坐标值为该接地引脚105相对于该控制芯片104中心位置的相对坐标值。
如图3所示，是图1中接地引脚检测系统100的功能模块图。所述接地引脚检测系统100包括：选择模块20、读取模块21、计算模块22、判断模块23及输出模块24。所述模块是具有特定功能的软件程序段，该软件存储于计算机可读存储介质或其它存储设备，可被计算机或其它包含处理器的计算装置执行，从而完成检测接地引脚的系列流程。
选择模块20用于根据用户的要求选择电路板102中待测的控制芯片104。
读取模块21用于从数据库2存储的该控制芯片104的零件信息中读取该控制芯片104中心位置的绝对坐标值，及该控制芯片104上所有接地引脚105的相对坐标值。
计算模块22用于利用该控制芯片104中心位置的绝对坐标值和上述所有接地引脚105的相对坐标值，计算该所有接地引脚105的绝对坐标值。所述接地引脚105的绝对坐标值是指以电路板102的左下角为坐标原点建立直角坐标系，即与控制芯片104中心位置的绝对坐标值在同一个坐标系中的坐标值。具体而言，如图6所示，该控制芯片104中心位置的绝对坐标值为(X0，Y0)，该控制芯片104上一个接地引脚105的相对坐标值为(X1，Y1)，则该接地引脚105的绝对坐标值为(X0+X1，Y0+Y1)。
所述读取模块21还用于根据计算模块22所计算的各接地引脚105的绝对坐标值找到该每个接地引脚105的走线，并找到该走线上的接地过孔106，及从数据库2中读取所找到的每个接地过孔106的绝对坐标值。
判断模块23用于判断所述接地引脚105的走线上是否存在绝对坐标值相同的接地过孔106，例如，判断接地引脚105a与接地引脚105b的走线上是否存在绝对坐标值相同的接地过孔106。当所述接地引脚105的走线上存在绝对坐标值相同的接地过孔106时，该判断模块23的判断结果为所述控制芯片104上存在接地引脚105共用接地过孔106的情况，如图5所示，接地引脚105a与接地引脚105b共用接地过孔106。当所述接地引脚105的走线上不存在绝对坐标值相同的接地过孔106时，该判断模块23的判断结果为所述控制芯片104上不存在接地引脚105共用接地过孔106的情况。
输出模块24用于根据上述判断结果产生一个测试报告，该测试报告中记录了所有接地过孔106的绝对坐标值和各接地过孔106的使用情况，该使用情况具体描述了接地过孔106是否被至少两个接地引脚105共用。
如图4所示，是本发明接地引脚检测方法较佳实施例的流程图。
步骤S30，选择模块20根据用户的要求选择电路板102中待测的控制芯片104。
步骤S31，读取模块21从数据库2存储的该控制芯片104的零件信息中读取该控制芯片104中心位置的绝对坐标值。
步骤S32，该读取模块21从该控制芯片104的零件信息中读取该控制芯片104上所有接地引脚105的相对坐标值。
步骤S33，计算模块22利用该控制芯片104中心位置的绝对坐标值和上述所有接地引脚105的相对坐标值，计算该所有接地引脚105的绝对坐标值。所述接地引脚105的绝对坐标值是指以电路板102的左下角为坐标原点建立直角坐标系，即与控制芯片104中心位置的绝对坐标值在同一个坐标系中的坐标值。具体而言，如图6所示，该控制芯片104中心位置的绝对坐标值为(X0，Y0)，该控制芯片104上一个接地引脚105的相对坐标值为(X1，Y1)，则该接地引脚105的绝对坐标值为(X0+X1，Y0+Y1)。
步骤S34，所述读取模块21根据计算模块22所计算的各接地引脚105的绝对坐标值找到该每个接地引脚105的走线，并找到该走线上的接地过孔106。
步骤S35，该读取模块21从数据库2中读取所找到的每个接地过孔106的绝对坐标值。
步骤S36，判断模块23判断所述接地引脚105的走线上是否存在绝对坐标值相同的接地过孔106。例如，判断接地引脚105a与接地引脚105b的走线上是否存在绝对坐标值相同的接地过孔106。当所述接地引脚105的走线上存在绝对坐标值相同的接地过孔106时，进入步骤S37。当所述接地引脚105的走线上不存在绝对坐标值相同的接地过孔106时，进入步骤S38。
步骤S37，该判断模块23判断结果为存在有接地引脚105共用接地过孔106的情况，如图5所示，接地引脚105a与接地引脚105b共用接地过孔106，进入步骤S39。
步骤S38，该判断模块23判断结果为所述控制芯片104上不存在接地引脚105共用接地过孔106的情况，并进入步骤S39。
步骤S39，输出模块24用于根据上述判断结果产生一个测试报告，该测试报告中记录了所有接地过孔106的绝对坐标值和各接地过孔106的使用情况，该使用情况具体描述了接地过孔106是否被至少两个接地引脚105共用。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (8)

1.一种接地引脚检测系统，运行于计算机上，该计算机提供一个图形用户界面，用于显示电路板的电路布线图，该计算机连接于一个数据库，其特征在于，该数据库中存储了所述电路板上所有控制芯片中心位置的绝对坐标值、控制芯片上所有接地引脚的相对坐标值及所有接地过孔的绝对坐标值，该系统包括：
选择模块，用于根据用户的要求选择电路板上待测的控制芯片；
读取模块，用于从数据库中读取该控制芯片中心位置的绝对坐标值，及该控制芯片上接地引脚的相对坐标值；
计算模块，用于根据所读取的控制芯片中心位置的绝对坐标值和接地引脚的相对坐标值，计算所述接地引脚的绝对坐标值；
所述读取模块，还用于根据所计算的每个接地引脚的绝对坐标值找到该每个接地引脚的走线，并找到该走线上的接地过孔及从数据库中读取该走线上的接地过孔的绝对坐标值；及
判断模块，用于当所述接地引脚的走线上存在绝对坐标值相同的接地过孔时，判定该电路板上存在有接地引脚共用接地过孔的情况，及当所述接地引脚的走线上不存在绝对坐标值相同的接地过孔时，判定该电路板上不存在接地引脚共用接地过孔的情况。
2.如权利要求1所述的接地引脚检测系统，其特征在于，该系统还包括：输出模块，用于产生一个测试报告，该测试报告中记录了上述各接地过孔的绝对坐标值及该各接地过孔的使用情况，该使用情况描述了接地过孔是否被至少两个接地引脚共用。
3.如权利要求1所述的接地引脚检测系统，其特征在于，所述绝对坐标值是指以电路板的左下角为坐标原点建立的直角坐标系中的坐标值。
4.如权利要求1所述的接地引脚检测系统，其特征在于，所述接地引脚的相对坐标值是相对于所述控制芯片中心位置的坐标值，即以该控制芯片中心位置为坐标原点建立的直角坐标系中的坐标值。
5.一种接地引脚检测方法，其特征在于，该方法包括以下步骤：
根据用户的要求选择电路板上待测的控制芯片；
从数据库中读取该控制芯片中心位置的绝对坐标值，及该控制芯片上接地引脚的相对坐标值；
根据所读取的控制芯片中心位置的绝对坐标值和该控制芯片上接地引脚的相对坐标值，计算所述接地引脚的绝对坐标值；
根据所计算的每个接地引脚的绝对坐标值找到该每个接地引脚的走线，并找到该走线上的接地过孔及从数据库中读取该走线上的接地过孔的绝对坐标值；
当所述接地引脚的走线上存在绝对坐标值相同的接地过孔时，判定该电路板上存在接地引脚共用接地过孔的情况；及
当所述接地引脚的走线上不存在绝对坐标值相同的接地过孔时，判定该电路板上不存在接地引脚共用接地过孔的情况。
6.如权利要求5所述的接地引脚检测方法，其特征在于，该方法还包括：产生一个测试报告，该测试报告中记录了上述各接地过孔的绝对坐标值及该各接地过孔的使用情况，该使用情况描述了接地过孔是否被至少两个接地引脚共用。
7.如权利要求5所述的接地引脚检测方法，其特征在于，所述绝对坐标值是指以电路板的左下角为坐标原点建立的直角坐标系中的坐标值。
8.如权利要求5所述的接地引脚检测方法，其特征在于，所述接地引脚的相对坐标值是相对于所述控制芯片中心位置的坐标值，即以该控制芯片中心位置为坐标原点建立的直角坐标系中的坐标值。
CN2009103090649A 2009-10-29 2009-10-29 接地引脚检测系统及方法 Pending CN102053205A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009103090649A CN102053205A (zh) 2009-10-29 2009-10-29 接地引脚检测系统及方法
US12/700,747 US8781783B2 (en) 2009-10-29 2010-02-05 System and method for checking ground vias of a controller chip of a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103090649A CN102053205A (zh) 2009-10-29 2009-10-29 接地引脚检测系统及方法

Publications (1)

Publication Number Publication Date
CN102053205A true CN102053205A (zh) 2011-05-11

Family

ID=43926328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103090649A Pending CN102053205A (zh) 2009-10-29 2009-10-29 接地引脚检测系统及方法

Country Status (2)

Country Link
US (1) US8781783B2 (zh)
CN (1) CN102053205A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102788922A (zh) * 2011-05-18 2012-11-21 鸿富锦精密工业（深圳）有限公司 印刷电路板电源布线的安全检查系统及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248439A (en) * 2011-05-18 2012-12-01 Hon Hai Prec Ind Co Ltd System and method for checking layout security of a printed circuit board
CN103776369B (zh) * 2012-10-23 2016-08-31 国家电网公司 测试监控系统及方法
US10445458B2 (en) * 2016-09-29 2019-10-15 Hewlett Packard Enterprise Development Lp Power proximity verifications for electronic circuit designs
CN111241775B (zh) * 2019-12-27 2023-05-30 成都锐成芯微科技股份有限公司 集成电路版图拼接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040015796A1 (en) * 2002-07-19 2004-01-22 Frank Mark D. Verifying proximity of ground vias to signal vias in an integrated circuit
US20040267480A1 (en) * 2003-06-30 2004-12-30 Day Daniel A Selective control of test-access ports in integrated circuits
CN1580797A (zh) * 2004-05-17 2005-02-16 西安交通大学 电力电缆局部放电在线监测方法及装置
US7281232B1 (en) * 2004-02-12 2007-10-09 Nvidia Corporation Method and apparatus for automatically checking circuit layout routing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268999B1 (en) * 1998-04-14 2001-07-31 3Com Corporation Computer peripheral device with integral ground clip
US6154083A (en) * 1998-05-18 2000-11-28 National Semiconductor Corporation Ground bounce control using DLL to optimize output stage di/dt using output driver replica
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
TWI237200B (en) * 2003-10-24 2005-08-01 High Tech Comp Corp Coordinate positioning equipment for thin film positioning equipment and its method
TW200604865A (en) 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
US7501341B1 (en) * 2005-05-05 2009-03-10 Xilinx, Inc. Interconnect array formed at least in part with repeated application of an interconnect pattern
US7472367B1 (en) * 2005-10-27 2008-12-30 Altera Corporation Method of optimizing interconnect distribution to improve signal integrity
US8395903B1 (en) * 2006-02-10 2013-03-12 Xilinx, Inc. Interconnect pattern for semiconductor packaging
TWI320517B (en) 2006-07-21 2010-02-11 Inventec Corp Component numbering management system and method
JP5029351B2 (ja) * 2007-12-28 2012-09-19 富士通株式会社 解析モデル作成技術および基板モデル作成技術

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040015796A1 (en) * 2002-07-19 2004-01-22 Frank Mark D. Verifying proximity of ground vias to signal vias in an integrated circuit
US20040267480A1 (en) * 2003-06-30 2004-12-30 Day Daniel A Selective control of test-access ports in integrated circuits
US7281232B1 (en) * 2004-02-12 2007-10-09 Nvidia Corporation Method and apparatus for automatically checking circuit layout routing
CN1580797A (zh) * 2004-05-17 2005-02-16 西安交通大学 电力电缆局部放电在线监测方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102788922A (zh) * 2011-05-18 2012-11-21 鸿富锦精密工业（深圳）有限公司 印刷电路板电源布线的安全检查系统及方法

Also Published As

Publication number Publication date
US8781783B2 (en) 2014-07-15
US20110106481A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
US8510698B2 (en) CAD apparatus and check support apparatus
CN101996268A (zh) 电路布线系统及方法
CN102053205A (zh) 接地引脚检测系统及方法
CN102592000B (zh) 电路板布线检测系统
CN104112031A (zh) 检测电路板上芯片电源引脚布线的方法和装置
CN100543752C (zh) 印刷电路板的返回路径检查方法及其图案设计cad装置
US20150035541A1 (en) Signal integrity test apparatus and method for testing signal integrity of electronic product
US20130158925A1 (en) Computing device and method for checking differential pair
TW201310267A (zh) 佈線檢查系統及方法
CN106201758A (zh) 一种服务器节点硬盘上电的方法及装置
EP0968635A1 (en) A pcb testing circuit for an automatic inserting apparatus and a testing method therefor
CN104102758A (zh) 信号线长度检查系统及方法
CN204925338U (zh) 一种电路板测试装置
CN102841955A (zh) 信号线长度检查系统及方法
US8255863B2 (en) Printed circuit board layout system and method thereof
CN102959638B (zh) 用于与一个或多个存储器模块关联的方法、设备与系统
US20130152037A1 (en) Computer aided design system and method
US20100171510A1 (en) Testing apparatus and testing method
TW201248439A (en) System and method for checking layout security of a printed circuit board
TW201324219A (zh) 訊號線檢查系統及方法
CN112329378A (zh) 印刷电路板设计的限高检测方法、装置、设备及存储介质
US8872521B2 (en) Electrical parameter detection device for peripheral component interconnect devices
US8245181B2 (en) Printed circuit board layout system and method thereof
US8484840B2 (en) Leading wiring method, leading wiring program, and leading wiring apparatus
US8327314B2 (en) Method for setting test point

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110511