CN201290198Y

CN201290198Y - 一种电路板

Info

Publication number: CN201290198Y
Application number: CNU2008201230551U
Authority: CN
Inventors: 商松
Original assignee: Beijing Jushu Digital Technology Development Co Ltd
Current assignee: Shenzhen Zhongqing Micro Technology Development Co Ltd
Priority date: 2008-10-20
Filing date: 2008-10-20
Publication date: 2009-08-12
Anticipated expiration: 2018-10-20

Abstract

本实用新型公开一种电路板，其特征在于，所述电路板设置至少二组集成电路芯片；各组集成电路芯片按预设位置排布，其中，各组集成电路芯片分别包括至少一个芯片；任一组集成电路芯片在所述电路板上的焊盘位置，与其它组集成电路芯片在所述电路板上的焊盘位置对应设置，共用至少一定义相同的电路板连线。采用上述方案，本实用新型可以应用在单元板上，或者应用在电路板上的任意集成电路中；其中，集成电路芯片所处的焊盘位置可以直线排布、非直线排布或交错排布，同时最大限度地减少电路板使用面积的前提下，提供给用户更大的选择空间，以便在不更换电路板的情况下，可获得更多的功能，从而在降低风险及成本的基础上实现产品的多样化生产。

Description

一种电路板

技术领域

本实用新型涉及电路板设计技术领域，特别涉及一种电路板。

背景技术

现阶段，各种电子产品中电路板的设计已经变得尤为重要。电路板上，通常含有电源接口、信号输入接口模块及信号输出接口，并且会连接有各种电子器件，例如连接有电阻、电容、电感线圈、电源芯片、驱动芯片、输入控制芯片、输出控制芯片，逻辑控制芯片等等，以实现电路板不同的功能。目前，如何更优化芯片间的连线，及如何更加节省电路板的面积，是在电路板设计时需要重点考虑的。

目前，电路板设计的过程中通常根据已确定元件及功能的需要，考虑预留焊盘的位置，如果电路板制作完成后，想要实现其他功能或芯片连接，只能重新更换电路板。这样就会造成成本的巨大浪费。

因此，现有技术存在缺陷，有待于进一步改进和发展。

实用新型内容

本实用新型目的在于提供了一种电路板。

本实用新型的技术方案如下：

一种电路板，其中，所述电路板设置至少二组集成电路芯片；

各组集成电路芯片按预设位置排布，其中，各组集成电路芯片分别包括至少一个芯片；

任一组集成电路芯片在所述电路板上的焊盘位置，与其它组集成电路芯片在所述电路板上的焊盘位置对应设置，共用至少一定义相同的电路板连线。

所述的电路板，其中，还包含电源模块、信号输入接口模块及信号输出接口模块，各组集成电路芯片以串联或并联方式后，分别与电源模块、信号输入接口模块、信号输出接口模块相连接。

所述电路板，其中，各组集成电路芯片的类型相同或相异。

所述电路板，其中，各组集成电路芯片至少采用以下封装形式其中之一：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。

所述电路板，其中，所述按预设位置排布，包括按直线排布、非直线排布或交错排布；其中，在各集成电路芯片组中，各芯片的间隔为至少1个管脚的标准焊盘间距；或者，各集成电路芯片组之间的间隔为至少1个管脚的标准焊盘间距。

所述电路板，其中，所述共用至少一定义相同的电路板连线，包括至少有分别属于不同组集成电路芯片的两个芯片，各芯片分别有至少一管脚与其它芯片的管脚作为一组对应管脚，每组对应管脚共同采用一定义相同的电路板连线；其中，各组对应管脚共同采用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。

所述电路板，其中，各组集成电路芯片分别独立使用电路板连线，或者，独立使用所述电路板上的线路、焊点或元件。

本实用新型可以应用在单元板上，或者连接在电路板上的任意集成电路中；其中，各集成电路芯片可以直线排布、非直线排布或交错排布，并可以实现最大限度地减少电路板使用面积的前提下，提供给用户更大的选择空间，以便在不更换电路板的情况下，从而在降低风险及成本的基础上实现产品的多样化生产。本实用新型提供的至少二组集成电路芯片，可以通过物理连接的方式，将同等定义的电路板上的连线连接，以实现在电路板上紧凑布局。本实用新型支持LED虚拟像素屏和LED实像素屏，支持扫描屏和静态屏，支持室外屏和室内屏；并且适合于箱体或非箱体的具体应用。

附图说明

图1是电路板的一部分，本实用新型的实施例1和实施例2的示意图；

图2是电路板的一部分，本实用新型的实施例3的示意图。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

实施例1

本实用新型提供了一种电路板，部分结构如图1所示。

电路板100上设置至少二组集成电路芯片，在本例中，设置两组集成电路芯片，第一组为驱动芯片109、驱动芯片107，第二组为控制芯片108。在具体应用中，可以设置三组、四组或更多的集成电路芯片；一般情况下，同一组的集成电路芯片，类型相同；不同组的集成电路芯片，类型相异。或者，同一组的集成电路芯片，类型相异；不同组的集成电路芯片，类型相同；在上例基础上，各组集成电路芯片，可以一一对应设置相同的芯片。

其中，至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片进行封装：所述封装形式包括DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。

同一组的集成电路芯片，可以仅采用DIP双列直插式封装；也可以部分采用SOP小外型封装，部分采用LCCC无引线陶瓷封装载体封装，部分采用BGA球栅阵列封装等。本实用新型对此不作额外限定。

其中，驱动芯片109设置在焊盘115上，驱动芯片107设置在焊盘116上，同时呈上下排布，且成一直线，控制芯片108位于驱动芯片109、驱动芯片107的右侧，并设置在焊盘110上，且与焊盘115、焊盘116独立使用电路板连线；当然，一组驱动芯片109及驱动芯片107，另一组控制芯片108，也可以按照非直线排布或交错排布，例如，驱动芯片109可以和驱动芯片107并列设置或交错设置；又如驱动芯片107可以与控制芯片108直线排布或交错排布；本实用新型对此各种排列方式均不做限制。

其中，在排布各集成电路芯片组中的各芯片时，其间隔为至少1个管脚的标准焊盘间距；即各芯片之间至少间隔1个管脚的标准焊盘间距。或者，将各集成电路芯片组之间间隔，为至少1个管脚的标准焊盘间距；即各集成电路芯片组之间至少间隔1个管脚的标准焊盘间距。

第一组驱动芯片109的焊盘115，及驱动芯片107的焊盘116，和第二组控制芯片108的焊盘110，分别独立使用电路板上的线路、焊点或元件，也可以使用其他电路设置，本实用新型对此不做额外限制，只需能够实现电连接和信号连接即可。

例如，焊盘115、焊盘116可以为驱动器焊盘，此驱动器焊盘为小外型封装sop8的焊盘，焊盘110可以为小外型封装sop16的焊盘；

在各焊盘之间，间隔至少1个管脚的标准焊盘间距；当然，各焊盘之间也可以间隔两个、三个或更多个管脚的标准焊盘间距。

共用至少一定义相同的电路板连线，即对于至少两个芯片，例如，两个芯片，这两个芯片分别属于不同组集成电路芯片，这两个芯片中，每一个芯片至少有一管脚，与另一芯片的某一管脚，设为一组对应管脚；每组对应管脚共用一定义相同的电路板连线，从而连接每组对应管脚，即实现这两个芯片共用了电路板的至少一处线路、或一个焊点。

其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。

实施例2

如图1所示，本实用新型提供了一种电路单元板100，设置有信号输入接口模块102、信号输出接口模块103及电源模块101，还预留二组焊盘，第一组为焊盘115及焊盘116，第二组为焊盘110；焊盘115用于焊接驱动芯片109、焊盘116用于焊接驱动芯片107，焊盘110用于焊接控制芯片108，且驱动芯片109、驱动芯片107，控制芯片108为独立使用电路板连线，其中焊盘115、焊盘116设置在电路板100上，呈上下排布，且成一直线，焊盘110位于焊盘115、焊盘116的右侧，且与焊盘115、焊盘116独立使用电路板上的线路、焊点或元件等设置；各焊盘之间，间隔至少1个管脚的标准焊盘间距。当然，焊盘115、焊盘116及焊盘110也可以按照非直线排布或交错排布，此实用新型对此不做限制。

实施例3

如图2所示，本实用新型提供了另一种电路单元板100，设置有信号输入接口模块102、信号输出接口模块103及电源模块101，还设置二组焊盘，第一组为焊盘115、焊盘116，第二组为焊盘110，焊盘115上焊接驱动芯片109，焊盘116上焊接驱动芯片107，两款驱动芯片采用SOP8封装，采用表贴方式安装在单元板100上，焊盘110焊接控制芯片108，该控制芯片采用dip16封装，焊盘115、焊盘116及焊盘110以物理连接的方式，部分共用至少一定义相同的电路板连线，部分共用是以物理的方式连接，将同等定义的电路板上的连线连接，如焊盘115与焊盘108共用一定义相同的信号输入接口模块102的连接线106，驱动芯片109的一管脚与控制芯片108共用一定义相同的信号输入接口模块102的连接线106；焊盘116与焊盘110共用一定义相同的与信号输出接口模块相连的连接线117，驱动芯片107与控制芯片108共用一定义相同的与信号输出接口模块相连的连接线117，驱动芯片109与控制芯片108至少有一管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；驱动芯片107与控制芯片108至少有一管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；焊盘115、焊盘116在电路板100上呈上下排布，且成一直线，焊盘11O位于焊盘115、焊盘116的右侧，且部分共用与焊盘115、焊盘116的至少一定义相同的电路板连线，并且部分共用电路板上的设置；当然，焊盘115、焊盘116及焊盘110也可以按照非直线排布或交错排布，此实用新型对此不做限制。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims

1、一种电路板，其特征在于，所述电路板设置至少二组集成电路芯片；

2、根据权利要求1所述的电路板，其特征在于，还包含电源模块、信号输入接口模块及信号输出接口模块，各组集成电路芯片以串联或并联方式后，分别与电源模块、信号输入接口模块、信号输出接口模块相连接。

3、根据权利要求1或2所述电路板，其特征在于，各组集成电路芯片的类型相同或相异。

4、根据权利要求1或2所述电路板，其特征在于，各组集成电路芯片至少采用以下封装形式其中之一：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。

5、根据权利要求1或2所述电路板，其特征在于，所述按预设位置排布，包括按直线排布、非直线排布或交错排布；其中，在各集成电路芯片组中，各芯片的间隔为至少1个管脚的标准焊盘间距；或者，各集成电路芯片组之间的间隔为至少1个管脚的标准焊盘间距。

6、根据权利要求1或2所述电路板，其特征在于，所述共用至少一定义相同的电路板连线，包括至少有分别属于不同组集成电路芯片的两个芯片，各芯片分别有至少一管脚与其它芯片的管脚作为一组对应管脚，每组对应管脚共同采用一定义相同的电路板连线；其中，各组对应管脚共同采用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。

7、根据权利要求1或2所述电路板，其特征在于，各组集成电路芯片分别独立使用电路板连线，或者，独立使用所述电路板上的线路、焊点或元件。