CN101404854B - 一种电路板及其设计方法 - Google Patents
一种电路板及其设计方法 Download PDFInfo
- Publication number
- CN101404854B CN101404854B CN 200810226010 CN200810226010A CN101404854B CN 101404854 B CN101404854 B CN 101404854B CN 200810226010 CN200810226010 CN 200810226010 CN 200810226010 A CN200810226010 A CN 200810226010A CN 101404854 B CN101404854 B CN 101404854B
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit board
- group
- module
- control chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000013461 design Methods 0.000 title description 4
- 238000005476 soldering Methods 0.000 claims description 18
- 238000005538 encapsulation Methods 0.000 claims description 14
- 238000012856 packing Methods 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 206010063385 Intellectualisation Diseases 0.000 abstract 1
- 238000003466 welding Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Dram (AREA)
Abstract
本发明公开了一种电路板的设计方法，包含如下步骤：A、设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片，并设置至少一个存储单元；其中，各组集成电路芯片分别包括至少一个芯片；B、按照预设位置排布各组集成电路芯片及各存储单元，将各存储单元分别连接到一组控制芯片；C、将各控制芯片分别连接到外部的接收卡。采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接，本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化。
Description
技术领域
本发明涉及电路板设计技术领域，特别涉及一种电路板的设计方法及一种电路板。
背景技术
随着社会的发展和科技的进步，各种电子产品中电路板的设计已经变得尤为重要。电路板上，通常含有电源接口、信号输入接口模块及信号输出接口，并且会连接有各种电子器件，例如连接有电阻、电容、电感线圈、电源芯片、驱动芯片等等。目前，电路板设计的过程中通常根据已确定元件及功能的需要，考虑预留焊盘的位置，如果电路板制作完成后，想要实现其他功能或芯片连接，只能重新更换电路板。这样就会造成成本的巨大浪费；另外，在单元板上实现数据存储也是目前技术解决的一大难题。
参照图1，扫描板通过单元板上的输入接口101将控制信号输入单元板。单元板上的驱动器103和驱动器104设置在输入接口101与输出接口102之间，其作用只是对控制信号进行放大、整形，而不起到任何处理作用。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明所要解决的技术问题是一种电路板的设计方法及一种电路板。
本发明的技术方案如下：
一种电路板的设计方法，包含如下步骤：
A、设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片，并设置至少一个存储单元；其中，各组集成电路芯片分别包括至少一个芯片；
B、按照预设位置排布各组集成电路芯片及各存储单元，将各存储单元分别连接到一组控制芯片；
C、将各控制芯片分别连接到外部的接收卡。
所述设计方法，其中，各组集成电路芯片中，同组集成电路芯片的类型相同，各组集成电路芯片的类型相异。
所述设计方法，其中，步骤B中，执行以下步骤：将各存储单元连接到一组控制芯片中的任一控制芯片，并将该组控制芯片中的其他控制芯片通过该控制芯片连接到各存储单元。
所述设计方法，其中，将各存储单元设置该控制芯片内部。
所述设计方法，其中，步骤A中，还执行以下步骤：至少将以下模块其中之一设置在所述控制芯片中，所述模块包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块；
步骤C中，还执行以下步骤：将所述控制芯片中的各模块，分别通过所述控制芯片连接到外部的接收卡。
所述设计方法，其中，步骤A中，还执行以下步骤：至少将以下模块其中之一设置在所述存储单元中，所述模块包括调整数据存储模块、级联数据存储模块、模板参数存储模块。
所述设计方法，其中，步骤B中，所述按预设位置排布，包括按直线排布、非直线排布或交错排布；其中，在排布各集成电路芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各集成电路芯片组之间的间隔设为至少1个管脚的标准焊盘间距。
所述设计方法，其中，步骤B中，将任一组集成电路芯片一一对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或共用至少一定义相同的电路板连线。
所述设计方法，其中，所述共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
所述设计方法，其中，设置各组集成电路芯片分别独立连接，或部分共用电路板上的线路、焊点或元件。
所述设计方法，其中，步骤A中，至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片进行封装；所述封装形式包括：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
一种电路板，包括至少二组集成电路芯片和至少一个存储单元，其中，至少一组集成电路芯片为控制芯片，各存储单元分别与一组控制芯片相连接，各控制芯片分别与外部的接收卡相连接；其中，各组集成电路芯片分别包括至少一个芯片；按照预设位置排布各组集成电路芯片及各存储单元。
所述电路板，其中，各组集成电路芯片中，同组集成电路芯片的类型相同，各组集成电路芯片的类型相异。
所述电路板，其中，各存储单元与一组控制芯片中的任一控制芯片相连，该组控制芯片中的其他控制芯片通过该控制芯片与各存储单元相连接。
所述电路板，其中，各存储单元设置在该控制芯片内部。
所述电路板，其中，所述控制芯片至少包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块其中之一，分别与外部连接的接收卡相连接，用于分别实现逐点调整、逐列翻转、故障报告、级联报错或黑屏保护的功能。
所述电路板，其中，所述存储单元设置以下模块其中之一：调整数据存储模块、级联数据存储模块、模板参数存储模块，分别用于存储调整数据、级联数据、模板参数。
所述电路板，其中，所述按预设位置排布，包括按直线排布、非直线排布或交错排布；其中，各集成电路芯片组中的各芯片，其间隔为至少1个管脚的标准焊盘间距；或者，各集成电路芯片组之间的间隔为至少1个管脚的标准焊盘间距。
所述电路板，其中，将任一组集成电路芯片一一对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或共用至少一定义相同的电路板连线。
所述电路板，其中，所述共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
所述电路板，其中，各组集成电路芯片分别独立使用，或部分共用电路板上的线路、焊点或元件。
所述电路板，其中，所述集成电路芯片至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片进行封装：所述封装形式包括DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接，本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化；存储单元将级联数据存储，可实现对单元板级联数据的报错。
附图说明
图1为现有技术的示意图；
图2是本发明的实施例1的示意图；
图3是本发明的实施例2的示意图；
图4是本发明的实施例3的示意图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
实施例1
如图2所示，本发明提供了一种电路板的设计方法，包含如下步骤：
A、设置二组集成电路芯片，其中，第一组集成电路芯片为控制芯片107，并在107内部设置至少一个存储单元105，如该组控制芯片有多个，则可以多个控制芯片内都设置至少一个存储单元，也可以多个控制芯片与带有存储单元的控制芯片相连接。
控制芯片107中，还可包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块；所述控制芯片107中的各模块，可以分别通过输入接口101将控制芯片107连接到外部的接收卡。在所述存储单元105中，也可以包括调整数据存储模块、级联数据存储模块、模板参数存储模块，可实现对单元板参数的读取，实现单元板的智能化。
例如，另一组集成电路芯片包括二个芯片，分别为驱动器芯片103及驱动器芯片104。
其中，步骤A中，可以采用以下封装形式的一种或多种：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。一般来说，同一组芯片，可以采用同样的芯片类型和同样的封装形式。
B、在单元板100上预设这两组芯片的位置，将驱动器芯片103及驱动器芯片104上下排布且成一直线，控制芯片107位于驱动器芯片103及驱动器芯片104的右侧；在排布各芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚的标准焊盘间距。将任一组集成电路芯片一一对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或独立使用电路板上的线路、焊点或元件。
C、将控制芯片107分别连接到外部的接收卡。
如图2所示，本实施例还提供了一种电路板，其包括至少二组集成电路芯片；其中，第一组芯片为驱动器芯片103和驱动器芯片104；第二组芯片为控制芯片107，在控制芯片107内部设置有至少一个存储单元105，控制芯片107通过输入接口101与外部的接收卡相连接；其中，将驱动器芯片103及驱动器芯片104上下排布且成一直线，控制芯片107位于驱动器芯片103及驱动器芯片104的右侧；在排布各芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚的标准焊盘间距。将任一组集成电路芯片一一对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或独立使用电路板上的线路、焊点或元件。
其中，控制芯片107至少包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块其中之一，分别与外部连接的接收卡相连接，用于分别实现逐点调整、逐列翻转、故障报告、级联报错或黑屏保护的功能。
其中，存储单元105设置以下模块其中之一：调整数据存储模块、级联数据存储模块、模板参数存储模块，分别用于存储调整数据、级联数据、模板参数。
驱动器芯片103及驱动器芯片104及控制芯片107至少采用以下封装形式其中之一：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接，本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化；存储单元将级联数据存储，可实现对单元板级联数据的报错。
实施例2
如图3所示，本实施例提供了一种电路板的设计方法，包含如下步骤：
A、设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片107，在控制芯片107中设置至少一个存储单元105；另一组集成电路芯片为驱动器芯片103和驱动器芯片104。
例如，步骤A中，还可以将以下模块的一种或多种设置在所述控制芯片中，包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块，将控制芯片107中的各模块，分别通过所述控制芯片连接到外部的接收卡；也可以将上述模块的一个或多个设置在所述控制芯片中。
又如，步骤A中，还可以执行以下步骤：至少将以下模块其中之一设置在所述存储单元中，包括调整数据存储模块、级联数据存储模块、模板参数存储模块；也可以将上述模块的一个或多个设置在所述存储单元中。
又如，各组芯片中的芯片可以至少采用以下封装形式其中之一，包括：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
B、驱动器芯片103和驱动器芯片104上下且成一直线排布，控制芯片位于其右侧；其中，在排布各芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚的标准焊盘间距。
将各组芯片一一对应设置在所述电路板的焊盘上，各焊盘共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
例如，步骤B中，可以将存储单元105设置在控制芯片107的内部，如该组控制芯片有多个，则可以多个控制芯片内设置至少一个存储单元，也可以多个控制芯片与带有存储单元的控制芯片相连接。
C、将控制芯片107通过输入接口101连接到外部的接收卡。
如图3所示，本实施例还提供了一种电路板，其包括至少二组芯片，分别为：第一组驱动器芯片103和驱动器芯片104；第二组为控制芯片107，设置至少一个存储单元105设置在控制芯片107的内部，驱动器芯片103和驱动器芯片104上下且成一直线排布，控制芯片位于其右侧；其中，在排布各芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚的标准焊盘间距。需要说明的是，本例中虽然仅采用了一个控制芯片107，但在实际应用中，第二组芯片可以包括多个；同样的，本发明还可以包括第三组芯片，以实现各种不同的功能，本发明对此没有任何额外限制。
将各组芯片一一对应设置在所述电路板的焊盘上，各焊盘共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
将控制芯片107通过输入接口101连接到外部的接收卡。
其中，将存储单元105设置在控制芯片107的内部，如该组控制芯片有多个，则可以多个控制芯片内设置至少一个存储单元，也可以多个控制芯片与带有存储单元的控制芯片相连接。
其中，至少将以下模块其中之一设置在所述控制芯片107中，包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块，将控制芯片107中的各模块，分别通过所述控制芯片连接到外部的接收卡。
其中，至少将以下模块其中之一设置在所述存储单元105中，包括调整数据存储模块、级联数据存储模块、模板参数存储模块。
各组芯片中的芯片至少采用以下封装形式其中之一，包括：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接，本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化；存储单元将级联数据存储，可实现对单元板级联数据的报错。
实施例3
如图4所示，在实施例2的基础上，本发明提供一种电路板，包括至少二组芯片，分别为：第一组驱动器芯片103和驱动器芯片104；第二组为控制芯片107，设置至少一个存储单元105设置在控制芯片107的外部，与控制芯片107相连接，控制芯片107通过输入接口101与外部相连。
驱动器芯片103和驱动器芯片104上下且成一直线排布，控制芯片位于其右侧；其中，在排布各芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚的标准焊盘间距。
将各组芯片一一对应设置在电路板100的焊盘上，各焊盘共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
本实施例的其它原理与实施例2相同，在此不再赘述。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (17)
1.一种电路板的设计方法，所述电路板用于显示屏，包含如下步骤：
A、设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片，并设置至少一个存储单元；其中，各组集成电路芯片分别包括至少一个芯片；
步骤A中，还执行以下步骤：至少将以下模块其中之一设置在所述控制芯片中，所述模块包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块；
步骤A中，还执行以下步骤：至少将以下模块其中之一设置在所述存储单元中，所述模块包括调整数据存储模块、级联数据存储模块、模板参数存储模块；
B、按照预设位置排布各组集成电路芯片及各存储单元，将各存储单元分别连接到一组控制芯片中的任一控制芯片，并将该组控制芯片中的其他控制芯片通过该控制芯片连接到各存储单元；
C、将各控制芯片分别连接到外部的接收卡。
2.根据权利要求1所述设计方法，其特征在于，各组集成电路芯片中，同组集成电路芯片的类型相同，各组集成电路芯片的类型相异。
3.根据权利要求2所述设计方法，其特征在于，将各存储单元设置该控制芯片内部。
4.根据权利要求1所述设计方法，其特征在于，步骤C中，还执行以下步骤：将所述控制芯片中的各模块，分别通过所述控制芯片连接到外部的接收卡。
5.根据权利要求1所述设计方法，其特征在于，步骤B中，所述按预设位置排布，包括按直线排布或非直线排布；其中，在排布各集成电路芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各集成电路芯片组之间的间隔设为至少1个管脚的标准焊盘间距。
6.根据权利要求1所述设计方法，其特征在于，步骤B中，将任一组集成电路芯片一一对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或共用至少一定义相同的电路板连线。
7.根据权利要求6所述设计方法，其特征在于，所述共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
8.根据权利要求6所述设计方法，其特征在于，设置各组集成电路芯片分别独立连接，或部分共用电路板上的线路、焊点或元件。
9.根据权利要求1至8任一所述设计方法，其特征在于，步骤A中，至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片进行封装；所述封装形式包括：DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
10.一种电路板，所述电路板用于显示屏，其特征在于，包括至少二组集成电路芯片和至少一个存储单元，其中，至少一组集成电路芯片为控制芯片，各存储单元分别与一组控制芯片相连接，各控制芯片分别与外部的接收卡相连接；其中，各组集成电路芯片分别包括至少一个芯片；按照预设位置排布各组集成电路芯片及各存储单元；各存储单元与一组控制芯片中的任一控制芯片相连，该组控制芯片中的其他控制芯片通过该控制芯片与各存储单元相连接；
所述控制芯片至少包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块其中之一，分别与外部连接的接收卡相连接，用于分别实现逐点调整、逐列翻转、故障报告、级联报错或黑屏保护的功能；
所述存储单元设置以下模块其中之一：调整数据存储模块、级联数据存储模块、模板参数存储模块，分别用于存储调整数据、级联数据、模板参数。
11.根据权利要求10所述电路板，其特征在于，各组集成电路芯片中，同组集成电路芯片的类型相同，各组集成电路芯片的类型相异。
12.根据权利要求10所述电路板，其特征在于，各存储单元设置在该控制芯片内部。
13.根据权利要求10所述电路板，其特征在于，所述按预设位置排布，包括按直线排布或非直线排布；其中，各集成电路芯片组中的各芯片，其间隔为至少1个管脚的标准焊盘间距；或者，各集成电路芯片组之间的间隔为至少1个管脚的标准焊盘间距。
14.根据权利要求10所述电路板，其特征在于，将任一组集成电路芯片一一对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或共用至少一定义相同的电路板连线。
15.根据权利要求14所述电路板，其特征在于，所述共用至少一定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线路、焊点或元件。
16.根据权利要求14所述电路板，其特征在于，各组集成电路芯片分别独立使用，或部分共用电路板上的线路、焊点或元件。
17.根据权利要求10至16任一所述电路板，其特征在于，所述集成电路芯片至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片进行封装：所述封装形式包括DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810226010 CN101404854B (zh) | 2008-11-03 | 2008-11-03 | 一种电路板及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810226010 CN101404854B (zh) | 2008-11-03 | 2008-11-03 | 一种电路板及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101404854A CN101404854A (zh) | 2009-04-08 |
| CN101404854B true CN101404854B (zh) | 2012-12-19 |
Family
ID=40538689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810226010 Expired - Fee Related CN101404854B (zh) | 2008-11-03 | 2008-11-03 | 一种电路板及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101404854B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104965804A (zh) * | 2015-06-11 | 2015-10-07 | 南京聚诚电子科技有限公司 | Led显示屏身份系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2580553Y (zh) * | 2002-09-09 | 2003-10-15 | 严惠明 | 一种可旋转显示图文的集成电路板 |
| CN1495687A (zh) * | 2002-08-23 | 2004-05-12 | Lg������ʽ���� | 等离子显示板的驱动设备及其制造方法 |
| US6788135B1 (en) * | 2003-07-08 | 2004-09-07 | Hewlett-Packard Development Company, L.P. | Terminating pathway for a clock signal |
| CN101211547A (zh) * | 2006-12-29 | 2008-07-02 | 群康科技(深圳)有限公司 | 数字相框 |
| CN201307970Y (zh) * | 2008-11-03 | 2009-09-09 | 北京巨数数字技术开发有限公司 | 一种电路板 |
-
2008
- 2008-11-03 CN CN 200810226010 patent/CN101404854B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1495687A (zh) * | 2002-08-23 | 2004-05-12 | Lg������ʽ���� | 等离子显示板的驱动设备及其制造方法 |
| CN2580553Y (zh) * | 2002-09-09 | 2003-10-15 | 严惠明 | 一种可旋转显示图文的集成电路板 |
| US6788135B1 (en) * | 2003-07-08 | 2004-09-07 | Hewlett-Packard Development Company, L.P. | Terminating pathway for a clock signal |
| CN101211547A (zh) * | 2006-12-29 | 2008-07-02 | 群康科技(深圳)有限公司 | 数字相框 |
| CN201307970Y (zh) * | 2008-11-03 | 2009-09-09 | 北京巨数数字技术开发有限公司 | 一种电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101404854A (zh) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788560B2 (en) | Semiconductor device and process for manufacturing the same | |
| CN101504939A (zh) | 半导体器件 | |
| KR101537448B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| CN104853581A (zh) | 基板检查装置和部件安装装置 | |
| CN103594464A (zh) | 一种发光二极管的cob封装结构 | |
| CN101325085B (zh) | 存储器控制器以及优化存储器控制器的接合垫序列的方法 | |
| CN105096711B (zh) | 一种免导线多功能pcb实验板 | |
| CN104851863A (zh) | 一种集成电路、引线键合封装芯片及倒装封装芯片 | |
| CN101394708B (zh) | 一种电路板及其设计方法 | |
| CN101404854B (zh) | 一种电路板及其设计方法 | |
| CN105826285A (zh) | 芯片及电子设备 | |
| CN201307970Y (zh) | 一种电路板 | |
| CN1457226A (zh) | 维持接触件之间间隙的方法和装置 | |
| CN202905703U (zh) | 组合型小功率贴片两极管引线框架件 | |
| CN202216823U (zh) | 双列直插式封装集成电路振动冲击试验用夹具 | |
| CN201749679U (zh) | 一种智能电路板 | |
| CN202103952U (zh) | 一种带有驱动控制芯片电路板 | |
| CN201789687U (zh) | 一种智能电路板 | |
| CN101714544A (zh) | 一种集成三极管及其制造方法 | |
| CN101257767B (zh) | 印刷电路板及其制造方法 | |
| CN201290199Y (zh) | 一种电路板 | |
| CN201290198Y (zh) | 一种电路板 | |
| CN101394709A (zh) | 一种电路板及其设计方法 | |
| CN201425939Y (zh) | 覆晶式ic包装结构 | |
| US6222211B1 (en) | Memory package method and apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: LI XIN Free format text: FORMER OWNER: BEIJING JUSHU DIGITAL TECHNOLOGY DEVELOPMENT CO., LTD. Effective date: 20101224 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100085 ROOM 402B, TOWER E, YINGCHUANG POWER PARK, NO.1, SHANGDI EAST ROAD, HAIDIAN DISTRICT, BEIJING TO: 518040 701, BUILDING 211, TAIRAN SCIENCE AND TECHNOLOGY PARK, CHEGONGMIAO, FUTIAN DISTRICT, SHENZHEN CITY |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20101224 Address after: 518040 Shenzhen City, Futian District Che Kung Temple science and Technology Parks Tairan 211 701 Applicant after: Li Xin Address before: 100085 Beijing city Haidian District East Road No. 1 building E room 402B power Creative Park Applicant before: Beijing Jushu Digital Technology Development Co., Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FAN HONGXIA Free format text: FORMER OWNER: LI XIN Effective date: 20130709 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518040 SHENZHEN, GUANGDONG PROVINCE TO: 518172 SHENZHEN, GUANGDONG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130709 Address after: 518172 Guangdong City, Longgang Province, north of the court of the North Road, Longgang Road, Jing Jing, the new town of, 2 A303 Patentee after: Fan Hongxia Address before: 518040 Guangdong city of Shenzhen province Futian District Che Kung Temple science and Technology Parks Tairan 211 701 Patentee before: Li Xin |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 Termination date: 20181103 |