CN102867813B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN102867813B
CN102867813B CN201210171275.2A CN201210171275A CN102867813B CN 102867813 B CN102867813 B CN 102867813B CN 201210171275 A CN201210171275 A CN 201210171275A CN 102867813 B CN102867813 B CN 102867813B
Authority
CN
China
Prior art keywords
polarizer
electromagnetic armouring
semiconductor
armouring structure
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210171275.2A
Other languages
English (en)
Other versions
CN102867813A (zh
Inventor
金容勋
崔仁虎
金京范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102867813A publication Critical patent/CN102867813A/zh
Application granted granted Critical
Publication of CN102867813B publication Critical patent/CN102867813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种电子装置。该电子装置包括设置在电路基底上的第一半导体封装。第二半导体封装设置在电路基底上，并与第一半导体封装隔开。绝缘的电磁屏蔽结构设置在第一半导体封装的顶表面和侧表面上。导电的电磁屏蔽结构设置在电路基底上，以覆盖第一半导体封装、第二半导体封装及绝缘的电磁屏蔽结构。

Description

电子装置
技术领域
本发明的总体构思的实施例涉及一种半导体装置、一种半导体封装、一种电子装置及一种电子系统。
背景技术
在电子系统和装置中，对于不受电磁波影响的电子元件的需求已经增加。例如，由诸如手持式电话或移动电话的便携式装置产生的电磁波会对人体造成有害影响和/或产生电磁干扰(EMI)，EMI导致内部半导体芯片出故障和/或削弱天线的接收灵敏度。
用于减小EMI的传统技术包括利用通常由单层屏蔽层构成的单个屏蔽件覆盖多个电气元件。然而，传统屏蔽技术不足以抑制在多个装置之间存在的近场EMI。
发明内容
本发明的总体构思的示例性实施例提供一种半导体装置及能够阻挡电磁波的半导体封装。
本发明的总体构思的其他特点和效用将在下面的描述中进行部分阐述，部分将从描述而显而易见，或者可通过实施本发明的总体构思而了解。
本发明的总体构思的其他实施例提供一种能够阻挡电磁波的电子元件。
本发明的总体构思的进一步的其他示例性实施例提供一种电子装置及能够阻挡电磁波的电子系统。
本发明的总体构思的特点不应该受上面的描述限制，本领域的普通技术人员将从在此描述的示例性实施例清楚地理解其他未提及的特点。
根据本发明的总体构思的一个特点，一种电子装置包括电路基底及设置在电路基底上的第一半导体封装。第二半导体封装设置在电路基底上，并与第一半导体封装隔开。绝缘的电磁屏蔽结构设置在第一半导体封装的顶表面和侧表面上。导电的电磁屏蔽结构设置在电路基底上，以覆盖第一半导体封装、第二半导体封装及绝缘的电磁屏蔽结构。
绝缘的电磁屏蔽结构可包括具有第一传输轴的第一极化器及具有与第一极化器的第一传输轴正交的第二传输轴的第二极化器。
根据本发明的总体构思的另一个特点，一种半导体封装包括封装基底及设置在封装基底上的第一半导体芯片。第一电磁屏蔽结构设置在第一半导体芯片上。第一电磁屏蔽结构包括具有第一传输轴的第一极化器及具有不同于第一传输轴的第二传输轴的第二极化器。
第一电磁屏蔽结构可设置在第一半导体芯片的顶表面上。
第一电磁屏蔽结构可设置在第一半导体芯片的顶表面和侧表面上。
第一电磁屏蔽结构可具有绝缘特性。
半导体封装还可包括介于封装基底和第一半导体芯片之间的下方填充构件。下方填充构件可覆盖第一半导体芯片的侧壁，第一电磁屏蔽结构可包括覆盖第一半导体芯片的顶表面的部分及覆盖下方填充构件的侧表面的部分。
第一电磁屏蔽结构还可包括覆盖封装基底的顶表面的部分。
半导体封装还可包括设置在第一电磁屏蔽结构上的模塑层。
半导体封装还可包括覆盖封装基底和第一半导体芯片的模塑层。第一电磁屏蔽结构可包括覆盖设置在第一半导体芯片上的模塑层的顶表面的部分及覆盖模塑层的侧表面的部分。
第一电磁屏蔽结构还可包括覆盖封装基底的侧表面的部分。
第一电磁屏蔽结构可从覆盖第一半导体芯片的顶表面的部分延伸，以覆盖靠近第一半导体芯片设置的封装基底。此外，半导体封装还可包括介于第一半导体芯片的侧表面和第一电磁屏蔽结构的侧表面之间的空的空间。
半导体封装还可包括设置在封装基底上的第二半导体芯片。
第二半导体芯片可设置在封装基底和第一半导体芯片之间。在另一种情况下，第二半导体芯片可与第一半导体芯片水平地隔开。第一电磁屏蔽结构可延伸，以覆盖第一半导体芯片和第二半导体芯片。半导体封装还可包括设置在第二半导体芯片上的第二电磁屏蔽结构。第二电磁屏蔽结构可包括具有第三传输轴的第三极化器及具有与第三极化器的第三传输轴正交的第四传输轴的第四极化器。第三传输轴和第四传输轴可在平面上彼此正交。
半导体封装还可包括设置在封装基底的任一表面上的第二电磁屏蔽结构。
根据本发明的总体构思的另一个特点，一种半导体装置包括具有彼此相对地设置的第一表面和第二表面的半导体基底。互连结构设置在半导体基底的第一表面上。绝缘层设置在互连结构上。开口形成为穿过绝缘层，以使互连结构的一部分暴露。导电图案设置在互连结构的被开口暴露的部分上。电磁屏蔽结构设置在绝缘层上。电磁屏蔽结构包括顺序地堆叠的第一极化器和第二极化器。
第一极化器可具有第一极化表面，第二极化器可具有不同于第一极化表面的第二极化表面。
根据本发明的总体构思的另一个特点，一种电子装置包括：第一半导体芯片；第二半导体芯片；绝缘的电磁屏蔽结构，介于第一半导体芯片和第二半导体芯片之间。绝缘的电磁屏蔽结构包括具有第一传输轴的第一极化器及具有不同于第一传输轴的第二传输轴的第二极化器。
所述电子装置还可包括封装基底，第一半导体芯片和第二半导体芯片可设置在封装基底上。
第一半导体芯片和第二半导体芯片可竖直地堆叠在封装基底上。
第一半导体芯片和第二半导体芯片可在封装基底上沿着水平方向彼此隔开。
根据本发明的总体构思的另一个特点，一种电子装置包括具有内部空间的壳体。第一绝缘电磁屏蔽结构设置在壳体的内表面上。处理装置设置在壳体的内部空间中。第二绝缘电磁屏蔽结构设置在处理装置内。第一绝缘电磁屏蔽结构和第二绝缘电磁屏蔽结构中的任意一个包括顺序地堆叠的第一极化器和第二极化器。第一极化器具有第一传输轴，第二极化器具有在平面上与第一极化器的第一传输轴正交的第二传输轴。电子装置还可包括与壳体结合的输入/输入(I/O)装置，I/O装置包括暴露到壳体的外部的显示表面。
附图说明
通过下面结合附图对示例性实施例进行的描述，本发明的总体构思的这些和/或其他特点和效用将会变得明显且更加易于理解，在附图中：
图1至图11是示出根据本发明的总体构思的示例性实施例的半导体装置的截面图；
图12A至图12H是示出根据本发明的总体构思的示例性实施例的电磁屏蔽结构的图；
图13至图19B是示出根据本发明的总体构思的一些示例性实施例的制造半导体装置的方法的图；
图20至图65是示出根据本发明的总体构思的示例性实施例的半导体封装的图；
图66至图72是示出根据本发明的总体构思的示例性实施例的电子装置的截面图；
图73是示出根据本发明的总体构思的示例性实施例的电子系统的图；
图74是示出根据本发明的总体构思的示例性实施例的电子装置的图。
具体实施方式
现在，将详细说明本发明的总体构思的示例性实施例，其示例在附图中示出，在附图中，相同的标号始终指示相同的元件。下面同时参照附图描述示例性实施例，以解释本发明的总体构思。
在此参照作为本发明的总体构思的示例性实施例的示意性图解的截面图图解描述本发明的总体构思的示例性实施例。同样地，例如，可以预料到会出现由于制造技术和/或公差导致图解的形状发生变化。因此，本发明的总体构思的示例性实施例不应该被解释为限于在此示出的区域的具体形状，而是包括由于(例如)制造导致的形状的偏差。例如，被示出为矩形的蚀刻区域通常将具有圆滑的或弯曲的特征。因此，在附图中示出的区域本质上是示意性的，它们的形状不意在示出装置的区域的精确形状且不意在限制本发明构思的范围。
图1是根据本发明的总体构思的至少一个示例性实施例的半导体装置的图。
参照图1，可提供半导体基底1。半导体基底1可以是包括半导体集成电路(IC)的硅基底。半导体基底1可具有彼此相对地设置的第一表面FS和第二表面BS。夹层绝缘层3可设置在半导体基底1的其上形成有IC的第一表面FS上。导电焊盘6可设置在夹层绝缘层3上，绝缘层9可设置在具有焊盘6的半导体基底1上。绝缘层可以是钝化层。绝缘层9可具有使焊盘6暴露的开口。下绝缘层12可设置在绝缘层9上。
金属互连件18可重新分布在下绝缘层12上。重新分布的金属互连件18可通过穿过下绝缘层12形成的通孔16电连接到焊盘6。在至少一个示例性实施例中，金属互连件18包括接触部分19、第一臂部分20及第二臂部分20’。接触部分19延伸穿过通孔16，以接触焊盘6。第一臂部分20从接触部分19的第一端延伸，并可接触绝缘层9和/或下绝缘层12。第二臂部分20’从接触部分19的与第一端相对的第二端延伸，并可接触绝缘层9和/或下绝缘层12。如下面更加详细地描述的，可在第二臂部分20’上形成导电图案。
焊盘6可以是输入/输出(I/O)焊盘、接地焊盘及电源焊盘中的任意一个。金属互连件18可以是信号线、电源线及接地线中的任意一个。
上绝缘层24可设置在具有金属互连件18的半导体基底1上。上绝缘层24可具有使金属互连件18的一部分暴露的开口H。金属互连件18的被开口暴露的区域可描述为(例如)重新分布焊盘区域。重新分布焊盘区域可包括第二臂部分20’，第二臂部分20’在开口之下且沿着上绝缘层24延伸，从而通过开口被暴露。
电磁屏蔽结构ES1可设置在上绝缘层24上。电磁屏蔽结构ES1可包括顺序地堆叠的第一极化器Pa1和第二极化器Pb1。第一极化器Pa1可选择性地传输电磁波的第一极化波，而第二极化器Pb1可选择性地传输电磁波的第二极化波。因此，第一极化器Pa1可不传输第二极化波，而第二极化器Pb1可不传输第一极化波。即，可通过第一极化器Pa1和第二极化器Pb1中的任意一个传输电磁波，而可通过第一极化器Pa1和第二极化器Pb1中余下的那一个阻挡电磁波。
在一些示例性实施例中，电磁屏蔽结构ES1可以是绝缘的电磁屏蔽结构。例如，电磁屏蔽结构ES1可包括由绝缘材料形成的第一极化器Pa1及由绝缘材料形成的第二极化器Pb1。所述绝缘材料可由包括绝缘颗粒的绝缘树脂形成，所述绝缘颗粒包括但不限于硅石、云母、石英、玻璃、硅酸钙、硅酸铝、硅酸锆、氧化铝、二氧化钛、钛酸钡、碳酸钙、硫酸钙、氧化铁、硫酸铝锂、硅酸镁及氧化锆。所述绝缘材料还可包括由聚乙烯醇(polyvinylalcohol，PVA)形成的树脂和/或绝缘膜。
例如，电磁屏蔽结构ES1可包括利用聚乙烯醇(PVA)基膜(例如，PVA、聚乙烯醇缩甲醛(polyvinyl formal，PVF)或者聚乙烯醇缩乙醛(polyvinylacetal，PVA))形成的第一极化器Pa1和第二极化器Pb1。例如，第一极化器Pa1和第二极化器Pb1中的每个可以是碘极化器(iodic polarizer)，在碘极化器中，碘分子在聚乙烯醇(PVA)聚合物之间沿着一个方向定向。更具体地说，第一极化器Pa1可以是第一材料层，在第一材料层中，碘分子沿着第一方向被定向在PVA聚合物之间，而第二极化器Pb1可以是第二材料层，在第二材料层中，碘分子沿着与第一方向正交的第二方向被定向在PVA聚合物之间。因此，第一极化器Pa1和第二极化器Pb1可具有彼此正交的传输轴(或者极化轴)。
根据本发明的总体构思的示例性实施例的极化器不限于碘极化器。例如，虽然上述碘极化器可用于根据本发明的总体构思的半导体芯片、半导体装置、半导体封装、电子装置及电子系统，但是由除了碘材料之外的材料形成的极化器也可用于根据本发明的总体构思的半导体芯片、半导体装置、半导体封装、电子装置及电子系统。
在其他示例性实施例中，电磁屏蔽结构ES1可以是导电的电磁屏蔽结构。即，电磁屏蔽结构ES1可包括包含导电材料的第一极化器Pa1和第二极化器Pb1。所述导电材料可包括但不限于铁、铁合金、铜、铝、钼、金、银、钨、碳纳米管、镍及导电聚合物。所述导电材料还可包括(例如)电磁性氧化铁、铬等。
第一极化器Pa1可包括第一基体及设置在第一基体上的一个或多个第一导电图案，而第二极化器Pb1可包括第二基体及设置在第二基体上的一个或多个第二导电图案。第一导电图案和第二导电图案中的每个可包括导电材料，例如，铝(Al)、钼(Mo)、金(Au)、铜(Cu)、银(Ag)、钨(W)、碳纳米管、镍(Ni)或者导电聚合物。这里，第一导电图案可以是沿着第一长度方向布置的线，而第二导电图案可以是沿着与第一长度方向正交的第二长度方向布置的线。因此，由于第一导电图案和第二导电图案彼此正交，所以第一极化器Pa1和第二极化器Pb1可具有不同的传输轴。电磁屏蔽结构ES1可具有开口H’。电磁屏蔽结构ES1的开口H’可围绕上绝缘层24的开口H形成，从而使上绝缘层24的开口暴露。
在一些示例性实施例中，电磁屏蔽结构ES1的开口H’的宽度W2可大于上绝缘层24的开口H的宽度W1。
导电结构27a可设置在被上绝缘层24暴露的金属互连件18上。例如，导电结构27a可包括焊球。在图1中示出的至少一个示例性实施例中，导电结构27a形成在上绝缘层24上，并延伸到开口H中，以接触金属互连件18的第二臂部分20’。
在一些示例性实施例中，电磁屏蔽结构ES1可与导电结构27a隔开。导电结构27a的宽度W3可小于电磁屏蔽结构ES1的开口H’的宽度W2。因此，由于电磁屏蔽结构ES1和导电结构27a彼此隔开，所以电磁屏蔽结构ES1可以是绝缘的电磁屏蔽结构或者导电的电磁屏蔽结构。
现在，将参照图2描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图2，如图1中示出的那样，夹层绝缘层3、焊盘6、绝缘层9、下绝缘层12、重新分布金属互连件18及具有开口的上绝缘层24可设置在具有IC的半导体基底1上。
电磁屏蔽结构ES2可设置在上绝缘层24上。电磁屏蔽结构ES2可具有与上绝缘层24的开口自对准的开口。
导电结构27b可设置在上绝缘层24和电磁屏蔽结构ES2上。导电结构27b可穿过上绝缘层24和电磁屏蔽结构ES2的自对准的开口，并覆盖电磁屏蔽结构ES2的一部分。如图1中的那样，电磁屏蔽结构ES2可包括第一极化器Pa2和第二极化器Pb2。
由于电磁屏蔽结构ES2的一部分由导电结构27b覆盖，所以电磁屏蔽结构ES2可以是绝缘的电磁屏蔽结构。
现在，将参照图3描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图3，如图1中的那样，夹层绝缘层3、焊盘6、绝缘层9、下绝缘层12、重新分布金属互连件18及上绝缘层24可设置在具有IC的半导体基底1上。如图1中的那样，上绝缘层24可包括使金属互连件18的一部分暴露的开口H。例如，金属互连件18的第二臂部分20’可通过形成在上绝缘层24中的开口H暴露。
电磁屏蔽结构ES3可设置在上绝缘层24上。如图1中的那样，电磁屏蔽结构ES3可包括第一极化器Pa3和第二极化器Pb3。
如图1中的那样，电磁屏蔽结构ES3可包括开口H’，开口H’的宽度W2’大于上绝缘层24的开口的宽度W1’。导电结构27c可设置在上绝缘层24上。导电结构27c的宽度W3’可大于电磁屏蔽结构ES3的开口H’的宽度W2’，并覆盖电磁屏蔽结构ES3的一部分。因此，电磁屏蔽结构ES3可以是绝缘的电磁屏蔽结构。
虽然在图1至图3中示出的示例性实施例提供设置在半导体基底1的前表面(即，第一表面FS)上的电磁屏蔽结构ES1、ES2及ES3，但是本发明的总体构思不限于此。例如，如图4所示，本发明的总体构思可提供设置在半导体基底1的后表面(即，第二表面BS)上的电磁屏蔽结构ES4。如图1中的那样，图4的电磁屏蔽结构ES4可包括第一极化器Pa4和第二极化器Pb4。
现在，将参照图5描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图5，如图1中的那样，夹层绝缘层43和焊盘46可设置在半导体基底40上。绝缘层49可设置在具有焊盘46的半导体基底40上。绝缘层49可具有使焊盘46的顶表面部分或完全暴露的开口。绝缘层49可以是钝化层。
电磁屏蔽结构ES5可设置在绝缘层49上。如图1中的那样，电磁屏蔽结构ES5可包括第一极化器Pa5和第二极化器Pb5。
导电结构52可设置在被绝缘层49的开口暴露的焊盘46上。导电结构52可以是被构造成将半导体装置与另一装置或芯片电连接的I/O焊盘。如图1中的那样，导电结构52可与电磁屏蔽结构ES5隔开。
现在，将参照图6描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图6，如图5中的那样，夹层绝缘层43、焊盘46、具有开口的绝缘层49及导电结构52可设置在半导体基底40上。与图5不同的是，电磁屏蔽结构ES6可设置在绝缘层49上，以覆盖导电结构52的顶表面的一部分。如图2中的那样，电磁屏蔽结构ES6可包括由绝缘材料形成的第一极化器Pa6及由绝缘材料形成的第二极化器Pb6。
虽然在图5和图6中示出的示例性实施例提供设置在半导体基底40的前表面(即，第一表面FS)上的电磁屏蔽结构ES5和ES6，但是本发明的总体构思不限于此。例如，如图7所示，本发明的总体构思可提供设置在半导体基底40的后表面(即，第二表面BS)上的电磁屏蔽结构ES7。如图1中的那样，图7的电磁屏蔽结构ES7可包括第一极化器Pa7和第二极化器Pb7。
本发明的总体构思不仅可包括电磁屏蔽结构仅设置在半导体基底40的前表面FS和后表面BS中的一个上的示例性实施例，而且可包括电磁屏蔽结构设置在半导体基底40的前表面FS和后表面BS中的每个上的示例性实施例。
现在，将参照图8描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图8，第一电磁屏蔽结构ES8_1可设置在半导体基底40的前表面FS上，而第二电磁屏蔽结构ES8_2可设置在半导体基底40的后表面BS上。即，电磁屏蔽结构ES8可包括第一电磁屏蔽结构ES8_1和第二电磁屏蔽结构ES8_2。因此，半导体基底40的IC可被电磁屏蔽结构ES8保护而免受外部电磁干扰(EMI)影响。
第一电磁屏蔽结构ES8_1可包括第一极化器Pa8_1和第二极化器Pb8_1，而第二电磁屏蔽结构ES8_2可包括第三极化器Pa8_2和第四极化器Pb8_2。
虽然如图6中的那样，图8示出了第一电磁屏蔽结构ES8_1覆盖导电结构52的一部分，但是本发明的总体构思的示例性实施例不限于此。例如，如图5中的那样，第一电磁屏蔽结构ES8_1可与导电结构52隔开。同时，如图9中的那样，可提供具有被导电结构52’部分地覆盖的顶表面的电磁屏蔽结构ES9。这里，电磁屏蔽结构ES9可包括第一极化器Pa9和第二极化器Pb9。
现在，将参照图10描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图10，夹层绝缘层63可设置在半导体基底60上。焊盘66可设置在夹层绝缘层63上，第一绝缘层69可设置半导体基底60上，以覆盖焊盘66。具有开口的电磁屏蔽结构ES10可设置在第一绝缘层69上。电磁屏蔽结构ES10可包括第一极化器Pa10和第二极化器Pb10。
第二绝缘层72可设置在电磁屏蔽结构ES10上。开口75可顺序地穿过第二绝缘层72和第一绝缘层69，并使焊盘66暴露。导电结构78可设置在被开口75暴露的焊盘66上。
穿过第一绝缘层69和第二绝缘层72形成的开口75可穿过电磁屏蔽结构ES10的开口。即，穿过第一绝缘层69和第二绝缘层72形成的开口75的内壁可与电磁屏蔽结构ES10隔开。
电磁屏蔽结构ES10可被第一绝缘层69和第二绝缘层72围绕和绝缘，并与导电结构78隔开。因此，电磁屏蔽结构ES10可以是绝缘的或导电的电磁屏蔽结构。
现在，将参照图11描述根据本发明的总体构思的其他示例性实施例的半导体装置。
参照图11，如图10中的那样，夹层绝缘层63和焊盘66可设置在半导体基底60上。第一绝缘层69可设置在夹层绝缘层63上，以覆盖焊盘66。电磁屏蔽结构ES11可设置在第一绝缘层69上。电磁屏蔽结构ES11可包括第一极化器Pa11和第二极化器Pb11。
第二绝缘层72’可设置在电磁屏蔽结构ES11上。开口75’可顺序地穿过第二绝缘层72’、电磁屏蔽结构ES11及第一绝缘层69，并使焊盘66暴露。导电结构78’可形成在被开口75’暴露的焊盘66上。
电磁屏蔽结构ES11的一部分可被开口75’暴露，并与导电结构78’接触。在图11中示出的至少一个示例性实施例中，第一极化器Pa11和第二极化器Pb11中的每个接触导电结构78’。电磁屏蔽结构ES11可以是绝缘的电磁屏蔽结构。
如在参照图1至图11描述的本发明的总体构思的示例性实施例中的那样，电磁屏蔽结构可以以各种形状设置在半导体基底的前表面和/或后表面上。电磁屏蔽结构可防止由形成在半导体基底上的IC产生的电磁波发射到外部，并保护形成在半导体基底上的IC和互连结构而免受由外部半导体芯片或电子装置产生的电磁波影响。
现在，将参照图12A至图12H描述根据本发明的总体构思的示例性实施例的电磁屏蔽结构。
根据本发明的总体构思的示例性实施例，非极化的电磁波可在到达电磁屏蔽结构的第二极化器之前先到达电磁屏蔽结构的第一极化器，或者在到达电磁屏蔽结构的第一极化器之前先到达电磁屏蔽结构的第二极化器。
现在，将参照图12A描述这样的示例性实施例：当非极化电磁波在到达电磁屏蔽结构的第二极化器之前先到达电磁屏蔽结构的第一极化器时，电磁屏蔽结构会阻挡电磁波。
参照图12A，可提供包括第一极化器Pa和第二极化器Pb的电磁屏蔽结构ES。电磁波EW可从电磁屏蔽结构ES的外部朝着电磁屏蔽结构ES行进，并且与第二极化器Pb相比更早地到达第一极化器Pa。
电磁波EW可包括第一极化波Pv及不同于第一极化波Pv的第二极化波Ph。例如，第一极化波Pv可以是竖直波，而第二极化波Ph可以是水平波。这里，为了清楚起见，假设电磁波EW包括第一极化波Pv和第二极化波Ph。然而，应该理解的是，电磁波EW实际上处于非极化状态。
第一极化器Pa可选择性地传输电磁波EW的第一极化波Pv，而第二极化器Pb可选择性地传输电磁波EW的第二极化波Ph。因此，非极化波EW可通过第一极化器Pa被极化。即，穿过第一极化器Pa的电磁波可以是第一极化波Pv’。
穿过第一极化器Pa的第一极化波Pv’基本上不可能穿过第二极化器Pb。具体地说，由于第二极化器Pb选择性地传输与第一极化波Pv不同的第二极化波Ph，所以穿过第一极化器Pa的第一极化波Pv’不可能穿过第二极化器Pb。
即使第一极化波Pv’的一部分穿过第二极化器Pb，穿过第二极化器Pb的第一极化波Pv’的强度可减小，并且不可能对人体或电子装置产生有意义的影响。因此，在示例性实施例中，假设忽略第一极化波Pv’的穿过第二极化器Pb的部分。
电磁波EW可被极化，并且仅穿过第一极化器Pa和第二极化器Pb中的一个，但是电磁波EW不可能穿过包括两个不同的极化器Pa和Pb的电磁屏蔽结构ES。因此，包括第一极化器Pa和第二极化器Pb的电磁屏蔽结构ES可阻挡电磁波EW。
现在，将参照图12B描述这样的示例性实施例：当非极化电磁波在到达电磁屏蔽结构ES的第一极化器Pa之前先到达电磁屏蔽结构ES的第二极化器Pb时，电磁屏蔽结构ES阻挡电磁波EW。
参照图12B，如图12A中的那样，可设置包括第一极化器Pa和第二极化器Pb的电磁屏蔽结构ES。
与图12A不同的是，电磁波EW’可从电磁屏蔽结构ES的外部朝着电磁屏蔽结构ES的第二极化器Pb行进，并在到达第一极化器Pa之前先到达第二极化器Pb。
如参照图12A描述的那样，电磁波EW’可包括第一极化波Pv及不同于第一极化波Pv的第二极化波Ph。因此，非极化电磁波EW’可通过第二极化器Pb被极化。即，穿过第二极化器Pb的电磁波可以是第二极化波Ph’。穿过第二极化器Pb的第二极化波Ph’基本上不可能穿过第一极化器Pa。具体地说，由于第一极化器Pa选择性地传输与第二极化波Ph不同的第一极化波Pv，所以穿过第二极化器Pb的第二极化波Ph’不可能穿过第一极化器Pa。
因此，电磁波EW’可被电磁屏蔽结构ES阻挡。
现在，将参照图12C描述根据本发明的总体构思的示例性实施例的电磁屏蔽结构。
参照图12C，电磁屏蔽结构ES’可包括第一极化器Pa’和第二极化器Pb’。第一极化器Pa’可具有第一极化平面PP1，而第二极化器Pb’可具有与第一极化平面PP1不同的第二极化平面PP2。
第一极化器Pa’可具有第一传输轴ny，而第二极化器Pb’可具有与第一传输轴ny不同方向的第二传输轴nx。此外，第二传输轴nx可处于与第一传输轴ny相交的方向。例如，第二传输轴nx可与第一传输轴ny正交。这里，术语“传输轴”可被解读为极化屏蔽轴。轴的方向可影响极化器的阻挡电磁波的Pa’/Pb’能力的效用。例如，第一极化器的第一轴可抑制电磁波的第一波成分，而处于与第一轴不同方向的第二轴可抑制电磁波的与第一波成分不同的第二波成分。
如在上面参照图1描述的那样，当第一极化器Pa’和第二极化器Pb’中的每个是碘极化器(在碘极化器中，碘分子沿着一个方向被定向在PVA聚合物之间)时，传输轴的方向可取决于碘分子排列的方向。因此，第一极化器Pa’和第二极化器Pb’可以是具有彼此正交的传输轴的绝缘极化器。
现在，将参照图12D描述根据本发明的总体构思的示例性实施例的电磁屏蔽结构。
参照图12D，电磁屏蔽结构ES”可包括第一极化器Pa”和第二极化器Pb”。
在一些示例性实施例中，第一极化器Pa”和第二极化器Pb”中的每个可呈膜的形式。在这种情况下，第一极化器Pa”和第二极化器Pb”可通过中间层AI附着到彼此，并构成电磁屏蔽结构ES”。中间层AI可使第一极化器Pa”和第二极化器Pb”附着到彼此。例如，中间层AI可包括被构造成附着第一极化器Pa”和第二极化器Pb”的粘性层。
电磁屏蔽结构ES”可设置在保护结构CP上，保护结构CP被构造成保护电磁屏蔽结构ES”而免受电磁波影响。缓冲层AD可设置在保护结构CP和电磁屏蔽结构ES”之间。例如，电磁屏蔽结构ES”可通过缓冲层AD附着到保护结构CP。
现在，将参照图12E描述根据本发明的总体构思的其他示例性实施例的电磁屏蔽结构。
参照图12E，电磁屏蔽结构ES_1可包括第一焊盘PP1_1和第二焊盘PP2_1。第一焊盘PP1_1可包括第一极化器Pa_1，第二焊盘PP2_1可包括第二极化器Pb_1。
更具体地说，第一极化器Pa_1可包括设置在第一焊盘PP1_1的第一基体BA1上的多个第一极化元件PE1。所述多个第一极化元件PF1可根据第一图案PT1布置。第一图案PT1可包括使所述多个第一极化元件PE1布置为彼此隔开的线图案。此外，每个第一极化元件PF1可沿着第一方向沿着第一焊盘PP1_1的第一基体BA1延伸，所述第一方向可提供第一极化器Pa_1的第一传输轴。
第一极化元件PF1可以是导电元件。例如，第一极化元件PF1可包括导电材料，例如，Al、Mo、Au、Cu、Ag、W、碳纳米管、Ni或导电聚合物。
第二极化器Pb_1可包括设置在第二焊盘PP2_1的第二基体BA2上的多个第二极化元件PE2。所述多个第二极化元件PE2可根据第二图案PT2布置。第二图案PT2使所述多个第二极化元件PE2彼此隔开。此外，每个第二极化元件PE2可沿着与第一极化元件PE1的第一方向不同的第二方向沿着第二焊盘PP2_1的第一基体BA2延伸。因此，第二极化元件PE2的第二方向可提供与第一极化器Pa_1的第一传输轴不同的第二极化器Pb_1的第二传输轴。在至少一个示例性实施例中，第二极化元件PE2的第二方向与第一极化元件PE1的第一方向正交。因此，第二极化器Pb_1的第二传输轴可与第一极化器Pa_1的第一传输轴正交。
第二极化元件PE2可以是导电元件。例如，第二极化元件PE2可包括导电材料，例如，Al、Mo、Au、铂(Pt)、Cu、Ag、W、碳纳米管、Ni或导电聚合物。
第一基体BA1和第二基体BA2中的每个可以是由树脂形成的膜，或者是由被保护而免受电磁波影响的电磁保护对象的一部分(例如，诸如氧化硅层、氮化硅层或者聚酰亚胺层的材料层)。第一图案PT1的长度方向可以是第一方向Dy，而第二图案PT2的长度方向可以是与第一方向Dy正交的第二方向Dx。因此，从俯视图上看，第一图案PT1可与第二图案PT2正交。
在其他示例性实施例中，第一图案PT1和第二图案PT2中的每个可以是包括金属颗粒的绝缘图案。即，在至少一个示例性实施例中，所述多个极化元件PE1/PE2可包括金属颗粒，同时仍然提供绝缘效果。
现在，将参照图12F描述在本发明的总体构思的至少一个示例性实施例中的在图12E中示出的电磁屏蔽结构。应用的示例性实施例应该被解读为本发明的总体构思的实施例的示例，因此，本发明的总体构思不限于此。
参照图12F，如参照图12E描述的那样，电磁屏蔽结构ES_1a可包括顺序地堆叠的第一极化器Pa_1a和第二极化器Pb_1a。此外，第一极化器Pa_1a可包括设置在第一基体BA1’上的第一图案PT1’，而第二极化器Pb_1a可包括设置在第二基体BA2’上的第二图案PT2’。第一图案PT1’可与第二图案PT2’隔开。
第一覆盖层Ca可设置在第一基体BA1’上，以覆盖第一图案PT1’。第一覆盖层Ca可由绝缘材料形成。第二覆盖层Cb可设置在第二基体BA2’上，以覆盖第二图案PT2’。
由于第一极化器Pa_1a和第二极化器Pb_1a可顺序地堆叠，所以第二基体BA2’可设置在第一覆盖层Ca上。
在一些示例性实施例中，第一基体BA1’可以是被保护而免受电磁波影响的保护结构的部分区域。例如，第一基体BA1’可以是半导体晶圆的顶部区域或底部区域的一部分。例如，绝缘层可形成在包括IC和互连线的半导体晶圆上，并用作在示例性实施例中描述的第一基体BA1’。多个第一图案PT1’可利用半导体工艺形成在绝缘层(即，第一基体BA1’)上，且彼此隔开。
在另一种情况下，多个导线可彼此隔开地布置在具有绝缘特性的膜形式的第一基体BA1’上，并用作极化器。因此，根据本发明的总体构思的电磁屏蔽结构ES_1a可利用各种方法形成。
现在，将参照图12G描述本发明的总体构思的另一示例性实施例的图12E的电磁屏蔽结构。
参照图12G，如图12F中的那样，可提供包括顺序地堆叠的第一极化器Pa_1b和第二极化器Pb_1b的电磁屏蔽结构ES_1b。第一极化器Pa_1b可包括第一基体BA1”及设置在第一基体BA1”上的第一图案PT1”。第二极化器Pb_1b可包括可覆盖第一图案PT1”的第二基体BA2”及第二图案PT2”。覆盖层C可设置在第二基体BA2”上，以覆盖第二图案PT2”。
第二基体BA2”可被设置为覆盖第一极化器Pa_1b的第一图案PT1”，并减小第一极化器Pa_1b和第二极化器Pb_1b的整个厚度。因此，具有减小的厚度的电磁屏蔽结构ES_1b可容易地应用于要求厚度小的便携式电子装置。
同时，如图12H所示，根据本发明的总体构思的一些示例性实施例的电磁屏蔽结构ES_2可具有穿过电磁屏蔽结构ES_2的一部分形成的一个或多个开口H。这里，电磁屏蔽结构ES_2可包括如上所述的第一极化器Pa和第二极化器Pb。所述一个或多个开口H可用作电连接结构的连接路径，该连接结构被构造成将电信号传输到被屏蔽而免受电磁波影响的保护结构。
如参照图1至图11所描述的，可提供根据本发明的总体构思的示例性实施例的一些半导体装置。这里，每个半导体装置可包括参照图12A至图12H描述的电磁屏蔽结构中的一个。
在下文中，将简要地描述制造具有电磁屏蔽结构的半导体装置的方法。
已经在上面参照图1至图9描述了这样的一些示例性实施例：电磁屏蔽结构设置在半导体基底的前表面和/或后表面上。
在下文中，将参照图13至图17描述根据本发明的总体构思的示例性实施例的制造半导体装置的方法。这里，提出的制造方法仅仅是示例，并不意在具体地限制制造采用电磁屏蔽结构的半导体装置的方法。
首先，如图13所示，可制备晶圆WF。晶圆WF可以是半导体晶圆。晶圆WF可包括通过划线通道区域SR而彼此隔开的多个芯片区域CR。此外，晶圆WF的边缘的一部分可以是虚拟区域DR。划线通道区域SR可以是被构造成使所述多个芯片区域CR彼此分离的切割区域。
现在，将参照图13和图14描述根据本发明的总体构思的示例性实施例的制造半导体装置的方法。
参照图13和图14，可在晶圆WF的前表面上形成电磁屏蔽结构(操作S1)。这里，如参照图1描述的那样，术语“晶圆的前表面”可指的是半导体晶圆的形成有IC的表面，IC包括诸如晶体管的分立元件及被构造成电连接所述分立元件的金属互连结构。即，术语“晶圆的前表面”可以是图1的半导体基底1的前表面FS。
之后，可通过沿着晶圆WF的划线通道区域SR切割晶圆WF使多个芯片彼此分离(操作S3)。因此，每个分离的芯片可用于形成图1中示出的半导体芯片或半导体装置。
现在，将参照图13和图15描述根据本发明的总体构思的其他示例性实施例的制造半导体装置的方法。
参照图13和图15，可通过沿着晶圆WF的划线通道区域SR切割晶圆WF使多个芯片CH彼此分离(操作S10)。之后，可在每个分离的芯片的前表面上形成电磁屏蔽结构(操作S13)。
现在，将参照图13和图16描述根据本发明的总体构思的其他示例性实施例的制造半导体装置的方法。
参照图13和图16，可在晶圆WF上执行背面研磨(back grinding)工艺(操作S20)。可在晶圆WF的后表面上执行研磨工艺，从而减小晶圆WF的整个厚度。这里，术语“晶圆的后表面”可指的是晶圆的被设置为与晶圆的上述前表面相对的表面。
之后，可在厚度减小的晶圆WF的后表面上形成电磁屏蔽结构(操作S23)。可沿着晶圆WF的划线通道区域SR切割晶圆WF，以使多个芯片彼此分离(操作S26)。因此，分离的芯片可形成图4中示出的半导体芯片或半导体装置。
现在，将参照图13和图17描述根据本发明的总体构思的其他示例性实施例的制造半导体装置的方法。
参照图13和图17，可通过沿着晶圆WF的划线通道区域SR切割晶圆WF，使多个芯片彼此分离(操作S30)，可在每个分离的芯片的后表面上形成电磁屏蔽结构(操作S33)。
在其他示例性实施例中，电磁屏蔽结构可形成在分离的芯片的前表面和后表面中的每个上。
在上面参照图10和图11描述了这样的一些示例性实施例：电磁屏蔽结构设置在半导体装置或半导体芯片内。现在，将参照图18A至图19B描述制造在图10和图11中示出的半导体装置的方法的示例。
现在，首先将参照图18A至图18D描述根据本发明的总体构思的其他示例性实施例的制造半导体装置的方法。
参照图18A，夹层绝缘层83可形成在半导体基底80上。导电图案86可形成在夹层绝缘层83上。导电图案86可以是半导体装置的焊盘或互连件。第一绝缘层89可形成在具有导电图案86的半导体基底80上。第一绝缘层89可由诸如氧化硅或氮化硅的绝缘材料形成。
第一极化器Pa12和第二极化器Pb12可顺序地堆叠在第一绝缘层89上。
具有开口的掩模92可形成在第二极化器Pb12上。掩膜92可以是光刻胶图案。
参照图18B，第一极化器Pa12’和第二极化器Pb12’可利用掩膜92作为蚀刻掩模被蚀刻，从而形成第一开口93。因此，具有第一极化器Pa12’和第二极化器Pb12’的电磁屏蔽结构ES12’可具有第一开口93。
之后，可去除掩模92。
参照图18C，第二绝缘层95可形成在具有电磁屏蔽结构ES12’的半导体基底80上。第二绝缘层95可由诸如聚酰亚胺、氮化硅或者氧化硅的绝缘材料形成。
参照图18D，第二开口97可形成为顺序地穿过第二绝缘层95和第一绝缘层89，并使导电图案86暴露。电磁屏蔽结构ES12’的第一开口93的宽度L1可大于第二开口97的宽度L2。因此，电磁屏蔽结构ES12’可被第一绝缘层89和第二绝缘层95围绕和绝缘。
之后，如图10中示出的那样，焊球或焊盘可形成在被开口97暴露的导电图案86上。
现在，接下来将参照图19A和图19B描述根据本发明的总体构思的其他示例性实施例的制造半导体装置的方法。
参照图19A，如图18A中示出的那样，夹层绝缘层83和导电图案86可形成在半导体基底80上。第一极化器Pa12可形成在夹层绝缘层83上，以覆盖导电图案86，第二极化器Pb12可形成在第一极化器Pa12上。第二绝缘层99可形成在第二极化器Pb12上。
参照图19B，开口99’可形成为顺序地穿过第二绝缘层99、第二极化器Pb12”、第一极化器Pa12”及第一绝缘层89。然后，图11中示出的导电结构可形成在被开口99’暴露的导电图案86上。包括第一极化器Pa12”和第二极化器Pb12”的电磁屏蔽结构ES12”可以是绝缘的电磁屏蔽结构。
在前面的示例性实施例中，描述了电磁屏蔽结构应用于半导体晶圆级或半导体芯片级。然而，本发明的总体构思不限于此，电磁屏蔽结构可应用于各种领域。例如，本发明的总体构思可应用于各种领域，例如，半导体封装、电子元件、电子装置及电子系统。
现在，首先将参照图20描述根据本发明的总体构思的示例性实施例的半导体封装结构。
参照图20，可提供包括封装基底PB1、半导体芯片CH1、模塑层Ma1及电磁屏蔽结构ESa1的半导体封装PKG1。半导体芯片CH1可设置在封装基底PB1上。虽然在图20中示出了单个半导体芯片CH1，但是半导体封装PKG1可包括多个半导体芯片，如在下面更加详细地描述的。封装基底PB1可以是印刷电路板(PCB)。
半导体芯片CH1可利用连接构件电连接到封装基底PB1。所述连接构件可包括但不限于导电的通孔、焊球、键合线及具有多个互连件的互连结构。在图20中示出的至少一个示例性实施例中，半导体芯片CH1可通过示例性倒装芯片连接器INT1电连接到封装基底PB1。
模塑层Ma1可设置在封装基底PB1上，以覆盖半导体芯片CH1。模塑层Ma1可覆盖半导体芯片CH1的顶表面和侧表面。模塑层Ma1可包括包含环氧树脂的热固性树脂。例如，模塑层Ma1可包括环氧模塑料(epoxy moldingcompound，EMC)。
电磁屏蔽结构ESa1可设置在模塑层Ma1上。电磁屏蔽结构ESa1可包括第一极化器Paa1和第二极化器Pba1。第一极化器Paa1和第二极化器Pba1可顺序地堆叠在模塑层Ma1上。电磁屏蔽结构ESa1可覆盖模塑层Ma1的整个顶表面。至少一个示例性实施例可包括具有基本上相同长度的第一极化器Paa1、第二极化器Pba1、模塑层Ma1及封装基底PB1，使得第一极化器Paa1、第二极化器Pba1、模塑层Ma1及封装基底PB1彼此平齐。
在一些示例性实施例中，第一极化器Paa1和第二极化器Pba1中的每个可由绝缘材料形成。
在其他示例性实施例中，第一极化器Paa1和第二极化器Pba1中的每个可由导电材料形成。
由于在上面参照图12A至图12H详细地描述了电磁屏蔽结构ESa1，所以将在此省略对电磁屏蔽结构ESa1的详细描述。
现在，将参照图21描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图21，可提供包括封装基底PB2、半导体芯片CH2、模塑层Ma2及电磁屏蔽结构ESa2的半导体封装PKG2。半导体芯片CH2可通过倒装芯片连接器INT2电连接到封装基底PB2。模塑层Ma2可设置在封装基底PB2上，以覆盖半导体芯片CH2的顶表面和侧表面。
电磁屏蔽结构ESa2可延伸，以不仅覆盖模塑层Ma2的顶表面而且覆盖模塑层Ma2的侧表面和封装基底PB2的侧表面。电磁屏蔽结构ESa2可包括顺序地堆叠的第一极化器Paa2和第二极化器Pba2。
第一极化器Paa2可包括覆盖模塑层Ma2的顶表面的部分Paa2t以及覆盖模塑层Ma2的侧表面和封装基底PB2的侧表面的部分Paa2s。第二极化器Pba2可包括覆盖模塑层Ma2的顶表面的部分Pba2t以及覆盖模塑层Ma2的侧表面和封装基底PB2的侧表面的部分Pba2s。
电磁屏蔽结构ESa2可被设置为不仅覆盖模塑层Ma2的顶表面而且覆盖模塑层Ma2的侧表面和封装基底PB2的侧表面，从而半导体芯片CH2的顶表面和侧表面可被电磁屏蔽结构ESa2围绕。因此，电磁屏蔽结构ESa2可围绕半导体芯片CH2的顶表面和侧表面，从而半导体芯片CH2可被保护而免受来自上方及沿着横向的电磁波影响。
现在，将参照图22描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图22，可提供包括封装基底PB3、半导体芯片CH3、模塑层Ma3及电磁屏蔽结构ESa3的半导体封装PKG3。半导体芯片CH3可通过倒装芯片连接器INT3电连接到封装基底PB3。模塑层Ma3可设置在封装基底PB3上，以使半导体芯片CH3的顶表面暴露并覆盖半导体芯片CH3的侧表面。
电磁屏蔽结构ESa3可被设置为覆盖模塑层Ma3的顶表面及半导体芯片CH3的顶表面。如上面参照图20描述的那样，电磁屏蔽结构ESa3可包括顺序地堆叠的第一极化器Paa3和第二极化器Pba3。
现在，将参照图23描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图23，可提供包括封装基底PB4、半导体芯片CH4、模塑层Ma4及电磁屏蔽结构ESa4的半导体封装PKG4。半导体芯片CH4可利用连接构件电连接到封装基底PB4。连接构件可包括但不限于导电的通孔、焊球、键合线、具有多个互连件的互连结构及它们的组合。在图23中示出的至少一个示例性实施例中，半导体芯片CH4可通过倒装芯片连接器INT4电连接到封装基底PB4。倒装芯片连接器INT4包括导电通孔和焊球的组合。如参照图22描述的那样，可设置封装基底PB4、半导体芯片CH4及模塑层Ma4。
电磁屏蔽结构ESa4可不仅覆盖模塑层Ma4的顶表面及半导体芯片CH4的顶表面而且覆盖模塑层Ma4的侧表面及封装基底PB4的侧表面。即，电磁屏蔽结构ESa4可延伸，以不仅覆盖模塑层Ma4的顶表面及半导体芯片CH4的顶表面而且覆盖模塑层Ma4的侧表面及封装基底PB4的侧表面(相对于上面的句子来说，除了使用词语“延伸”之外，其余相同)。电磁屏蔽结构ESa4可包括顺序地堆叠的第一极化器Paa4和第二极化器Pba4。
现在，将参照图24描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图24，可提供包括封装基底PB5、半导体芯片CH5、模塑层Ma5及电磁屏蔽结构ESa5的半导体封装PKG5。半导体芯片CH5可通过倒装芯片连接器INT5电连接到封装基底PB5。
模塑层Ma5可设置在封装基底PB5上，以覆盖半导体芯片CH5的顶表面和侧表面。模塑层Ma5可被设置为覆盖封装基底PB5的一部分。例如，模塑层Ma5可设置在封装基底PB5的一部分上，以覆盖半导体芯片CH5的顶表面和侧表面。模塑层Ma5的宽度可小于封装基底PB5的宽度。电磁屏蔽结构ESa5可包括顺序地堆叠在模塑层Ma5上的第一极化器Paa5和第二极化器Pba5。
现在，将参照图25描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图25，可提供包括封装基底PB6、半导体芯片CH6、模塑层Ma6及电磁屏蔽结构ESa6的半导体封装PKG6。半导体芯片CH6可通过倒装芯片连接器INT6电连接到封装基底PB6。
模塑层Ma6可设置在封装基底PB6上，以覆盖半导体芯片CH6的顶表面和侧表面。模塑层Ma6可覆盖封装基底PB6的一部分。
电磁屏蔽结构ESa6可延伸，以不仅覆盖模塑层Ma6的顶表面而且覆盖模塑层Ma6的侧表面。即，电磁屏蔽结构ESa6可设置在封装基底PB6的一部分上，以围绕半导体芯片CH6的顶表面和侧表面。电磁屏蔽结构ESa6可包括顺序地堆叠的第一极化器Paa6和第二极化器Pba6。
现在，将参照图26描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图26，可设置包括封装基底PB7、半导体芯片CH7、模塑层Ma7及电磁屏蔽结构ESa7的半导体封装PKG7。半导体芯片CH7可通过倒装芯片连接器INT7电连接到封装基底PB7。模塑层Ma7可设置在封装基底PB7上，以覆盖半导体芯片CH7的顶表面和侧表面。模塑层Ma7可覆盖封装基底PB7的一部分。
电磁屏蔽结构ESa7可延伸，以覆盖模塑层Ma7的顶表面、模塑层Ma7的侧表面及封装基底PB7的顶表面的一部分。电磁屏蔽结构ESa7可包括顺序地堆叠的第一极化器Paa7和第二极化器Pba7。
第一极化器Paa7可包括覆盖模塑层Ma7的顶表面的部分Paa7t、覆盖模塑层Ma7的侧表面的部分Paa7s以及覆盖封装基底PB7的顶表面的部分Paa7b。此外，第二极化器Pba7可包括覆盖模塑层Ma7的顶表面的部分Pba7t、覆盖模塑层Ma7的侧表面的部分Pba7s及覆盖封装基底PB7的顶表面的部分Pba7b。
现在，将参照图27描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图27，可提供包括封装基底PB8、半导体芯片CH8、模塑层Ma8及电磁屏蔽结构ESa8的半导体封装PKG8。半导体芯片CH8可通过倒装芯片连接器INT8电连接到封装基底PB8。模塑层Ma8可设置在封装基底PB8上，以覆盖半导体芯片CH8的顶表面和侧表面。模塑层Ma8可覆盖封装基底PB8的一部分。
电磁屏蔽结构ESa8可延伸，以覆盖模塑层Ma8的顶表面、模塑层Ma8的侧表面及封装基底PB8的顶表面。在这种情况下，电磁屏蔽结构ESa8可延伸到封装基底PB8的端部。电磁屏蔽结构ESa8可包括顺序地堆叠的第一极化器Paa8和第二极化器Pba8。
现在，将参照图28描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图28，可提供包括封装基底PB9、半导体芯片CH9、下方填充构件Ma9及电磁屏蔽结构ESa9的半导体封装PKG9。半导体芯片CH9可通过倒装芯片连接器INT9电连接到封装基底PB9。下方填充构件Ma9可设置在封装基底PB9上，以使半导体芯片CH9的顶表面暴露并覆盖半导体芯片CH9的侧表面。下方填充构件Ma9可介于半导体芯片CH9和封装基底PB9之间，并部分或完全覆盖半导体芯片CH9的侧表面。下方填充构件Ma9可具有倾斜的侧表面。
电磁屏蔽结构ESa9可延伸，以覆盖半导体芯片CH9的顶表面及下方填充构件Ma9的侧表面。电磁屏蔽结构ESa9可包括顺序地堆叠的第一极化器Paa9和第二极化器Pba9。
现在，将参照图29描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图29，可提供包括封装基底PB10、半导体芯片CH10、下方填充构件Ma10及电磁屏蔽结构ESa10的半导体封装PKG10。半导体芯片CH10可通过倒装芯片连接器INT10电连接到封装基底PB10。下方填充构件Ma10可设置在封装基底PB10上，以使半导体芯片CH10的顶表面暴露并覆盖半导体芯片CH10的侧表面。下方填充构件Ma10可具有倾斜的侧表面。
电磁屏蔽结构ESa10可覆盖半导体芯片CH10的顶表面，且还覆盖下方填充构件Ma10的侧表面及封装基底PB10的顶表面。电磁屏蔽结构ESa10可包括顺序地堆叠的第一极化器Paa10和第二极化器Pba10。
现在，将参照图30和图31描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图30，可提供具有顺序地堆叠的第一极化器Paa11和第二极化器Pba11的电磁屏蔽结构ESa11。
在一些示例性实施例中，电磁屏蔽结构ESa11可包括覆盖半导体芯片的顶表面的第一部分EST、覆盖半导体芯片的侧表面或模塑层的侧表面的第二部分ESS及覆盖封装基底的顶表面的第三部分ESB。从俯视图看到，第一部分EST可具有四角形的形状，第二部分ESS和第三部分ESB可具有从第一部分EST的边延伸的形状。例如，电磁屏蔽结构ESa11可具有交叉的形状。
参照图30和图31，半导体封装PKG11可包括设置在封装基底PB11上的多个半导体芯片及被构造成分别覆盖所述多个半导体芯片的电磁屏蔽结构ESa11a和ESa11b。电磁屏蔽结构ESa11a和ESa11b中的每个可包括覆盖对应的半导体芯片的顶表面的部分EST、覆盖对应的半导体芯片的侧表面的部分ESS及覆盖封装基底PB11的顶表面的部分ESB。电磁屏蔽结构ESa11a和ESa11b可在单个封装基底PB11上彼此隔开。
在其他示例性实施例中，电磁屏蔽结构ESa11a和ESa11b中的每个可包括覆盖对应的半导体芯片的顶表面的部分EST及覆盖对应的半导体芯片的侧表面的部分ESS，但不包括覆盖封装基底PB11的顶表面的部分ESB。
现在，将参照图32描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图32，可提供包括封装基底PB12、半导体芯片CH12、模塑层Ma12及电磁屏蔽结构ESa12的半导体封装PKG12。半导体芯片CH12可通过倒装芯片连接器INT12电连接到封装基底PB12。模塑层Ma12可设置在封装基底PB12上，以覆盖半导体芯片CH12的顶表面和侧表面。
电磁屏蔽结构ESa12可被设置为覆盖半导体芯片CH12的顶表面及封装基底PB12的顶表面的一部分。电磁屏蔽结构ESa12可包括顺序地堆叠的第一极化器Paa12和第二极化器Pba12。
电磁屏蔽结构ESa12可不直接覆盖模塑层12的侧表面。空的空间S可设置在电磁屏蔽结构ESa12和模塑层Ma12的侧表面之间。
现在，将参照图33描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图33，半导体封装PKG12a可包括封装基底PB12a、多个半导体芯片及多个电磁屏蔽结构ESa12a和ESa12b。电磁屏蔽结构ESa12a和ESa12b可在封装基底PB12a上彼此隔开。此外，电磁屏蔽结构ESa12a和ESa12b中的每个可与参照图32描述的电磁屏蔽结构ESa12基本上相同。
现在，将参照图34描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图34，可提供包括封装基底PB13、半导体芯片CH13、模塑层Ma13及电磁屏蔽结构ESa13的半导体封装PKG13。半导体芯片CH13可通过倒装芯片连接器INT13电连接到封装基底PB13。模塑层Ma13可设置在封装基底PB13上，以覆盖半导体芯片CH13的顶表面和侧表面。
电磁屏蔽结构ESa13可延伸，以覆盖半导体芯片CH13及封装基底PB13的整个顶表面。电磁屏蔽结构ESa13可包括顺序地堆叠的第一极化器Paa13和第二极化器Pba13。
电磁屏蔽结构ESa13可不直接覆盖模塑层Ma13的侧表面。空的空间S1可设置在电磁屏蔽结构ESa13和模塑层Ma13的侧表面之间。
现在，将参照图35描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图35，半导体封装PKG13a可包括封装基底PB13a、设置在封装基底PB13a上的多个半导体芯片及被构造成分别覆盖所述多个半导体芯片的电磁屏蔽结构ESa13a。即，电磁屏蔽结构ESa13a可设置在封装基底PB13a上，以覆盖所述多个半导体芯片。
现在，将参照图36描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图36，可提供包括封装基底PB14、半导体芯片CH14、下部填充构件Ma14、电磁屏蔽结构ESa14及模塑层Mb14的半导体封装PKG14。半导体芯片CH14可通过倒装芯片连接器INT14电连接到封装基底PB14。下部填充构件Ma14可设置在封装基底PB14上，以使半导体芯片CH14的顶表面暴露并覆盖半导体芯片CH14的侧表面。下方填充构件Ma14可具有倾斜的侧表面。
电磁屏蔽结构ESa14可覆盖半导体芯片CH14的顶表面、下部填充构件Ma14的侧表面及封装基底PB14的顶表面。电磁屏蔽结构ESa14可包括顺序地堆叠的第一极化器Paa14和第二极化器Pba14。模塑层Mb14可设置在电磁屏蔽结构ESa14上。因此，电磁屏蔽结构ESa14可包括介于半导体芯片CH14和模塑层Mb14之间的部分。
现在，将参照图37描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图37，可提供包括封装基底PB15、第一半导体芯片CH15a、第二半导体芯片CH15b、电磁屏蔽结构ESa15及模塑层M15的半导体封装PKG15。第一半导体芯片CH15a和第二半导体芯片CH15b可顺序地堆叠在封装基底PB15上。包括导电材料的第一连接器INT15a可设置在第一半导体芯片CH15a和封装基底PB15之间，包括导电材料的第二连接器INT15b可设置在第一半导体芯片CH15a和第二半导体芯片CH15b之间。第一连接器INT15a和第二连接器INT15b可通过穿过第一半导体芯片CH15a形成的通孔SV15电连接。
电磁屏蔽结构ESa15可包括绝缘的电磁屏蔽结构或导电的电磁屏蔽结构。电磁屏蔽结构ESa15可包括第一极化器Paa15和第二极化器Pba15。第一极化器Paa15和第二极化器Pba15可以以各种方式布置。例如，在图37中示出的至少一个示例性实施例包括顺序地堆叠的第一极化器Paa15和第二极化器Pba15。电磁屏蔽结构ESa15可覆盖第二半导体芯片CH15b的顶表面、第一半导体芯片CH15a的侧表面及第二半导体芯片CH15b的侧表面。另外，第一极化器和第二极化器可具有各自的传输轴。例如，第一极化器可具有相应的第一轴，第二极化器可具有与第一轴不同的相应的第二轴。此外，第一极化器的第一轴可相对于第二极化器的第二轴的位置不同地布置。例如，本发明的总体构思的至少一个示例性实施例可包括具有第一传输轴的第一极化器及具有与第一极化器的第一传输轴正交的第二传输轴的第二极化器。
模塑层M15可设置在电磁屏蔽结构ESa15上。模塑层M15可具有平坦的顶表面。
现在，将参照图38描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图38，可提供包括封装基底PB16、第一半导体芯片CH16a、第二半导体芯片CH16b、电磁屏蔽结构ESa16及模塑层M16的半导体封装PKG16。第一半导体芯片CH16a和第二半导体芯片CH16b可顺序地堆叠在封装基底PB16上。包括导电材料的第一连接器INT16a可设置在第一半导体芯片CH16a和封装基底PB16之间，包括导电材料的第二连接器INT16b可设置在第一半导体芯片CH16a和第二半导体芯片CH16b之间。第一连接器INT16a和第二连接器INT16b可通过穿过第一半导体芯片CH16a形成的通孔SV16电连接。
电磁屏蔽结构ESa16可包括顺序地堆叠的第一极化器Paa16和第二极化器Pba16。电磁屏蔽结构ESa16可覆盖第二半导体芯片CH16b的顶表面、第一半导体芯片CH16a的侧表面、第二半导体芯片CH16b的侧表面及封装基底PB16的顶表面。模塑层M16可设置在电磁屏蔽结构ESa16上。
现在，将参照图39描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图39，可提供包括封装基底PB17、顺序地堆叠的多个半导体芯片CH17、电磁屏蔽结构ESa17及模塑层M17的半导体封装PKG17。所述多个半导体芯片CH17可通过连接构件电连接到封装基底PB17。连接构件可包括但不限于导电的通孔、焊球、键合线、具有多个互连件的互连结构及它们的组合。在图39中示出的至少一个示例性实施例中，连接构件是穿过所述多个半导体芯片CH17形成的通孔SV17。包括粘性层的中间层BA17可设置在每个半导体芯片CH17之下。
电磁屏蔽结构ESa17可包括顺序地堆叠的第一极化器Paa17和第二极化器Pba17。电磁屏蔽结构ESa17可设置在所述多个半导体芯片CH17上，以覆盖所述多个半导体芯片CH17的顶表面和侧表面。
模塑层M17可设置在封装基底PB17上，以覆盖电磁屏蔽结构ESa17。
现在，将参照图40描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图40，可提供包括封装基底PB18、顺序地堆叠的多个半导体芯片CH18、电磁屏蔽结构ESa18及模塑层M18的半导体封装PKG18。所述多个半导体芯片CH18可通过通孔SV18电连接到封装基底PB18。
电磁屏蔽结构ESa18可包括顺序地堆叠的第一极化器Paa18和第二极化器Pba18。电磁屏蔽结构ESa18可设置在所述多个半导体芯片CH18上，并延伸以覆盖所述多个半导体芯片CH18的侧表面及封装基底PB18的顶表面。模塑层M18可设置在封装基底PB18上，以覆盖电磁屏蔽结构ESa18。
现在，将参照图41描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图41，可提供包括封装基底PB19、半导体芯片CH19、模塑层Ma19及电磁屏蔽结构ESa19的半导体封装PKG19。半导体芯片CH19可设置在封装基底PB19上。半导体芯片CH19可通过粘性构件BA19附着到封装基底PB19。
半导体芯片CH19可利用连接构件电连接到封装基底PB19。连接构件可包括但不限于导电的通孔、焊球、导电的焊盘、键合线、具有多个互连件的互连结构及它们的组合。在图41中示出的至少一个示例性实施例中，可设置键合线WR19来连接半导体芯片CH19的焊盘PU19和封装基底PB19的焊盘PL19。因此，半导体芯片CH19可通过键合线WR19电连接到封装基底PB19。
模塑层Ma19可设置在封装基底PB19上，以覆盖半导体芯片CH19和键合线WR19。电磁屏蔽结构ESa19可被设置为覆盖模塑层Ma19的顶表面。电磁屏蔽结构ESa19可包括第一极化器Paa19和第二极化器Pba19。
现在，将参照图42描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图42，可提供包括封装基底PB20、半导体芯片CH20、模塑层Ma20及电磁屏蔽结构ESa20的半导体封装PKG20。半导体芯片CH20可通过粘性构件BA20附着到封装基底PB20。可设置键合线WR20来连接半导体芯片CH20的焊盘PU20和封装基底PB20的焊盘PL20。
模塑层Ma20可设置在封装基底PB20上，以覆盖半导体芯片CH20和键合线WR20。模塑层Ma20可覆盖封装基底PB20的整个顶表面。
电磁屏蔽结构ESa20可覆盖模塑层Ma20的顶表面，并覆盖模塑层Ma20的侧表面及封装基底PB20的侧表面。电磁屏蔽结构ESa20可包括第一极化器Paa20和第二极化器Pba20。
现在，将参照图43描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图43，可提供包括封装基底PB21、半导体芯片CH21、模塑层Ma21及电磁屏蔽结构ESa21的半导体封装PKG21。半导体芯片CH21可通过粘性构件BA21设置在封装基底PB21上并附着到封装基底PB21。可设置键合线WR21来连接半导体芯片CH21的焊盘PU21和封装基底PB21的焊盘PL21。
模塑层Ma21可设置在封装基底PB21上，以覆盖半导体芯片CH21和键合线WR21。模塑层Ma21可覆盖封装基底PB21的顶表面的一部分。
电磁屏蔽结构ESa21可覆盖模塑层Ma21的顶表面和侧表面。电磁屏蔽结构ESa21可包括第一极化器Paa21和第二极化器Pba21。
现在，将参照图44描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图44，可提供包括封装基底PB22、半导体芯片CH22、第一模塑层Ma22、电磁屏蔽结构ESa22及第二模塑层Mb22的半导体封装PKG22。半导体芯片CH22可通过粘性构件BA22设置在封装基底PB22上并附着到封装基底PB22。可设置键合线WR22来连接半导体芯片CH22的焊盘PU22和封装基底PB22的焊盘PL22。
第一模塑层Ma22可设置在封装基底PB22上，以覆盖半导体芯片CH22和键合线WR22。第一模塑层Ma22可覆盖封装基底PB22的顶表面的一部分。
电磁屏蔽结构ESa22可覆盖第一模塑层Ma22的顶表面和侧表面。电磁屏蔽结构ESa22可包括第一极化器Paa22和第二极化器Pba22。
第二模塑层Mb22可设置在封装基底PB22上，以覆盖电磁屏蔽结构ESa22。电磁屏蔽结构ESa22可设置在第一模塑层Ma22和第二模塑层Mb22之间。
现在，将参照图45描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图45，可提供包括封装基底PB23、半导体芯片CH23、模塑层Ma23及电磁屏蔽结构ESa23的半导体封装PKG23。半导体芯片CH23可通过粘性构件BA23设置在封装基底PB23上并附着到封装基底PB23。可设置键合线WR23来连接半导体芯片CH23的焊盘PU23和封装基底PB23的焊盘PL23。
模塑层Ma23可设置在封装基底PB23上，以覆盖半导体芯片CH23和键合线WR23。模塑层Ma23可覆盖封装基底PB23的顶表面的一部分。
电磁屏蔽结构ESa23可覆盖模塑层Ma23的顶表面、模塑层Ma23的侧表面及封装基底PB23的顶表面。电磁屏蔽结构ESa23可包括第一极化器Paa23和第二极化器Pba23。
现在，将参照图46描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图46，可提供包括封装基底PB24、半导体芯片CH24、第一模塑层Ma24、电磁屏蔽结构ESa24及第二模塑层Mb24的半导体封装PKG24。半导体芯片CH24可通过粘性构件BA24设置在封装基底PB24上并附着到封装基底PB24。键合线WR24可设置在半导体芯片CH24的焊盘PU24和封装基底PB24的焊盘PL24之间。
第一模塑层Ma24可设置在封装基底PB24上，以覆盖半导体芯片CH24和键合线WR24。第一模塑层Ma24可覆盖封装基底PB24的顶表面的一部分。
电磁屏蔽结构ESa24可覆盖第一模塑层Ma24的顶表面和侧表面，并可覆盖封装基底PB24的顶表面。电磁屏蔽结构ESa24可包括第一极化器Paa24和第二极化器Pba24。第二模塑层Mb24可设置在电磁屏蔽结构ESa24上。
现在，将参照图47描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图47，可提供包括封装基底PB25、多个半导体芯片CH25、模塑层Ma25及电磁屏蔽结构ESa25的半导体封装PKG25。
所述多个半导体芯片CH25可顺序地堆叠在封装基底PB25上。所述多个半导体芯片CH25可通过粘性构件BA25附着到彼此。所述多个半导体芯片CH25可利用一个或多个连接构件电连接到封装基底。连接构件可包括但不限于导电的通孔、焊球、导电的焊盘、键合线、具有多个互连件的互连结构及它们的组合。在图47中示出的至少一个示例性实施例中，可设置键合线WR25来连接所述多个半导体芯片CH25的焊盘PU25和封装基底PB25的焊盘PL25。
模塑层Ma25可设置在封装基底PB25上，以覆盖所述多个半导体芯片CH25和键合线WR25。模塑层Ma25可覆盖封装基底PB25的整个顶表面。
电磁屏蔽结构ESa25可覆盖模塑层Ma25的顶表面和侧表面及封装基底PB25的侧表面。因此，电磁屏蔽结构ESa25可覆盖所述多个半导体芯片CH25的顶表面和侧表面。电磁屏蔽结构ESa25可包括第一极化器Paa25和第二极化器Pba25。
现在，将参照图48描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图48，半导体封装可包括封装基底PCB1、半导体芯片CHp1及电磁屏蔽结构ESpc1。可设置键合线IW1来连接半导体芯片CHp1的焊盘CP1和封装基底PCB1的焊盘PP1。
电磁屏蔽结构ESpc1可设置在封装基底PCB1和半导体芯片CHp1之间。电磁屏蔽结构ESpc1可包括顺序地堆叠的第一极化器Ppc1和第二极化器Pcp1。
现在，将参照图49描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图49，半导体封装可包括封装基底PCB2、半导体芯片CHp2及电磁屏蔽结构ESpc2。键合线IW2可设置在半导体芯片CHp2的焊盘CP2和封装基底PCB2的焊盘PP2之间。
电磁屏蔽结构ESpc2可包括设置在封装基底PCB2和半导体芯片CHp2之间的第一电磁屏蔽结构ESpc2a及被构造成覆盖半导体芯片CHp2的除了半导体芯片CHp2的焊盘CP2之外的顶表面的第二电磁屏蔽结构ESpc2b。因此，半导体芯片CHp2的顶表面和底表面可被电磁屏蔽结构ESpc2覆盖。第一电磁屏蔽结构ESpc2a可包括顺序地堆叠的第一极化器Ppc2和第二极化器Pcp2，而第二电磁屏蔽结构ESpc2b可包括顺序地堆叠的第一极化器Pct1和第二极化器Pct2。
现在，将参照图50描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图50，半导体封装可包括封装基底PCB3、半导体芯片CHp3、模塑层Mc3及电磁屏蔽结构ESpc3。可设置倒装芯片连接器IB3来电连接半导体芯片CHp3的焊盘CP3和封装基底PCB3的焊盘PP3。模塑层Mc3可填充封装基底PCB3和半导体芯片CHp3之间的空间，并覆盖半导体芯片CHp3的侧壁。
电磁屏蔽结构ESpc3可包括顺序地堆叠的第一极化器Ppc3和第二极化器Pcp3。电磁屏蔽结构ESpc3可设置在半导体芯片CHp3的靠近封装基底PCB3的表面上。此外，电磁屏蔽结构ESpc3可覆盖半导体芯片CHp3的表面，以使半导体芯片CHp3的焊盘CP3暴露。
现在，将参照图51描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图51，半导体封装可包括封装基底PCB4、半导体芯片CHp4、模塑层Mc4及电磁屏蔽结构ESpc4。可设置倒装芯片连接器IB4来电连接半导体芯片CHp4的焊盘CP4和封装基底PCB4的焊盘PP4。模塑层Mc4可填充封装基底PCB4和半导体芯片CHp4之间的空间，以覆盖半导体芯片CHp4的侧表面。
电磁屏蔽结构ESpc4可包括顺序地堆叠的第一极化器Ppc4和第二极化器Pcp4。
电磁屏蔽结构ESpc4可设置在封装基底PCB4的靠近半导体芯片CHp4的表面上。此外，电磁屏蔽结构ESpc4可覆盖封装基底PCB4的表面，以使封装基底PCB4的焊盘PP4暴露。
现在，将参照图52描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图52，半导体封装可包括封装基底PCB5、半导体芯片CHp5、模塑层Mc5及电磁屏蔽结构ESpc5。可设置倒装芯片连接器IB5来电连接半导体芯片CHp5的焊盘CP5和封装基底PCB5的第一焊盘PP5。倒装芯片连接器IB5可包括(例如)导电的焊接元件。模塑层Mc5可填充封装基底PCB5和半导体芯片CHp5之间的空间，并覆盖半导体芯片CHp5的侧壁。
封装基底PCB5可以是PCB。封装基底PCB5可具有彼此相对地设置的第一表面和第二表面。连接到倒装芯片连接器IB5的第一焊盘PP5可设置在封装基底PCB5的第一表面上，而第二焊盘PPL5可设置在封装基底PCB5的第二表面上。球结构BL5可设置在封装基底PCB5的第二焊盘PPL5上。第一焊盘PP5和第二焊盘PPL5可通过设置在封装基底PCB5内的互连结构MIN5电连接。互连结构MIN5可包括多个互连件。所述多个互连件可以以各种方式布置，以将第一焊盘PP5连接到第二焊盘PPL5，从而将倒装芯片连接器IB5连接到球结构BL5。例如，在图52中示出的至少一个示例性实施例包括包含多个互连件的互连结构MIN5，所述多个互连件以类似楼梯的方式布置，以将第一焊盘PP5连接到第二焊盘PPL5。因此，导电路径可设置在倒装芯片连接器IB5和球结构BL5之间。
电磁屏蔽结构ESpc5可设置封装基底PCB5的相对的第一表面和第二表面中的其上形成有第二焊盘PPL5的第二表面上。电磁屏蔽结构ESpc5可包括顺序地堆叠的第一极化器Ppt5和第二极化器Ppc5。
电磁屏蔽结构ESpc5可具有开口。电磁屏蔽结构ESpc5的开口的宽度a1可大于球结构BL5的宽度a2。因此，电磁屏蔽结构ESpc5可与球结构BL5和第二焊盘PPL5隔开。因此，电磁屏蔽结构ESpc5可以是绝缘的或导电的电磁屏蔽结构。
在另一种情况下，如图53所示，电磁屏蔽结构ESpc6可被设置为接触球结构BL6。在这种情况下，电磁屏蔽结构ESpc6可包括顺序地堆叠的第一极化器Ppc6和第二极化器Ppt6。在图53中示出的至少一个示例性实施例中，堆叠的第一极化器和第二极化器可以是绝缘的电磁屏蔽结构。由于封装基底PCB6、半导体芯片CHp6、模塑层Mc6、电磁屏蔽结构ESpc6、焊盘CP6、连接器IB6及互连结构MIN6与参照图52描述的上述部件基本上相同，所以将省略对上述部件的详细描述。
现在，将参照图54描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图54，如图52中的那样，半导体封装可包括封装基底PCB7、半导体芯片CHp7、模塑层Mc7、电磁屏蔽结构ESpc7、焊盘CP7、PP7和PPL7、连接器IB7、互连结构MIN7及球结构BL7。
半导体封装可包括被构造成覆盖封装基底PCB7的两个相对表面的电磁屏蔽结构ESpc7。电磁屏蔽结构ESpc7可包括第一电磁屏蔽结构ESpc7a和第二电磁屏蔽结构ESpc7b。
第一电磁屏蔽结构ESpc7a可包括顺序地堆叠的第一极化器Ppt7a和第二极化器Ppc7a，而第二电磁屏蔽结构ESpc7b可包括顺序地堆叠的第三极化器Ppt7b和第四极化器Ppc7b。
现在，将参照图55描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图55，如参照图52描述的那样，半导体封装可包括封装基底PCB8、半导体芯片CHp8、模塑层Mc8、电磁屏蔽结构ESpc8、焊盘CP8、PP8和PPL8、连接器IB8、互连结构MIN8及球结构BL8。
半导体封装可包括设置在封装基底PCB8内的电磁屏蔽结构ESpc8。电磁屏蔽结构ESpc8可包括顺序地堆叠的第一极化器Ppcb8a和第二极化器Ppcb8b。
现在，将参照图56描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图56，半导体封装可包括封装基底PCB9、第一半导体芯片CHp9a、第二半导体芯片CHp9b及电磁屏蔽结构ESpc9。第一半导体芯片CHp9a和第二半导体芯片CHp9b可顺序地堆叠在封装基底PCB9上。
电磁屏蔽结构ESpc9可包括第一电磁屏蔽结构ESpc9a和第二电磁屏蔽结构ESpc9b。第一电磁屏蔽结构ESpc9a可包括顺序地堆叠的第一极化器Ppc9a和第二极化器Ppc9b，而第二电磁屏蔽结构ESpc9b可包括顺序地堆叠的第一极化器Pcc9a和第二极化器Pcc9b。第二电磁屏蔽结构ESpc9b可介于第一半导体芯片CHp9a和第二半导体芯片CHp9b之间。第一电磁屏蔽结构ESpc9a可介于第一半导体芯片CHp9a和封装基底PCB9之间。
因此，第一半导体芯片CHp9a的顶表面和底表面可被第一电磁屏蔽结构ESpc9a和第二电磁屏蔽结构ESpc9b覆盖，并被保护而免受外部电磁波影响。
现在，将参照图57描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图57，半导体封装PKG26可包括下半导体封装PKG26a和上半导体封装PKG26b。在图57中示出的至少一个示例性实施例中，下半导体封装PKG26a的半导体芯片可利用第一连接构件电连接到相应的封装基底，上半导体封装PKG26b的半导体芯片可利用与第一连接构件不同的第二连接构件电连接到相应的封装基底。因此，每个半导体封装可包括各自的电磁屏蔽结构，例如，如在下面进一步描述的上述示例性电磁屏蔽结构(ES’、ES_1等)中的任何一个电磁屏蔽结构。
更具体地说，下半导体封装PKG26a可包括下封装基底PB26a、下半导体芯片CH26a、下模塑层Ma26a、倒装芯片连接结构INT26a及下电磁屏蔽结构ESa26a。由于下半导体封装PKG26a与参照图21描述的半导体封装基本上相同，因此将省略对下半导体封装PKG26a的详细描述。同时，球结构BS26可设置在下封装基底PB26a之下。
上半导体封装PKG26b可包括上封装基底PB26b、上半导体芯片CH26b、粘性构件BA26、键合线WR26、上模塑层Ma26b及上电磁屏蔽结构ESa26b。由于上半导体封装PKG26b与参照图41描述的半导体封装基本上相同，因此将省略对上半导体封装PKG26b的详细描述。
可提供一个或多个连接结构IP26来电连接下半导体封装PKG26a和上半导体封装PKG26b。连接结构IP26可穿过下电磁屏蔽结构ESa26a和下模塑层Ma26a，并电连接下封装基底PB26a和上封装基底PB26b。
因此，半导体封装PKG26可包括设置在下半导体封装PKG26a和上半导体封装PKG26b之间的下电磁屏蔽结构ESa26a及设置在上半导体封装PKG26b上的上电磁屏蔽结构ESa26b。下电磁屏蔽结构ESa26a可包括顺序地堆叠的第一极化器Paa26a和第二极化器Pba26a，而上电磁屏蔽结构ESa26b可包括顺序地堆叠的第一极化器Paa26b和第二极化器Pba26b。
现在，将参照图58描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图58，半导体封装PKG27可包括下半导体封装PKG27a、被构造成覆盖下半导体封装PKG27a的顶表面和侧壁的下电磁屏蔽结构ESa27a、上半导体封装PKG27b、被构造成覆盖上半导体封装PKG27b的顶表面和侧壁的上电磁屏蔽结构ESa27b。
下半导体封装PKG27a可包括下封装基底PB27a及设置在下封装基底PB27a上的下半导体芯片CH27a。下半导体芯片CH27a可通过倒装芯片连接器INT27a电连接到下封装基底PB27a。下模塑层Ma27a可设置在下封装基底PB27a上，以覆盖下半导体芯片CH27a的侧表面。下电磁屏蔽结构ESa27a可覆盖下模塑层Ma27a的顶表面及下半导体芯片CH27a的顶表面，并覆盖下模塑层Ma27a的侧表面及下封装基底PB27a的侧表面。下电磁屏蔽结构ESa27a可包括顺序地堆叠的第一极化器Paa27a和第二极化器Pba27a。同时，球结构BS27可设置在下封装基底PB27a之下。
上半导体封装PKG27b可包括上封装基底PB27b、通过键合线WR27电连接到上封装基底PB27b的上半导体芯片CH27b、介于上封装基底PB27b和上半导体芯片CH27b之间的粘性构件BA27、设置在上封装基底PB27b上以覆盖上半导体芯片CH27b和键合线WR27的上模塑层Ma27b。上电磁屏蔽结构ESa27b可覆盖上模塑层Ma27b的顶表面和侧表面及上封装基底PB27b的侧表面。上电磁屏蔽结构ESa27b可包括顺序地堆叠的第一极化器Paa27b和第二极化器Pba27b。
可设置连接结构IP27来电连接下半导体封装PKG27a和上半导体封装PKG27b。连接结构IP27可穿过下电磁屏蔽结构ESa27a和下模塑层Ma27a，并电连接下封装基底PB27a和上封装基底PB27b。
现在，将参照图59描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图59，半导体封装PKG28可包括顺序地堆叠的下半导体封装PKG28a和上半导体封装PKG28b。此外，半导体封装PKG28可包括被构造成覆盖上半导体封装PKG28b的顶表面和侧表面及下半导体封装PKG28a的侧表面的电磁屏蔽结构ESa28。电磁屏蔽结构ESa28可包括第一极化器Paa28和第二极化器Pba28。
下半导体封装PKG28a可包括下封装基底PB28a及设置在下封装基底PB28a上的下半导体芯片CH28a。下半导体芯片CH28a可通过倒装芯片连接器INT28a电连接到下封装基底PB28a。下模塑层Ma28a可设置在下封装基底PB28a上，以覆盖下半导体芯片CH28a的侧表面。球结构BS28可设置在下封装基底PB28a之下。
上半导体封装PKG28b可包括上封装基底PB28b、通过键合线WR28电连接到上封装基底PB28b的上半导体芯片CH28b、介于上封装基底PB28b和上半导体芯片CH28b之间的粘性构件BA28、设置在上封装基底PB28b上以覆盖上半导体芯片CH28b和键合线WR28的上模塑层Ma28b。
可设置连接结构IP28来电连接下半导体封装PKG28a和上半导体封装PKG28b。连接结构IP28可穿过下模塑层Ma28a，并电连接下封装基底PB28a和上封装基底PB28b。
现在，将参照图60描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图60，半导体封装PKG29可包括顺序地堆叠的下半导体封装PKG29a和上半导体封装PKG29b。此外，半导体封装PKG29可包括被构造成覆盖上半导体封装PKG29b的顶表面、上半导体封装PKG29b的侧表面及下半导体封装PKG29a的侧表面的上电磁屏蔽结构ESa29b。上电磁屏蔽结构ESa29b可包括第一极化器Paa29和第二极化器Pba29。
下半导体封装PKG29a可包括下封装基底PB29a及设置在下封装基底PB29a上的下半导体芯片CH29a。下半导体芯片CH29a可通过倒装芯片连接器INT29a电连接到下封装基底PB29a。下模塑层Ma29a可设置在下封装基底PB29a上，以覆盖下半导体芯片CH29a的侧表面。下电磁屏蔽结构ESa29a可设置在下半导体封装PKG29a的顶表面上。球结构BS29可设置在下封装基底PB29a之下。
如图60所示，上半导体封装PKG29b可包括上封装基底PB29b、键合线WR29、上半导体芯片CH29b、粘性构件BA29及上模塑层Ma29b。
连接结构IP29可被设置为电连接下半导体封装PKG29a和上半导体封装PKG29b。连接结构IP29可穿过下电磁屏蔽结构ESa29a和下模塑层Ma29a，并电连接下封装基底PB29a和上封装基底PB29b。
现在，将参照图61描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图61，半导体封装PKG30可包括顺序地堆叠的下半导体封装PKG30a和上半导体封装PKG30b。如图60中的那样，下半导体封装PKG30a可包括下封装基底PB30a、下半导体芯片CH30a、连接器INT30a、下模塑层Ma30a及下电磁屏蔽结构ESa30a。球结构BS30可设置在下封装基底PB30a之下。
如图60中的那样，上半导体封装PKG30b可包括上封装基底PB30b、键合线WR30、上半导体芯片CH30b、粘性构件BA30及上模塑层Ma30b。
上半导体封装PKG30b可包括被构造覆盖上模塑层Ma30b的顶表面和侧表面及上封装基底PB30b的侧表面的上电磁屏蔽结构ESa30b。上电磁屏蔽结构ESa30b可包括顺序地堆叠的第一极化器Paa30和第二极化器Pba30。
现在，将参照图62描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图62，半导体封装PKG31可包括顺序地堆叠的下半导体封装PKG31a、上半导体封装PKG31b及电磁屏蔽结构ESa31。电磁屏蔽结构ESa31可包括被构造覆盖下半导封装PKG31a的顶表面和侧表面的下电磁屏蔽结构ESa31a、被构造覆盖上半导封装PKG31b的顶表面的上电磁屏蔽结构ESa31b。下电磁屏蔽结构ESa31a可包括顺序地堆叠的第一极化器Paa31a和第二极化器Pba31a。上电磁屏蔽结构ESa31b可包括顺序地堆叠的第三极化器Paa31b和第四极化器Pba31b。
如图60中的那样，下半导体封装PKG31a可包括下封装基底PB31a、下半导体芯片CH31a、连接器INT31a及下模塑层Ma31a。球结构BS31可设置在下封装基底PB31a之下。
如图60中的那样，上半导体封装PKG31b可包括上封装基底PB31b、键合线WR31、上半导体芯片CH31b、粘性构件BA31及上模塑层Ma31b。
现在，将参照图63描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图63，半导体封装PKG32可包括顺序地堆叠的下半导体封装PKG32a和上半导体封装PKG32b。此外，半导体封装PKG32可包括被构造覆盖下半导封装PKG32a的一部分的第一电磁屏蔽结构ESa32a以及被构造覆盖上半导封装PKG32b的顶表面的第二电磁屏蔽结构ESa32b。第一电磁屏蔽结构ESa32a和第二电磁屏蔽结构ESa32b可构成电磁屏蔽结构ESa32。
下半导体封装PKG32a可包括下封装基底PB32a和下半导体芯片CH32a。下方填充构件Ma32a可设置在下封装基底PB32a和下半导体芯片CH32a之间。下方填充构件Ma32a可部分或完全覆盖下半导体芯片CH32a的侧表面。下半导体芯片CH32a可通过倒装芯片连接器INT32a电连接到下封装基底PB32a。球结构BS32可设置在下封装基底PB32a之下。
第一电磁屏蔽结构ESa32a可设置在下半导体芯片CH32a的顶表面和侧表面上。第一电磁屏蔽结构ESa32a可包括顺序地堆叠的第一极化器Paa32a和第二极化器Pba32a。
上半导体封装PKG32b可包括上封装基底PB32b、多个上半导体芯片CH32b及模塑层Ma32b。所述多个上半导体芯片CH32b可顺序地堆叠在上封装基底PB32b上。所述多个上半导体芯片CH32b可顺序地堆叠在上封装基底PB32b上。所述多个上半导体芯片CH32b可通过粘性构件BA32附着到彼此。键合线WR32可被设置为电连接所述多个上半导体芯片CH32b和上封装基底PB32b。上模塑层Ma32b可设置在上封装基底PB32b上，以覆盖上半导体芯片CH32b和键合线WR32。第二电磁屏蔽结构ESa32b可覆盖上模塑层Ma32b的顶表面。可设置连接结构IP32来电连接下半导体封装PKG32a和上半导体封装PKG32b。
现在，将参照图64描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图64，半导体封装PKG33可包括下半导体封装PKG33a和上半导体封装PKG33b。此外，半导体封装PKG33可包括被构造覆盖下半导封装PKG33a的顶表面的第一电磁屏蔽结构ESa33a以及被构造覆盖上半导封装PKG33b的顶表面的第二电磁屏蔽结构ESa33b。第一电磁屏蔽结构ESa33a可包括顺序地堆叠的第一极化器Paa33a和第二极化器Pba33a，而第二电磁屏蔽结构ESa33b可包括顺序地堆叠的第三极化器Paa33b和第四极化器Pba33b。
如图63中的那样，下半导体封装PKG33a可包括下封装基底PB33a、下半导体芯片CH33a、下方填充构件Ma33a及倒装芯片连接器INT33a。
上半导体封装PKG33b可包括上封装基底PB33b、多个半导体芯片CH33b、模塑层Ma33b、粘性构件BA33及键合线WR33。连接结构IP33可被设置为电连接下半导体封装PKG33a和上半导体封装PKG33b。球结构BS33可设置在下封装基底PB33a之下。
现在，将参照图65描述根据本发明的总体构思的其他示例性实施例的半导体封装结构。
参照图65，半导体封装PKG34可包括顺序地堆叠的下半导体封装PKG34a和上半导体封装PKG34b。此外，半导体封装PKG34可包括设置在下半导封装PKG34a内的第一电磁屏蔽结构ESa34a以及被构造覆盖上半导封装PKG34b的顶表面的第二电磁屏蔽结构ESa34b。第一电磁屏蔽结构ESa34a可包括顺序地堆叠的第一极化器Paa34a和第二极化器Pba34a，而第二电磁屏蔽结构ESa34b可包括顺序地堆叠的第三极化器Paa34b和第四极化器Pba34b。
下半导体封装PKG34a可包括下封装基底PB34a和下半导体芯片CH34a。下方填充构件Ma34a可设置在下封装基底PB34a和下半导体芯片CH34a之间。下半导体芯片CH34a可通过倒装芯片连接器INT34a电连接到下封装基底PB34a。第一电磁屏蔽结构ESa34a可覆盖下半导体芯片CH34a。此外，下半导体封装PKG34a可包括设置在下封装基底PB34a和下半导体芯片CH34a之间以及在第一电磁屏蔽结构ESa34a上的下模塑层Ma34a。
如图63中的那样，上半导体封装PKG34b可包括上封装基底PB34b、多个半导体芯片CH34b、键合线WR34及上模塑层Ma34b。
连接结构IP34可被设置为电连接下半导体封装PKG34a和上半导体封装PKG34b。球结构BS34可设置在下封装基底PB34a之下。
在下文中，将描述根据本发明的总体构思的其他示例性实施例的电子装置。
现在，将参照图66描述根据本发明的总体构思的示例性实施例的电子装置。
参照图66，第一半导体封装PKGA1、第二半导体封装PKGB1、第三半导体封装PKGC1及天线单元AT1可设置在电路基底100a上，并彼此隔开。电路基底100a可设置在板和/或印刷电路板(PCB)上。第一半导体封装PKGA1可包括第一半导体芯片PCH1a，第二半导体封装PKGB1可包括第二半导体芯片PCH1b，第三半导体封装PKGC1可包括第三半导体芯片PCH1c。
在一些示例性实施例中，第一电磁屏蔽结构ESS1_1可覆盖第一半导体封装PKGA1的顶表面和侧表面，而第二电磁屏蔽结构ESS1_2可覆盖第二半导体封装PKGB1的顶表面和侧表面。第一电磁屏蔽结构ESS1_1可包括第一极化器ESS1_1a和第二极化器ESS1_1b，第二电磁屏蔽结构ESS1_2可包括第一极化器ESS1_2a和第二极化器ESS1_2b。在至少一个示例性实施例中，第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2可包括绝缘特性。然而，本发明的总体构思不限于此，第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2可展现出导电性或包括导电材料。
第一半导体封装PKGA1、第二半导体封装PKGB1、第一电磁屏蔽结构ESS1_1及第二电磁屏蔽结构ESS1_2之间的位置关系是示例性的，本发明的总体构思不限于此。例如，第一半导体封装PKGA1和第二半导体封装PKGB1中的任意一个可以是被电磁屏蔽结构保护的半导体装置或半导体封装中的任意一个。
可提供导电的电磁屏蔽结构CS1以覆盖第一半导体封装PKGA1、第二半导体封装PKGB1、第一电磁屏蔽结构ESS1_1及第二电磁屏蔽结构ESS1_2。导电的电磁屏蔽结构CS1可包括上板CST1及被构造成从上板CST1的边缘延伸到电路基底100a的侧壁结构CSS1。导电的电磁屏蔽结构CS1可以是屏蔽罩。导电的电磁屏蔽结构CS1可由包括不锈钢或钛(Ti)的金属材料形成。
空的空间AS1可形成在导电的电磁屏蔽结构CS1与第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2之间。
第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2可设置在第一半导体封装PKGA1和第二半导体封装PKGB1之间，以覆盖第一半导体封装PKGA1的侧壁和第二半导体封装PKGB1的侧壁。因此，由第一半导体封装PKGA1和第二半导体封装PKGB1中的任意一个产生的电磁波可被第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2阻挡，并不会影响相邻的其他半导体封装。
另外，由于第一电磁屏蔽结构ESS1_1、第二电磁屏蔽结构ESS1_2及导电的电磁屏蔽结构CS1，所以第一半导体封装PKGA1和第二半导体封装PKGB1可被保护而免受在外部产生的电磁波影响，且外部电子装置及人体可被保护而免受由第一半导体封装PKGA1和第二半导体封装PKGB1产生的电磁波影响。即，第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2可保护第一半导体芯片PCH1a和第二半导体芯片PCH1b免受外部电磁波影响。此外，第一电磁屏蔽结构ESS1_1、第二电磁屏蔽结构ESS1_2及导电的电磁屏蔽结构CS1可防止由第一半导体芯片PCH1a和第二半导体芯片PCH1b产生的电磁波影响外部电子装置及人体。
同时，导电的电磁屏蔽结构CS1可通过电路基底100a的接地焊盘GPa接地。然而，第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2可不接地。因此，可利用第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2阻挡电磁波，而无需另外地使第一电磁屏蔽结构ESS1_1和第二电磁屏蔽结构ESS1_2接地。
现在，将参照图67描述根据本发明的总体构思的其他示例性实施例的电子装置。
参照图67，如图66中的那样，第一半导体封装PKGA2、第二半导体封装PKGB2、第三半导体封装PKGC2及天线单元AT2可设置在电路基底100b上，并彼此隔开。第一半导体封装PKGA2可包括第一半导体芯片PCH2a，第二半导体封装PKGB2可包括第二半导体芯片PCH2b，第三半导体封装PKGC2可包括第三半导体芯片PCH2c。
第一电磁屏蔽结构ESS2可覆盖第一半导体封装PKGA2的顶表面和侧表面。如在前面的示例性实施例中的那样，第一电磁屏蔽结构ESS2可包括第一极化器和第二极化器。第一电磁屏蔽结构ESS2可具有绝缘或导电特性。
导电的电磁屏蔽结构CS2可设置在电路基底100b上，以覆盖第一半导体封装PKGA2、第二半导体封装PKGB2及第一电磁屏蔽结构ESS2。导电的电磁屏蔽结构CS2可通过电路基底100b的接地焊盘GPb由电路基底100b接地。
因此，第一电磁屏蔽结构ESS2可覆盖设置在第一半导体封装PKGA2内的第一半导体芯片PCH2a的顶表面和侧表面。此外，第一电磁屏蔽结构ESS2的一部分可介于第一半导体封装PKGA2和第二半导体封装PKGB2之间。因此，第一电磁屏蔽结构ESS2可保护第二半导体封装PKGB2免受由第一半导体封装PKGA2产生的电磁波影响，并保护第一半导体封装PKGA2，免受由第二半导体封装PKGB2产生的电磁波影响。
现在，将参照图68描述根据本发明的总体构思的其他示例性实施例的电子装置。
参照图68，第一半导体封装PKGA3、第二半导体封装PKGB3、第三半导体封装PKGC3及天线单元AT3可设置在电路基底100c上，并彼此隔开。第一半导体封装PKGA3可包括第一半导体芯片PCH3a，第二半导体封装PKGB3可包括第二半导体芯片PCH3b，第三半导体封装PKGC3可包括第三半导体芯片PCH3c。
第一电磁屏蔽结构ESS3可覆盖第一半导体封装PKGA3的顶表面和侧表面及第二半导体封装PKGB3的顶表面和侧表面。如在前面的示例性实施例中的那样，第一电磁屏蔽结构ESS3可包括第一极化器和第二极化器。此外，第一电磁屏蔽结构ESS3可具有绝缘或导电特性。第一电磁屏蔽结构ESS3可包括覆盖第一半导体封装PKGA3的顶表面及第二半导体封装PKGB3的顶表面的部分ESS3t、覆盖第一半导体封装PKGA3的侧表面及第二半导体封装PKGB3的侧表面的部分ESS3s以及覆盖电路基底100c的部分ESS3b。
可提供导电的电磁屏蔽结构CS3以覆盖第一半导体封装PKGA3、第二半导体封装PKGB3及第一电磁屏蔽结构ESS3。导电的电磁屏蔽结构CS3可通过电路基底100c的接地焊盘GPc由电路基底100c接地。
现在，将参照图69描述根据本发明的总体构思的其他示例性实施例的电子装置。
参照图69，第一半导体封装PKGA4、第二半导体封装PKGB4、第三半导体封装PKGC4及天线单元AT4可设置在电路基底100d上，并彼此隔开。第一半导体封装PKGA4可包括第一半导体芯片PCH4a，第二半导体封装PKGB4可包括第二半导体芯片PCH4b，第三半导体封装PKGC4可包括第三半导体芯片PCH4c。
可设置第一电磁屏蔽结构ESS4以同时覆盖第一半导体封装PKGA4的顶表面和第二半导体封装PKGB4的顶表面及第一半导体封装PKGA4和第二半导体封装PKGB4中不会彼此相对的侧表面。即，第一电磁屏蔽结构ESS4可在第一半导体封装PKGA4和第二半导体封装PKGB4之间留下空的空间AS4a，并覆盖第一半导体封装PKGA4和第二半导体封装PKGB4。第一电磁屏蔽结构ESS4可包括第一极化器和第二极化器。第一电磁屏蔽结构ESS4可具有绝缘特性。在另一种情况下，第一电磁屏蔽结构ESS4可包括导电材料。
可设置电磁屏蔽结构CS4以覆盖第一半导体封装PKGA4、第二半导体封装PKGB4及第一电磁屏蔽结构ESS4。导电的电磁屏蔽结构CS4可通过电路基底100d的接地焊盘GPd由电路基底100d接地。
现在，将参照图70描述根据本发明的总体构思的其他示例性实施例的电子装置。
参照图70，第一半导体封装PKGA5、第二半导体封装PKGB5、第三半导体封装PKGC5及天线单元AT5可设置在电路基底100e上，并彼此隔开。第一半导体封装PKGA5可包括第一半导体芯片PCH5a，第二半导体封装PKGB5可包括第二半导体芯片PCH5b，第三半导体封装PKGC5可包括第三半导体芯片PCH5c。
绝缘的电磁屏蔽结构ESS5可设置在电路基底100e的具有第一半导体封装PKGA5、第二半导体封装PKGB5及第三半导体封装PKGC5的表面上，以覆盖第一半导体封装PKGA5、第二半导体封装PKGB5及第三半导体封装PKGC5。在这种情况下，绝缘的电磁屏蔽结构ESS5可不覆盖天线单元AT5。
可设置导电的电磁屏蔽结构CS5以覆盖绝缘的电磁屏蔽结构ESS5的一部分，并覆盖第一半导体封装PKGA5和第二半导体封装PKGB5。在这种情况下，导电的电磁屏蔽结构CS5可穿过绝缘的电磁屏蔽结构ESS5并通过电路基底100e的接地焊盘GPe由电路基底100e接地。
绝缘的电磁屏蔽结构ESS5可包括封闭部分ESS5a和暴露部分ESS5b。绝缘的电磁屏蔽结构ESS5的封闭部分ESS5a可设置在第一半导体芯片PCH5a和电路基底100e中的至少一个上。例如，绝缘的电磁屏蔽结构ESS5可包括覆盖设置在导电的电磁屏蔽结构CS5内的第一半导体封装PKGA5和第二半导体封装PKGB5的部分ESS5a、覆盖设置在导电的电磁屏蔽结构CS5外部的第三半导体封装PKGC5的部分ESS5b以及覆盖电路基底100e的部分ESS5c。绝缘的电磁屏蔽结构ESS5的封闭部分ESS5a可被导电的电磁屏蔽结构CS5围绕。
因此，第一半导体封装PKGA5和第二半导体封装PKGB5可被包括导电的电磁屏蔽结构CS5和绝缘的电磁屏蔽结构ESS5的双重结构屏蔽而免受电磁波影响，而第三半导体封装PKGC5可被绝缘的电磁屏蔽结构ESS5屏蔽而免受电磁波影响。
现在，将参照图71描述根据本发明的总体构思的其他示例性实施例的电子装置。
参照图71，第一半导体封装PKGA6、第二半导体封装PKGB6及天线单元AT6可设置在电路基底100f上，并彼此隔开。
绝缘的电磁屏蔽结构ESS6可设置在电路基底100f上，以覆盖第一半导体封装PKGA6和第二半导体封装PKGB6，并使天线单元AT6暴露。绝缘的电磁屏蔽结构ESS6可包括覆盖第一半导体封装PKGA6的顶表面、第二半导体封装PKGB6的顶表面、第一半导体封装PKGA6的侧表面及第二半导体封装PKGB6的侧表面的部分、以及覆盖电路基底100f的顶表面的部分。因此，第一半导体封装PKGA6的顶表面和侧表面及第二半导体封装PKGB6的顶表面和侧表面可被绝缘的电磁屏蔽结构ESS6屏蔽而免受电磁波影响。如在前面的示例性实施例中描述的那样，第一电磁屏蔽结构ESS6可包括顺序地堆叠的第一极化器和第二极化器。
现在，将参照图72描述根据本发明的总体构思的其他示例性实施例的电子装置。
参照图72，第一半导体封装PKGA7、第二半导体封装PKGB7及天线单元AT7可设置在电路基底100g上，并彼此隔开。
大致示出的绝缘的电磁屏蔽结构ESS7可设置在电路基底100g上，以覆盖第一半导体封装PKGA7和第二半导体封装PKGB7，并使天线单元AT7暴露。如上面详细地描述的那样，绝缘的电磁屏蔽结构ESS7可包括第一极化器和第二极化器。
绝缘的电磁屏蔽结构ESS7可延伸，以覆盖第一半导体封装PKGA7的顶表面和第二半导体封装PKGB7的顶表面。因此，第一空的空间AS7a可形成在第一半导体封装PKGA7和第二半导体封装PKGB7之间。此外，绝缘的电磁屏蔽结构ESS7可从第一半导体封装PKGA7的顶表面和第二半导体封装PKGB7的顶表面延伸，以覆盖电路基底100g的顶表面。绝缘的电磁屏蔽结构ESS7可围绕第一半导体封装PKGA7的侧表面和第二半导体封装PKGB7的侧表面，并覆盖第一半导体封装PKGA7的顶表面和第二半导体封装PKGB7的顶表面。第二空的空间AS7b可形成在绝缘的电磁屏蔽结构ESS7的会围绕第一半导体封装PKGA7的侧表面和第二半导体封装PKGB7的侧表面的部分与第一半导体封装PKGA7的侧表面和第二半导体封装PKGB7的侧表面之间。即，绝缘的电磁屏蔽结构ESS7可不直接覆盖第一半导体封装PKGA7的侧表面和第二半导体封装PKGB7的侧表面，而是与第一半导体封装PKGA7的侧表面和第二半导体封装PKGB7的侧表面隔开。同时，参照图66至图72描述的电磁屏蔽结构和半导体封装之间的位置关系仅仅是示例。即，本发明的总体构思可包括应用了图1至图11的示例性实施例及图20至图66的示例性实施例中的至少一个的示例性实施例，在所述示例性实施例中，被保护而免受电磁波影响或者被阻挡了电磁波的半导体封装设置在参照图66至图72描述的电路基底上。
现在，将描述根据本发明的总体构思的示例性实施例的电子系统。
参照图73，电子装置200可包括存储装置210、控制装置220及输入/输出(I/O)装置230。I/O装置230可包括输入装置233、显示装置236及无线通信装置239。
电子装置200不限于单个存储装置210，并可包括一个或多个存储装置。所述一个或多个存储装置可以是相同类型的存储装置，或者可以是彼此不同类型的存储装置。存储装置的类型可包括但不限于硬盘驱动器(HDD)存储装置、非易失性存储器(例如，闪速存储器或者电可擦除可编程只读存储器(EEPROM))或者易失性存储器(例如，基于电池的动态随机存取存储器(DRAM)或者同步DRAM(SDRAM))。存储装置210可包括根据本发明的总体构思的示例性实施例的装置中的任意一个。例如，存储装置210可包括根据本发明的总体构思的半导体封装中的至少一个。
控制装置220可用于控制电子装置200的操作。例如，控制装置220可包括微处理器(MP)、微控制器等。控制装置220可包括根据本发明的总体构思的示例性实施例的装置中的任意一个。例如，控制装置220可包括根据本发明的总体构思的上述半导体封装中的至少一个。
I/O装置230可用于将来自电子装置200的数据传输到外部装置/将来自外部装置的数据传输到电子装置200。例如，I/O装置230可包括但不限于显示屏、按钮、端口、触摸屏、操纵杆、点击式转盘(click wheel)、滚轮、触摸板、按键、键盘、麦克风及相机。
无线通信装置239可包括至少一个IC、功率放大器电路、无源射频(RF)部件、至少一个天线及通信电路(例如，包括被构造成处理RF无线信号的另一电路的RF收发器电路)。可利用光(例如，红外(IR)通信)传输无线信号。
现在，将描述根据本发明的总体构思的示例性实施例的电子装置。
参照图74，可提供具有内部空间的壳体300。壳体300可由包括但不限于塑料、玻璃、陶瓷、金属或者它们的混合物的材料形成。第一绝缘电磁屏蔽结构315可设置在壳体300的内表面上。第一绝缘电磁屏蔽结构315可包括顺序地堆叠的第一极化器310和第二极化器313。
在一些示例性实施例中，电子装置可采用第一绝缘电磁屏蔽结构315。因此，可增加构成壳体300的材料的基本上不能够阻挡电磁波的塑料的含量。即，由于电子装置可采用第一绝缘电磁屏蔽结构315，所以可减小壳体300内能够阻挡电磁波且比塑料重的金属的含量，从而减小电子装置的整体重量。
处理装置320可设置在壳体300的内部空间中。处理装置320可包括控制装置和存储装置。此外，处理装置320可包括根据本发明的总体构思的上述示例性实施例的半导体装置、半导体封装或者电子装置。例如，处理装置320可包括导电的电磁屏蔽结构CS(其可与参照图66描述的导电的电磁屏蔽结构CS1相同)及绝缘的电磁屏蔽结构IS(其可与参照图66描述的绝缘的电磁屏蔽结构ESS_1相同)。此外，绝缘的电磁屏蔽结构IS可设置在导电的电磁屏蔽结构CS内。因此，构成处理装置320的电子元件可被包括绝缘的电磁屏蔽结构IS和导电的电磁屏蔽结构CS的双重结构屏蔽而免受电磁波影响。
通过电力连接器353连接到处理装置320的电源350可设置在壳体300的内部空间中。例如，当电子装置是便携式电子装置时，电源350可以是电池。
I/O装置360可设置在壳体300上或者与壳体300的一个端部结合，并通过连接器363电连接到处理装置320。I/O装置360可包括显示单元和/或触摸屏。这里，显示单元的显示表面可被暴露到壳体300的外部。无线通信单元339可设置在壳体300内或者被设置为壳体300的一部分。无线通信单元339可包括收发器电路部分330、天线333、被构造成连接天线333和收发器电路部分330的连接器336。
根据本发明的总体构思的示例性实施例，可提供包括第一极化器和第二极化器的电磁屏蔽结构。第一极化器和第二极化器可具有不同的传输轴，例如，彼此正交的传输轴。电磁屏蔽结构可抑制通过半导体装置、半导体封装、电子装置及电子系统获得的外部电磁波的量。此外，电磁屏蔽结构可抑制由半导体装置、半导体封装、电子装置及电子系统产生的电磁波影响外部电子装置及人体。此外，由于电磁屏蔽结构设置在彼此相邻地设置的第一半导体芯片和第二半导体芯片之间，所以第二半导体芯片可获得由第一半导体芯片产生的较少量的电磁波。
虽然已经示出并描述了本发明的总体构思的一些示例性实施例，但是本领域的技术人员将认识到，在不脱离由权利要求及其等同物限定其范围的本发明的总体构思的原理和精神的情况下，可对这些示例性实施例进行改变。

Claims (8)

1.一种电子装置，包括：
电路基底；
第一半导体封装，设置在电路基底上；
第二半导体封装，设置在电路基底上，并与第一半导体封装隔开；
绝缘的电磁屏蔽结构，设置在第一半导体封装的顶表面和侧表面上；
导电的电磁屏蔽结构，设置在电路基底上，并被构造成覆盖第一半导体封装、第二半导体封装及绝缘的电磁屏蔽结构；以及
空的空间，位于绝缘的电磁屏蔽结构和导电的电磁屏蔽结构之间。
2.根据权利要求1所述的装置，其中，绝缘的电磁屏蔽结构包括顺序堆叠的第一极化器和第二极化器，其中，第一极化器具有以第一图案布置在第一基体上的多个第一极化元件，从而具有第一传输轴，第二极化器具有以第二图案布置在第二基体上的多个第二极化元件，从而具有与第一极化器的第一传输轴正交的第二传输轴。
3.一种电子装置，包括：
第一半导体芯片；
第二半导体芯片；
绝缘的电磁屏蔽结构，介于第一半导体芯片和第二半导体芯片之间，
其中，绝缘的电磁屏蔽结构包括顺序堆叠的第一极化器和第二极化器，第一极化器具有以第一图案布置在第一基体上的多个第一极化元件，从而具有第一传输轴，第二极化器具有以第二图案布置在第二基体上的多个第二极化元件，从而具有与第一极化器的第一传输轴不同的第二传输轴。
4.根据权利要求3所述的装置，所述装置还包括封装基底，
其中，第一半导体芯片和第二半导体芯片设置在封装基底上。
5.根据权利要求4所述的装置，其中，第一半导体芯片和第二半导体芯片竖直地堆叠在封装基底上。
6.根据权利要求4所述的装置，其中，第一半导体芯片和第二半导体芯片在封装基底上沿着水平方向彼此隔开。
7.一种电子装置，包括：
电路基底，包括接地焊盘，以提供电接地点；
至少一个第一半导体芯片封装，设置在电路基底上；
绝缘的电磁屏蔽结构，包括封闭部分和暴露部分，所述封闭部分设置在所述至少一个第一半导体芯片封装及电路基底上；
导电的电磁屏蔽结构，围绕绝缘的电磁屏蔽结构的封闭部分，并穿过所述封闭部分以接触接地焊盘，使得导电的电磁屏蔽结构接地；以及
空的空间，位于导电的电磁屏蔽结构和绝缘的电磁屏蔽结构的封闭部分之间。
8.根据权利要求7所述的装置，所述装置还包括半导体芯片，半导体芯片设置在电路基底上并位于导电的电磁屏蔽结构的外部，绝缘的电磁屏蔽结构的暴露部分设置在半导体芯片和电路基底上。
CN201210171275.2A 2011-05-30 2012-05-29 电子装置 Active CN102867813B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110051631A KR101862370B1 (ko) 2011-05-30 2011-05-30 반도체 소자, 반도체 패키지 및 전자 장치
KR10-2011-0051631 2011-05-30

Publications (2)

Publication Number Publication Date
CN102867813A CN102867813A (zh) 2013-01-09
CN102867813B true CN102867813B (zh) 2016-10-12

Family

ID=47173508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210171275.2A Active CN102867813B (zh) 2011-05-30 2012-05-29 电子装置

Country Status (6)

Country Link
US (2) US8736032B2 (zh)
JP (1) JP6041533B2 (zh)
KR (1) KR101862370B1 (zh)
CN (1) CN102867813B (zh)
DE (1) DE102012104345B4 (zh)
TW (1) TWI557873B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140059569A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 지그재그형 패드 배선 구조를 포함하는 반도체 소자
TWI553825B (zh) * 2013-01-11 2016-10-11 日月光半導體製造股份有限公司 堆疊式封裝模組與其製造方法
TWI497680B (zh) * 2013-03-01 2015-08-21 Advanced Semiconductor Eng 半導體封裝結構與其製造方法
CN107658275A (zh) * 2013-05-31 2018-02-02 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
US9160825B2 (en) * 2013-10-30 2015-10-13 Taiyo Yuden Co., Ltd. Communication module
JP5505915B1 (ja) * 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール
TWI549233B (zh) * 2014-01-17 2016-09-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
CN109378276B (zh) * 2014-08-08 2022-07-05 日月光半导体制造股份有限公司 电子封装模块的制造方法以及电子封装模块
KR102334399B1 (ko) * 2014-12-09 2021-12-02 주식회사 솔루엠 반도체 패키지
US9748184B2 (en) * 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
WO2017184654A1 (en) 2016-04-19 2017-10-26 Skyworks Solutions, Inc. Selective shielding of radio frequency modules
US10224255B2 (en) * 2016-06-14 2019-03-05 Nxp Usa, Inc. Shielded and packaged electronic devices, electronic assemblies, and methods
TW202329611A (zh) 2016-12-29 2023-07-16 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
US10056337B2 (en) * 2017-01-23 2018-08-21 International Business Machines Corporation Thin 3D die with electromagnetic radiation blocking encapsulation
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
CN108601241B (zh) * 2018-06-14 2021-12-24 环旭电子股份有限公司 一种SiP模组及其制造方法
US10804217B2 (en) * 2018-08-10 2020-10-13 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11355452B2 (en) 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US10438901B1 (en) * 2018-08-21 2019-10-08 Qualcomm Incorporated Integrated circuit package comprising an enhanced electromagnetic shield
KR102662146B1 (ko) 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
KR102304963B1 (ko) * 2019-10-18 2021-09-27 엔트리움 주식회사 반도체 패키지
CN114792634B (zh) * 2022-06-27 2022-08-26 威海市泓淋电力技术股份有限公司 一种柔性封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448491B1 (en) * 1994-01-20 2002-09-10 Tokin Corporation Electromagnetic interference suppressing body having low electromagnetic transparency and reflection, and electronic device having the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132150A (ja) * 1983-01-18 1984-07-30 Hitachi Metals Ltd ハイブリツドｉｃ
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP2002334954A (ja) * 2001-05-08 2002-11-22 Tdk Corp 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
EP1444701A4 (en) * 2001-07-27 2005-01-12 Eikos Inc CONFORMAL COATINGS CONTAINING CARBON NANOTUBES
JP2003174280A (ja) * 2001-12-07 2003-06-20 Hitachi Metals Ltd 電磁波吸収体およびその製造方法ならびに電子機器
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
US7443693B2 (en) * 2003-04-15 2008-10-28 Wavezero, Inc. Electromagnetic interference shielding for a printed circuit board
JP4403407B2 (ja) * 2005-02-03 2010-01-27 ソニー株式会社 半導体装置およびその製造方法
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
CN101627334B (zh) * 2007-04-16 2011-07-20 夏普株式会社 显示装置、显示装置的驱动装置、及电子设备
US7821110B2 (en) * 2007-05-11 2010-10-26 International Business Machines Corporation Circuit structures and methods with BEOL layer(s) configured to block electromagnetic interference
US8178956B2 (en) 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
KR101046250B1 (ko) 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치
US20100157566A1 (en) * 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448491B1 (en) * 1994-01-20 2002-09-10 Tokin Corporation Electromagnetic interference suppressing body having low electromagnetic transparency and reflection, and electronic device having the same

Also Published As

Publication number Publication date
US20120306062A1 (en) 2012-12-06
TW201250980A (en) 2012-12-16
CN102867813A (zh) 2013-01-09
TWI557873B (zh) 2016-11-11
US20140225236A1 (en) 2014-08-14
KR101862370B1 (ko) 2018-05-29
JP2012248848A (ja) 2012-12-13
DE102012104345B4 (de) 2022-12-29
JP6041533B2 (ja) 2016-12-07
US8736032B2 (en) 2014-05-27
DE102012104345A1 (de) 2012-12-06
US9496226B2 (en) 2016-11-15
KR20120133119A (ko) 2012-12-10

Similar Documents

Publication Publication Date Title
CN102867813B (zh) 电子装置
CN109314100B (zh) 具有电磁干扰屏蔽结构的半导体封装
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US9865482B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US8829686B2 (en) Package-on-package assembly including adhesive containment element
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
CN106653705A (zh) 半导体封装结构
CN107408547A (zh) 扇出型系统级封装件及其形成方法
US20070246813A1 (en) Embedded integrated circuit package-on-package system
CN105742262B (zh) 半导体封装及其制造方法
WO2019042120A1 (zh) 一种芯片封装结构及其制作方法、电子设备
CN105870109B (zh) 一种2.5d集成封装半导体器件及其加工方法
CN106711118B (zh) 电子封装件及其制法
CN107887344A (zh) 电子封装结构及其制法
US9147643B2 (en) Semiconductor package
CN102420180A (zh) 半导体器件及其制造方法
CN105190883A (zh) 具有减少的高度的封装堆叠结构
CN107424973A (zh) 封装基板及其制法
KR20130008666A (ko) 반도체 패키지 및 이의 제조 방법
CN103633076A (zh) 包封件上芯片型封装件
TWI659518B (zh) 電子封裝件及其製法
US10741499B2 (en) System-level packaging structures
TWI685944B (zh) 三維直通矽晶貫孔結構
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant