CN102750972A - 一种数据存储器及其读取控制方法 - Google Patents

一种数据存储器及其读取控制方法 Download PDF

Info

Publication number
CN102750972A
CN102750972A CN2012102237760A CN201210223776A CN102750972A CN 102750972 A CN102750972 A CN 102750972A CN 2012102237760 A CN2012102237760 A CN 2012102237760A CN 201210223776 A CN201210223776 A CN 201210223776A CN 102750972 A CN102750972 A CN 102750972A
Authority
CN
China
Prior art keywords
signal
pipe
pick
bit line
nmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102237760A
Other languages
English (en)
Inventor
李仁刚
胡雷钧
王恩东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN2012102237760A priority Critical patent/CN102750972A/zh
Publication of CN102750972A publication Critical patent/CN102750972A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种数据存储器及其读取控制方法，通过减少存储器的功耗，有效减少系统芯片的整体功耗。通过在数据存储器芯片内部存储阵列输入输出电路中设计截断控制管，使存储单元数据读取的两根位线与灵敏放大器之间实现可控隔离，当截断管开启时数据可以从存储单元读出，当位线电平增大到可以有效保证数据读取的正确性时截断管关闭，从而降低了长位线电平翻转带来的动态功耗，并可有效保证数据读取的可靠性。

Description

一种数据存储器及其读取控制方法
技术领域
本发明涉及集成电路设计领域，具体涉及一种存储器数据读取控制技术。
背景技术
随着集成电路技术的飞速发展，为了提高系统芯片(SOC)的性能，都会在SOC内部内嵌大量存储器，SOC内部存储阵列面积达到芯片面积的70％以上，现有的存储器由字线(word line，WL)和位线(bit line，BL)相互垂直交叉排列；在每一个字线和位线的交叉点上接有存储单元(元器件)；在读出数据时，首先由行译码器选择其中一根字线，接在这一根字线(行)上的所有的存储单元与各自的位线(列)相连接，各个位线上得到与存储单元所记忆的数据相对应的微小信号，通过灵敏放大器(sense amplifier)进行放大；然后，由列译码器选择其中一个读出并放大，将放大了的信号通过多路输出复用器(multiplexer)送给输出电路；在写数据时，要将写入的数据送给由列译码器选择的位线，通过特定的写入电路将数字信号写入指定的存储单元。
在SOC的功耗分析过程中，其功耗的主要来源是系统存储器读写的动态功耗，这是由存储阵列的结构特点决定的，大电容长位线连接的存储阵列的数据读取过程中，长位线的电平翻转使系统动态功耗大幅增大。存储器的功耗问题成为SOC设计需要考虑的重点问题之一。减少存储器的功耗可以有效减少系统芯片的整体功耗，因此采用合理的电路设计实现存储器功耗节省是降低SOC功耗的有效方法之一。
发明内容
本发明所要解决的技术问题是通过减少存储器的功耗，有效减少系统芯片的整体功耗。
为了解决上述技术问题，本发明提供了一种数据存储器，所述存储器还包括截断管和截止信号产生电路，在存储单元与灵敏放大器相连的两根位线上设置所述截断管，所述截止信号产生电路的控制信号输入端与位线相连，截止信号产生电路的截止信号输出端与所述截断管的截止信号输入端相连，所述截止信号产生电路在位线的输出信号大于阈值时，输出截止信号控制截断管关闭。
优选地，所述存储器还包括判断电路，所述判断电路设置在位线与截止信号产生电路相连的电路上，用于判断位线的信号是否大于阈值。
优选地，所述存储器还包括充电电路，所述充电电路设置在电源与两根位线，用于向位线充电。
优选地，所述截断管为PMOS管，所述PMOS管的栅极为截止信号输入端，所述PMOS管的源极与存储单元相连，所述PMOS管的漏极与灵敏放大器相连。
优选地，所述截止信号产生电路包括与门、与非门、第一反相器、第二反相器、第三反相器、PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中时钟信号和第三反相器的输出信号作为与门的输入信号，控制信号作为第一反相器的输入信号，第一反相器的输出信号和与门的输出信号作为与非门的输入信号，时钟信号作为第二反相器的输入信号，第二反相器的输出信号作为第一NMOS管的栅极信号和第二NMOS管的栅极信号，与非门的输出信号作为PMOS管的栅极信号，PMOS管的源极接在电源上，PMOS管的漏极与第一NMOS管的漏极相连，第一NMOS管的源极与第二NMOS管的漏极相连，第二NMOS管的源极接地，PMOS管的漏极与第一NMOS管的漏极连线上的信号作为第三反相器的输入信号和第三NMOS管的栅极信号，第一NMOS管的源极与第二NMOS管的漏极连线上的信号作为第三NMOS管的源极信号，第三NMOS管的漏极接在电源上，第三反相器的输出信号作为截止信号输出。
优选地，所述位线为大电容长位线。
为了解决上述技术问题，本发明还提供了一种数据存储器的读取控制方法，包括：当发生存储单元数据读取操作时，截断管开启，存储单元对位线充电，所述存储单元内的数据经过灵敏放大器读出，当位线的输出信号大于阈值时，所述截止信号产生电路输出截止信号控制截断管关闭。
进一步地，利用判断电路判断所述输出信号是否大于阈值，所述位线的输出信号包括位线的输出电压值或者位线的充电时间。
与现有技术相比，本发明的数据存储器在芯片内部存储阵列输入输出电路中设计截断控制管，使存储单元数据读取的两根位线与灵敏放大器之间实现可控隔离，从而在保证数据读取可靠的基础上，减少了长位线电平翻转带来的系统功耗。
附图说明
图1为本发明实施例的数据存储器的结构框图；图2为本发明实施例的数据存储器的结构示意图；图3为本发明实施例的截止信号产生电路结构意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
如图1-3所示，本发明实施例的数据存储器除了包括存储单元和灵敏放大器外，主要包括截止信号产生电路和截断管。
其中截断管4设置在存储单元1与灵敏放大器5相连的两根位线上，截止信号产生电路3的设置在位线与截断管4的截止信号输入端之间。
所述存储器还包括判断电路2，所述判断电路2设置在位线与截止信号产生电路3相连的电路上，用于判断位线的信号是否大于阈值。
所述存储器还包括充电电路，所述充电电路设置在电源与两根位线，用于向位线充电。
截止信号产生电路3包括与门、与非门、第一反相器、第二反相器、第三反相器、PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中时钟信号和第三反相器的输出信号作为与门的输入信号，控制信号作为第一反相器的输入信号，第一反相器的输出信号和与门的输出信号作为与非门的输入信号，时钟信号作为第二反相器的输入信号，第二反相器的输出信号作为第一NMOS管的栅极信号和第二NMOS管的栅极信号，与非门的输出信号作为PMOS管的栅极信号，PMOS管的源极接在电源上，PMOS管的漏极与第一NMOS管的漏极相连，第一NMOS管的源极与第二NMOS管的漏极相连，第二NMOS管的源极接地，PMOS管的漏极与第一NMOS管的漏极连线上的信号作为第三反相器的输入信号和第三NMOS管的栅极信号，第一NMOS管的源极与第二NMOS管的漏极连线上的信号作为第三NMOS管的源极信号，第三NMOS管的漏极接在电源上，第三反相器的输出信号作为截止信号输出。
当向存储单元1写入数据时，与现有的方式相同。
当发生存储单元1数据读取操作时，截断管4开启，存储单元1利用充电电路对位线充电，所述存储单元1内的数据经过灵敏放大器5读出，当判断电路判断位线的输出信号大于阈值时，所述截止信号产生电路3输出截止信号控制截断管4关闭。
本发明的实施例，主要考虑大容量嵌入式存储器的结构特点和其对SOC的功耗影响，在芯片内部存储阵列输入输出电路中设置截断管4，使存储单元1数据读取的两根大电容长位线与灵敏放大器5之间实现可控隔离，从而降低位线电平翻转带来的动态功耗，在保证数据读取可靠的基础上，减少了长位线电平翻转带来的系统功耗，进而降低系统芯片功耗。
截止信号产生电路3充分考虑截断管4特点，截止信号产生电路3实现截断管4开启或者关闭的控制，从而在保证存储器数据读取可靠性的同时，大大降低系统的动态功耗。当截断管4开启时数据可以从存储单元1读出，当位线电平增大到可以有效保证数据读取的正确性时截断管4关闭，从而降低了长位线翻转带来的动态功耗，并可有效保证数据读取的可靠性。
实施例
下面结合图1-3，对本发明的实施例模拟发生存储器数据读取操作，并且采用截断管控制技术实现数据读取控制，减少存储器读动态功耗，进而降低系统芯片功耗的实现过程。
本实施例的截断管控制技术实现过程中，将截断管4设置在存储单元1与灵敏放大器5之间的长位线上，按照存储单元1数据读取流程，当发生存储单元1数据读取操作时，截止信号产生电路3逻辑输出为“0”，截断管4开启，被选中的存储单元1开始对长位线对充电，数据可以从存储单元1读出，当长位线对电压差达到系统需求摆幅时(例如达到200mv)，截止信号产生电路3工作，产生截止信号为“1”，控制截断管4关闭，从而使长位线与灵敏5隔离。
截止信号产生电路3逻辑输出根据长位线电压摆幅或者充电时间变化，当达到系统需求时，可有效产生截止信号，既保证了系统数据读取的可靠性，又有效及时的隔离长位线与灵敏放大器5，大大降低了长位线电平翻转带来的动态功耗，从而大大降低了SOC的整体功耗。
虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种数据存储器，包括存储单元和灵敏放大器，其特征在于，所述存储器还包括截断管和截止信号产生电路，在存储单元与灵敏放大器相连的两根位线上设置所述截断管，所述截止信号产生电路的控制信号输入端与位线相连，截止信号产生电路的截止信号输出端与所述截断管的截止信号输入端相连，所述截止信号产生电路在位线的输出信号大于阈值时，输出截止信号控制截断管关闭。
2.根据权利要求1所述的存储器，其特征在于，所述存储器还包括判断电路，所述判断电路设置在位线与截止信号产生电路相连的电路上，用于判断位线的信号是否大于阈值。
3.根据权利要求1所述的存储器，其特征在于，所述存储器还包括充电电路，所述充电电路设置在电源与两根位线，用于向位线充电。
4.根据权利要求1-3任一权利要求所述的存储器，其特征在于，所述截断管为PMOS管，所述PMOS管的栅极为截止信号输入端，所述PMOS管的源极与存储单元相连，所述PMOS管的漏极与灵敏放大器相连。
5.根据权利要求2所述的存储器，其特征在于，所述截止信号产生电路包括与门、与非门、第一反相器、第二反相器、第三反相器、PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中时钟信号和第三反相器的输出信号作为与门的输入信号，控制信号作为第一反相器的输入信号，第一反相器的输出信号和与门的输出信号作为与非门的输入信号，时钟信号作为第二反相器的输入信号，第二反相器的输出信号作为第一NMOS管的栅极信号和第二NMOS管的栅极信号，与非门的输出信号作为PMOS管的栅极信号，PMOS管的源极接在电源上，PMOS管的漏极与第一NMOS管的漏极相连，第一NMOS管的源极与第二NMOS管的漏极相连，第二NMOS管的源极接地，PMOS管的漏极与第一NMOS管的漏极连线上的信号作为第三反相器的输入信号和第三NMOS管的栅极信号，第一NMOS管的源极与第二NMOS管的漏极连线上的信号作为第三NMOS管的源极信号，第三NMOS管的漏极接在电源上，第三反相器的输出信号作为截止信号输出。
6.根据权利要求1所述的存储器，其特征在于，所述位线为大电容长位线。
7.一种权利要求1所述的数据存储器的读取控制方法，其特征在于，当发生存储单元数据读取操作时，截断管开启，存储单元对位线充电，所述存储单元内的数据经过灵敏放大器读出，当位线的输出信号大于阈值时，所述截止信号产生电路输出截止信号控制截断管关闭。
8.根据权利要求7所述的控制方法，其特征在于，利用判断电路判断所述输出信号是否大于阈值，所述位线的输出信号包括位线的输出电压值或者位线的充电时间。
CN2012102237760A 2012-06-29 2012-06-29 一种数据存储器及其读取控制方法 Pending CN102750972A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102237760A CN102750972A (zh) 2012-06-29 2012-06-29 一种数据存储器及其读取控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102237760A CN102750972A (zh) 2012-06-29 2012-06-29 一种数据存储器及其读取控制方法

Publications (1)

Publication Number Publication Date
CN102750972A true CN102750972A (zh) 2012-10-24

Family

ID=47031083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102237760A Pending CN102750972A (zh) 2012-06-29 2012-06-29 一种数据存储器及其读取控制方法

Country Status (1)

Country Link
CN (1) CN102750972A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119636A (zh) * 2019-05-21 2019-08-13 浙江齐治科技股份有限公司 一种数字电路、数据存储方法及装置
CN110867201A (zh) * 2018-08-27 2020-03-06 龙芯中科技术有限公司 存储单元及多端口静态随机存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301024A (zh) * 1999-12-22 2001-06-27 索尼公司 差动读出放大器电路和使用该电路的动态逻辑电路
CN1606096A (zh) * 2004-11-03 2005-04-13 东南大学 低位线摆幅的低功耗静态随机存储器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301024A (zh) * 1999-12-22 2001-06-27 索尼公司 差动读出放大器电路和使用该电路的动态逻辑电路
CN1606096A (zh) * 2004-11-03 2005-04-13 东南大学 低位线摆幅的低功耗静态随机存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李仁刚: "X微处理器高可靠低功耗SRAM的研究与设计实现", 《信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867201A (zh) * 2018-08-27 2020-03-06 龙芯中科技术有限公司 存储单元及多端口静态随机存储器
CN110867201B (zh) * 2018-08-27 2022-03-25 龙芯中科技术股份有限公司 存储单元及多端口静态随机存储器
CN110119636A (zh) * 2019-05-21 2019-08-13 浙江齐治科技股份有限公司 一种数字电路、数据存储方法及装置
CN110119636B (zh) * 2019-05-21 2020-12-08 浙江齐治科技股份有限公司 一种数字电路、数据存储方法及装置

Similar Documents

Publication Publication Date Title
CN103474093B (zh) 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
TW201447898A (zh) 記憶體裝置以及在此種記憶體裝置中控制漏電流的方法
CN102820052B (zh) Sram多路复用装置
CN102394094A (zh) 一种全电流灵敏放大器
CN202275603U (zh) 用于存储器写操作的装置和芯片
TWI616882B (zh) 控制字元線上之電壓位準以維持效能並減少存取干擾
CN101740096A (zh) 半导体存储器件及半导体存储器件操作方法
CN102834869A (zh) 半导体存储装置
CN103700395A (zh) 存储器单元
US8218391B2 (en) Power control of an integrated circuit memory
CN108074617A (zh) 一种非易失性存储器
CN102903392A (zh) 存储单元测试电路及其测试方法
CN102750972A (zh) 一种数据存储器及其读取控制方法
US8670286B2 (en) Local power domains for memory sections of an array of memory
JP2013131278A5 (zh)
CN106205664A (zh) 存储器读写传输门管控电路
JP6287043B2 (ja) 半導体記憶装置
CN102890955B (zh) 一种用于大规模快闪存储器的灵敏放大器
CN102568592A (zh) 非易失性存储器及其数据读取方法
CN102332295B (zh) 存储器电路及应用所述存储器电路读取数据的方法
CN101800068B (zh) 一种读出放大电路
CN102855930A (zh) 存储器、存储阵列的编程控制方法及装置
CN101714400B (zh) 可降低易失性存储器的电能消耗的方法及其相关装置
CN102332296B (zh) 一种存储器电路的数据读取及数据写入方法
CN102446543B (zh) 半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121024