CN102714217A - 半导体装置及使用半导体装置的电力转换装置 - Google Patents

半导体装置及使用半导体装置的电力转换装置 Download PDF

Info

Publication number
CN102714217A
CN102714217A CN2010800604764A CN201080060476A CN102714217A CN 102714217 A CN102714217 A CN 102714217A CN 2010800604764 A CN2010800604764 A CN 2010800604764A CN 201080060476 A CN201080060476 A CN 201080060476A CN 102714217 A CN102714217 A CN 102714217A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
conductivity type
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800604764A
Other languages
English (en)
Other versions
CN102714217B (zh
Inventor
白石正树
森睦宏
铃木弘
渡边聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN102714217A publication Critical patent/CN102714217A/zh
Application granted granted Critical
Publication of CN102714217B publication Critical patent/CN102714217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供半导体装置及使用半导体装置的电力转换装置，具体而言，提供可抑制在短路时流动的过电流且低损失、低噪音(低电位变位、低电流振动)的、元件的耐破损量高的IGBT。一种隧道型的IGBT，具备配置成宽窄两种间隔的多个隧道栅极，在以窄间隔配置的所述隧道栅极彼此间具有带有第一导电型的沟道的MOS结构，在以宽间隔配置的所述隧道栅极彼此间具备通过隔着第二导电型的第三半导体层的一部而与所述隧道栅极分离的第一导电型的浮动半导体层。另外，该浮动半导体层隔着绝缘膜配置在对应于与发射电极同电位的第一导电体层的位置上并且平行地配置。根据以上结构，能够缓和所述隧道栅极的角部的电场集中而提高耐压，并且可实现低噪音、低损失。

Description

半导体装置及使用半导体装置的电力转换装置
技术领域
本发明涉及绝缘栅双极型晶体管(IGBT：Insulated Gate BipolarTransistor；以下，简称为IGBT)的结构及使用了IGBT的电力转换装置。
背景技术
IGBT是通过对栅电极施加的电压来控制在集电电极与发射电极间流动的电流的开关元件。由于IGBT所能够控制的电力从数十瓦到数十万瓦，且开关频率也从数十赫兹到百千赫以上的广阔范围，因此，在从家庭用空调、电子微波炉等小功率设备到铁路、制铁厂的逆变器等大功率设备的广阔范围内得到应用。
对于IGBT而言，为了实现这些电力设备的高效率化而要求其低损失化，从而要求降低导通损失和开关损失。降低这些损失的技术在专利文献1～3中有所公开。
在专利文献1中，公开了图11所示的隧道栅极109的排列间距改变后的结构。图11的IGBT11的特征在于，存在多个隧道栅极109，在该隧道栅极的间隔大的部位未形成沟道层106，而是设置浮动p层122。根据这种结构，由于电流仅在隧道栅极109的间隔小的部分(沟道层106)流动，因此能够抑制短路时流动的过电流，从而能够提高元件的耐破损量。另外，由于空穴电流的一部分经由浮动p层122而流入发射电极114，所以发射电极附近的空穴浓度增加，在其周围诱导电子，因此还具有能够降低IGBT的接通电压的效果。
然而，在图11所示的隧道栅极型IGBT11中，当IGBT导通时，存在电流振动或在与IGBT402AP(图10)并列连接的二极管403(图10)产生过电压的问题。可以想到的是，本现象是因如下的理由而产生的。当IGBT成为接通状态时，空穴电流流入浮动p层122(图11)，从而浮动p层122的电位变高。此时，经由栅极绝缘膜110的电容，变位电流在栅电极109流动，从而栅极电位升高。因此，传导度调制得以加速，导致引发电流振动、在与IGBT402AP(图10)并列连接的二极管403(图10)中产生过电压的问题。
因此，为了抑制因浮动p层122的影响导致栅极电位升高，在专利技术文献2和专利技术文献3中公开了以下这样的技术。
在专利文献2中，公开了如下结构，即，如图12所示，在浮动p层122上设置由绝缘膜123和多结晶硅112构成的静电电容(电容器)，并与发射电极114相连接。即，经由该静电电容使浮动p层122与发射电极114连接。
根据该公开的手法，在导通时空穴电流流入浮动p层122的情况下，其一部分被浮动p层122上的电容充电，因此，浮动p层122的升高电位受到抑制，具备可抑制栅电极109的栅极电位的升高的效果。
因此，在图12所示的隧道栅极结构的IGBT12中，为了使浮动p层122上的电容增大，将绝缘膜123的膜厚形成为150nm(1500埃)以下。然而，尤其在截止时，浮动p层122的电位升高变大，对绝缘膜123作用较大的电场。因此，存在绝缘膜123的可靠性下降，且根据不同情况而产生绝缘膜123破损的问题。
另外，在专利技术文献3中公开了如下结构，即，如图13所示，将浮动p层105与隧道栅极109(栅电极109)隔离，并在其间设置n-漂移层104。
根据该手法，即使在导通时浮动p层105的电位升高，也会因与隧道栅极109之间夹着n-漂移层104，而成为间接性的经由电阻的影响，从而能够抑制栅电极109的栅极电位的升高。
然而，在图13所示的隧道栅极型IGBT13中，由于构成为浮动p层105从隧道栅极109隔离的结构，所以存在如下问题，即，在隧道栅极109(也包括栅极绝缘膜110)的角部电场集中，IGBT的耐压降低。
【在先技术文献】
【专利文献】
【专利文献1】日本特开2000-307166号公报
【专利文献2】日本特愿2009-194044号公报
【专利文献3】日本特愿2008-207556号公报
【发明的概要】
【发明要解决的课题】
如上所示，在以往的IGBT中，使电流仅在隧道栅极的间隔窄的部分流动，且为了抑制在短路时流动过电流而设置了浮动p层，但是存在经由浮动p层的噪音(电位变位、电流振动)，若为了避免这些噪音而使隧道栅极与浮动p层的距离拉开，则存在隧道栅极(包括栅极绝缘膜)的角部电场集中，导致IGBT的耐压下降的问题。
发明内容
本发明为解决上述课题而完成，其目的在于提供一种可抑制短路时等流动的过电流并且低损失、低噪音(低电位变位、低电流振动)且元件的耐破损量高的IGBT。
【用于解决课题的手段】
为了解决所述的课题而达成本发明的目的，其构成为以下方式。
即，一种半导体装置，通过在半导体基板上将第一导电型的第一半导体层、第二导电型的第二半导体层、具有比所述第二半导体层的载流子浓度低的载流子浓度的第二导电型的第三半导体层、以及第一绝缘膜以各层在法线方向上层叠的方式层叠成所述第二半导体层位于所述第一半导体层及所述第三半导体层之间且所述第三半导体层位于所述第二半导体层及所述第一绝缘膜之间而形成，其中，所述第三半导体层具备多个绝缘栅极，所述多个绝缘栅极配置成相互的间隔为至少宽窄两种间隔，所述绝缘栅极在各自的周围具备第二绝缘膜，在以窄间隔配置的所述绝缘栅极彼此之间具备第一导电型的第四半导体层和第二导电型的第五半导体层，并且，所述第四半导体层的一面侧与所述第三半导体层邻接，所述第四半导体层的另一面侧与所述第五半导体层邻接，在以宽间隔配置的所述绝缘栅极彼此之间具备第一导电型的第六半导体层，该第六半导体层通过隔着所述第三半导体层的一部分而与所述绝缘栅极分离，且所述第六半导体层与所述第一绝缘膜邻接，进而，所述半导体装置还具备：第一导电体层，其设在与所述第六半导体层对应的位置上且与该第六半导体层平行，并且通过所述第一绝缘膜与所述第六半导体层绝缘；第一电极，其与所述第四半导体层、所述第五半导体层、所述第一导电体层电连接；第二电极，其与所述第一半导体层的与所述第二半导体层相反的一侧的面电连接，第三电极，其与所述绝缘栅极电连接。
根据该结构，能够由浮动p层抑制过电流，减低通过了浮动p层的噪音(电位变位、电流振动)，并且能够避免电场在隧道栅极的角部集中，从而提高元件的耐压。
【发明效果】
根据本发明，能够提供可抑制短路时流动的过电流且低损失、低噪音(低电位变位、低电流振动)的、元件的耐破损量高的IGBT。
附图说明
图1是表示本发明的第一实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图2是表示本发明的第二实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图3是表示本发明的第三实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图4是表示本发明的第三实施方式的隧道栅极型IGBT(半导体装置)的结构的俯视图。
图5是表示本发明的第三实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图6是表示本发明的第三实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图7是表示本发明的第四实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图8是表示本发明的第五实施方式的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图9是表示本发明的第六实施方式的横型的隧道栅极型IGBT(半导体装置)的结构的剖视图。
图10是本发明的电力转换装置的实施方式的电路图。
图11是表示以往的隧道栅极型IGBT的结构的剖视图。
图12是表示以往的隧道栅极型IGBT的结构的剖视图。
图13是表示以往的隧道栅极型IGBT的结构的剖视图。
具体实施方式
以下，说明本发明的实施方式。
(半导体装置的第一实施方式)
图1是表示作为本发明的半导体装置的第一实施方式的隧道栅极型IGBT1的结构的剖视图。图1示出在硅基板(半导体基板)的基础上形成有IGBT的形态。硅基板为薄晶片状，在表面和背面(一对表面)上形成构成IGBT的各元件结构。
在图1中，进行作为IGBT1的基本动作的结构为p集电层(第一半导体层)102、n缓冲层(第二半导体层)103、n-漂移层(第三半导体层)104、p沟道层(第四半导体层)106、栅电极109、n发射层(第五半导体层)107。需要说明的是，由于栅电极109设置在作为隧道结构的深挖而成的纵孔中，所以存在表示为隧道栅极109的情况。
在以上的结构中，p集电层102、n缓冲层103形成在接近硅基板的背面的区域内。另外，p沟道层106、栅电极109、n发射层107形成在接近硅基板的另一面即表面的区域内。另外，n-漂移层104主要地形成在硅基板的背面与表面之间。需要说明的是，表面或背面是相对而言的，以上只是出于便利而以所述方式表达。
在图1中，IGBT1的动作是向p集电层102供给正极性的电源电位，且进一步利用提供给栅电极109的电位而实现接通·断开(ON·OFF)，并且对接通状态下的电流量进行控制。在向栅电极109提供了负极性的电位的情况下，作为电场效应型晶体管(MOSFET：Metal Oxide SemiconductorField Effect Transistor；以下，简称为MOSFET)发挥作用，且空穴(正孔)进一步向p沟道层106集中，从而相对于供给到p沟道层106与n-漂移层104之间的电位而言，存在逆向特性的pn二极管，电流不流动，作为IGBT1成为断开(OFF)状态。
另外，在向栅电极109提供正极性的电位的情况下，作为MOSFET发挥作用，电子在p沟道层106被诱导，从而在p沟道层106形成反转为n型的沟道区域。如此一来，对于n发射层107而言，由于从反转为n型的沟道区域(p沟道层106)106朝向n-漂移层104、n缓冲层103，n型半导体元件连续地电导通，并且在与p集电层102之间构成正向的pn二极管，因此，电流流动而成为接通(ON)状态。需要说明的是，通过改变向栅电极109施加的正极性的电位，在IGBT中流动的电流量发生变化。
以上是作为IGBT1的基本结构，为了将它们作为可实用的IGBT1的元件使用，设置集电电极(第二电极)100和集电端子101，向p集电层102供给电源。另外，设置发射电极(第一电极)114和发射端子116，向n发射层107供给电源。另外，设置栅极配线电极(第三电极)127和栅极端子115，向栅电极109供给电位。需要说明的是，在图1中，栅极配线电极127仅作为电路的配线记号来表示，但在剖视图中，其因为无法表现实际状态的结构而被简化，实际上在半导体装置(IGBT1)的制作过程中利用金属配线等制成装入。
另外，栅极绝缘膜110设置在栅电极109的周围，将栅电极109从n漂移层104和p沟道层106电绝缘。另外，设置与p沟道层106相比不纯物浓度高的p接触层108，经由p接触层108向p沟道层106提供发射电极114的电位。需要说明的是，该p接触层108并非必须的构成要素，但是，若设置p接触层108能够使发射电极114与p沟道层106间的接点良好，从而提高作为GBT1的特性。
除了栅电极109以外，栅电极例如还存在图1中的栅电极109A、栅电极109B。栅电极109A设置在隔着p沟道层106与栅电极109对称的位置上。另外，栅电极109B设置在隔着浮动p层105与栅电极109对称的位置上。栅电极109与栅电极109A的相互间隔和栅电极109与栅电极109B的相互间隔不同。栅电极109与栅电极109A的相互间隔相对窄，栅电极109与栅电极109B的相互间隔相对宽。
在栅电极109与栅电极109B之间设置有浮动p层(第六半导体层)105。浮动p层105在水平方向和法线方向的下方与n-漂移层104邻接。在浮动p层105的法线方向的上部设置有绝缘膜(第一绝缘膜)111，而且在其法线方向的上部设置有多结晶硅(第一导电体层)112。此外，该多结晶硅112与发射电极114连接。另外，设置绝缘膜113以确保发射电极114、多结晶硅112与栅极端子115、n-漂移层104的电隔离。需要说明的是，作为第一半导体的多结晶硅112设置在与浮动p层105对应的位置上并且与浮动p层105平行，而且通过绝缘膜111而与浮动p层105绝缘。
所述的浮动p层105位于栅电极109与栅电极109B之间，从而使在栅电极109、栅电极109B无法控制的电流不流过位于栅电极109与栅电极109B之间的n-漂移层104。需要说明的是，电流造成的元件破损包括电流向元件的局部集中而引起的破损和因大电流流动造成的热破损等。
本实施方式的结构的特征在于以下两点，第一点为：在浮动p层105上设置由比栅极绝缘膜110(厚度50nm～100nm左右)厚的(300nm左右以上)绝缘膜111、多结晶硅112构成的静电电容(电容器)，并与发射电极114连接；第二点为：浮动p层105设置成离开隧道栅极109、109B。
通过具备膜厚厚的绝缘膜111，即使截止时浮动p层105的电位升高，也能够减小作用于绝缘膜111的电场，从而能够抑制绝缘膜111的可靠性的降低或破损。
另外，因形成膜厚厚的绝缘膜111，从而导致由多结晶硅112和绝缘膜111构成的静电电容变小，对浮动p层105的电位升高的抑制效果减小，但是通过使浮动p层105离开隧道栅极109、109B，从而能够抑制栅极电位的升高。即，能够实现低噪音。
需要说明的是，绝缘膜111由于利用与隧道栅极109、109B的栅极绝缘膜110不同的氧化膜形成工序进行制造(以往例中为相同的制造工序)，因此如所述那样绝缘膜111的膜厚能够形成得比隧道栅极109、109B的栅极绝缘膜110足够厚。然而，由于该膜厚较厚的绝缘膜111能够与在周边结构等使用的层间膜同时形成，因此无需追加新的制造工序。所以，不会为此导致制造成本的增加。
进一步而言，由于与发射电极114连接的多结晶硅112的端部延伸到浮动p层105与隧道栅极109、109B间的n漂移层104的上部，所以，在IGBT1的断开状态下，多结晶硅112的下部的n-漂移层104的耗尽化推进，隧道栅极109、109B(包括栅极绝缘膜110)的角部的电场集中得到缓和，从而提高耐压。
在本实施方式中，通过加厚浮动p层105上的绝缘膜111的膜厚并将多结晶硅112设置到n-漂移层104的上部，从而能够提供可确保绝缘膜的可靠性和耐压且低噪音、低损失的IGBT1。
(半导体装置的第二实施方式)
图2是表示作为本发明的半导体装置的第二实施方式的隧道栅极型IGBT2的结构的剖视图。
在图2中，作为进行IGBT2的基本动作的结构，设置有p集电层102、n缓冲层103、n-漂移层104、p沟道层106、栅电极109、n发射层107。
另外，为了将它们作为可实用的IGBT2的元件使用，设置有集电电极100、集电端子101、发射电极114、发射端子116、栅极配线电极127、栅极端子115、栅极绝缘膜110、p接触层108、绝缘膜113。
另外，为了确保低噪音化和耐压，设置有浮动p层105、绝缘膜111、多结晶硅112。
以上，由于为与图1的结构大致相同的结构，所以省略对共同结构的说明。
本实施方式的结构的特征在于，浮动p层117形成得比p沟道层106、隧道栅极109深这点。通过将浮动p层117形成得深，在IGBT断开时，耗尽层从较深的浮动p层117扩开，在隧道栅极109(包括栅极绝缘膜110)的角部的电场得到缓和，从而能够提高耐压。由此，能够使浮动p层117进一步离开隧道栅极109，从而能够实现低噪音化。
需要说明的是，由于该较深的浮动p层117能够使用制作在周边区域使用较深的阱(well)层的工序来形成，所以无需追加新的制造工序，从而不会为此造成制造成本的增加。
(半导体装置的第三实施方式)
图3是表示作为本发明的半导体装置的第三实施方式的隧道栅极型IGBT3的结构的剖视图。
在图3中，作为进行IGBT3的基本动作的结构，设置有p集电层102、n缓冲层103、n-漂移层104、p沟道层106、栅电极109、n发射层107。
另外，为了将它们作为可实用的IGBT3的元件使用，设置有集电电极100、集电端子101、发射电极114、发射端子116、栅极配线电极127、栅极端子115、栅极绝缘膜110、p接触层108、绝缘膜113。
另外，为了确保低噪音化和耐压，设置有浮动p层105、绝缘膜111、多结晶硅112。
以上，由于为与图1的结构大致相同的结构，所以省略对共同结构的说明。
在图3中，在图1所示的结构的基础上，进一步具备电阻301。
本实施方式的结构的特征在于，将浮动p层105和发射端子116经由电阻301连接这点。
通过连接浮动p层105和发射端子116，能够抑制浮动p层105的电位升高，还能够抑制IGBT3导通时的电流振动、与IGBT3并列连接的二极管(例如图10中的IGBT402AP与二极管403的关系)的过电压。
对于电阻301而言，若其电阻值过小，则流入浮动p层105的空穴脱离发射端子116，导致通过设置浮动p层105产生的接通电压的降低效果被削弱，因此优选电阻301具有某种程度的大小(100Ω以上)。另外，电阻301可以利用浮动p层105的扩散电阻或内置于多结晶硅等的半导体装置(IGBT3)中的电阻机构来制成。进而，根据情况的不同，也可以将电阻301形成为外置附加电阻。
图4为第三实施方式的一例，其示出使用以浮动p层105(图3、图4)作为半导体而本来所具有的扩散电阻的要素来制成电阻301(图3)时的俯视图。
进而，图5表示图4的B-B’处的剖面结构，图6表示图4的C-C’处的剖面结构。另外，图4的A-A’处的剖面结构为图3。
在图4中，n-漂移层104、浮动p层105、p沟道层106、n发射层107、栅电极109、栅极绝缘膜110、多结晶硅112与图1、图3的剖视图相对应。
电阻301(图3)的电阻值根据浮动p层105(图3、图4)的形状而变化。电阻值根据图4中的浮动p层105的图4中的上下方向(与C-C’平行的方向)的长度和左右方向(与B-B’平行的方向)的宽度而变化。
另外，通过设置图4所示的接点203，将浮动p层105和发射电极连接。借此，将接点203(图4、图5)断续地设置多个，通过改变它们的间隔，从而能够容易变更电阻301的实质电阻值。
(半导体装置的第四实施方式)
图7是表示作为本发明的半导体装置的第四实施方式的隧道栅极型IGBT4的结构的剖视图。
在图7中，作为进行IGBT4的基本动作的结构，设置有p集电层102、n缓冲层103、n-漂移层104、p沟道层106、栅电极109、n发射层107。
另外，为了将它们作为可实用的IGBT4的元件使用，设置有集电电极100、集电端子101、发射电极114、发射端子116、栅极配线电极127、栅极端子115、栅极绝缘膜110、p接触层108、绝缘膜113。
另外，为了确保低噪音化和耐压，设置有浮动p层105、绝缘膜111、多结晶硅112。
以上，由于为与图1的结构大致相同的结构，所以省略对共同结构的说明。
本实施方式的结构的特征在于，在p沟道层106的下方(朝向硅基板作为晶片的表面和背面的中间的方向)形成由n型扩散层构成的n电荷障壁层(第七半导体层)124。
该n电荷障壁层124成为流入n发射层107(发射电极114)的空穴的障壁，因此n发射层107附近的空穴浓度增加，在其周围诱导电子，从而能够进一步实现IGBT4的接通电压的降低。
(半导体装置的第五实施方式)
图8是表示作为本发明的半导体装置的第五实施方式的隧道栅极型IGBT5的结构的剖视图。
在图8中，作为进行IGBT5的基本动作的结构，设置有p集电层102、n缓冲层103、n-漂移层104、p沟道层106、栅电极109、n发射层107。
另外，为了将它们作为可实用的IGBT5的元件使用，设置有集电电极100、集电端子101、发射电极114、发射端子116、栅极配线电极127、栅极端子115、栅极绝缘膜110、p接触层108、绝缘膜113。
另外，为了确保低噪音化和耐压，设置有浮动p层105、绝缘膜111、多结晶硅112。
另外，为了降低接通电压，设置有n电荷障壁层124。
以上，由于是与图7的结构大致相同的结构，所以省略对共同结构的说明。
本发明的第五实施方式的结构的特征在于，在n电荷障壁层124的下方(朝向硅基板作为晶片的表面和背面的中间的方向)进一步形成p层(第八半导体层)125这点。在图7的第四实施方式的结构中，n电荷障壁层124的载流子浓度越高，针对空穴的障壁越变高，作为IGBT4的接通电压的降低效果也越高，但是，IGBT4断开时的n电荷障壁层124的电场强度变强，从而产生耐压降低的问题。
通过追加本发明的第五实施方式中示出的图8的p层125，在n电荷障壁层124的电场强度得到缓和，即使n电荷障壁层124的载流子浓度变高，也能够保持耐压，所以能够实现作为IGBT5的接通电压的进一步降低。
需要说明的是，由于作为IGBT5的接通电压由双极型晶体管(BipolarTransistor)即电流确定，所以不会因对MOSFET的沟道(p沟道层106)追加p层125本身导致IGBT5的接通电压增加。
(半导体装置的第六实施方式)
图9是表示作为本发明的半导体装置的第六实施方式的隧道栅极型IGBT6的结构的剖视图。
在图9中，作为IGBT6的p集电层120、n缓冲层121与图1的第一实施方式不同，与n发射层107(107B、107C)形成在硅基板的相同表面侧。本实施方式的结构的特征在于，将纵型结构的实施方式1的结构再次构成为横型结构。
进行作为IGBT6的基本动作的结构为p集电层120、n缓冲层121、n漂移层104、p沟道层106(106B)、栅电极109(109B、109C)、n发射层107(107B、107C)。
隧道栅极型IGBT6向p集电层102供给正极性的电源电位，且进一步利用向栅电极109(109B、109C)提供的电位而进行接通·断开(ON·OFF)的控制。在向栅电极109(109B、109C)提供了负极性的电位的情况下，由于空穴(正孔)向p沟道层106(106B)进一步集中，所以相对于向p沟道层106(106B)与n-漂移层104间供给的电位存在逆向特性的pn二极管，电流不流动而成为断开(OFF)状态。另外，在向栅电极109(109B、109C)提供了正极性的电位的情况下，电子在p沟道层106(106B)被诱导，从而在p沟道层106(106B)形成反转为n型的沟道区域。这样一来，对于n发射层107(107B、107C)而言，由于n型半导体元件从反转为n型的沟道区域(p沟道层106)106B朝向n-漂移层104、n缓冲层121连续而电导通，进而在n发射层107与p集电层120之间构成正向的pn二极管，因此，电流流动而成为接通(ON)状态。
为了将它们作为可实用的IGBT6的元件使用，设置集电电极118和集电端子119，向p集电层120供给电源。另外，设置发射电极114和发射端子116，向n发射层107(107B、107C)供给电源。另外，设置栅极配线电极127和栅极端子115，向栅电极109(109B、109C)供给电位。另外，在栅电极109(109B、109C)的周围设置栅极绝缘膜110(110B、110C)，使栅电极109(109B、109C)与n漂移层104和p沟道层106(106B)电绝缘。另外，设置与p沟道层106(106B)相比不纯物浓度更高的p接触层108(108B)，经由p接触层108(108B)向p沟道层106(106B)提供发射电极114的电位。
如上所述，在栅电极109与栅电极109B之间设置有浮动p层105。在栅电极109C的水平方向上邻接地存在有浮动p层105C。浮动p层105(105C)在水平方向和下方与n-漂移层104邻接。在浮动p层105(105C)的法线方向的上部存在绝缘膜111，而且在其法线方向的上部存在多结晶硅112(112C)，该多结晶硅112(112C)与发射电极114连接。另外，设置绝缘膜113的目的在于确保发射电极114、多结晶硅112(112C)与栅极端子115、n-漂移层104电隔离。
另外，在硅基板126的法线方向上邻接地存在由氧化膜构成的绝缘层123。利用绝缘层123使n-漂移层104与硅基板126绝缘隔离，另外，硅基板126作为支承基板支承半导体装置6。
以上，图9与图1的IGBT的结构有所不同，图9所示的IGBT6的结构的特征在于，使图1所示的IGBT1的纵型结构形成为横型结构。纵型结构(IGBT1)和横型结构(IGBT6)虽然不同，但是构成要素基本相同。因此，即使形成为横型结构，也能够获得与图1的第一实施方式同样的低损失、低噪音的效果。另外，在图9中，使用了在硅基板126上形成有绝缘层123的SOI(Silicon On Insulator：绝缘体上的硅)基板。
(电力转换装置的实施方式)
图10是表示本发明的电力转换装置的实施方式的结构的电路图。
图10示出将直流电转换为三相交流电的逆变器(电流转换)的电路图。
在输入端子404与输入端子405之间被施加直流电压(直流电)。IGBT402AP的集电极与端子404连接，发射极与IGBT402AN的集电极连接，IGBT402AN的发射极与输入端子405连接。在IGBT402AP和IGBT402AN上，在各自的发射极、集电极间分别并列地连接有二极管403。IGBT402AP和IGBT402AN的各自的栅极分别由栅极驱动电路401AP、栅极驱动电路401AN驱动控制。IGBT402AP的发射极和IGBT402AN的集电极的连接点与输出端子406连接。
IGBT402BP的集电极与端子404连接，发射极与IGBT402BN的集电极连接，IGBT402BN的发射极与输入端子405连接。在IGBT402BP和IGBT402BN上，在各自的发射极、集电极间分别并列连接有二极管403。IGBT402BP和IGBT402BN的各自的栅极分别由栅极驱动电路401BP、栅极驱动电路401BN驱动控制。IGBT402BP的发射极和IGBT402BN的集电极的连接点与输出端子407连接。
IGBT402CP的集电极与端子404连接，发射极与IGBT402CN的集电极连接，IGBT402CN的发射极与输入端子405连接。在IGBT402CP和IGBT402CN上，在各自的发射极、集电极间分别并列地连接有二极管403。IGBT402CP和IGBT402CN的各自的栅极分别由栅极驱动电路401CP、栅极驱动电路401CN驱动控制。IGBT402CP的发射极和IGBT402CN的集电极的连接点与输出端子408连接。
IGBT402AP和IGBT402AN分别由栅极驱动电路401AP、栅极驱动电路401AN驱动控制，向输出端子406输出直流电位的正或负或者开放状态(导通状态)。IGBT402BP和IGBT402BN分别由栅极驱动电路401BP、栅极驱动电路401BN驱动控制，向输出端子407输出直流电位的正或负或者开放状态。IGBT402AP和IGBT402CN分别由栅极驱动电路401CP、栅极驱动电路401CN驱动控制，向输出端子408输出直流电位的正或负或者开放状态(导通状态)。
将适宜对三相的交流负荷(主要是电动机)进行驱动的电位组合后向输出端子406、407、408输出。所述控制由栅极驱动电路401AP、401AN、401BP、401BN、401CP、401CN协作进行。通过这些控制，在输出端子406、407、408能够获得作为组合的、以任意频率和电压驱动三相交流负荷(主要为电动机)的输出电压(输出电力)。
图10的本发明的电力转换装置的实施方式的特征在于，在逆变器电路中，具备根据本发明的第一至第六实施方式中的任一方式的IGBT这点。通过将本实施方式中说明的IGBT适用为电力转换装置，能够实现电力转换装置的低损失化和高可靠性化。
(其他实施方式)
需要说明的是，作为本发明的电力转换装置的实施方式虽然对逆变器电路进行了说明，但是若将本发明的实施方式的IGBT用于变流器或断路器等其他的电力转换装置，则能够在低损失化和高可靠性化方面获得同样的效果。
另外，以上，成为作为双极型晶体管的发射极的n发射层107、107B、107C以n型的半导体层形成，成为集电极的p集电层102、120以p型的半导体层形成，成为缓冲层的n缓冲层103、121以n型的半导体层形成，成为漂移层的n漂移层104以n型的半导体层形成，另外，成为MOSFET的沟道的p沟道层106以p型的半导体层形成，但是可以将它们的p型和n型的极性互相颠倒。并且，对于来自发射电极、集电电极、栅极配线电极的电位的供给而言，可将正极性和负极性颠倒。如此一来，能够获得具有电位极性正负相反的特性的IGBT。
另外，在图7所示的纵型的隧道栅极型IGBT4中，虽使用在硅基板126上形成有绝缘层123的SOI(Silicon On Insulator)基板，但是也可以使用p+基板。
另外，在图1所示的纵型的隧道栅极型IGBT1中，虽然示出了以硅基板126为基础形成的例子，但是并非必须为硅基板。即使为硅以外的半导体基板，通过对以后的制造工序的条件进行组合选用，也可以进行制作、制造。
以上，根据本发明，在隧道栅极型IGBT中，在浮动p层的上部设置由较厚的绝缘膜和多结晶聚硅构成的静电电容，并且浮动p层设置成离开隧道栅极，由此，能够提供可抑制短路时流动的过电流并且低损失、低噪音(低电位变位、低电流振动)的、元件的耐破损量高的IGBT。
【产业上的可利用性】
IGBT作为可应对高压、高电力、高频的开关元件，其用途正在扩大化。本发明的IGBT(半导体装置)进一步提高噪音特性和元件耐压，有利于实现低损失化。因此，本发明的IGBT或具备其的电力转换装置能够在从家庭用的小功率设备到铁路、制造工厂中的大电力设备的广泛用途得到应用。
【符号说明】
1、2、3、4、5、6、11、12、13IGBT、半导体装置
100集电电极、第二电极
101集电端子
102、120p集电层、第一半导体层
103、121n缓冲层、第二半导体层
104n漂移层、第三半导体层
105、105C、117、122浮动p层、第六半导体层
106p沟道层、第四半导体层
107、107B、107C n发射层、第五半导体层
108、108B p接触层
109、109A、109B、109C栅电极、隧道栅极、绝缘栅极
110、110A、110B栅极绝缘膜、第二绝缘膜
111、123绝缘膜、第一绝缘膜
112、112C多结晶硅、第一导电体层
113绝缘膜
114、118发射电极、第一电极
115栅极端子
116、119发射端子
124n电荷障壁层、第七半导体层
125p层、第八半导体层
126硅基板、半导体基板
127栅极配线电极、第三电极
201、202、203接点
301电阻、电阻机构
401AP、401AN、401BP、401BN、401CP、401CN栅极驱动电路
402AP、402AN、402BP、402BN、402CP、402CN IGBT、半导体装置
403二极管
404、405输入端子
406、407、408输出端子

Claims (12)

1.一种半导体装置，通过在半导体基板上将第一导电型的第一半导体层、第二导电型的第二半导体层、具有比所述第二半导体层的载流子浓度低的载流子浓度的第二导电型的第三半导体层、以及第一绝缘膜以各层在法线方向上层叠的方式层叠成所述第二半导体层位于所述第一半导体层及所述第三半导体层之间且所述第三半导体层位于所述第二半导体层及所述第一绝缘膜之间而形成，所述半导体装置的特征在于，
所述第三半导体层具备多个绝缘栅极，所述多个绝缘栅极配置成相互的间隔为至少宽窄两种间隔，
所述绝缘栅极在各自的周围具备第二绝缘膜，
在以窄间隔配置的所述绝缘栅极彼此之间具备第一导电型的第四半导体层和第二导电型的第五半导体层，并且，所述第四半导体层的一面侧与所述第三半导体层邻接，所述第四半导体层的另一面侧与所述第五半导体层邻接，
在以宽间隔配置的所述绝缘栅极彼此之间具备第一导电型的第六半导体层，该第六半导体层通过隔着所述第三半导体层的一部分而与所述绝缘栅极分离，且所述第六半导体层与所述第一绝缘膜邻接，
进而，所述半导体装置还具备：
第一导电体层，其设在与所述第六半导体层对应的位置上且与该第六半导体层平行，并且通过所述第一绝缘膜与所述第六半导体层绝缘；
第一电极，其与所述第四半导体层、所述第五半导体层、所述第一导电体层电连接；
第二电极，其与所述第一半导体层的与所述第二半导体层相反的一侧的面电连接，
第三电极，其与所述绝缘栅极电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一导电体层由多结晶硅构成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一绝缘膜比所述第二绝缘膜厚。
4.根据权利要求1至3中任意一项所述的半导体装置，其特征在于，
所述第一绝缘膜的厚度为300nm以上。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一导电体层延伸到所述第六半导体层与绝缘栅极之间。
6.根据权利要求1至5中任意一项所述的半导体装置，其特征在于，
所述第六半导体层比所述第四半导体层深。
7.根据权利要求1至6中任意一项所述的半导体装置，其特征在于，
所述第六半导体层经由电阻机构与所述第一电极电连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述电阻机构使用所述第六半导体层形成。
9.根据权利要求1至8中任意一项所述的半导体装置，其特征在于，
在所述第三半导体层与所述第四半导体层之间具备第二导电型的第七半导体层。
10.根据权利要求9所述的半导体装置，其特征在于，
在所述第三半导体层与所述第七半导体层之间具备第一导电型的第八半导体层。
11.一种半导体装置，其具备：
第一导电型的第一半导体层，其设置在半导体基板的表面上；
第二导电型的第二半导体层，其与所述第一半导体层在法线方向及水平方向上邻接；
第二导电型的第三半导体层，其与所述第二半导体层在法线方向及水平方向上邻接，且具有比所述第二半导体层的载流子浓度低的载流子浓度，
并且，所述第三半导体层具备多个绝缘栅极，所述多个绝缘栅极配置成相互的间隔为至少宽窄两种间隔，
所述绝缘栅极在各自的周围具备第二绝缘膜，
在以窄间隔配置的所述绝缘栅极彼此之间具备第一导电型的第四半导体层和第二导电型的第五半导体层，并且，所述第四半导体层的一面侧与所述第三半导体层邻接，所述第四半导体层的另一面侧与所述第五半导体层邻接，
在以宽间隔配置的所述绝缘栅极彼此之间具备第一导电型的第六半导体层，该第六半导体层通过隔着所述第三半导体层的一部分而与所述绝缘栅极分离，
进而，所述半导体装置还具备：
第一导电体层，其设在与所述第六半导体层对应的位置上且与该第六半导体层平行，并且通过所述第一绝缘膜与所述第六半导体层绝缘；
第一电极，其与所述第四半导体层、所述第五半导体层、所述第一导电体层电连接；
第二电极，其与所述第一半导体层电连接，
第三电极，其与所述绝缘栅极电连接。
12.一种电力转换装置，将直流电转换成交流电，其特征在于，
使用了权利要求1至11中的任意一项所述的半导体装置。
CN201080060476.4A 2010-01-04 2010-01-04 半导体装置及使用半导体装置的电力转换装置 Expired - Fee Related CN102714217B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/050003 WO2011080928A1 (ja) 2010-01-04 2010-01-04 半導体装置、及びそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
CN102714217A true CN102714217A (zh) 2012-10-03
CN102714217B CN102714217B (zh) 2015-07-08

Family

ID=44226352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080060476.4A Expired - Fee Related CN102714217B (zh) 2010-01-04 2010-01-04 半导体装置及使用半导体装置的电力转换装置

Country Status (5)

Country Link
US (1) US20120273897A1 (zh)
EP (1) EP2523217A4 (zh)
JP (1) JP5492225B2 (zh)
CN (1) CN102714217B (zh)
WO (1) WO2011080928A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369703A (zh) * 2016-05-13 2017-11-21 株洲中车时代电气股份有限公司 新型载流子增强注入型igbt结构
CN111788695A (zh) * 2018-02-28 2020-10-16 株式会社日立功率半导体 半导体装置以及电力变换装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
DE112012002823B4 (de) * 2011-07-07 2017-09-07 Abb Schweiz Ag Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
JP6072445B2 (ja) 2012-06-28 2017-02-01 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP6142666B2 (ja) * 2013-05-17 2017-06-07 株式会社デンソー 半導体装置
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
EP3471147B1 (en) 2017-10-10 2020-08-05 ABB Power Grids Switzerland AG Insulated gate bipolar transistor
KR102437048B1 (ko) * 2020-12-11 2022-08-26 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
WO2023219135A1 (ja) * 2022-05-13 2023-11-16 株式会社日立製作所 電力変換装置、電力変換装置の制御方法、半導体装置および半導体装置の制御方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332728A (ja) * 2000-05-22 2001-11-30 Fuji Electric Co Ltd Ｉｇｂｔ
US20030160270A1 (en) * 2002-01-28 2003-08-28 Frank Pfirsch Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component
JP2004039838A (ja) * 2002-07-03 2004-02-05 Renesas Technology Corp トレンチゲート型半導体装置
JP2005032941A (ja) * 2003-07-11 2005-02-03 Fuji Electric Device Technology Co Ltd 絶縁ゲート型半導体装置
CN1950947A (zh) * 2004-05-12 2007-04-18 株式会社丰田中央研究所 半导体器件
US20070108511A1 (en) * 2005-10-06 2007-05-17 Infineon Technologies Austria Ag Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
US20070138547A1 (en) * 2005-12-09 2007-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20070210356A1 (en) * 2006-03-07 2007-09-13 Henson Timothy D Power semiconductor device
JP2009194044A (ja) * 2008-02-13 2009-08-27 Hitachi Ltd トレンチゲート型半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410286B2 (ja) * 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
KR100745557B1 (ko) * 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332728A (ja) * 2000-05-22 2001-11-30 Fuji Electric Co Ltd Ｉｇｂｔ
US20030160270A1 (en) * 2002-01-28 2003-08-28 Frank Pfirsch Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component
JP2004039838A (ja) * 2002-07-03 2004-02-05 Renesas Technology Corp トレンチゲート型半導体装置
JP2005032941A (ja) * 2003-07-11 2005-02-03 Fuji Electric Device Technology Co Ltd 絶縁ゲート型半導体装置
CN1950947A (zh) * 2004-05-12 2007-04-18 株式会社丰田中央研究所 半导体器件
US20070108511A1 (en) * 2005-10-06 2007-05-17 Infineon Technologies Austria Ag Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
US20070138547A1 (en) * 2005-12-09 2007-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20070210356A1 (en) * 2006-03-07 2007-09-13 Henson Timothy D Power semiconductor device
JP2009194044A (ja) * 2008-02-13 2009-08-27 Hitachi Ltd トレンチゲート型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369703A (zh) * 2016-05-13 2017-11-21 株洲中车时代电气股份有限公司 新型载流子增强注入型igbt结构
CN107369703B (zh) * 2016-05-13 2020-12-04 株洲中车时代电气股份有限公司 载流子增强注入型igbt结构
CN111788695A (zh) * 2018-02-28 2020-10-16 株式会社日立功率半导体 半导体装置以及电力变换装置
CN111788695B (zh) * 2018-02-28 2023-12-08 株式会社日立功率半导体 半导体装置以及电力变换装置

Also Published As

Publication number Publication date
JP5492225B2 (ja) 2014-05-14
US20120273897A1 (en) 2012-11-01
EP2523217A4 (en) 2014-06-25
JPWO2011080928A1 (ja) 2013-05-09
WO2011080928A1 (ja) 2011-07-07
EP2523217A1 (en) 2012-11-14
CN102714217B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN102714217B (zh) 半导体装置及使用半导体装置的电力转换装置
CN101233615B (zh) 半导体元件和电气设备
CN101233616B (zh) 半导体元件和电气设备
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN102891172B (zh) 半导体装置及使用其的电力转换装置
CN101308872B (zh) 半导体装置
CN102403339A (zh) 半导体装置
CN103022095B (zh) 具有横向元件的半导体器件
CN110350023A (zh) 半导体装置以及电力变换装置
CN102136490A (zh) 半导体装置以及使用它的电力变换装置
CN103383944B (zh) 半导体装置
WO2019163478A1 (ja) 半導体装置および電力変換装置
JP2016162855A (ja) 半導体装置およびそれを用いた電力変換装置
CN105895696A (zh) 功率集成器件、包括其的电子设备以及包括其的电子系统
CN103311304A (zh) 半导体器件
CN104823281B (zh) 半导体装置以及使用了该半导体装置的电力变换装置
US8653606B2 (en) Semiconductor device and power conversion device using same
CN105428399A (zh) 具有场电极结构的半导体器件
CN104350602A (zh) 绝缘栅型双极晶体管
CN108461546A (zh) 半导体装置
US10553710B2 (en) Semiconductor device
CN104465646A (zh) 半导体装置
WO2014128953A1 (ja) 半導体装置および半導体回路の駆動装置並びに電力変換装置
CN102386231B (zh) 半导体装置
US9306047B2 (en) Semiconductor device and electric power converter in which same is used

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708

Termination date: 20200104

CF01 Termination of patent right due to non-payment of annual fee