CN111788695B - 半导体装置以及电力变换装置 - Google Patents

半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN111788695B
CN111788695B CN201980015848.2A CN201980015848A CN111788695B CN 111788695 B CN111788695 B CN 111788695B CN 201980015848 A CN201980015848 A CN 201980015848A CN 111788695 B CN111788695 B CN 111788695B
Authority
CN
China
Prior art keywords
semiconductor
gate
layer
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980015848.2A
Other languages
English (en)
Other versions
CN111788695A (zh
Inventor
森睦宏
三好智之
古川智康
白石正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN111788695A publication Critical patent/CN111788695A/zh
Application granted granted Critical
Publication of CN111788695B publication Critical patent/CN111788695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供电力损失少的廉价的续流二极管。在由硅构成的半导体基体的阳极电极22侧的表面设置的栅电极23的半导体基体侧隔着栅极绝缘膜32而被p层13、n层14、p层15包围。另外，阳极电极22与p层15低电阻地接触，并且与n层14或者p层13也接触，在阳极电极22与n层14或者p层13之间形成有肖特基二极管。

Description

半导体装置以及电力变换装置
技术领域
本发明涉及适合于对大电流进行开关控制的半导体装置以及使用该半导体装置的电力变换装置。
背景技术
当前，逆变器、转换器等电力变换装置广泛使用于从空调、冰箱、电磁烹调器等家电产品到电动汽车、不断电电源、太阳能发电、风力发电等工业/汽车设备、铁路、工程机械、铁钢、系统电力等高电压大电力设备。用于这样的节能、新能源的电力变换装置在实现低碳社会的方面成为关键组成。因此，在电力变换装置中，如何减少电力损失这成为迫切的重要的课题。
因此，为了减少电力变换装置的电力损失，以往持续地研究分别减少构成该电力变换装置的各电路部件中的电力损失。作为构成电力变换装置的主要部件，有续流二极管。因此，作为减少续流二极管中的电力损失的技术，有利用损失小的碳化硅(SiC，SiliconCarbide)的肖特基二极管的技术(例如参照专利文献1)。另外，有使用MOS(Metal OxideSemiconductor，金属氧化物半导体)栅极控制二极管的技术(例如参照专利文献2)。
现有技术文献
专利文献1：日本专利第5171776号公报
专利文献2：日本专利第5919121号公报
发明内容
图21是示出以往的一般的逆变器990的电路结构的例子的图。逆变器990使用作为功率半导体之一的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)200，将从直流电源Vcc供给的电能变换为期望的频率的交流电力。然后，通过该频率的适当的变换，可变速地控制马达950的旋转速度，实现节能。
马达950是3相交流马达，具有U相910、V相911、W相912的输入端子。在使上支路的IGBT200的栅极(G)成为导通时，供给U相910的输入电力。另一方面，为了使U相910的输入电力停止，将其栅极(G)设为截止即可。这样，通过重复栅极(G)的导通、截止，能够将期望的频率的电力供给到马达950。
此外，上支路的IGBT200是指，集电极与正侧电源端子900连接的IGBT200。另外，下支路的IGBT200是指，发射极与负侧电源端子901连接的IGBT200。
对于IGBT200，与IGBT200逆并联地连接有续流二极管100。续流二极管100在例如上支路的IGBT200为截止的情况下，使在该IGBT200中流过的电流转移到与下支路的IGBT200逆并联的续流二极管100。由此，能够释放在马达950的线圈中积蓄的能量。
当再次使上支路的IGBT200成为导通时，下支路的续流二极管100成为非导通状态，经由上支路的IGBT200对马达950供给电力。这样，续流二极管100根据IGBT200的导通、截止而重复非导通和导通。
因此，为了通过使逆变器高效化、小型化且低成本而促进其普及，需要减少续流二极管100的导通损失。为此，需要减小在续流二极管100中流过电流时的、续流二极管100中的正向电压降。在具有几百V以上的额定电压的功率半导体中，一般为了减小正向电压降，使用能够通过注入电荷来提高传导率的硅的pn二极管。
另一方面，在上支路的IGBT200重复导通、截止时，在下支路的续流二极管100的正向时所积蓄的电荷被吐出，并成为逆恢复电流而重叠到上支路的IGBT200的接通电流。该逆恢复电流在直流电源Vcc、正侧电源端子900、上支路的IGBT200、下支路的续流二极管100、负侧电源端子901的闭合回路中流过。并且，在其开关时，使上支路的IGBT200的接通损失增加，使下支路的续流二极管100发生逆恢复损失。
这样，在作为续流二极管100使用pn二极管时，能够降低正向电压，能够减少导通损失，但逆恢复损失增加。相对于pn二极管，作为电荷的注入少且逆恢复电流极其小的二极管，有肖特基二极管，但利用硅时正向电压极其大，在处理大电流的逆变器中损失会增加。最近，代替硅而使用碳化硅(SiC，Silicon Carbide)的肖特基二极管得到瞩目。然而，SiC由于其结晶的质量低，所以制造工艺困难，其大口径化不及硅。因此，SiC的肖特基二极管在将逆变器、转换器进行低价格化的方面成本变高，其普及尚受限。
图22是示出专利文献1公开的能够全部用硅制作且低损失的续流二极管101的概念性的电路结构的例子的图。在该续流二极管101中，利用栅极(VGA)切换使用硅的pn二极管和肖特基二极管。即，在正向时在pn二极管中流过电流，减少正向电压降。另一方面，在逆恢复时以在肖特基二极管中流过电流的方式切换，减少逆恢复电流。因此，能够减少逆恢复损失。
然而，虽然在专利文献1公开的技术中示出了各种实施例，但并未示出最近在IGBT等中正在成为主流的使用了在硅中挖槽并在其中设置MOS栅极的沟槽栅的优选的构造。
图23是示出专利文献2公开的内置肖特基二极管的纵型的功率MOSFET500的剖面构造的例子的图。在此，在电极221与n层140之间形成有肖特基二极管400。该肖特基二极管400可以说相比于在功率MOSFET500中在p层150与n层140之间寄生地存在的pn二极管，能够减少逆恢复电流，减少逆恢复损失。
另外，n层140与n-层120相比杂质浓度高，所以p层150与n层140之间的pn结的电场变强，耐压降低，所以形成p电场发展防止区域这样的p层130，减轻对pn结的界面施加的电场。由此，针对逆向偏置的耐压提高。
然而，在专利文献2中，未记载有积极地利用pn二极管而使正向电压降减少的方案。反而利用肖特基接合来抑制pn二极管的动作，减少逆恢复损失。另外，在该构造中，沟槽型的栅电极230的底部与n-层120接触。因此，在栅电极230与漏电极210之间发生的栅极的反馈电容C变大，在栅电极230中流过由于逆恢复时的电压变化率(dv/dt)而产生的变位电流C·dv/dt，担心栅电极230的电位上升这样的问题。在该栅极电位上升时，在p层150、p层130的与栅电极230的氧化膜320相向的一侧形成n反转层，从漏电极210向源电极220流过逆恢复电流，逆恢复损失有可能增加。
本发明的目的在于提供一种能够减少正向电压降以及逆恢复电流并抑制耐压降低的廉价的续流二极管用的半导体装置以及使用该半导体装置的电力变换装置。
本发明所涉及的半导体装置构成为具备：半导体基体，具有一对表面；第1导电类型的第1半导体层，在所述半导体基体的一方的表面露出；第1导电类型的第2半导体层，设置于所述半导体基体的另一方的表面侧并与所述第1半导体层相接，杂质浓度比所述第1半导体层低；第2导电类型的第3半导体层，形成于所述第2半导体层内，杂质浓度比第2半导体层高；第1导电类型的第4半导体层，形成于所述第3半导体层内；第2导电类型的第5半导体层，形成于所述第4半导体层内；阴极电极，设置于所述半导体基体的所述一方的表面侧，并与所述第1半导体层低电阻地电接触；阳极电极，设置于所述半导体基体的所述另一方的表面，并与所述第5半导体层及所述第4半导体层接触；栅电极，设置于所述半导体基体的另一方的表面；以及栅极绝缘膜，形成于所述栅电极与所述半导体基体之间。
并且，特征在于，所述栅电极经由所述栅极绝缘膜而与所述半导体基体相接的面被所述第3半导体层、所述第4半导体层以及所述第5半导体层包围，由所述栅电极、所述第3半导体层、所述第4半导体层以及所述第5半导体层形成MOSFET，所述阳极电极在所述第5半导体层的至少一部分中低电阻地电接触，在被施加使所述第3半导体层相对于所述阳极电极的电位而成为负的电位的电压的情况下，在将所述阳极电极和所述第3半导体层连接的路径中具有成为逆向的阻止特性的接合。
根据本发明，提供能够减少正向电压降以及逆恢复电流并抑制耐压降低的廉价的续流二极管用的半导体装置以及使用该半导体装置的电力变换装置。
附图说明
图1是示出第1实施方式所涉及的半导体装置的剖面构造的例子的图。
图2是示出具有图1的剖面构造的半导体装置的等效电路的例子的图。
图3是示出具有图2的等效电路的MOS控制二极管的电路记号的例子的图。
图4是示出第1实施方式所涉及的半导体装置的正向特性的栅极电压依赖性的图。
图5是示出第1实施方式所涉及的半导体装置内部的积蓄电荷量的栅极电压依赖性的例子的图。
图6是示出第1实施方式所涉及的半导体装置的逆恢复特性的栅极电压依赖性的图。
图7是示出第1实施方式所涉及的半导体装置的逆向特性的栅极电压依赖性的图。
图8是示出应用第1实施方式所涉及的半导体装置的电力变换装置的电路结构的例子的图。
图9是图8的电力变换装置的MOS控制二极管以及IGBT各自的逆恢复时的动作波形的例子。
图10是示出第2实施方式所涉及的半导体装置的剖面构造的例子的图。
图11是示出第3实施方式所涉及的半导体装置的剖面构造的例子的图。
图12是示出第4实施方式所涉及的半导体装置的剖面构造的例子的图。
图13是示出具有图12的剖面构造的半导体装置的等效电路的例子的图，(a)是阳极电极和n层进行欧姆接合的情况的例子，(b)是阳极电极和n层进行肖特基接合的情况的例子。
图14是示出第5实施方式所涉及的半导体装置的剖面构造的例子的图。
图15是示出第6实施方式所涉及的半导体装置的剖面构造的例子的图。
图16是示出第7实施方式所涉及的电力变换装置的电路结构的例子的图。
图17是示出第8实施方式所涉及的电力变换装置的电路结构的例子的图。
图18是示出双栅IGBT的剖面构造的例子的图。
图19是示出表示图18的双栅IGBT的电路记号的例子的图。
图20是示出电力变换装置的上下支路中的双栅IGBT的2个栅电极(Gc栅极、Gs栅极)以及MOS控制二极管的栅电极(Gd栅极)的驱动波形的例子的图。
图21是示出以往的一般的逆变器的电路结构的例子的图。
图22是示出专利文献1公开的续流二极管的概念性的电路结构的例子的图。
图23是示出专利文献2公开的内置肖特基二极管的纵型的功率MOSFET的剖面构造的例子的图。
(符号说明)
1、2、3、4、5、6：半导体装置(MOS控制二极管)；11：n+层；12：n-层；13：p层；14：n层；15：p层；16：p+层；21：阴极电极；22：阳极电极；23：栅电极；31：绝缘膜；32：栅极绝缘膜；41：n型肖特基接合；42、45：p型肖特基接合；51：集电极电极；52：发射极电极；80：电力变换装置；81：IGBT；82：MOS控制二极管；100、101：续流二极管；200：IGBT；210：漏电极；220：源电极；221：电极；231：Gc栅极；232：Gs栅极；400：肖特基二极管；500：功率MOSFET；700：MOS控制二极管；800：双栅IGBT；900：正侧电源端子；901：负侧电源端子；910：U相；911：V相；912：W相；950：马达；990：逆变器；Vcc：直流电源。
具体实施方式
以下，参照附图，详细说明本发明的实施方式。此外，在这些附图中，n-、n这样的记载表示半导体层是n型，并且表示杂质浓度按照n-、n的顺序相对地变高。另外，p-、p这样的记载表示半导体层是p型，并且表示杂质浓度按照p-、p的顺序变高。另外，在各附图中，对共同的构成要素附加同一符号，省略重复的说明。
《第1实施方式》
图1是示出本发明的第1实施方式所涉及的半导体装置1的剖面构造的例子的图。如图1所示，半导体装置1的半导体基体包括n+层11、n-层12、p层13、n层14、p层15、p+层16。阴极电极21低电阻地电接触于n+层11。另一方面，在阳极电极22侧，在p层15内设置有p+层，p+层16的至少一部分与阳极电极22低电阻地接触。另外，在阳极电极22与n层14之间，形成有肖特基接合。
沟槽构造的栅电极23隔着栅极绝缘膜32和绝缘膜31而与半导体基体、阳极电极22绝缘。栅极绝缘膜32的半导体基体侧被p层13、n层14、p层15包围。此外，p+层16也可以直接接触于栅极绝缘膜32，但p+层16越细小越佳，优选为在与阳极电极22接触的部分中薄且细小地形成。另外，此时由p+层16、n层14、p层15构成的寄生pnp晶体管的动作被防止，从p+层16向p层15的直接的空穴注入被抑制。其结果，p+层16和栅极绝缘膜32经由空穴的注入效率低的、即杂质浓度低的p层15而被连接。
在此，图1所示的每2个栅电极23的组、以及包围该每2个栅电极23的组的p层13、n层14、p层15、p+层16以及阳极电极22的构造成为在横向上重复配置的构造。此时，重复配置的构造单位常常被称为单位单元或者基本单元。
在这样的半导体装置1中，如果对阳极电极22施加正的电位并对阴极电极21施加负的电位，对栅电极23施加相对于阳极电极22的电位而言为负的电位，则在p层15、n层14、p层13的栅极绝缘膜32侧表面形成p沟道。即，由p层15、n层14、p层13构成的p沟道的MOSFET导通，成为导通状态。其结果，p层13和n-层12成为正向偏置，所以从p层13对n-层12注入大量的空穴。该注入的空穴促进从n+层11的电子注入，n-层12成为大量积蓄空穴和电子的状态，被传导率调制为低电阻。由此，在半导体装置1中，正向电压降低，导通损失减少。
另一方面，在对阳极电极22施加负的电位，对阴极电极21施加正的电位，并使半导体装置1逆恢复为阻止状态的情况下，在即将逆恢复之前使栅电极23的电位相对阳极电极22的电位而成为同电位或者正的电位，使p沟道MOSFET成为截止状态。由此，从p层13的空穴注入被抑制，n-层12中的空穴、电子的积蓄电荷急剧减少。之后，如果使半导体装置1逆恢复，则逆恢复电流减少，逆恢复损失也减少。此时，阴极电极21的电位急剧地变高到高电压，所以对半导体装置1施加dv/dt。
然而，在本实施方式中，栅极绝缘膜32被与阳极电极22的电位大致相等的p层13、n层14、p层15包围，所以由dv/dt引起的变位电流不会流入到栅电极23，栅极电位稳定。其结果，能够将栅极电位相对阳极电极22的电位而维持为同电位或者正的电位。另外，不会产生图23所示的以往例那样的由n-层120、p层130、n层140形成的n沟道MOSFET，所以也不存在n沟道MOSFET的动作，也不用担心逆恢复电流增加、逆恢复损失增加。
此外，为了降低正向电压，需要增加n-层12的积蓄电荷并促进传导率调制。根据本发明的发明人研究的结果可知，在将栅极绝缘膜32和p层15的接触点设为X，将具有阳极电极22与半导体基体相接的区域的相邻的X点之间的距离设为A，并将与A不同的另一方的相邻的X点之间的距离设为B的情况下，如果使B大于A则传导率调制得到促进，正向电压降低。
这是因为，由于从阴极电极21侧的n+层11注入的电子在B的区域中以沿着沟槽栅的底部的方式流动，所以p层13的电位下降，促进从形成于沟槽栅的空穴的积蓄层注入空穴。其结果，空穴的注入量增加，n-层12进一步被传导率调制，正向电压降低。
另外，在逆恢复时，积蓄于n-层12、p层13的空穴流向处于负的电位的阳极电极22。因此，n层14具有阻碍空穴的流动的弊端。如果提高n层14的杂质浓度，则由n层14、p层13、n-层12构成的寄生npn晶体管动作，从n层14注入电子，逆恢复电流增加。而且，有可能该寄生npn晶体管引起二次击穿而导致耐压降低。
因此，在本实施方式中，在阳极电极22与n层14之间形成有n型肖特基接合41。因此，在逆恢复时，逆向偏置施加于该n型肖特基接合41，n层14耗尽化，空穴变得易于流动。在该情况下，为了使n层14耗尽化，优选为将n层14的杂质浓度在薄层载流子浓度下设为2E12cm-2以下。特别是，被阳极电极22的底和p层13夹持而变薄的n层14的区域易于流入空穴，有效的是将该区域的薄层载流子浓度设为2E12cm-2以下。另外，通过降低n层14的杂质浓度，所述寄生npn晶体管变得不易动作，所以还能够防止耐压的降低。
图2是示出具有图1的剖面构造的半导体装置1的等效电路的例子的图。在此，在阳极(A)与阴极(K)之间逆向地串联连接n型肖特基二极管和pn二极管，它们与p沟道MOSFET并联连接，而且其与具有n-层12的pn二极管串联连接。具有这样的等效电路的半导体装置1能够利用施加于栅极(G)的电压来控制在阳极(A)与阴极(K)之间流过的阳极电流，所以常常称为MOS控制二极管。
图3是示出具有图2的等效电路的MOS控制二极管的电路记号的例子的图。该电路记号是为了便于说明实施方式而新制作的记号。此外，该MOS控制二极管的电路记号例如能够表示具有图1所示的剖面构造的半导体装置1，但还能够表示在第2实施方式以后说明的半导体装置2(参照图10)等。
图4是示出第1实施方式所涉及的半导体装置1的正向特性的栅极电压依赖性的图。如图4所示，如果使栅极电压(VGA)成为-15V，则传导率调制得到促进，能够将正向电压在200A下降低为约3V。另一方面，如果使栅极电压成为0V，则p沟道MOSFET成为截止，经由p沟道MOSFET以外的阳极电极22的底部而流过的高电阻的电流成为主流。因此，可知正向电压成为约27V，变大10倍左右。
图5是示出第1实施方式所涉及的半导体装置1内部的积蓄电荷量的栅极电压依赖性的例子的图。此外，图5所示的积蓄电荷量是空穴浓度，是将正向电流设为200A并通过仿真计算得到的值。从该图5可知，通过使栅极电压从-15V成为0V，从而特别是阳极侧的积蓄电荷量减少约1个数量级。即，如果在导通状态下使栅极电压成为-15V而降低正向电压，则能够减少导通损失。另一方面，在逆恢复时，在即将逆恢复之前将栅极电压从-15V切换到0V，减少积蓄电荷量，从而能够减小逆恢复电流，减少逆恢复损失。
图6是示出第1实施方式所涉及的半导体装置1的逆恢复特性的栅极电压依赖性的图。在图6中，分别用粗实线和粗虚线来表示将在图4和图5中说明的栅极电压VGA在逆恢复时切换为0V的情况和不切换而保持-15V的状态下逆恢复的情况下的阴极电极21(K)与阳极电极22(A)之间的电压VKA以及阳极电流IA。通过使栅极电压成为0V，如图5所示积蓄电荷量减少，其结果可知逆恢复电流大幅降低，逆恢复损失被减少到30％。
图7是示出第1实施方式所涉及的半导体装置1的逆向特性的栅极电压依赖性的图。如图7所示可知，关于半导体装置1的逆向特性，不论将栅极电压设为-15V还是设为0V，都几乎不变化而稳定。而且，即使将栅极电压例如设为+20V，其逆向特性仍大致相同，可知充分地阻止额定电压的6.5kV。这是在专利文献2所示的图23的纵型的功率MOSFET中无法实现的特性。
图8是示出应用第1实施方式所涉及的半导体装置1的电力变换装置80的电路结构的例子的图。此外，在此半导体装置1被表示为图3所示的电路记号的MOS控制二极管。
如图8所示，在电力变换装置80中，将由半导体装置1构成的MOS控制二极管82和IGBT81分别作为上支路和下支路而串联连接，并作为斩波电路连接到负载电感83。电力变换装置80通过使IGBT81的栅极G(t)成为导通、截止，从而调整在负载电感83中流过的电流，调整电力的输出量。
在此，如果使IGBT81导通，则从电源Vcc供给的电流经过负载电感83而在IGBT81中流过电流IC。然后，在该电流IC成为期望的值时，使IGBT81截止。于是，电流IC变为电流IA而流向MOS控制二极管82。该电流IA在MOS控制二极管82的损失、存在于电路的寄生电阻中被消耗，逐渐减少。然后，如果电流IA达到期望的值的下限，则再次使IGBT81导通，从而增加对负载电感83供给的电流，将其电流量维持到期望的范围内。
图9是图8的电力变换装置80的MOS控制二极管82以及IGBT81各自的逆恢复时的动作波形的例子。在此，VGA是对MOS控制二极管82的栅极G(d)施加的电压，VGE是对IGBT81的栅极G(t)施加的电压。另外，在此设为下支路的IGBT81在时刻t0接通。
在该情况下，上支路的MOS控制二极管82在比时刻t0早电荷抽取期间td_rr1的时刻t1，将栅极电压VGA从-15V切换到0V，减少MOS控制二极管82内部的积蓄电荷。然后，在该栅极电压VGA保持0V的状态下，在时刻t0使下支路的IGBT81接通，使上支路的MOS控制二极管82逆恢复。
接下来，如果经过时刻t0，开始对MOS控制二极管82施加逆向偏置，则在任意的时刻t2将MOS控制二极管82的栅极电压VGA从0V再次切换到-15V。这样，通过使p沟道MOSFET导通，从而将p层13固定为阳极电极22的电位，使阻止特性更稳定，并且以能够应对下支路的IGBT81接下来断开且电流转移到MOS控制二极管82的情况的方式进行待机。
此外，在对MOS控制二极管82开始施加逆向偏置之前，能够缩短直至IGBT81接通且MOS控制二极管82再次成为-15V为止的恢复期间td_rr2的最小值。通过缩短该时间，能够顺利地经由p沟道MOSFET吐出积蓄于n-层12、p层13的空穴，能够减少逆恢复损失。
本实施方式所涉及的由半导体装置1构成的MOS控制二极管82如上所述，即使栅极电压VGA是0V也具有充分的阻止特性，能够克服逆恢复电压的高电压。因此，在驱动波形控制的精度方面，即使在不怎么能缩短恢复期间td_rr2的情况下，栅极电压VGA只要能够维持0V即可。因此，本实施方式所涉及的MOS控制二极管82起到能够使驱动波形的控制精度具有似然度这样的特征性的效果。
另外，在本发明中，还能够使开关模式期间的栅极电压VGA成为0V以上、例如+15V。这是因为如图7所示，本发明具有即使栅极电压VGA为+20V也能够阻止逆恢复时的逆向电压的能力。通过使栅极电压VGA成为正，在与栅极绝缘膜32相接的半导体基体1的表面形成n层，能够使在电荷抽取期间td_rr1中从n+层11注入并积蓄到n-层12的电子易于流入到阳极电极22。其结果，具有顺利地抽取积蓄于n-层12的电荷这样的特征。特别是，在与栅极绝缘膜32相接的p层13的表面形成的n反转层收集电子并引导到n层14，减少n-层12的积蓄电荷的效果大。
《第2实施方式》
图10是示出本发明的第2实施方式所涉及的半导体装置2的剖面构造的例子的图。第2实施方式所涉及的半导体装置2和第1实施方式所涉及的半导体装置1的不同在于栅电极23与半导体基体的一方的侧面相接、还是与两方的侧面相接。即，在图1所示的半导体装置1中，栅电极23的两个侧面经由栅极绝缘膜32而与半导体基体(p层13、n层14、p+层16)相接。相对于此，在本实施方式所涉及的半导体装置1中，栅电极23的一方的侧面经由栅极绝缘膜32而与半导体基体(p层13、n层14、p+层16)相接，另一方的侧面与厚的绝缘膜31相接。此外，这样一方的侧面经由栅极绝缘膜32而与半导体基体相接、另一方的侧面与绝缘体层相接的栅电极23常常被称为侧壁栅极。
因此，在本实施方式中，栅电极23经由栅极绝缘膜32而与半导体基体相接的面积与第1实施方式相比成为约一半。另外，具有栅极电位针对更大的dv/dt也更稳定这样的特征。其结果，栅电极23的栅极电容被减半，所以可得到栅电极23的驱动变得容易这样的效果。此外，这以外的效果与第1实施方式的情况大致相同。例如，与第1实施方式的情况同样地，也可得到在距离A<B的情况下得到的正向电压的降低效果等。
《第3实施方式》
图11是示出本发明的第3实施方式所涉及的半导体装置3的剖面构造的例子的图。第3实施方式所涉及的半导体装置3与第1实施方式所涉及的半导体装置1(参照图1)的不同点在于是栅电极23设置于半导体基体的表面的平面构造。平面构造的半导体装置3无需在半导体基体中挖沟槽，所以具有制造工艺容易这样的效果。此外，这以外的效果与第1实施方式的情况大致相同。
《第4实施方式》
图12是示出本发明的第4实施方式所涉及的半导体装置4的剖面构造的例子的图。第4实施方式所涉及的半导体装置4与第1实施方式所涉及的半导体装置1的不同点在于，阳极电极22不仅接触到n层14而且还接触到p层13，在与p层13之间形成有p型肖特基接合42。在本实施方式中，通过形成有p型肖特基接合42，消除了在第1实施方式中说明的由寄生npn晶体管引起的阻止特性的降低、在逆恢复时阳极电极22的底部的n层14阻碍空穴流动的担忧。
另一方面，在正向特性中，电流易于直接从阳极电极22流向p层13，所以还设想p沟道MOSFET的积蓄电荷量的控制功能不会受到损失吗这样的担忧。然而，在本实施方式中，阳极电极22和p层13成为p型肖特基接合42，所以没有这个担忧。即，在本实施方式中，在正向的情况下，该p型肖特基接合45成为逆向偏置，所以从阳极电极22向p层13的直接的电流的流动被抑制。因此，P沟道MOSFET的电流控制功能被维持。
此外，在本实施方式中，阳极电极22和n层14的侧壁的接触既可以是肖特基接合也可以是欧姆接合。但是，其效果如以下说明那样，稍有不同。
图13是示出具有图12的剖面构造的半导体装置4的等效电路的例子的图，(a)是阳极电极22和n层14进行欧姆接合的情况的例子，(b)是阳极电极22和n层14进行肖特基接合的情况的例子。在图13(a)的欧姆接合的情况下，n层14被固定为阳极电极22的电位，所以n层14的电位不会浮动，p沟道MOSFET的栅极阈值电压稳定。另一方面，在逆恢复时，在空穴经由p层13和p型肖特基接合42而流入到阳极电极22时，p层13和n层14被正向偏置，由n层14、p层13、n-层12构成的寄生的npn晶体管动作，担心半导体装置4误动作。
在图13(b)的肖特基接合的情况下，n层14和阳极电极22成为n型的肖特基接合，所以在逆恢复时成为逆向偏置，从阳极电极22向n层14的电流的流动被抑制。因此，所述寄生npn晶体管的动作被抑制，相比于图13(a)的欧姆接合的情况，能够期待可防止误动作这样的效果。另外，关于由该肖特基接合引起的向p沟道MOSFET的栅极阈值电压的影响，虽然n层14的电位成为变高与肖特基接合的势垒的高度相应的量的浮动电位，但由于被固定为该电位，所以向栅极阈值电压的影响少。
《第5实施方式》
图14是示出本发明的第5实施方式所涉及的半导体装置5的剖面构造的例子的图。第5实施方式所涉及的半导体装置5与图12的第4实施方式所涉及的半导体装置4的不同点在于，栅电极23成为侧壁栅极。因此，关于在本实施方式中设为侧壁栅极的效果，可得到与在图10的第2实施方式所涉及的半导体装置2中说明的效果同样的效果。另外，其它效果与第4实施方式所涉及的半导体装置4的效果相同。
《第6实施方式》
图15是示出本发明的第6实施方式所涉及的半导体装置6的剖面构造的例子的图。第6实施方式所涉及的半导体装置6与图12的第4实施方式所涉及的半导体装置4的不同点在于是栅电极23设置于半导体基体的表面的平面构造。因此，关于在本实施方式中将栅电极23设为平面构造的效果，可得到与在图11的第3实施方式所涉及的半导体装置3中说明的效果同样的效果。另外，其它效果与第4实施方式所涉及的半导体装置4的效果相同。
《关于阳极电极22的补充》
图1、图10所示的阳极电极22的构造与图12、图14所示的阳极电极22的构造的不同在于形成于半导体基体内的沟槽(槽)的深度。即，阳极电极22形成用的沟槽在前者的示例中留在n层14内，但在后者的示例中到达至p层13。
在此，在提高半导体装置制造的鲁棒性的方面，重要的是不论是哪个构造的阳极电极22都用相同的制造工艺来制造，并可得到在各个实施方式中所述的各自的效果。为此，阳极电极22的与n层14以及p层13相接的界面的金属优选为是可共用化的肖特基金属。在n型和p型中都易于制作肖特基接合的共用的肖特基金属的势垒高度成为向n型和p型的势垒高度大致相同的半导体基体的带隙的约一半。即，在Si(硅)中，带隙是约1.1eV，所以具有约0.55eV程度的势垒高度的金属变得有效。
根据本发明的发明人通过计算来求出的结果可知，优选的势垒高度是0.4eV～0.7eV。作为具有这样的势垒高度的金属，优选的是Ti(钛)、W(钨)、Mo(钼)、Ni(镍)、Co(钴)、Cr(铬)或者含有它们的硅化物。特别是，Ti、Ti硅化物是在一般的LSI(大规模集成电路)中也广泛地用于与半导体的接合界面、并在实现本发明的实施方式的方面也易于采用的优选的金属。
在该情况下，优选为阳极电极22仅在与n层14以及p层13相接的界面部分形成Ti、Ti硅化物，并将其以外的阳极电极22的绝大部分用以铝作为主体的金属形成得较厚。由此，能够得到可流过大电流的阳极电极22。另外，通过在阳极电极22的界面中使用如Ti、Ti硅化物那样的具有0.4eV～0.7eV的势垒高度的金属，从而势垒的高度比铝(0.72eV)等低，所以易于与p+层16低电阻地接触，容易实现本发明的效果。
另外，在与n层14以及p层13相接的阳极电极22的界面中使用Ti、Ti硅化物的情况下，为了作为肖特基接合发挥功能，n层14以及p层13的杂质浓度也是重要的。这是因为，如果n层14以及p层13的杂质浓度高，则Ti、Ti硅化物与n层14以及p层13会形成欧姆接合，所以所期待的效果会受损。根据本发明的发明人进行了研究的结果可知，需要使n层14以及p层13的界面附近处的杂质浓度分别成为5E17cm-3以下。另一方面，还可知为了与p+层16低电阻地接触，需要使p+层16的界面中的杂质浓度成为1E18cm-3以上。
《第7实施方式》
图16是示出本发明的第7实施方式所涉及的电力变换装置1000的电路结构的例子的图。本实施方式所涉及的电力变换装置1000在图21所示的以往的一般的逆变器990的电路结构中，将由pn二极管构成的续流二极管100置换为MOS控制二极管700。在此，MOS控制二极管700可以是具有图1、图10、图11、图12、图14、图15所示的构造的半导体装置1、2、3、4、5、6中的任意半导体装置。此外，在图16中，MOS控制二极管700用图3所示的电路记号来表示。
因此，在电力变换装置1000中，相比于使用pn二极管的情况，不仅导通损失、逆向损失减少，而且由逆恢复电流的减少引起的IGBT200的接通电流也减少。其结果，IGBT200的接通损失也减少，所以能够实现逆变器的低损失化、即电力变换装置1000的高效化。
《第8实施方式》
图17是示出本发明的第8实施方式所涉及的电力变换装置1100的电路结构的例子的图。本实施方式所涉及的电力变换装置1100在图16所示的第7实施方式所涉及的电力变换装置1000的电路结构中，将IGBT200置换为双栅IGBT800。在此，双栅IGBT800是指具有能够进行时间差驱动的2个栅极的IGBT。
图18是示出双栅IGBT800的剖面构造的例子的图。该剖面构造基于PCIM Europe2017的学会讲演征求稿集中的“Dual side-gate HiGT breaking through limitation ofIGBT loss reduction”(三好等著，2017年5月)这样的标题的论文。
在具有图18的剖面构造的双栅IGBT800中，将单位单元中的栅电极231、232分为Gc栅极和Gs栅极这2个，并对它们进行时间差驱动，从而能够减少断开损失、接通损失。此外，使用图20，另行说明Gc栅极231、Gs栅极232的时间差驱动定时等。
图18所示的双栅IGBT800的剖面构造、特别是栅电极231、232的剖面构造与图10所示的半导体装置2的栅电极23的构造相似。然而，在半导体基体部分的n型、p型的区域区分中有不同，另外形成于半导体基体的表面侧(上表面侧)、背面侧(下表面侧)的电极的名称也不同。在双栅IGBT800中，在表面侧(上表面侧)形成有发射极电极52，在背面侧(下表面侧)形成有集电极电极51。
图19是示出表示图18的双栅IGBT800的电路记号的例子的图。该电路记号是为了便于说明本实施方式而新制作的记号。此外，由图19的电路记号表示的双栅IGBT800的剖面构造不限定于图18的剖面构造，也可以具有其它剖面构造。
图20是示出电力变换装置1100的上下支路中的双栅IGBT800的2个栅电极231、232(Gc栅极、Gs栅极)以及MOS控制二极管700的栅电极23(Gd栅极)的驱动波形的例子的图。根据由未图示的微型机等控制电路生成的脉冲宽度A的PWM信号，一边考虑死区时间(DeadTime，DT)等一边通过该控制电路来生成这些驱动波形。此外，在图20中，为了参考还一并示出以往的一般的IGBT中的栅极(G)的驱动信号。
如图20所示，控制电路在使双栅IGBT800成为断开时，使Gc栅极驱动信号比Gs栅极驱动信号提前时间td_off而成为截止。由此，能够减少在双栅IGBT800的内部积蓄的电荷。接下来，控制电路在经过时间td_off之后使Gs栅极驱动信号成为截止，从而能够高速地切断双栅IGBT800的电流，减少双栅IGBT800的断开损失。
另一方面，在使双栅IGBT800成为接通时，控制电路使Gs栅极驱动信号比Gc栅极驱动信号提前时间td_on而成为导通。由此，能够控制双栅IGBT800的开关，调整dv/dt。接下来，控制电路使Gc栅极驱动信号成为导通，从而能够提高双栅IGBT800的传导率调制，减少导通损失。
在此，双栅IGBT800的Gc栅极驱动信号、Gs栅极驱动信号和MOS控制二极管700的Gd栅极驱动信号的关系如下所述。在此，以下把将Gd栅极驱动信号从-15V切换到0V并维持为0V之后、进而从0V切换到-15V为止的期间，称为迁移期间。此外，该迁移期间的0V还能够如上所述设为+15V这样的正的电压。
在此，控制电路在自身支路的双栅IGBT800的Gs栅极驱动信号成为接通之前，将串联连接的成对支路的MOS控制二极管700的Gd栅极驱动信号设为0V或者+15V，使与该MOS控制二极管700并联连接的双栅IGBT800的Gc和Gs的栅极驱动信号成为截止。由此，能够再现PWM信号的脉冲宽度A。即，控制电路能够根据与以往同样的PWM信号，无矛盾地生成Gd栅极驱动信号、Gs栅极驱动信号、Gc栅极驱动信号。此外，即使在上支路的电路和下支路的电路分别成为3个电路的情况下，也同样地能够根据PWM信号，无矛盾地生成各个电路的Gd栅极驱动信号、Gs栅极驱动信号、Gc栅极驱动信号。
以上叙述的MOS控制二极管700与以往的二极管同样地，通过减少n-层12的少数载流子的寿命，显然能够进一步减少逆恢复电流，能够减少逆恢复损失。而且，在将延长寿命并降低正向电压的第1MOS控制二极管和缩短寿命并减少逆恢复电流(逆恢复损失)的第2MOS控制二极管进行了并联连接的结构的情况下，还有导通损失也能够减少的效果。
根据这个结构，在正向时，使第1MOS控制二极管和第2MOS控制二极管的栅电极23都导通，主要使电流流过第1MOS控制二极管，从而能够减少导通损失。另外，在逆恢复时，在即将该逆恢复之前使第1MOS控制二极管的栅电极23截止，使主电流的流动转移到第2MOS控制二极管，进而使第2MOS控制二极管截止。由此，减少第2MOS控制二极管的积蓄电荷，能够通过第2MOS控制二极管的短的寿命来减少逆恢复损失。能够得到这样的结构和效果这也是能够用MOS栅极来控制二极管的电流的本发明的新的效果。
因此，根据以上那样的将第1MOS控制二极管和第2MOS控制二极管进行了并联连接的结构，能够实现同时实现第1MOS控制二极管的低导通损失和第2MOS控制二极管的低逆恢复损失的复合型的MOS控制二极管。
另外，还能够将以上那样的MOS控制二极管700和双栅IGBT800集成到1个半导体芯片中。通过集成到1个半导体基体中，能够减小作为MOS控制二极管700以及双栅IGBT800整体的安装面积，所以能够使电力变换电路1000、1100小型化。
特别是，图10、图14所示的半导体装置2、5(MOS控制二极管700)和图17所示的双栅IGBT800都具有相同的侧栅，所以易于集成化为1个半导体芯片。当然，即便是以往的单栅的IGBT，也能够将本发明的MOS控制二极管700集成到同一半导体芯片。
以上那样的双栅IGBT800以及MOS控制二极管700能够通过使用硅的半导体制造工艺来容易地制作。并且，通过图20所示的驱动，能够安全并且低损失地使逆变器等电力变换装置1100高效运转。其结果，无需使用高成本的SiC，而能够实现半导体装置、逆变器装置等电力变换装置中的电力消耗的高效化。因此，能够促进电力变换装置的普及，能够推进面向低碳社会的节能、新能源。
此外，本发明不限定于以上说明的实施方式、实施例，进一步包括各种变形例。例如，上述的实施方式以及实施例是为了易于理解地说明本发明而详细地说明的例子，未必限定于具备所说明的所有结构。另外，能够将某个实施方式、实施例的结构的一部分置换为其它实施方式、实施例的结构，另外还能够对某个实施方式、实施例的结构追加其它实施方式、实施例的结构。另外，还能够针对各实施方式、实施例的结构的一部分，追加、删除、置换包含于其它实施方式、实施例的结构。

Claims (16)

1.一种半导体装置，其特征在于，具备：
半导体基体，具有一对表面；
第1导电类型的第1半导体层，在所述半导体基体的一方的表面露出；
第1导电类型的第2半导体层，设置于所述半导体基体的另一方的表面侧并与所述第1半导体层相接，杂质浓度比所述第1半导体层低；
第2导电类型的第3半导体层，形成于所述第2半导体层内，杂质浓度比第2半导体层高；
第1导电类型的第4半导体层，形成于所述第3半导体层内；
第2导电类型的第5半导体层，形成于所述第4半导体层内；
阴极电极，设置于所述半导体基体的所述一方的表面侧，并与所述第1半导体层欧姆接触；
阳极电极，设置于所述半导体基体的所述另一方的表面，并与所述第5半导体层及所述第4半导体层接触；
栅电极，设置于所述半导体基体的所述另一方的表面；以及
栅极绝缘膜，形成于所述栅电极与所述半导体基体之间，
所述栅电极经由所述栅极绝缘膜而与所述半导体基体相接的面被所述第3半导体层、所述第4半导体层以及所述第5半导体层包围，由所述栅电极、所述第3半导体层、所述第4半导体层以及所述第5半导体层形成MOSFET，
所述阳极电极在所述第5半导体层的至少一部分中低电阻地电接触，在被施加使所述第3半导体层相对于所述阳极电极的电位而成为负的电位的电压的情况下，在将所述阳极电极和所述第3半导体层连接的路径中具有成为逆向的阻止特性的接合。
2.根据权利要求1所述的半导体装置，其特征在于，
所述阳极电极还与所述第3半导体层接触。
3.根据权利要求1所述的半导体装置，其特征在于，
所述阳极电极和所述第4半导体层的接合是肖特基接合。
4.根据权利要求2所述的半导体装置，其特征在于，
所述阳极电极和所述第3半导体层的接合是肖特基接合。
5.根据权利要求3所述的半导体装置，其特征在于，
所述半导体基体由硅半导体构成，所述肖特基接合的势垒的高度是0.4eV至0.7eV。
6.根据权利要求1所述的半导体装置，其特征在于，
所述阳极电极的至少与所述第4半导体层相接的区域由Ti或者Ti硅化物形成。
7.根据权利要求2所述的半导体装置，其特征在于，
所述阳极电极的至少与所述第3半导体层相接的区域由Ti或者Ti硅化物形成。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第3半导体层的杂质浓度以及所述第4半导体层的杂质浓度都是5×1017cm-3以下。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具有基本单元，该基本单元由1个或者2个所述栅电极构成，在所述半导体基体上重复排列该基本单元，
在将所述栅电极经由所述栅极绝缘膜而与所述第5半导体层相接的所述半导体基体表面上的位置设为点X，在所述点X与在一方侧相邻的第2点X之间具有所述阳极电极与所述第5半导体层接触的区域时将所述点X与所述第2点X之间的间隔设为A，并将所述点X与在和所述第2点X相反的一侧相邻的第3点X之间的间隔设为B的情况下，B>A。
10.根据权利要求1所述的半导体装置，其特征在于，
所述栅电极是在所述半导体基体的所述另一方的表面设置的平面构造、从所述半导体基体的所述另一方的表面挖到半导体基体的沟槽栅构造以及在所述半导体基体的侧面设置的侧栅构造中的任意构造。
11.根据权利要求1所述的半导体装置，其特征在于，
在从使所述MOSFET导通而所述阳极电极与所述阴极电极之间被正向偏置并导通的状态，成为使所述MOSFET截止而所述MOSFET为非导通的状态之后，以所述阳极电极与所述阴极电极之间被逆向偏置并在所述阳极电极与所述阴极电极之间逆向地开始流过电流为契机，使所述MOSFET再次导通。
12.一种电力变换装置，构成为包括：一对直流端子；直流交流变换电路，是在所述直流端子之间将使电流导通/截止的IGBT元件串联地连接2个而构成的；以及交流端子，连接于所述直流交流变换电路的2个所述IGBT元件相互连接的部位，
所述电力变换装置的特征在于，
与所述IGBT元件分别逆并联地连接有由权利要求1至11中的任意一项所述的半导体装置构成的MOS控制二极管。
13.根据权利要求12所述的电力变换装置，其特征在于，
所述IGBT元件形成于与权利要求1至11中的任意一项所述的半导体装置相同的半导体基体。
14.根据权利要求12所述的电力变换装置，其特征在于，
所述IGBT元件是具有能够相互独立地进行导通/截止控制的第1栅极和第2栅极的双栅IGBT。
15.根据权利要求14所述的电力变换装置，其特征在于，
在所述半导体装置的所述MOSFET截止的期间内，使与所述MOS控制二极管并联连接的所述IGBT元件的所述第1栅极以及所述第2栅极这两方截止。
16.根据权利要求14所述的电力变换装置，其特征在于，
所述半导体装置由相互并联连接的第1半导体装置和第2半导体装置构成，
所述第2半导体装置的所述第2半导体层的载流子的寿命比所述第1半导体装置的所述第2半导体层的载流子的寿命长，
在正向时的至少一个时期中，成为所述第1半导体装置以及所述第2半导体装置各自的所述MOSFET都导通的导通状态，
在逆恢复时，在即将逆恢复之前使所述第2半导体装置的MOSFET比所述第1半导体装置的MOSFET提前地截止，之后使所述第1半导体装置的MOSFET截止。
CN201980015848.2A 2018-02-28 2019-02-01 半导体装置以及电力变换装置 Active CN111788695B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-034628 2018-02-28
JP2018034628A JP6964538B2 (ja) 2018-02-28 2018-02-28 半導体装置および電力変換装置
PCT/JP2019/003572 WO2019167543A1 (ja) 2018-02-28 2019-02-01 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
CN111788695A CN111788695A (zh) 2020-10-16
CN111788695B true CN111788695B (zh) 2023-12-08

Family

ID=67806083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015848.2A Active CN111788695B (zh) 2018-02-28 2019-02-01 半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US11282937B2 (zh)
JP (1) JP6964538B2 (zh)
CN (1) CN111788695B (zh)
DE (1) DE112019001054T5 (zh)
WO (1) WO2019167543A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114651335B (zh) * 2019-11-08 2022-12-06 日立能源瑞士股份公司 绝缘栅双极晶体管
JP7315443B2 (ja) * 2019-12-06 2023-07-26 株式会社日立製作所 半導体回路制御方法、及びそれを適用した電力変換器
JP2023036341A (ja) * 2021-09-02 2023-03-14 株式会社 日立パワーデバイス 半導体装置、半導体装置の製造方法、電力変換装置
JP2024047735A (ja) 2022-09-27 2024-04-08 三菱電機株式会社 半導体装置および半導体装置の制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010414A (ja) * 2008-08-26 2009-01-15 Mitsubishi Electric Corp 電力用半導体装置
CN101809742A (zh) * 2007-09-07 2010-08-18 三垦电气株式会社 电气电路的开关装置
CN102714217A (zh) * 2010-01-04 2012-10-03 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
CN103890955A (zh) * 2011-07-27 2014-06-25 丰田自动车株式会社 半导体器件
CN105940606A (zh) * 2014-01-31 2016-09-14 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN106575668A (zh) * 2014-08-22 2017-04-19 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
WO2017135037A1 (ja) * 2016-02-05 2017-08-10 株式会社日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492735B2 (ja) 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP5171776B2 (ja) 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
JP6322130B2 (ja) * 2014-12-24 2018-05-09 株式会社日立製作所 半導体装置、その製造方法、それを用いた電力変換装置
US9806152B2 (en) * 2016-03-04 2017-10-31 Pakal Technologies Llc Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809742A (zh) * 2007-09-07 2010-08-18 三垦电气株式会社 电气电路的开关装置
JP2009010414A (ja) * 2008-08-26 2009-01-15 Mitsubishi Electric Corp 電力用半導体装置
CN102714217A (zh) * 2010-01-04 2012-10-03 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
CN103890955A (zh) * 2011-07-27 2014-06-25 丰田自动车株式会社 半导体器件
CN105940606A (zh) * 2014-01-31 2016-09-14 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN106575668A (zh) * 2014-08-22 2017-04-19 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
WO2017135037A1 (ja) * 2016-02-05 2017-08-10 株式会社日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置

Also Published As

Publication number Publication date
JP2019149511A (ja) 2019-09-05
US20210057537A1 (en) 2021-02-25
DE112019001054T5 (de) 2020-11-05
CN111788695A (zh) 2020-10-16
US11282937B2 (en) 2022-03-22
WO2019167543A1 (ja) 2019-09-06
JP6964538B2 (ja) 2021-11-10

Similar Documents

Publication Publication Date Title
CN111788695B (zh) 半导体装置以及电力变换装置
CN111095531B (zh) 具有辅助栅极结构的功率半导体器件
US9935625B2 (en) Gate drive circuit and power supply capable of reducing surge voltage
US8299737B2 (en) Motor driving circuit
CN109427869B (zh) 一种半导体器件
CN111418071B (zh) 半导体装置以及功率变换装置
JP2008198735A (ja) 整流素子を含む複合半導体装置
US20210218396A1 (en) Gate drive circuit for reducing reverse recovery current of power device
EP3706314B1 (en) Method for operating a superjunction transistor device
US20200335493A1 (en) Power semiconductor device with an auxiliary gate structure
US20140334212A1 (en) Semiconductor Device and Power Converter
US7582939B2 (en) Semiconductor diode, electronic component and voltage source inverter
CN112687744B (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
Chowdhury et al. Operating principles, design considerations, and experimental characteristics of high-voltage 4H-SiC bidirectional IGBTs
EP3573109A1 (en) Semiconductor device and electric power conversion device using same
Rupp CoolSiC™ and major trends in SiC power device development
CN108028603B (zh) 用于操作双基双向功率双极晶体管的方法及驱动电路
Deboy et al. A comparison of modern power device concepts for high voltage applications: Field stop-IGBT, compensation devices and SiC devices
Friedrichs SiC based power semiconductor in applications-aspects and prospects
Yuan et al. Silicon power diode devices, development and future prospects
WO2023219135A1 (ja) 電力変換装置、電力変換装置の制御方法、半導体装置および半導体装置の制御方法
US20230246095A1 (en) Semiconductor device and three-phase inverter comprising the same
Udrea et al. Reverse conducting double gate lateral insulated gate bipolar transistor in SOI based technology
CN117178370A (zh) 半导体装置以及使用它的电力变换装置、半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant