CN117178370A - 半导体装置以及使用它的电力变换装置、半导体装置的制造方法 - Google Patents

半导体装置以及使用它的电力变换装置、半导体装置的制造方法 Download PDF

Info

Publication number
CN117178370A
CN117178370A CN202280029438.5A CN202280029438A CN117178370A CN 117178370 A CN117178370 A CN 117178370A CN 202280029438 A CN202280029438 A CN 202280029438A CN 117178370 A CN117178370 A CN 117178370A
Authority
CN
China
Prior art keywords
region
low
gate
semiconductor device
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280029438.5A
Other languages
English (en)
Inventor
三好智之
齐藤克明
古川智康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN117178370A publication Critical patent/CN117178370A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种一并具有低的导通损失和开关损失并且工作时的发热温度的均匀性良好的可靠性高的半导体装置。其特征在于，在同一半导体芯片内具备高传导区域和低传导区域，在所述低传导区域中，具有与第1栅电极连接的第1载流子控制栅极、和与可与所述第1栅电极独立地控制的第2栅电极连接的开关栅极，在所述高传导区域中，具有与第3栅电极连接的第2载流子控制栅极，在所述低传导区域的与所述高传导区域的边界侧的端部，配置有所述第1载流子控制栅极和所述开关栅极中的所述第1载流子控制栅极，在导通时可积蓄的载流子浓度相比于所述高传导区域在所述低传导区域更低。

Description

半导体装置以及使用它的电力变换装置、半导体装置的制造 方法
技术领域
本发明涉及半导体装置的构造和其制造方法，特别涉及适用于电力控制用的功率半导体装置而有效的技术。
背景技术
全球变暖成为世界共同的重要的紧急课题，作为其对策之一，电力电子技术的贡献期待度高涨。特别地，为了掌管电力变换功能的逆变器的高效化，要求以构成它的发挥功率开关功能的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、和发挥整流功能的二极管为主的功率半导体装置的低功耗化。
图20示出代表性的逆变器的部分电路图。对具有绝缘栅极端子98的IGBT97，与IGBT97逆并联地连接了二极管99。逆变器成为通过从直流电源96供给电力并对IGBT97的绝缘栅极端子98施加电压而高速地反复进行接通、关断来控制对连接的感应性负载95供给的电力的结构。此外，感应性负载95是例如马达(电动机)。
IGBT97和二极管99在导通时发生导通损失，在进行开关时发生开关损失，所以为了使逆变器小型化/高效化，需要降低IGBT97和二极管99的导通损失和开关损失。在此，开关损失由从IGBT97发生的接通损失和关断损失、在接通时从二极管99发生的恢复损失构成。
作为降低IGBT的导通损失和关断损失的技术，已知例如专利文献1记载的与具有2个可独立控制的栅极的双栅极型(还称为双栅型)的IGBT构造有关的技术。
图21是专利文献1记载的IGBT的剖面图。栅极Gs和栅极Gc都具有沟槽形状，相对发射极电极7，对栅极Gs的绝缘栅电极91和栅极Gc的绝缘栅电极92施加高电压时，在p型阱层2的栅电极界面生成作为反型层的电子层。由此，在集电极电极8与发射极电极7之间施加正向电压时，电子载流子从发射极电极7经由形成于绝缘栅电极(Gs)91和绝缘栅电极(Gc)92的表面的电子层注入到n-型漂移层1，从p型集电极层4抽出空穴载流子，在n-型漂移层1的内部产生传导率调制，IGBT成为导通状态。
接下来，在关断时，通过对栅极施加在p型阱层2的栅电极界面不形成反型层的小于阈值电压的电压而对传导率调制作出贡献的载流子被排出到发射极电极7和集电极电极8而转移到非导通状态，由于此时产生的电流、以及施加到发射极电极7和集电极电极8的逆向电压，产生被称为关断损失的电力损失。
在此，在具有2个可独立控制的栅极的本构造中，在刚要成为关断之前，能够针对一方的绝缘栅电极(Gc)92先于绝缘栅电极(Gs)91施加小于阈值电压的电压，能够抑制传导率调制，临时地形成载流子浓度降低的漂移区域。由此，能够降低由在关断时排出的载流子产生的电流，并且，通过在集电极电极8、发射极电极7之间高速地施加逆向电压，能够降低关断损失。
即，是如下技术：通过使施加到绝缘栅电极(Gs)91和绝缘栅电极(Gc)92的栅极偏压在刚要成为导通状态之前和刚要成为非导通状态之前分别变化，能够动态地控制积蓄到n-型漂移层1的载流子浓度，通过该控制能够降低在关断时发生的损失。
另外，作为双栅极型的其他方案，作为使集电极区域附近的积蓄的载流子浓度临时地降低来减小关断时的电流的技术，已知例如专利文献2记载的与将集电极的注入效率不同的2个IGBT并联连接而成的构造有关的技术。
图22是专利文献2记载的IGBT的电路图。IGBT由构造不同的2个IGBT33、34构成，并联地连接而发挥IGBT的开关功能。2个IGBT33、34是载流子的注入效率高且低导通电压的IGBT33、和注入效率低且高导通电压的IGBT34的各自的构造，独立地控制各自的栅极35、36。
在此，通过IGBT33、34的集电极区域中的杂质浓度、漂移区域的载流子寿命控制量，调整载流子的注入效率。在导通状态下，通过对2个IGBT33、34这两方的栅极35、36施加阈值电压以上的电压，2个IGBT33、34都导通，得到低的导通电压。
接下来，在关断时，通过对低导通电压的IGBT33的栅极35先施加小于阈值电压的电压，仅高导通电压的IGBT34成为导通状态。通过应用该控制，能够临时地形成载流子浓度低的状态，能够降低通过之后对高导通电压的IGBT34施加小于阈值电压的电压而转移到非导通状态时的与载流子排出相伴的电流。
由该结构和控制构成的技术的优点在于，能够控制漂移区域中的集电极区域附近的载流子浓度、在此是并联元件之间的平均的载流子浓度，通过仅使高导通电压的IGBT34导通来临时地降低平均载流子浓度，所以能够降低关断时的电流。
此外，作为在上述图20的逆变器中使用的双栅极型的半导体装置，例如，已知如专利文献3的技术。
在专利文献3中，公开了由仅具有Gc栅极92且p型集电极层4A的杂质浓度被设定得较高的IGBT51、和具有Gs栅极91和Gc栅极92且p型集电极层4B的杂质浓度被设定得较低的IGBT52构成的半导体装置。(专利文献3的图2等)
现有技术文献
专利文献
专利文献1：国际公开第2014/038064号
专利文献2：日本特开2012-249509号公报
专利文献3：日本特开2019-145758号公报
发明内容
然而，在上述专利文献1记载的IGBT构造中，关于n-型漂移层1中的p型阱层2附近的载流子，能够通过绝缘栅电极(Gc)92的偏压控制调整浓度，另一方面，p型集电极层4附近的载流子浓度的控制是困难的。
构成IGBT的基板的厚度越大、即越是成为n型发射极层3和p型集电极层4的间隔宽的高耐压的构造，该倾向越显著，控制双栅极型IGBT的载流子的效果变小。因此，在关断时，由于n-型漂移层1的特别是p型集电极层4附近处的高浓度地积蓄的载流子被排出而产生的电流变大，利用双栅极型IGBT的关断损失的降低效果变小。
另外，在上述专利文献2记载的IGBT构造中，高导通电压的IGBT34的漂移区域中的发射极区域附近的载流子浓度难以控制，从载流子浓度高的状态引入关断的控制，所以在集电极-发射极之间的电压向逆向电压推移时，起因于漂移区域内部的耗尽化的速度慢且电压的推移时间长，关断损失的降低效果小。
另外，由于成为应用不同的杂质浓度、载流子寿命的2芯片的结构，所以在2个芯片之间由于在导通时、进行关断开关时发生的电力而产生IGBT内部的温度失衡，担心可靠性的课题、无法使导通电流值上升至由最大接合温度规定的容许最大电流。
如以上所述，在专利文献1的构造中，通过临时地降低IGBT的漂移区域中的发射极区域附近的载流子浓度，在关断时高速地施加高电压，另一方面，难以提高电流的降低速度，关断损失的降低效果小。
另外，在专利文献2的构造中，通过临时地降低IGBT的漂移区域中的集电极区域附近的载流子浓度，在关断时提高电流的降低速度，另一方面，难以提高施加高电压的速度，关断损失的降低效果小。另外，担心2芯片之间的温度失衡。
因此，在以往的专利文献1、专利文献2的双栅极型IGBT中，IGBT的损失降低效果小，并且在专利文献2中存在与工作发热时的温度均匀性有关的课题，难以通过扩大电流容许量实现大容量化。
另外，在上述专利文献3记载的半导体装置中，例如如图2所示，以IGBT51和IGBT52分别由独立的芯片构成为前提，关于半导体装置的小型化、存在在工作时IGBT51和IGBT52产生发热温度差的可能性等，存在进一步改善的余地。
因此，本发明的目的在于提供一种一并具有低的导通损失和开关损失、并且工作时的发热温度的均匀性良好的可靠性高的半导体装置及其制造方法。
为了解决上述课题，本发明的特征在于，在同一半导体芯片内具备高传导区域和低传导区域，在所述低传导区域中，具有与第1栅电极连接的第1载流子控制栅极、和与可与所述第1栅电极独立地控制的第2栅电极连接的开关栅极，在所述高传导区域中，具有与第3栅电极连接的第2载流子控制栅极，在所述低传导区域的与所述高传导区域的边界侧的端部，配置有所述第1载流子控制栅极和所述开关栅极中的所述第1载流子控制栅极，在导通时可积蓄的载流子浓度相比于所述高传导区域在所述低传导区域更低。
根据本发明，能够实现一并具有低的导通损失和开关损失、并且工作时的发热温度的均匀性良好的可靠性高的半导体装置及其制造方法。
由此，能够实现半导体装置以及使用它的电力变换装置的大容量化和可靠性的提高。
上述以外的课题、结构以及效果通过以下的实施方式的说明将更加明确。
附图说明
图1是本发明的实施例1的半导体装置的剖面图。
图2是示出使用图1的半导体装置的驱动电路图以及驱动信号的图。
图3是概念性地示出图1的半导体装置的高传导期间中的载流子分布的图。
图4是概念性地示出图1的半导体装置的低传导期间中的载流子分布的图。
图5是示出关断开关波形以及电力损失的图。
图6是概念性地示出图1的半导体装置的导通时和进行关断开关时的发生电力以及与该发生电力相伴的内部温度的分布的图。
图7是本发明的实施例2的半导体装置的剖面图。
图8是图7的半导体装置的平面布局图。
图9是本发明的实施例3的半导体装置的剖面图。
图10是图9的半导体装置的平面布局图。
图11是示出图9的半导体装置的制造方法的图。
图12是本发明的实施例4的半导体装置的剖面图。
图13是图12的半导体装置的平面布局图。
图14是本发明的实施例5的半导体装置的平面布局图。
图15是示出图14的变形例的图。(实施例5的变形例1)
图16是示出图15的半导体装置的剖面以及等价电路的图。
图17是示出图16的变形例的图。(实施例5的变形例2)
图18是本发明的实施例6的半导体装置的平面配置图以及剖面配置图。
图19是示出图18的变形例的图。(实施例6的变形例)
图20是示出代表性的电力变换装置的电路结构的图。
图21是应用了专利文献1记载的现有技术的半导体装置的剖面图。
图22是应用了专利文献2记载的现有技术的半导体装置的电路图。
图23是示出图9的变形例的图。(实施例3的变形例)
图24A是示出图23的半导体装置的制造方法的图。(第1照射工序)
图24B是示出图23的半导体装置的制造方法的图。(第2照射工序)
(附图标记说明)
1：n-型漂移层；2：p型阱层；3：n型发射极层；4：p型集电极层；5：栅极绝缘膜(氧化膜)；7：发射极电极；8：集电极电极；12：p型供电层；15：p型浮置层或者n-型漂移层；16：厚的绝缘膜；20：n-型漂移层；21：高传导区域；22：低传导区域；23：载流子控制栅极(Gc)；24：开关栅极(Gs)；25：p型阱层；26：p型集电极层；27：p型供电层；28：n型发射极层；29：栅极绝缘膜(栅极氧化膜)；30：本发明的双栅极型IGBT的电力损失；31：以往的双栅极型IGBT的电力损失；33：低导通电压的IGBT；34：高导通电压的IGBT；35：低导通电压的IGBT33的栅极；36：高导通电压的IGBT34的栅极；38：栅极的控制电路；40：发射极电极；41：集电极电极；42：载流子控制栅极(Gc)；44：栅极驱动器；45：栅极驱动器；46：高传导期间；47：低传导期间；48：导通期间；49：非导通期间；50：关断开关；51：电子的载流子；52：空穴的载流子；53：高浓度的积蓄载流子；54：低浓度的积蓄载流子；55：极低浓度的积蓄载流子；56：积蓄载流子的低浓度化；57：以往的双栅极型IGBT的关断开关波形；58：本发明的双栅极型IGBT的关断开关波形；59：(基于共同的漂移层的)热扩散；60：电场缓和区域；61：(载流子控制栅极(Gc)的)焊盘电极；62：(开关栅极(Gs)的)焊盘电极；63：载流子寿命抑制剂层；64：配置载流子寿命抑制剂层的区域；65：轻离子照射；66：(轻离子照射时的)掩模；67：覆盖低传导区域的掩模的厚度；68：高传导区域的高浓度p型集电极层；69：低传导区域的低浓度p型集电极层；70：配置高浓度p型集电极层的区域；71：二极管区域；72：阳极供电区域；73：阳极阱区域；74：n型阴极层；76：侧栅形状的载流子控制栅极(Gc)；77：侧栅形状的开关栅极(Gs)；78：厚的氧化膜；79：双栅极型IGBT芯片；80：二极管芯片；81：绝缘基板；82：导电性膜；83：与导电性膜82导通的端子；84：与IGBT的发射极电极和二极管的阳电极导通的端子；85：实施例5的变形例1以及变形例2的双栅极型IGBT芯片；86：载流子寿命抑制剂层；87：(轻离子照射时的)掩模；88：覆盖低传导区域的开关栅极(Gs)区域的掩模的厚度；91：绝缘栅电极(Gs)；92：绝缘栅电极(Gc)；93：控制电路；94：驱动电路；95：感应性负载；96：直流电源；97：IGBT；98：绝缘栅极端子；99：二极管；100：半导体装置(双栅极型IGBT)；200：半导体装置(双栅极型IGBT)；300：半导体装置(双栅极型IGBT)；400：半导体装置(双栅极型IGBT)；500、501：半导体装置(双栅极型IGBT)；600：半导体装置(双栅极型IGBT)；A：由于共同的漂移区域而区域之间的热阻小；IT：内部温度。
具体实施方式
以下，使用附图，说明本发明的实施例。此外，在各附图中关于同一结构，附加同一符号，关于重复的部分，省略其详细的说明。
另外，图中的n-、n这样的表述表示半导体层为n型，并且表示n的杂质浓度比n-的杂质浓度相对地高。另外，p-、p这样的表述表示半导体层为p型，并且表示p的杂质浓度比p-的杂质浓度相对地高。
实施例1
参照图1至图6，说明本发明的实施例1的绝缘栅极型(栅极控制型)的半导体装置。图1是本实施例的半导体装置100的剖面图。
本实施例的半导体装置100是具有多个沟槽栅极形状的双栅极型IGBT，在共同的n-型漂移层20中设置有高传导区域21和低传导区域22。高传导区域21是在IGBT导通时能够积蓄高浓度的载流子的区域，另一方面，低传导区域22是在IGBT导通时能够积蓄比高传导区域21低浓度的载流子的区域。
配置于高传导区域21的上部的多个沟槽栅极与载流子控制栅极(Gc)23连接。另一方面，配置于低传导区域22的上部的多个沟槽栅极与载流子控制栅极(Gc)23和开关栅极(Gs)24连接。
另外，半导体装置100具备与n-型漂移层20在纵向上邻接的p型阱层25、在与p型阱层25相反的一侧与n-型漂移层20在纵向上邻接的p型集电极层26。
进而，在p型阱层25的上部，邻接地存在p型供电层27和n型发射极层28。而且，这些p型阱层25、n型发射极层28隔着栅极绝缘膜(栅极氧化膜)29与具有栅电极的作为沟槽栅型的第1绝缘栅极的载流子控制栅极(Gc)23和作为沟槽栅型的第2绝缘栅极的开关栅极(Gs)24相接。
发射极电极40具有下凸的沟槽形状，与p型供电层27和n型发射极层28相接。另外，各沟槽栅极隔着栅极绝缘膜29相互绝缘。另外，n-型漂移层20在与p型阱层25相反极侧的表面与p型集电极层26邻接。而且，具备与p型集电极层26相接的集电极电极41。另外，在半导体装置100中，这些高传导区域21和低传导区域22的n-漂移层20、发射极电极40、以及集电极电极41是共用的，在1个芯片的半导体元件的内部构成。
在此，关于高传导区域21和低传导区域22，通过被2个沟槽栅极夹住的p型阱层25的间隔、p型集电极层26的浓度、n-漂移层20内的载流子寿命来设定传导率。另外，配置于高传导区域21和低传导区域22的边界侧的端部的高传导区域21的载流子控制栅极(Gc)42和低传导区域22的载流子控制栅极(Gc)42相邻地配置。这是用于发挥以下所示的载流子抽出期间中的载流子浓度的降低效果的结构。
此外，在本实施例中使用的半导体基板由例如硅(Si)或者碳化硅(SiC)形成，栅极绝缘膜29由例如二氧化硅(SiO2)形成。
接下来，使用图2至图4，说明本实施例的半导体装置100的工作。
图2示出使用本实施例的半导体装置100的驱动电路图以及驱动信号。
本实施例的半导体装置100通过由分别驱动载流子控制栅极(Gc)23和开关栅极(Gs)24的栅极驱动器44、45提供的驱动信号，发挥低损失的工作。
图2的右图的符号48是IGBT的导通期间，符号49表示非导通期间。
首先，在IGBT导通期间中，设定针对载流子控制栅极(Gc)23和开关栅极(Gs)24施加在IGBT的p型阱层25形成反型层的阈值电压以上的电压的高传导期间46、以及对载流子控制栅极(Gc)23施加小于阈值的电压并针对开关栅极(Gs)24施加阈值电压以上的电压的低传导期间47。
在高传导期间46中，IGBT内部的积蓄载流子浓度提高，导出低导通电压的性能。在低传导期间47中，IGBT内部的积蓄载流子浓度降低，接着对开关栅极(Gs)24施加小于阈值电压的电压而IGBT成为截止时，对IGBT高速地施加逆阻止的电压，进而电流高速地降低，从而能够实现低损失的关断开关50。
即，通过用如图2的右图所示的驱动信号驱动图2的左图所示的本实施例的IGBT构造，导出低损失的IGBT性能。
图3示出高传导期间46中的本实施例的半导体装置100的载流子分布。示出对载流子控制栅极(Gc)23和开关栅极(Gs)24施加在p型阱层25生成作为反型层的电子层的阈值电压以上的正电压，进而在集电极电极41与发射极电极40之间施加IGBT导通的正向电压时的电子51和空穴52的载流子的分布。
从发射极电极40经由形成于p型阱层25内的电子层对n-漂移层20注入电子51。而且，在n-漂移层20中，被所注入的电子51诱发，从p型集电极层26注入空穴52，在n-型漂移层20的内部产生电导率调制。
在此，本实施例的半导体装置100具有高传导区域21，例如p型阱层25的间隔(间距)宽，难以向发射极电极40抽出空穴52，能够提高在该高传导区域21中通过电导率调制积蓄的载流子浓度。
由此，在本实施例的半导体装置100中，能够在低的电压降、即低导通电压下流过预定的电流，导出导通时的低损失的性能。
图4示出经过高传导期间46并对载流子控制栅极(Gc)23施加小于阈值电压的负电压的低传导期间47中的本实施例的半导体装置100的载流子分布。
在集电极电极41与发射极电极40之间施加IGBT导通的正向电压的状态下，在与载流子控制栅极(Gc)23相接的p型阱层25中，形成空穴52的积蓄层，在n-型漂移层20的内部，对电导率调制作出贡献的空穴52经由积蓄层被排出到发射极电极40。
在此，本实施例的半导体装置100具有低传导区域22，例如p型阱层25的间距窄，所以对电导率调制作出贡献的空穴52易于经由基于载流子控制栅极(Gc)23的积蓄层排出到发射极电极40，并且经由基于开关栅极(Gs)24的反型层，持续注入电子51，所以能够在n-漂移层20内稳定地形成极低浓度的积蓄载流子55的分布。
另外，通过在低传导区域22的与高传导区域21的边界侧的端部配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42，能够经由基于载流子控制栅极(Gc)42的积蓄层，高效地排出n-漂移层20中的低传导区域22和高传导区域21的边界部中的积蓄载流子，并且能够防止从低传导区域22的开关栅极(Gs)24向高传导区域21注入电子51，由此能够使低传导区域22的积蓄载流子均匀性良好地低浓度化。
在从该状态对开关栅极(Gs)24施加截止偏压，半导体装置100转移到从导通状态推移到非导通状态的关断开关工作时，由于n-漂移层20内部的积蓄载流子浓度低，所以空穴52被高速地排出到发射极电极40，电子51被高速地排出到集电极电极41，所以对IGBT高速地施加逆阻止的电压，且高速地进行电流降低的工作，实现低损失地进行关断开关。
即，能够通过载流子控制栅极(Gc)24、42的栅极偏压来控制IGBT内部的积蓄载流子浓度，特别能够通过本发明提高其浓度的控制性，能够实现同时确保导通时的低导通电压的性能、和低的关断损失的性能的IGBT。
接下来，使用图5以及图6，说明与电力损失和芯片内温度均匀性有关的本发明的效果。图5示出本发明的双栅极型IGBT的关断开关波形58、和以专利文献1为基础的以往的双栅极型IGBT的关断开关波形57的比较。
通过对开关栅极(Gs)24施加截止偏压，IGBT从导通状态推移到非导通状态，在图5中，示出此时的集电极电流IC和集电极-发射极间电压VCE的变化、以及基于IC与VCE之积的电力Power。
在对开关栅极(Gs)24施加截止偏压时，IGBT内部的载流子被排出，首先VCE上升。在此，在本发明的双栅极型IGBT中，紧接着之前的低传导期间47中的载流子浓度低，从而相对以往，VCE高速地上升至电源电压。该现象主要是在本发明中漂移区域的发射极区域附近、即靠近表面的载流子浓度降低的效果。
接下来，在VCE达到电源电压时，IC开始降低。在本发明的双栅极型IGBT中，低传导期间47中的载流子浓度、特别是漂移区域的集电极区域附近、即靠近背面的载流子浓度低，从而集电极电流IC高速地降低，并且拖尾期间也较小地达到0A，推移到非导通状态。即，根据本发明的双栅极型IGBT，集电极-发射极间电压VCE、集电极电流IC都能够比以往高速地变化。
通过对基于这些VCE、IC的变化的电力Power进行积分来计算进行关断开关时的电力损失，如图5所示，根据本发明的双栅极型IGBT，VCE、Ic的变化期间短，从而可知发生的电力损失30小于以往的电力损失31。
图6示意性地示出在本发明的双栅极型IGBT的高传导区域21和低传导区域22中导通时和关断开关时的发生电力、和与该发生电力相伴的内部温度的分布。图中的(1)、(2)分别表示导通时、关断开关时的发生电力，(3)表示通过反复进行导通和开关而得到的稳定状态的内部温度。
在本发明中，高传导区域21和低传导区域22在共同的n-型漂移层20的内部构成，该区域之间的热阻小，由此达成温度均匀性的效果。
如图6的(1)所示，在IGBT导通时，高传导区域21由于积蓄载流子浓度提高，从而对低传导区域22流通的电流量变大，所以发生的Power也比低传导区域22大。在此由于区域之间的热阻小，从而在共同的n-型漂移层20内部从高传导区域21向低传导区域22产生热扩散59。
接下来，在(2)所示的IGBT的关断开关时，在紧接着之前的低传导期间47中，载流子主要被积蓄到低传导区域22，所以关断时的电流相比于高传导区域21在低传导区域22更大。因此，发生的Power也相比于高传导区域21在低传导区域22更大。在此也由于区域之间的热阻小，从而在共同的漂移层内部从低传导区域22向高传导区域21产生热扩散59。
针对在这些(1)和(2)的工作中分别产生的区域之间的发热失衡，在本发明中由于区域之间的热阻小而产生向另一方的热扩散的效果发挥作用，如(3)所示，通过反复进行导通和开关而得到的稳定状态的内部温度能够从高传导区域21到低传导区域22得到高的温度均匀性。
根据以上，通过本实施例的半导体装置100(双栅极型IGBT)，获得同时确保低导通损失和低关断损失的低损失的性能，并且针对由于在导通时以及关断开关时发生的电力产生的温度上升得到芯片内均匀性。
实施例2
参照图7以及图8，说明本发明的实施例2的绝缘栅极型(栅极控制型)的半导体装置。图7是本实施例的半导体装置200的剖面图。
本实施例的半导体装置200是具有多个沟槽栅极形状的双栅极型IGBT，在共同的n-型漂移层20设置有高传导区域21和低传导区域22。高传导区域21是在IGBT导通时能够积蓄高浓度的载流子的区域，另一方面，低传导区域22是在IGBT导通时能够积蓄比高传导区域21低浓度的载流子的区域。
在此，在本实施例中，关于构成高传导区域21的p型阱层25，将与相邻的p型阱层25的间隔定义为a，将低传导区域22的相应间隔定义为b时，满足a≥b的关系。
如果p型阱层25彼此的间隔宽，则在IGBT导通时，从集电极电极41注入到n-型漂移层20的空穴52难以经由p型阱层25排出到发射极电极40，即提高n-型漂移层20内的传导率调制的效果起作用。
因此，通过使高传导区域21的间隔a构成为低传导区域22的间隔b以上(a≥b)，并且在低传导区域22的与高传导区域21的边界侧的端部配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42，提高积蓄载流子浓度的利用载流子控制栅极(Gc)42的偏压实现的控制性的效果起作用，与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
图8是图7的半导体装置200的平面布局图。
在本实施例的半导体装置200中，如图8所示，在配置于芯片的外周的共同的电场缓和区域60的内侧，配置高传导区域21和低传导区域22，按照a≥b的关系配置被高传导区域21的2个载流子控制栅极(Gc)23、42夹住的阱区域的间隔a、和被低传导区域22的载流子控制栅极(Gc)42和开关栅极(Gs)24夹住的阱区域的间隔b。更优选是按照a>b的关系配置。
多个载流子控制栅极(Gc)23和多个开关栅极(Gs)24构成为与在芯片内分别各配置一个的载流子控制栅极(Gc)的焊盘电极61和开关栅极(Gs)的焊盘电极62连接，而能够从外部施加控制偏压。
此外，载流子控制栅极(Gc)23和开关栅极(Gs)24的布线通过埋入于发射极电极40下的例如多晶硅进行布线。
通过该结构，能够在1个芯片内部，对高传导区域21和低传导区域22、以及载流子控制栅极(Gc)23和开关栅极(Gs)24进行布线，与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
根据以上，通过本实施例的半导体装置200(双栅极型IGBT)，获得同时确保低导通损失和低关断损失的低损失的性能，并且针对由于在导通时以及关断开关时发生的电力产生的温度上升得到芯片内均匀性。
实施例3
参照图9至图11、以及图23、图24A、图24B，说明本发明的实施例3的绝缘栅极型(栅极控制型)的半导体装置和其制造方法。图9是本实施例的半导体装置300的剖面图。
本实施例的半导体装置300是具有多个沟槽栅极形状的双栅极型IGBT，在共同的n-型漂移层20设置有高传导区域21和低传导区域22。高传导区域21是在IGBT导通时能够积蓄高浓度的载流子的区域，另一方面，低传导区域22是在IGBT导通时能够积蓄比高传导区域21低浓度的载流子的区域。
在此，在本实施例中，通过使构成高传导区域21的n-型漂移层20的载流子寿命高于低传导区域22，能够提高能够在导通时的高传导期间46积蓄的载流子浓度，并且能够降低在低传导期间47在低传导区域22中积蓄的载流子浓度。即，利用载流子控制栅极(Gc)23得到高的积蓄载流子浓度的控制性。
为了使n-型漂移层20的载流子寿命不同，在本实施例中，在低传导区域22配置载流子寿命抑制剂(lifetime killer)层63。载流子寿命抑制剂层63是晶体缺陷，由于照射氦、质子等轻离子而生成。
在高传导区域21中不存在载流子寿命抑制剂层，作为提高积蓄载流子浓度的漂移层，在低传导区域22中存在载流子寿命抑制剂层63，作为能够降低积蓄载流子浓度的漂移层，并且，在低传导区域22的与高传导区域21的边界侧的端部，配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42，从而与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
图10是图9的半导体装置300的平面布局图。
本实施例的半导体装置300成为如图10所示，在配置于芯片的外周的共同的电场缓和区域60的内侧，配置高传导区域21和低传导区域22，在低传导区域22中在漂移区域内配置载流子寿命抑制剂层64的结构。
另外，在此，表示为在电场缓和区域60中也存在载流子寿命抑制剂层63的漂移部。其中，电场缓和区域60中的漂移部不需要载流子积蓄，遏制在关断开关时载流子集中到与高传导区域21、低传导区域22的边界而提高可靠性，所以成为与低传导区域22同样地配置载流子寿命抑制剂层63的结构。
使用图11，说明本实施例的半导体装置300的制造方法。载流子寿命抑制剂层63需要在低传导区域22的n-型漂移层20内选择性地形成，能够通过对用于在轻离子照射65时调整深度的掩模66实施构图来实现。
关于覆盖低传导区域22的掩模66的厚度67，设为载流子寿命抑制剂层63留在n-型漂移层20内的位置，另一方面，设为避免其进入到高传导区域21的深度。即，通过隔着实施了具有台阶的构图而成的掩模66对芯片整面照射轻离子，制造本实施例的半导体装置300。
由此，能够在1个芯片内部，配置高传导区域21和低传导区域22、以及载流子控制栅极(Gc)23和开关栅极(Gs)24，与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
根据以上，通过本实施例的半导体装置300(双栅极型IGBT)，获得同时确保低导通损失和低关断损失的低损失的性能，并且针对由于在导通时以及关断开关时发生的电力产生的温度上升得到芯片内均匀性。
《实施例3的变形例》
图23是示出图9的变形例的图。
如图23所示，也可以对图9的结构追加地，在低传导区域22的配置开关栅极(Gs)24的区域的n-型漂移层20内，还设置与载流子寿命抑制剂层63不同的另外的载流子寿命抑制剂层86。
这样，通过构成为在低传导区域22内，使配置开关栅极(Gs)24的区域的n-型漂移层20的导通时可积蓄的载流子浓度低于低传导区域22的配置载流子控制栅极(Gc)23、42的区域的n-型漂移层20的导通时可积蓄的载流子浓度，能够进一步提高本发明的效果。
图24A以及图24B是示出图23的半导体装置的制造方法的图，与图11的变形例相当。
本制造方法如图24A以及图24B所示，具有第1轻离子照射工序(图24A)和第2轻离子照射工序(图24B)这2个步骤。图24A所示的第1轻离子照射工序与图11相同，省略反复的说明。
在通过图24A所示的第1轻离子照射工序，在低传导区域22形成载流子寿命抑制剂层63之后，如图24B所示，在芯片的背面侧，配置与低传导区域22的配置开关栅极(Gs)24的区域相向的区域的厚度88比其他区域的厚度薄的、与掩模66不同的另外的掩模87，从掩模87的和与芯片相向的面相反的一侧照射轻离子。此外，在此，示出了按照第1轻离子照射工序、第2轻离子照射工序的顺序实施的例子，但也可以按照第2轻离子照射工序、第1轻离子照射工序的顺序实施。
实施例4
参照图12以及图13，说明本发明的实施例4的绝缘栅极型(栅极控制型)的半导体装置。图12是本实施例的半导体装置400的剖面图。
本实施例的半导体装置400是具有多个沟槽栅极形状的双栅极型IGBT，在共同的n-型漂移层20设置有高传导区域21和低传导区域22。高传导区域21是在IGBT导通时能够积蓄高浓度的载流子的区域，另一方面，低传导区域22是在IGBT导通时能够积蓄比高传导区域21低浓度的载流子的区域。
在此，在本实施例中，以提高在导通时的高传导期间46可积蓄的载流子浓度并且降低在低传导期间47在低传导区域22中积蓄的载流子浓度、即通过载流子控制栅极(Gc)23、42的偏压得到积蓄载流子浓度的高控制性为目的，在低传导区域22的n-型漂移层20内设置载流子寿命抑制剂层63。
进而，配置成使高传导区域21的p型集电极层68和低传导区域22的p型集电极层69的杂质浓度不同，使高传导区域21的p型集电极层68的杂质浓度高于低传导区域22的p型集电极层69的杂质浓度。
由此，在导通时的高传导期间46中，能够提高从高传导区域21的高浓度p型集电极层68注入空穴52的效率，并且，在低传导期间47中，能够降低从低传导区域22中的低浓度p型集电极层69注入空穴52的效率，即能够进一步提高积蓄载流子浓度的控制性。
此外，即使不存在载流子寿命抑制剂层63，也得到本发明中的一定的效果，但通过与高传导区域21以及低传导区域22的各p型集电极层的杂质浓度的浓度差组合，得到高的效果。
如本实施例，通过在高传导区域21和低传导区域22中改变各p型集电极层的杂质浓度、并且在低传导区域22的与高传导区域21的边界侧的端部配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42，与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
图13是图12的半导体装置400的平面布局图。
本实施例的半导体装置400成为如图13所示，在配置于芯片的外周的共同的电场缓和区域60的内侧，配置高传导区域21和低传导区域22，在漂移层下设置在高传导区域21中配置高浓度p型集电极层68的区域70的结构。
另外，在此，在电场缓和区域60中，其漂移部不需要载流子积蓄，遏制在关断开关时载流子集中到与高传导区域21、低传导区域22的边界而提高可靠性，所以成为与低传导区域22同样地配置低浓度p型集电极层69的结构。
根据以上，通过本实施例的半导体装置400(双栅极型IGBT)，获得同时确保低导通损失和低关断损失的低损失的性能，并且针对由于在导通时以及关断开关时发生的电力产生的温度上升得到芯片内均匀性。
实施例5
参照图14至图17，说明本发明的实施例5的绝缘栅极型(栅极控制型)的半导体装置。图14是本实施例的半导体装置500的平面布局图。
本实施例的半导体装置500是具有多个沟槽栅极形状的双栅极型IGBT，并且将多个高传导区域21和低传导区域22配置到1个芯片内的结构。高传导区域21是在IGBT导通时能够积蓄高浓度的载流子的区域，另一方面，低传导区域22是在IGBT导通时能够积蓄比高传导区域21低浓度的载流子的区域。
另外，在配置于芯片的外周的共同的电场缓和区域60的内部，配置多个高传导区域21和低传导区域22。
在此，在高传导区域21和低传导区域22中，既可以如在实施例3中的说明，导入载流子寿命抑制剂层63的区分，也可以如在实施例4中的说明，使p型集电极层的浓度变化，能够进一步提高本发明的效果。
多个高传导区域21和低传导区域22相互邻接，在共同的电场缓和区域60的内侧构成。通过该结构，在IGBT的导通时和关断开关工作时，针对在一方中变大的发生电力所引起的发热，向另一方的热扩散的效果大幅发挥作用，能够提高芯片内的温度均匀性。另外，通过增加分割配置的高传导区域21和低传导区域22的数量，能够进一步提高该效果。
进而，通过不仅在纵向(半导体装置500的长边方向)上分割而增加区域的数量，而且在横向(半导体装置500的短边方向)上也分割而交错配置，能够进一步提高温度均匀性的效果。
多个载流子控制栅极(Gc)23和多个开关栅极(Gs)24构成为与在芯片内分别各配置一个的载流子控制栅极(Gc)的焊盘电极61和开关栅极(Gs)的焊盘电极62连接，而能够从外部施加控制偏压。
此外，载流子控制栅极(Gc)23和开关栅极(Gs)24的布线通过埋入于发射极电极40下的例如多晶硅进行布线。
另外，特别是在横向(半导体装置500的短边方向)上也分割的情况下，也可以以高效地按照最短距离使载流子控制栅极(Gc)23和开关栅极(Gs)24的布线遍布的目的，用二层的布线层构成。
另外，在低传导区域22的与高传导区域21的边界侧的端部，配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42。由此，与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
《实施例5的变形例1》
图15是示出图14的变形例的平面布局图。
在此前的实施例中，示出了相互直接邻接地配置高传导区域21和低传导区域22的例子。
本变形例是具有多个沟槽栅极形状的双栅极型IGBT，并且将多个高传导区域21和低传导区域22配置到1个芯片内的结构，进而，在高传导区域21和低传导区域22的边界配置二极管区域71。如图20所示，在电力变换器中，以回流/整流工作为目的，与IGBT逆并联地连接二极管是必不可少的。
本变形例是在双栅极型IGBT的芯片中内置有二极管的结构。通过将二极管区域71配置到高传导区域21与低传导区域22之间，在IGBT的导通时和关断开关工作时，针对在一方中变大的发生电力所引起的发热，向由共同的n-型漂移层20构成的二极管区域71的热扩散的效果也发挥作用，能够提高芯片内的温度均匀性。
另外，在本变形例中，针对由二极管区域71的导通工作和开关工作发生的电力所引起的发热，向由共同的n-型漂移层20构成的IGBT的高传导区域21和低传导区域22的热扩散的效果发挥作用，相对使二极管成为不同的芯片的结构，能够进一步提高IGBT和二极管的温度均匀性，并且抑制温度上升，此外并且还能够削减二极管区域71的电场缓和区域60而相应地增加IGBT区域和二极管区域的面积，能够进一步提高额定容量的上升效果。
此外，在图15中，成为在多个高传导区域21与低传导区域22之间配置有多个二极管区域71的结构，但即使应用于实施例1至实施例4，设为分别各一个区域，也发挥本发明的一定的效果。
例如，在如实施例1(图1)所示将高传导区域21和低传导区域22分别各具有一个的结构中，即使在高传导区域21与低传导区域22之间配置有二极管区域71的情况下，通过在低传导区域22的隔着二极管区域71的与高传导区域21的边界侧的端部，配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42，也与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
图16示出图15的半导体装置的剖面以及等价电路。
高传导区域21、二极管区域71、以及低传导区域22由共同的n-型漂移层20形成，各区域之间的热阻极其小。二极管区域71的阳电极能够与高传导区域21和低传导区域22的发射极电极40共用，并且，二极管区域71的阴极区域能够与高传导区域21和低传导区域22的集电极电极41共用，能够实现预定的电力变换所需的回流/整流工作。
在二极管区域71的n-型漂移层20的上部，设置有阳极阱区域73和与其相接的阳极供电区域72，其在与本发明的双栅极型IGBT的高传导区域21以及低传导区域22的n型发射极层28相同的制造工序中形成。
在二极管区域71的n-型漂移层20的下部，设置有n型阴极层74，其通过与高传导区域21以及低传导区域22的p型集电极层68、69相比改变注入的杂质来形成。
另外，也可以在二极管区域71的n-型漂移层20中，设置与设置于低传导区域22的n-型漂移层20的载流子寿命抑制剂层63相同的层，对二极管工作中的恢复开关损失的降低效果作出贡献。
高传导区域21、二极管区域71、以及低传导区域22由共同的n-型漂移层20形成，各区域之间的热阻极其小，从而发挥上述热扩散的效果。
另外，在低传导区域22的隔着二极管区域71的与高传导区域21的边界侧的端部，配置载流子控制栅极(Gc)42和开关栅极(Gs)24中的载流子控制栅极(Gc)42。由此，与实施例1同样地，得到作为本发明的效果的低损失的性能和温度均匀性。
《实施例5的变形例2》
图17是示出图16的变形例的图。
在本变形例中，使栅电极的形状成为侧栅(side gate)形状，其特征在于，一方的面隔着栅极绝缘膜29与p型阱层(发射极阱层)25相接，另一方的面既不存在p型阱层(发射极阱层)25也不存在n-漂移层20而与绝缘膜(厚的氧化膜78)相接。
在实施例1至实施例4中图示的沟槽栅极形状中，除了沟槽栅极的下部中的由栅电极、栅极绝缘膜29、以及n-漂移层20形成的MOS电容以外，还并联地配置有配置于和与p型阱层25相向的面相反的一侧的面的由p型浮置层15(在代替p型浮置层15而形成有n-型漂移层的情况下是n-型漂移层)、栅极绝缘膜29、以及栅电极形成的MOS电容。由此，在沟槽栅型中，该MOS电容作为反馈电容发挥作用，其值大，在IGBT进行关断、接通开关时，发生对该电容进行充电的密勒期间，成为妨碍电流/电压高速变化、增加损失的主要原因。
另一方面，在本变形例的侧栅形状中，在和与p型阱层25相向的面相反的一侧的面(即另一方的面)配置有厚的绝缘膜78，不存在电容分量。因此，反馈电容仅由侧栅的下部中的由栅电极、栅极绝缘膜29、以及n-漂移层20形成的MOS电容形成，相对沟槽栅型，其电容值小。
因此，相对沟槽栅型，在开关时，电流/电压更高速地变化，开关损失变小。因此，通过在本发明中应用侧栅，与实施例1同样地，能够提高作为本发明的效果的低损失的性能和温度均匀性。
侧栅的形状可以如以往的沟槽栅极使剖面成为长方形，但也可以如图17所示，成为宽度从发射极电极40侧朝向集电极电极41侧变宽的形状。
此外，在本变形例中，在具有侧栅的高传导区域21与低传导区域22之间配置有二极管区域71，但二极管区域71并非必须。也可以在无二极管区域71的实施例1至实施例5中应用侧栅的构造。在与二极管区域71组合的情况下，上述的混载二极管的效果发挥作用，能够进一步提高本发明的效果。
根据以上，通过本实施例的半导体装置500(双栅极型IGBT)及其变形例的结构，获得同时确保低导通损失和低关断损失的低损失的性能，并且针对由于在导通时以及关断开关时发生的电力产生的温度上升得到芯片内均匀性。
实施例6
参照图18以及图19，说明本发明的实施例6的绝缘栅极型(栅极控制型)的半导体装置。图18是本实施例的半导体装置600的平面配置图(a)以及剖面配置图(b)。
本实施例的半导体装置600具有将设置有高传导区域21和低传导区域22的IGBT元件的芯片79与二极管元件的芯片80逆并联地连接的结构。
关于IGBT元件的结构，设想不具有二极管区域71的结构，如在实施例1至实施例5(但是除了实施例5的变形例1以及变形例2以外)中的说明，在此省略说明。在本实施例中，将作为整流元件的二极管芯片80与双栅极型IGBT芯片79逆并联地连接。
由此，能够使电流从IGBT的集电极端子经由二极管芯片80流向发射极端子，能够实现以逆变器为首的电力变换器的功能。
二极管芯片80通过将未图示的阴极端子以及阳极端子分别与双栅极型IGBT芯片79的集电极端子以及发射极端子电连接而以逆并联的关系连接。
在此，二极管芯片80既可以是由在Si基板或者SiC基板内掺杂杂质而形成的PN结构成的二极管，也可以是由杂质的掺杂层和金属的肖特基势垒结构成的二极管。另外，二极管既可以是1个元件，也可以是将小型的元件并联地搭载多个的方式。
双栅极型IGBT芯片79和二极管芯片80与形成于同一绝缘基板81上的导电性膜82接合而搭载到绝缘基板81上。在接合中使用焊料材料等。
在此，双栅极型IGBT芯片79的集电极电极和二极管芯片80的阴电极经由绝缘基板81上的导电性膜82电连接。而且，能够利用与导电性膜82导通的端子83，对双栅极型IGBT芯片79和二极管芯片80导入电信号。
进而，双栅极型IGBT芯片79的发射极电极和二极管芯片80的阳电极经由与双方电连接的端子84，对双栅极型IGBT芯片79和二极管芯片80提供电信号。
这些端子83、84例如是以铝、铜为材料的导电性导线。即，利用形成有金属性覆膜(导电性膜82)的绝缘基板81和导线，将2个IGBT元件和二极管元件逆并联地连接，成为双向地流过电流的半导体零件。
在此，通过成为用2个双栅极型IGBT芯片79夹住二极管芯片80的结构，能够将由于各个元件工作而发生的电力所引起的热释放到另一方的元件，能够抑制温度上升。
双栅极型IGBT芯片79在导通时通过流通的电流和此时的电压降发生电力，通过元件周边的热阻发热。另外，在关断、接通的开关时，通过过渡性的电流、电压的变化发生电力，同样地通过元件周边的热阻发热。
在抑制该发热时，能够抑制元件的温度上升，能够流过更大的电流，并且能够提高长期的可靠性，所以重要。通过在2个双栅极型IGBT芯片79之间夹住二极管芯片80，在双栅极型IGBT芯片79发热时，能够将热扩散到该二极管芯片80，所以热容量上升。
因此，能够抑制双栅极型IGBT芯片79的工作时的温度上升，所以能够进一步提高本发明的效果。
《实施例6的变形例》
图19是图18的变形例。
在本变形例中，应用在实施例5的变形例1以及变形例2中说明的混载双栅极型IGBT和二极管的芯片85。
在1个芯片内，由于IGBT区域和二极管区域的工作产生发热，但通过利用芯片内的热扩散的效果，能够确保双方的温度均匀性。因此，在以额定容量的调整为目的的情况下，如图19所示，通过将芯片85并联连接，能够确保区域的温度均匀性来提升容量。
根据以上，通过本发明的双栅极型IGBT，获得同时确保低导通损失和低关断损失的低损失的性能，并且针对由于在导通时以及关断开关时发生的电力产生的温度上升得到芯片内均匀性，进而，通过将二极管逆并联连接的组合，能够提供与为了易于维持可靠性而所需的容量对应的由IGBT和二极管构成的电力变换器。
此外，本发明能够应用于适合广泛使用于从空调或电灶等小电力设备至汽车、铁路、钢铁厂的逆变器等大电力设备的半导体装置、半导体电路的驱动装置以及电力变换装置。
另外，本发明不限于上述实施例，包括各种变形例。
例如，上述实施例是为了易于理解地说明本发明而详细说明的例子，并未限定于具备说明的所有结构。另外，能够将某个实施例的结构的一部分置换为其他实施例的结构，并且，还能够对某个实施例的结构加上其他实施例的结构。另外，能够对各实施例的结构的一部分，进行其他结构的追加、删除、置换。

Claims (15)

1.一种半导体装置，其特征在于，
在同一半导体芯片内具备高传导区域和低传导区域，
在所述低传导区域中，具有与第1栅电极连接的第1载流子控制栅极和与第2栅电极连接的开关栅极，其中，所述第2栅电极可与所述第1栅电极独立地控制，
在所述高传导区域中，具有与第3栅电极连接的第2载流子控制栅极，在所述低传导区域的与所述高传导区域的边界侧的端部，配置有所述第1载流子控制栅极和所述开关栅极中的所述第1载流子控制栅极，
关于在导通时可积蓄的载流子浓度，与所述高传导区域相比，在所述低传导区域更低。
2.根据权利要求1所述的半导体装置，其特征在于，
所述高传导区域和所述低传导区域相互直接邻接。
3.根据权利要求1所述的半导体装置，其特征在于，具备：
第1阱区域，隔着绝缘膜与所述第2载流子控制栅极邻接，与发射极电极连接；以及
第2阱区域，隔着绝缘膜与所述第1载流子控制栅极以及所述开关栅极邻接，与所述发射极电极连接，
所述半导体装置具有：
第1状态，对所述第1栅电极、所述第2栅电极以及所述第3栅电极施加在所述第1阱区域以及所述第2阱区域形成反型层的电压；
第2状态，对所述第1栅电极和所述第3栅电极施加在与所述第1载流子控制栅极邻接的所述第2阱区域以及与所述第2载流子控制栅极邻接的所述第1阱区域不形成反型层的电压，并且对所述第2栅电极施加在与所述开关栅极邻接的所述第2阱区域形成反型层的电压；以及
第3状态，对所述第1栅电极、所述第2栅电极以及所述第3栅电极施加在所述第1阱区域以及所述第2阱区域不形成反型层的电压，
在从导通状态转移到非导通状态时，按照所述第1状态、所述第2状态、所述第3状态的顺序转移。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第1阱区域和所述第2阱区域分别具备多个，
所述第1阱区域彼此的间隔比所述第2阱区域彼此的间隔宽。
5.根据权利要求1所述的半导体装置，其特征在于，
所述高传导区域和所述低传导区域配置于共同的漂移层内，
在所述低传导区域的漂移层内具有载流子寿命抑制剂层。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述低传导区域的配置所述开关栅极的区域的漂移层内，还具有与所述载流子寿命抑制剂层不同的另外的载流子寿命抑制剂层。
7.根据权利要求1所述的半导体装置，其特征在于，
所述高传导区域和所述低传导区域配置于共同的漂移层内，
在所述漂移层的下部，具有与集电极电极邻接的载流子注入层，
所述高传导区域的下部的载流子注入层的浓度高于所述低传导区域的下部的载流子注入层的浓度。
8.根据权利要求1所述的半导体装置，其特征在于，
在所述同一半导体芯片内，分别具备多个所述高传导区域和所述低传导区域，在所述同一半导体芯片的外周部，具有共同的电场缓和区域，
多个所述高传导区域和多个所述低传导区域是被所述共同的电场缓和区域包围地配置的。
9.根据权利要求1所述的半导体装置，其特征在于，
在所述同一半导体芯片内，具备配置于所述高传导区域和所述低传导区域的边界的二极管区域。
10.根据权利要求1所述的半导体装置，其特征在于，
关于所述低传导区域，配置有所述开关栅极的区域的在导通时可积蓄的载流子浓度低于配置有所述第1载流子控制栅极的区域的在导通时可积蓄的载流子浓度。
11.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅电极、所述第2栅电极以及所述第3栅电极是埋入到绝缘膜的沟槽形状。
12.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅电极、所述第2栅电极以及所述第3栅电极是一方的面隔着绝缘膜与阱区域相接且另一方的面既不存在阱区域也不存在漂移层而与绝缘膜相接的侧栅形状。
13.一种电力变换装置，其特征在于，搭载有权利要求1至12中的任意一项所述的半导体装置。
14.一种制造权利要求5所述的半导体装置的制造方法，其特征在于，
在所述同一半导体芯片的背面侧，配置与所述低传导区域相向的区域的厚度比与所述高传导区域相向的区域的厚度薄的掩模，
从所述掩模的和与所述同一半导体芯片相向的面相反的一侧照射轻离子。
15.一种制造权利要求6所述的半导体装置的制造方法，其特征在于，具有：
第1照射工序，在所述同一半导体芯片的背面侧，配置与所述低传导区域相向的区域的厚度比与所述高传导区域相向的区域的厚度薄的第1掩模，从所述第1掩模的和与所述同一半导体芯片相向的面相反的一侧照射轻离子；以及
第2照射工序，在所述同一半导体芯片的背面侧，配置与所述低传导区域的配置所述开关栅极的区域相向的区域的厚度比其他区域的厚度薄的第2掩模，从所述第2掩模的和与所述同一半导体芯片相向的面相反的一侧照射轻离子。
CN202280029438.5A 2021-04-23 2022-04-08 半导体装置以及使用它的电力变换装置、半导体装置的制造方法 Pending CN117178370A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-073215 2021-04-23
JP2021073215A JP2022167435A (ja) 2021-04-23 2021-04-23 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
PCT/JP2022/017318 WO2022224840A1 (ja) 2021-04-23 2022-04-08 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117178370A true CN117178370A (zh) 2023-12-05

Family

ID=83722928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280029438.5A Pending CN117178370A (zh) 2021-04-23 2022-04-08 半导体装置以及使用它的电力变换装置、半导体装置的制造方法

Country Status (5)

Country Link
JP (1) JP2022167435A (zh)
CN (1) CN117178370A (zh)
DE (1) DE112022001149T5 (zh)
TW (1) TW202243248A (zh)
WO (1) WO2022224840A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
JP5854895B2 (ja) 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
JP5633468B2 (ja) * 2011-05-11 2014-12-03 三菱電機株式会社 半導体装置
DE112012006885T5 (de) 2012-09-07 2015-06-03 Hitachi, Ltd. Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
WO2016038695A1 (ja) * 2014-09-10 2016-03-17 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、および鉄道車両
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
WO2017029748A1 (ja) * 2015-08-20 2017-02-23 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP6797005B2 (ja) * 2016-11-24 2020-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6820287B2 (ja) 2018-02-23 2021-01-27 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Also Published As

Publication number Publication date
WO2022224840A1 (ja) 2022-10-27
DE112022001149T5 (de) 2023-12-14
JP2022167435A (ja) 2022-11-04
TW202243248A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US9515067B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
US8809903B2 (en) Semiconductor device and power conversion apparatus using the same
CN111418071B (zh) 半导体装置以及功率变换装置
CN109427869B (zh) 一种半导体器件
KR101613442B1 (ko) 절연 게이트형 바이폴라 트랜지스터
US11349020B2 (en) Semiconductor device and semiconductor device manufacturing method
JPWO2007007670A1 (ja) 半導体装置および電気機器
JP2012080075A (ja) 横型の絶縁ゲート型バイポーラトランジスタ
EP2523217A1 (en) Semiconductor device and electric power conversion device using same
WO2018135224A1 (ja) 半導体装置、及びそれを用いた電力変換装置
US10186571B2 (en) Power semiconductor device and method therefor
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
CN117178370A (zh) 半导体装置以及使用它的电力变换装置、半导体装置的制造方法
US6521919B2 (en) Semiconductor device of reduced thermal resistance and increased operating area
US20150187869A1 (en) Power semiconductor device
CN116247055B (zh) 半导体器件
KR102646517B1 (ko) 다중 전계 완화 구조를 갖는 전력 반도체 소자
WO2023153027A1 (ja) 半導体装置およびそれを用いた電力変換装置
JP2023144460A (ja) 半導体装置、半導体装置および電力変換装置
JP6561496B2 (ja) 半導体装置
JP2022075332A (ja) 半導体装置
JP2013069853A (ja) 横型の絶縁ゲート型バイポーラトランジスタを備えた半導体装置
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
CN115084251A (zh) 半导体装置以及半导体电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination