具体实施方式
以下是仅通过示例的方式并参考附图给出的,对本发明的不同实施例的说明。附图未按比例描绘,而是仅打算用于说明的目的。
在本申请的上下文中使用的表达“中间连接结构(interconnect structure)”指的是诸如典型地应用于临界尺寸为0.25μm或更小的集成电路的结构。其通常包括4个到10个层级(level)的连接层级,各个层级通过使用垂直的连接(也称为通路(via))被相互互连。如以下所讨论的中间连接可包括驻留在一个或多个连接层级之内的一部分,以及包括对应于一个或多个通路的部分。
图1示出了带电粒子多射束光刻系统1的实施例的简化示意图。这样的光刻系统例如在第6,897,458和6,958,804和7,084,414和7,129,502号美国专利中有所描述,这些专利属于本申请的申请人所有,并且在此结合其全部内容作为参考。
这样的光刻系统1适当地包括产生多个射束的射束产生器,将射束图案化以形成经调节的射束的射束调节器,以及,将经调节的射束投射到目标表面上的射束投射器。
射束产生器典型地包括源和至少一个分束器。图1中的源是电子源3,被布置成产生基本上均匀的扩展电子束4。电子束4的束能量优选地被维持地相当低,范围为大约1至10千电子伏特(keV)。为了实现这种情形,加速电压优选为低,且相对于接地电位的目标,电子源3可被保持在大约-1至-10千伏特(kV)之间的电压,虽然其他设定亦可被使用。
在图1中,来自电子源3的电子束4通过准直透镜5,用于准直电子束4。准直透镜5可以是任何类型的准直光学系统。在准直以前,电子束4可通过双重八极(未显示)。随后,电子束撞击在分束器上,在图1的实施例中,孔隙阵列6。孔隙阵列6优选地包括具有通孔的板。孔隙阵列6被布置成阻挡部分波束4。此外,阵列6允许多个射束7穿过,以便产生多个平行电子射束7。
图1的光刻系统1产生非常多的射束7,优选地大约10,000至1,000,000射束,虽然当然可能产生更多或更少的射束。要注意的是,亦可使用其他已知方法来产生准直射束。第二孔隙阵列可被添加在该系统中,以便能够从电子束4产生次束,并且从次束产生电子射束7。这允许在更下游处操纵次束,其证明是对系统操作有益的,尤其是当在该系统中的射束数目是5000或更多时。
射束调节器,在图1中以调节系统8来表示,典型地包括射束阻断器阵列9,以及射束停止阵列10,其中射束阻断器阵列9包括多个阻断器的配置。阻断器能够使一个或更多电子射束7偏转。在本发明实施例中,阻断器更明确的是静电偏转器,配备有第一电极、第二电极和孔隙。这些电极则被设置在孔隙的相反侧上,用来产生横穿孔隙的电场。一般而言,第二电极是接地电极,即,连接到接地电位的电极。
为了将电子射束7聚焦在阻断器阵列9的平面内,该光刻系统可进一步包含聚光器透镜阵列(未显示)。
在图1的实施例中,射束停止阵列10包含孔隙阵列,用来允许射束穿过。射束停止阵列10,以其基本形式,包含配备典型地为圆孔的通孔的基板,虽然其他形状也可被使用。在一些实施例中,射束停止阵列10的基板由具有规则间隔的通孔阵列的硅晶圆形成,并且其可被涂以一金属表面层,以避免表面充电。在一些进一步实施例中,该金属是不会形成自氧化表皮的类型,譬如铬钼(CrMo)。
射束阻断器阵列9与射束停止阵列10一起操作,以阻挡射束7或使射束7通过。在一些实施例中,射束停止阵列10的孔隙对准在射束阻断器阵列9中静电偏转器的孔隙。如果射束阻断器阵列9将一射束偏转,那么它将不会通过在射束停止阵列10中的相应孔隙。反而,该射束将被射束阻挡阵列10的基板所阻挡。如果射束阻断器阵列9没有将射束偏转,那么该射束将通过在射束停止阵列10中的相应孔隙。在一些替代实施例中,射束阻断器阵列9与射束停止阵列10之间的合作是为了在阻断器阵列9中的偏转器所引起的射束偏转,能够造成射束穿过在射束停止阵列10中的对应孔隙,而未偏转则会导致射束停止阵列10的基板的阻挡。
调节系统8被布置成基于控制单元60所提供的输入将图案加到射束7。控制单元60可包含数据储存单元61、读取单元62和数据转换器63。控制单元60可以被放置到远离该系统剩下部份的位置,例如在清洁室内部的外面。由于使用光纤64,包含图案数据的调节光束14可被发送到投射器65,其将光线从纤维阵列(以板15示意性地描述)内的纤维端投射入光刻系统1的电子光学部份内,其由虚线范围与参考编号18示意性地表示。
在图1的实施例中,调节光束被投射到射束阻断器阵列9上。更特别地,来自光纤端的调节光束14被投射在位于射束阻断器阵列9上的相应光敏元件上。光敏元件可被布置成将光信号转换成不同类型的信号,例如电信号。调节光束14携带一部份的图案数据,用来控制被耦合到对应光敏元件的一或更多个阻断器。适宜地,为了将光束14投射到对应光敏元件上,譬如投射器65的光学元件可被使用。此外,为了允许以适当入射角来投射光束14,镜子可被包括在内,例如被适当地放置在投射器65与射束阻断器阵列9之间。
在控制单元60的控制之下,投射器65可通过投射器放置装置17适当地对准板15。结果,在射束阻断器阵列9内投射器65与光敏元件之间的距离也可改变。
在一些实施例中,通过光波导(optical waveguide),光束可从板至少部分地传送向光敏元件。光学波导可将光线引导到非常靠近光敏元件的位置,该位置与光敏元件相距适当地小于一公分远,优选地大约数毫米远。在光学波导与相应光敏元件之间的短距离减少光损耗。另一方面,使用位置远离可能被带电粒子射束占据的空间的板15和投射器65,具有射束干扰被最小化且射束阻断器阵列9的架构较不复杂的优点。
来自射束调节器的调节射束通过射束投射器被投射到目标24的目标表面13上,成为一点。射束投射器典型地包含用来扫描在目标表面13上方的调节射束的扫描偏转器,以及用来将调节射束聚焦到目标表面13上的投射透镜系统。这些部件可存在于单一端点模块内。
此末端模块被优选地构造成为可插入、可替代单元。该末端模块因此可包含偏转器阵列11和投射透镜配置12。该可插入、可替代单元还可包括射束停止阵列10,如以上关于射束调节器所讨论。在离开该末端模块以后,射束7撞击在位于目标平面上的目标表面13。就光刻应用而言,该目标通常包含配备有带电粒子敏感层或抗蚀层的圆晶。
偏转器阵列11可采用扫描偏转器阵列的形式,被布置成将通过射束停止阵列10的每个射束7偏转。偏转器阵列11可包含多个静电偏转器,其能够使用相对小的驱动电压。虽然偏转器阵列11被绘制成在投射透镜配置12的上游,但是偏转阵列11还可被定位在投射透镜配置12和目标表面13之间。
投射透镜配置12被布置成在偏转器阵列11的偏转以前或以后将射束7聚焦。优选地,该聚焦导致几何点尺寸为直径大约10至30纳米。在此优选实施例中,投射透镜配置12优选地被布置成提供大约100至500倍的缩小,更优选地,尽可能大的缩小,例如在300至500倍的范围内。在此优选实施例中,投射透镜配置12被有利地靠近目标表面13地放置。
在一些实施例中,波束防护器(未显示)可被放置于目标表面13与投射透镜配置12之间。波束防护器可以是配备有多个位置适当的孔隙的薄片或板。波束防护器被布置成在被释放的抗蚀剂颗粒能达到光刻系统1中的任一敏感元件以前将其吸收。
投射透镜配置12因而可确保在目标表面13上单个像素的光点尺寸正确,同时偏转器阵列11可藉由适当扫描操作来确保就微尺度而言在目标表面13上像素的位置正确。尤其是,偏转器阵列11的操作使得像素能够适合最终构成目标表面13上图案的像素栅格。将令人理解的是,在目标表面13上像素的大尺度放置是通过存在于目标24以下的晶圆放置系统适当地实现的。
一般而言,目标表面13包含在基板顶部上的抗蚀剂薄膜。抗蚀剂薄膜的多个部分将藉由施加带电粒子(即,电子)射束而被化学修改。结果,该薄膜的经辐射部份或多或少可溶于显影剂中,从而产生晶圆上的抗蚀剂图案。晶圆上的抗蚀剂图案随后可被传送到下层,即藉由在半导体制造技术中令人熟知的实施方式、蚀刻与/或沈积步骤。显然,如果辐射并非均匀,那么抗蚀剂可能就无法以均匀的方式被显影,这会造成图案的差错。因此高投影质量是与获得可再生结果的光刻系统相关联的。在辐射中没有任何差异应该起源于偏转步骤。
图2示意性地示出了在图1的光刻系统中射束阻断器阵列9的实施例的操作。尤其是,图2示意性地示出了射束调节器的一部分的截面图,该射束调节器包括射束阻断器阵列9和波束停止阵列10。射束阻断器阵列9配备有多个孔隙35。为了参考的目的,还指出了目标24。该附图没有按比例绘制。
所示出的射束调节器的部分被布置成调节三个射束7a、7b与7c。射束7a、7b与7c可形成部份的单组射束,其可从起源于单一来源或单一次束的波束产生。图2的射束调节器被布置成用来将射束组向着每个组的共同会聚点P会聚。此共同会聚点P优选地设置在该射束组的光轴O上。
考虑图2所显示的射束7a、7b与7c,射束7a、7c具有在射束与光轴O之间延伸的入射角。射束7b的定向基本上平行于光轴。藉由射束停止阵列10基板来建立偏转射束的阻挡的射束偏转方向,对于每个射束可以是不同的。射束7a向左偏转(即,向图2中通过虚线7a-指示的“-”-方向)而被阻挡。另一方面,射束7a、7c被向右偏转(即,向“+”-方向),以建立对相应的射束的阻挡。这些阻挡方向分别通过虚线7b+和7c+指示。注意对偏转方向的选择可能不是任意性的。例如,对于射束7a、虚线7a+示出了对射束7a向右的偏转将导致其通过射束停止阵列10。因此,沿着线7a+对射束7a的偏转将是不适当的。另一方面,通过虚线7b-指示的对射束7b向左偏转将成为一种选择。
图3A示意性地示出了在射束阻断器阵列中的电极布置的俯视图,其中,射束阻断器阵列被布置成将射束组向共同汇聚点汇聚。在该实施例中,射束阻断器采用了静电调节器30的形式,每个调节器30包括第一电极32、第二电极34,以及延伸穿过射束阻断器阵列主体的孔隙35。电极32、34被放置在孔隙35的相对侧上,用于生成横穿孔隙35的电场。各个调节器30围绕着位于中心的光轴O形成辐射状的布置。在图3A中示出的实施例,电极32、34均具有凹形形状,这使得电极32、34的形状符合柱状孔隙35。这种柱状孔隙形状本身可适合于阻止某些光学像差(诸如,像散现象)的引入。
在该实施例中,各个调节器30的电极32、34被旋转,使得在被偏转时,射束仍然被引导成沿着汇聚到光轴上的汇聚点的线。这种沿从光轴延伸的辐射线的偏转,证明是有利于防止其它射束的干扰,和/或,经偏转射束的任何不被期望地通过射束停止阵列10。尤其是,如果相比于射束阻断器阵列9和射束停止阵列10之间的纵向距离,射束之间以及射束组之间的横向距离较小,则这样的干扰和/或不期望的通过可能是显著的。虽然图3A暗示出在光轴O附近没有调节器30的区域,但这不是该实施例的必要特征。
图3B示出了在射束阻断器阵列内电极的可替换布置,其中,射束阻断器阵列被布置成,使射束组向共同汇聚点汇聚。在这种布置中,各个调节器30再次围绕位于中心的光轴O形成辐射状的布置。但是,这些各个调节器30未放置成围绕光轴的同心圆,而是放置成由彼此基本上正交的行和列形成的阵列。同时,各个调节器30的电极32、34的定向使得它们能够使波束沿从光轴O延伸的辐射线偏转。
尤其地,当通过如图3A和3B示出的电极布置的射束被布置成,被引导向图2中示出的射束停止阵列中的单个孔隙时,则偏转方向优选地使得将被射束停止阵列阻挡的射束被引导到射束停止阵列上的阻挡位置,该位置基本上均匀地散布在相应光束停止孔隙周围。通过均匀散布射束组中射束的阻挡位置,由于带电粒子的撞击,波束停止阵列造成的衰减被尽可能均匀地散布。
图4示意性地示出了在射束阻断器阵列中电极的又另一个实施例的俯视图。在该实施例中,电极32、34同样被设置在孔隙35周围,但是若干调节器30的第二电极34被整合成单个条。调节器30被布置成行。在第一行37调节器30和第二行38调节器30之间适当地存在隔离区39。隔离区39被设计成阻止非期望的放电。
在许多应用中,第二电极34的电位被设置在接地电位,即,0V。但是,若干调节器30的第二电极34共享的电位也可被设置成不同电位,例如,大概1kV或大概-1kV的参考电压。
图5示意性地示出了可被用在依据本发明的实施例的射束阻断器阵列9中的部件的拓扑布置的俯视图。射束阻断器阵列被划分成波束区域51和非波束区域52。波束区域51代表被布置成接收和调节射束的区域。非波束区域52是被布置成提供支持波束区域51内的部件所需的部件区域的区域。
存在于波束区域51内的部件包括调节器30。调节器30可采用参考图2-图4所讨论的静电偏转器的形式。
在非波束区域52之内的部件可包括光敏元件40,其被布置成例如以参考图1所讨论的方式接收经调节的光信号。光敏元件40的适宜示例包括但不限于光敏二极管和光敏晶体管。在图5所示实施例中的非波束区域进一步包括解复用器41。光敏元件40接收的光信号可以是复用信号,包括多于一个调节器30的信号。因此,在光敏元件40接收光信号之后,光信号被传送到解复用器41,在其中信号被解复用。在解复用之后,经解复用的信号经由专用电连接42被转发到正确的调节器30。
由于复用光信号的使用以及光敏元件40和解复用器41的布置,光敏元件40的数目低于调节器30的数目。具有有限数目的光敏元件40会促使非波束区域52的尺寸缩小。波束区域51于是可被更靠近地放在一起,以增加在阻断器阵列中每单位面积的调节器30的数目。相较于非复用实施例,如果相同数目的调节器被使用,射束阻断器阵列的布局因此会更紧凑。如果阻断器阵列的尺寸仍基本上维持相同,那么能够使用更多的调节器。或者,替代非波束区域122尺寸的减少,复用实施例的使用可达到具有更大光接收区域的光敏元件40的使用的目的。每一光敏元件40的较大光接收区域的使用降低了向正确光敏元件40引导光信号所必需的光学器件的复杂度,并使得光接收结构更加鲁棒。
调节器30可适当地布置成列和行,以允许经由如图6中示出的字线80和比特线90定址(addressing)。这样的阵列式定址减少了从解复用器41延伸到调节器30的连接的数目。例如,在图6中仅存在10个连接线,但是个别定址将导致25个连接线,为25个调节器30定址。连接线的这种减少改进了射束阻断器阵列9的可靠性,因为其变得不易受到由于解复用器41和调节器30之间的故障连接造成的故障的影响。而且,如果这些连接被放置成这样的阵列式的定址布置,则可占用较少的空间。
虽然在图5中的实施例示出了针对每一光敏元件40有4个偏转器30,且图6示出了针对每一光敏元件40有25个偏转器30,但是偏转器30与光敏元件40之间的比率可增加到100或甚至更高,例如,250。减少解复用器41和相应的调节器30之间的连接的优点于是变得显著,因为射束阻断器阵列9的稳健性和可靠性得到相当大的改善。
适宜地,解复用器41可向波束区域51移动,以缩短与相应调节器30的连接。这在光敏元件40和偏转器30之间的距离相对较大(例如,在大约100微米或更多)时尤其有用。
为了保证在完全偏转时间段期间,调节器30使通过的射束偏转,波束区域51可进一步包括被耦接到相应调节器30的存储元件95,用于临时存储在预定时间段相应调节器30专用的控制信号。预定时间段可对应于或长于完全偏转时间段,以保证在这样的完全偏转时间段内控制信号有效。这种布置使得偏转步骤与控制信号传输时间无关。而且,控制信号的传输可因此顺序地完成,反之射束的偏转是同时执行的。
图7示意性地示出了依据本发明的实施例的射束阻断器阵列或调节装置的一部分的横截面视图。虽然未示出,但是应该理解,消隐阵列以二维的方式(在图7中进出纸的方向上)延伸,例如依照将射束阻断器阵列划分成波束区域和非波束区域(如图5中示意性地示出)的划分。
阵列9包括主体,其包括中间连接结构100。中间连接结构100配备有多个调节器。该中间连接结构100提供了不同的连接层级,这些不同的连接层级能够将这些调节器连接到一个或多个图案数据接收元件上,例如,在图5和图6中示出的光敏元件40。在调节器和图案数据接收元件之间的连接被称为“中间连接”。
每个调节器包括第一电极132、第二电极34,和延伸穿过主体的孔隙135。电极132、134位于孔隙35的相对侧,用于生成横穿孔隙135的电场。电极132、134是通过在中间连接结构100的不同层级处的导电元件110形成的,在此处该传导元件110通过一个或多个通路(via)120彼此连接。
中间连接结构100可由基板101(例如,硅基板)支持,用于提高射束阻断器阵列结构上的完整性。使用由在不同层级处通过通路120连接起来的传导元件110形成的电极132、134具有的优点是,射束阻断器阵列可使用已知的半导体工艺生产,例如,在CMOS技术中所使用的工艺,此处CMOS是指互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor)。而且,使用在多个层级上的传导元件110使调节器能够连接到图案数据接收元件,诸如早先描述的在不同层级上的光敏元件。例如,在如图6所示出的布置中,字线可被连接到在中间连接结构中与比特线不同的层级处的电极。因此,射束阻断器阵列的每单位面积中连接线的密度可增大。这提供了这样的机会,即与所有连接都被设置在同一层级内的情况相比,能以更接近的节距来放置调节器。
主体的顶层140可被用于定义屏蔽。该屏蔽可被设定成与第二电极134相同的电位,其可充当接地电极。该屏蔽有助于达到防止相邻调节器之间串扰(cross talk)的目的。
正如以上提及的,中间连接结构100可使用典型地应用于临界尺寸为0.25μm或更小的集成电路的技术。在一些这样的技术(例如,CMOS)中,为了达到中间连接的目的,该结构通常包括4-10个层级。各个层级通过使用垂直中间连接区域或通路相互连接。单个层级的层厚度典型地为大约1μm。在本发明的实施例中可使用的中间连接结构的类型中,中间连接结构包括使用所谓的双镶嵌技术制成的铜(Cu)层级和铜通路。在可被使用的另一种中间连接结构中,中间连接结构包括铝(Al)层级和钨(W)通路。所使用的材料可用合金元件被优化。
此外,正如那些技术人员将获知的,可使用阻挡层(barrier layer)。这样的阻挡层在Cu被用于中间结构中的情况下尤其有用。Cu非常易于趋于迁移,并且可能污染结构,Al较不趋于迁移,这归因于在暴露的Al表面上会形成原生氧化物(native oxide)。然而,这种原生氧化物层的厚度通常较薄,可使用阻挡层改进中间连接结构的性能。阻挡层可包括从包括TiN、TaN和TiW的材料组中选出的材料。为获得期望的功能,中间连接结构内的这些层级中的每一个典型地具有其自身的不同图案。中间连接结构顶部可被覆盖以钝化层,以保护中间连接结构免受潮湿和污染之害。在最上部的金属层级或甚至在钝化层顶部上可定义出提供中间连接结构与外部元件的电接触点的接合垫(bond pad)。接合垫可以适合于引线接合法(wire bonding)或撞击焊(solder bumping)。而且,中间连接结构的上面可适宜地配备金属表面,以避免局部充电和吸引带电粒子(例如电子)。
注意,虽然在图7中示出的定向可暗示否则,带电粒子射束可向下以及向上通过孔隙135。阵列9的实际定向可取决于由在带电粒子多射束光刻系统中其它部件导致的有效空间以及其它约束。
图8A至图8F示意性示出制造图7中的射束阻断器阵列9的各步骤的截面图。
图8A示出了制造过程的第一阶段,其包括提供主体,该主体包括中间连接结构100。该中间连接结构包括层堆叠,其定义出层级136、137的堆叠。每个层级可包括一个或多个层。用于在这样的层之内的结构之间形成连接的层被定义成为金属化层级136的一部分。被布置成实现堆叠内不同层之间的连接的层,被定义成为通路层级137的一部分。中间连接结构100配备有在中间连接结构内处于不同层级的多个调节器和中间连接。这些中间连接使调节器能够连接到一个或多个图案数据接收元件,例如参考图5所讨论的光敏元件40。
主体通常包括支撑基板101,其用于改进结构完整性,并提供进一步的电开关和连接能力。为了这个目的,诸如晶体管、二极管和电容器的有源元件可被适宜地定义在基板101内。该基板101典型地包括硅,或绝缘体上的硅(silicon-on-insulator),或其它变化的硅基板,诸如SiGe。
面向中间连接结构的基板表面可被电介质层105覆盖,以避免扩散到基板101中。电介质层105在这样的情况下可配备LOCOS(硅的局域氧化,Local oxidation of Silicon)或STI(浅沟槽隔离,Shallow trench insulation),或本领域技术人员已知的任意其它可适宜的技术。
在基板101和可选择的热氧化层105的顶部上,定义了多层级中间连接结构100。中间连接结构100包括多个层,典型地以这样的方式配置,即,使得金属化层级136通过通路层级137耦接彼此。在不同的层级中,导电结构依照绝缘材料145所包围的预定图案存在。在金属化层级136中的导电结构典型地采用了连接结构(例如,导线)的形式,同时在通路层级137中的导电结构典型地采用了所谓的接触孔或通路的形式。
在金属化层级内导电材料的图案和通路的位置和数目至少在中间连接结构内的一些位置处对应于将要形成的调节器的期望图案。为了这个目的,孔隙区域135保持无金属结构,并且填充以绝缘材料145。此外,传导元件110在一个或多个金属化层级内围绕着孔隙区域135周向放置,并且经由在通路层级中的通路120被适当地彼此连接。
在金属化层级136中使用的金属,例如用于传导元件110,典型地包括铝(Al)。额外地或备选地,该金属可包括铜(Cu)。为通路120使用的典型金属为通过所谓的双镶嵌制造处理制造的铋(Bismuth,W)或铜(Cu)。所使用的绝缘材料145典型地包括二氧化硅(SiO2)。
虽然未示出,但是中间连接结构100可适宜地被覆盖以钝化层,以用于保护该结构。针对在带电粒子光刻的应用中所使用的,这样的钝化层优选地覆盖以导电涂层,以避免在系统中存在任意不期望的电荷积累。
该主体可使用已知的半导体处理技术制造,例如制造CMOS芯片的技术。使用已知的半导体处理技术提供射束阻断器阵列的基本构件(basicbuilding block),其显著地降低了制造成本。而且,使用这样的主体改进了依据以下所描述的制造处理制造的射束阻断器阵列的可靠性。
在提供该主体之后,中间连接结构100可被三层覆盖,即,第一抗蚀层151、绝缘层153,和第二抗蚀层155。在图8B中示出了在该步骤之后的最终结果。
第一抗蚀层151典型地为光阻层(photo-resist layer)。第二抗蚀层155典型地为电子波束抗蚀层。绝缘层153典型地包括SiO2。抗蚀层151、155可通过旋压(spinning)的手段沉积。绝缘层153可通过溅射(sputtering)沉积。
第二抗蚀层155然后依照图案被曝光,并且随后被显影,以获得在图8C中示出的结构。依照图案部分曝光可使用电子波束图案发生器完成,在此第二抗蚀层155包括电子波束抗蚀剂。备选地,在第二抗蚀层155为光阻剂的情况下,按照图案曝光可使用适宜的光源结合掩模执行,正如本领域技术人员将理解的。
现在,被图案化的第二抗蚀层155被用作绝缘层153的蚀刻掩模。然后经蚀刻的绝缘层153可被用作蚀刻第一抗蚀层151的蚀刻掩模。蚀刻可包括使用适宜的等离子体(例如,氟等离子体和/或氧等离子体)进行电感耦合等离子体(inductively coupled plasma ICP)蚀刻。在第一抗蚀层151的蚀刻过程中,可消耗第二抗蚀层155。在图8D中示意性示出了以上描述的这种处理步骤的最终结果。
接下来,第一抗蚀层151被用作用于除去绝缘材料的蚀刻掩模。该蚀刻处理可同样包括在适当的等离子体(例如,氟等离子体)中进行的ICP蚀刻。在图8E中示出了该蚀刻步骤的结果。
然后,优选地通过使用各向异性蚀刻工艺在基板101中蚀刻出孔160。可适宜的蚀刻工艺是所谓的Bosch-蚀刻法,尤其是在基板为硅基板的情况下。Bosch蚀刻是在等离子体环境中通过循环蚀刻和沉积步骤进行各向异性蚀刻的方法,并且在德国专利DE4241045和美国专利5,501,893号中相对于硅的蚀刻进行了详细的描述。其它材料诸如GaAs、Ge,和SiGe可以类似的方式被蚀刻。
此外,化学选择性蚀刻工艺可被用于通过除去绝缘材料,同时保持金属结构基本完整无缺,来加宽在中间连接结构100中的空闲空间。可适用的化学选择性蚀刻工艺包括湿蚀刻法。由于加宽中间连接结构100中空闲空间,在不同金属化层级中的传导元件110,以及在通路层级中的一个或多个通路120可被暴露出来。在图8F中示意性示出了以上提及的蚀刻步骤的结果。
在金属化层级中暴露出传导元件110,以及优选地还暴露出在一个或多个通路层级中的至少一个通路120改进了调节器的电极132、134的性能。由电极132、134提供的横穿孔隙35的电场可更加均匀。而且,对在使用过程中可能面向电子射束的绝缘材料145的去除,阻止了在使用过程中由散射带电粒子(诸如,电子)对该材料的充电。在射束阻断器阵列的孔隙内的电荷积累趋向于随时间降低性能,并因此这是不期望的。
虽然在图8E中示出的结构暗示除去绝缘材料145需要暴露出传导元件110侧面,但是暴露出一个或多个这样的侧面可能已经在先前的蚀刻步骤中实现。
虽然在附图中没有描绘出,但是至少传导元件110的暴露的表面,以及优选地还有暴露于孔隙135的内部体积的一个或多个通路120,可配备有基本上为惰性的传导涂层,例如,不氧化或基本上不氧化的材料的涂层。这样的涂层的示例包括但不限于CrMo、Au,和Pt的涂层。
为了描绘进一步的处理步骤,在图9A、图9B中提供了射束阻断器阵列的较大部分的横截面视图。在这种情况下,横截面视图包括三个孔隙135,正如参考图8A至图8F所讨论的。
在用于加宽中间连接结构100之内的空闲空间以及蚀刻基板101中的孔160的化学选择性步骤之后,通过从背离中间结构100的侧(即,“背面”)进行蚀刻,在半导体基板101中形成大的孔隙170。对于这种蚀刻,第三抗蚀层157被选择性地沉积在基板101的背面上(见图9A)。第三抗蚀层157然后被用作用于导致图9B中示出的结果的蚀刻的蚀刻掩模。然后除去第三抗蚀层157将导致在图7中示出的射束阻断器阵列部分。背面蚀刻应用可采用干燥蚀刻法进行,例如,反应离子蚀刻(reactive ion etching RIE),或者采用湿蚀刻法进行,正如本领域技术人员已知的。
注意,化学选择性除去绝缘材料以便将传导材料暴露于孔隙的步骤,并不是必须在蚀刻半导体基板101中的一个或更多孔160之后进行,而是还可以在参考图9A、9B所讨论的回蚀步骤之后应用。
而且,虽然参考图9A、图9B讨论的回蚀步骤从背面产生了孔隙,其具有足以定义出通过多于一个调节器的整个结构的通孔的尺寸,将理解的是,这样的回蚀孔隙也可针对每调节器进行布置。使用多个调节器的单个背面孔隙的优点是简化了制造过程,这归因于在反面蚀刻步骤中使用的掩模的更低的复杂度,以及更低的准直要求。
图10示出了射束阻断器阵列的另一部分的简化横截面视图。尤其是,图10示意性地描绘了射束阻断器阵列的一部分,其包括光敏元件。在所示出的实施例中,光敏元件包括二极管241,其具有第一和第二区241P、241N,以及在那些区241N、241P之间的结242。在二极管241顶部上存在抗反射涂层(antireflection coating)243。这样的抗反射涂层243被布置成阻止由于反射引起的光强度降低。
在所示出的实施例中,在二极管241顶部上的中间连接结构100已经被除去,以产生空穴250。这样的去除可通过在完成中间连接结构100之后进行蚀刻来执行。备选地,空穴250可在执行蚀刻步骤以获得图8E中示出的结构的过程中产生。在空穴250产生之前可沉积抗反射涂层243。通过选定选择性蚀刻剂并且/或者为涂层提供适宜的且光学透明的蚀刻停止层,在蚀刻步骤中将不除去涂层243。备选地,抗反射涂层243可以在稍后沉积,即,在产生空穴250之后的沉积。
如在图10的实施例中所示出的,额外的导电层260可被添加到中间连接结构100中。这样的额外的中间连接层260可起到所谓的重新分配层和/或缓冲金属化层的作用,正如芯片级封装(chip scale packaging)领域技术人员将获知的。在一些实施例中,额外的中间连接层260包括两个子层,即,底部钝化层和顶部传导层。钝化层被布置成保护中间连接结构100免受由外部影响(例如,在制造过程中对主体的进一步的机械操作)导致的损害。顶部传导层可被用于实现与其它结构的传导连接。而且,尤其是在所有处理步骤之后在主体顶部上溅射顶部传导层时,顶部传导层可覆盖漫游穿过系统的绝缘粒子。覆盖这样的绝缘粒子会减少系统中杂散场源的数目。
在另一个适宜的实施方式中,在光敏二极管41和中间连接结构100之间横向地存在第一和第二边区247、248。在此第一边区247处于朝向未示出的偏转器一侧。第一边区247在此比第二边区248小。该实施例允许以稍微小于90度的入射角进行光束传输。
如图10所示的在空穴250之内提供光敏元件尤其是可适宜于直径比空穴250的高度小或相当的光敏元件。在这种情况下,空穴250的侧面有效地阻挡起源于光敏元件的电场,尤其是抗反射涂层243。该场是由于散射带电粒子的聚集而存在的。角β的正切等于空穴的直径和高度之比。可适宜地,角β大于约45度,更适宜地大于约60度。
如果光敏元件开始起到带电粒子源的作用,这可能干扰一个或多个接近射束的清洁通道(clean passage)(图10中未示出)。省去抗反射涂层243可减轻这种非期望的效果。抗反射涂层243通常是由绝缘材料制成,或主要包括绝缘材料,在其中散射带电粒子可相对容易地聚集起来。
但是,省略抗反射涂层243将降低光去耦合的效率。尤其是在要被光学传输的数据量被设计成大(其可能为每一个偏转器大约100MBit/s)的情况下,光去耦合效率是重要的。高的效率能够传输以高频(例如,以10MHz以上,优选地在100MHz以上且适宜地在1GHz以上,的频率)调节的光束。
在图10中示出的实施例中,在抗反射涂层顶部上存在光透明的导电涂层270,以起到波束保护器的作用。这样的涂层270可替代波束保护器的其它实施例,或除其它实施例以外被额外使用,这些其它的实施例将在后面进行描述。在空穴250中提供传导涂层270可以本领域技术人员已知的方法完成。例如,一种是在单个步骤中图案化抗反射涂层243以及传导涂层270。备选地,传导涂层270可用适宜的印刷处理来提供。传导涂层270可包括从以下材料组中选出的材料,该材料组包括铟锡氧化物(indium-tin-oxide)(ITO),以及结合多酸的导电聚合体,诸如聚-3,4-乙烯二氧噻吩(PEDOT)。
在图10中示出的二极管241典型地为在支撑基板101中通过适宜的掺杂以获得掺杂区241P、241N而形成的二极管。典型地,基板101主要包括硅,并且二极管241被称为硅二极管。对于需要高速的操作的一些应用来说,硅二极管的反应时间可能太慢。因此,尤其是针对较高速度的应用,优选地使用锗-二极管。锗二极管不必须集成在支撑基板101中,而是,它们可通过将锗板接合在中间连接结构100的顶部上(例如,通过使用阳极接合法)来形成。接合可通过将中间绝缘层(例如,二氧化硅层)沉积到中间连接结构100的顶部上,然后采用可适宜的抛光步骤以获得基本平坦的表面来执行。基本平坦的表面然后实现接收用于接合的锗板的目的。接合锗板之后,该板可适宜地图案化,以在预定的位置处获得二极管,此后称为锗二极管。注意,通过这种方式形成的锗二极管并不会像图10中的硅二极管241那样存在于空穴250中。起源于锗二极管的电场因此并不会基本上被中间连接结构100阻挡。对于这些实施例,使用波束保护器可能是令人期望的。这样的波束保护器的实施例将参考图11、图12和图13进行描述。
正如早前所提及的,该结构的实施例可配备有波束保护器。这样的波束保护器可采用基本平行于射束阻断器阵列9的基板101的板组件的形式。备选地,其可实现成从这样的板延伸出的侧壁。参考图11至图13将讨论波束保护器的不同实施例。
图11示出了在图10中示出的结构的进一步的实施例。在图11的实施例中,主体280被组装到中间连接结构100。为了该组装使用了焊料球275。焊料球275延伸穿过在IC制造过程中普遍使用的钝化层265。主体280可适宜地用作波束保护器,以便于阻挡起源于光敏元件的电场。在图11中还示出了代表这样的电场的场线290的示范性定向。
图12示出了具有波束保护器300的射束阻断器阵列309的示意性横截面视图。射束阻断器阵列309可被再划分成波束区域和非波束区域,正如图5示意性地示出的。在此非波束区域包括多个光敏元件340,其被布置成接收光束317。波束区域包括多个相邻的偏转器330。在此通过点划线箭头描绘的光束317具有大致为90度的入射角。注意这并不是必须的。
在图12中示出的波束保护器300的实施例包括基板310,其配备有从其上延伸出的侧壁320。侧壁320位于基板310上邻近与射束307的轨迹对准的孔隙335。应注意,虽然在图12中的射束307垂直地通过射束阵列309,但是这并不是必须的。
侧壁320可适宜地由传导材料构成。在一些实施例中,侧壁320被围绕孔隙335周向布置。在一些其它实施例中,侧壁320被围绕由一个或更多光敏元件340定义出的横向区域周向布置。在这样的情况下,可提供侧壁结构320,其包括环绕光敏元件的横向区域延伸的侧壁,和环绕孔隙335延伸的侧壁。
图13示出了具有波束保护器300的射束消隐布置309的又另一个实施例。该实施例的射束消隐布置309包括第一基板400和第二基板410。偏转器330被定义成在第一基板400上。光敏元件340被定义成在第二基板410的表面处。焊料球420或其它类型的连接器提供了从第一基板400到第二基板410的机械连接,以及在光敏元件340和偏转器330之间的电连接,和/或任意的中间电路。光束317从相反方向(例如,列的顶侧)到达光敏元件340。到那里,在第一基板400中存在径向孔隙435。波束保护器300被实现成围绕多个光敏元件340周向延伸的侧壁。
通过参考以上讨论的特定实施例已经描述了本发明。将认识到的是,这些实施例易具有对于那些本领域技术人员来说熟知的各种变形和备选形式,而不背离本发明的精神和范围。据此,虽然已经说明了特定的实施例,但是这些仅是示例,并不对本发明的范围构成限制,本发明的范围在随附的权利要求书中限定。