CN102668348A - 转换器 - Google Patents

转换器 Download PDF

Info

Publication number
CN102668348A
CN102668348A CN2011800046635A CN201180004663A CN102668348A CN 102668348 A CN102668348 A CN 102668348A CN 2011800046635 A CN2011800046635 A CN 2011800046635A CN 201180004663 A CN201180004663 A CN 201180004663A CN 102668348 A CN102668348 A CN 102668348A
Authority
CN
China
Prior art keywords
switch element
switch
driver circuit
diode
gate driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800046635A
Other languages
English (en)
Other versions
CN102668348B (zh
Inventor
北畠真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102668348A publication Critical patent/CN102668348A/zh
Application granted granted Critical
Publication of CN102668348B publication Critical patent/CN102668348B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Rectifiers (AREA)

Abstract

本发明提供一种转换器，其具备：第1开关单元；第2开关单元，其与第1开关单元的开关动作同步地进行开关动作；和栅极驱动电路，其通过脉冲宽度调制来控制第1开关单元和第2开关单元的导通动作及截止动作，第1及第2开关单元具有：在导通动作时在正向及反向的双向导通而在截止动作时正向不导通的沟道区域；和仅在反向导通的单极型的二极管区域，栅极驱动电路使从栅极驱动电路输出用于第1开关单元的开关动作的信号的定时、与从栅极驱动电路输出用于第2开关单元的开关动作的信号的定时相一致。

Description

转换器
技术领域
本发明涉及在采用同步整流方式的转换器(converter)中简化栅极驱动电路的结构的技术。
背景技术
已知一种转换器，其采用所谓的同步整流方式，使作为整流元件的整流用开关单元与主开关单元同步地进行动作以进行整流动作(例如，专利文献1)。在采用同步整流方式的转换器中，以低于回流二极管的启动电压的电压使整流用开关单元进行动作，由此其优点在于可实现电力变换效率的提高。
图28表示包括采用同步整流方式的转换器的负载驱动系统的整体结构。
负载驱动系统900具备直流电源DC、降压转换器904、逆变器901、以及作为负载的三相交流电动机903。
降压转换器904具备：主开关单元M9、整流用开关单元R9、平滑电容器902、电感器906、栅极驱动电路GD91、92。
主开关单元M9与整流用开关单元R9串联连接，开关单元M9、R9为了实现同步整流，由金属-氧化物-半导体场效应晶体管(Metal-OXide-Semiconductor Field Effect Transistor，以下记为MOSFET。)为代表的、在导通情况下具有在正向和反向的双向导通的沟道区域的功率半导体元件构成。
开关单元M9、R9的栅极端子分别与栅极驱动电路GD91、GD92连接，从栅极驱动电路GD91、GD92输出的栅极驱动信号SgM9、SgR9被输出至开关单元M9、R9的栅极端子，以控制开关单元M9、R9的动作。
在主开关单元M9的漏极-源极之间，按照与主开关单元M9的输入输出方向逆并联的方式设有回流二极管DM9，同样，在整流用开关单元R9也设有回流二极管DR9。使用回流二极管DM9、DR9的目的在于，在开关单元M9、R9的双方都截止的情况下确保使电流回流的路径。在专利文献2中公开了如下的技术，将构成开关单元的MOSFET自身构造上具备的、仅在反方向导通的双极型的二极管区域用作回流二极管DR9。根据该结构，不需要在MOSFET之外另行设置二极管，达到了能够实现开关单元小型化的这种效果。此外，MOSFET自身构造上具备的二极管区域也被称为体二极管或寄生二极管。
逆变器(inverter)901具备U相臂、V相臂、W相臂并联连接而成的三相桥式电路，将从降压转换器904供给的直流电流变换为三相交流电流，并向三相交流电动机903供电。
接下来，参照图28、29说明降压转换器904的动作。图29是表示负载驱动系统900具备的降压转换器904动作时的时序图。
在图29(a)中，以实线表示电感器906中流过的电流，以虚线表示电感器906中流过的电流的平均值IL，该平均值IL为降压转换器904的输出电流。
图29(b)表示栅极驱动信号SgM9的电压波形，图29(c)表示栅极驱动信号SgR9的电压波形。在栅极驱动信号SgM9、SgR9中的高电平期间对应的开关单元导通，在低电平期间截止。以下，将主开关单元M9导通、整流用开关单元R9截止的期间称为“A期间”，将主开关单元M9截止、整流用开关单元R9导通的期间称为“B期间”。
首先，在A期间中，随着在电感器906中流过电流，电感器906的电压上升并积蓄能量。另一方面，在B期间中，放出电感器906所积蓄的能量，电感器906中流过的电流减少。伴随于此，电感器906的电压下降。这样，通过反复A期间、B期间，就会像图29(a)所示那样将降压转换器904的输出电流控制在大致恒定值。
现有技术文献
专利文献
专利文献1：JP特开2005-341769号公报
专利文献2：JP特开2008-61403号公报
专利文献3：JP特开2002-299625号公报
专利文献4：JP特开2008-17237号公报
非专利文献
非专利文献1：H.Lendenmann et al.，Materials Science Forum389-393，1259(2002).
非专利文献2：J.P.Bergman，et al.，Materials Science Forum353-356，299(2001).
发明内容
【发明要解决的技术问题】
以往，为了防止流过因开关单元M9、R9的双方都导通引起的短路电流，如图29(b)、(c)所示那样，在栅极驱动信号SgM9、SgR9中设置空载时间DT1、DT2。因此，栅极驱动电路GD必需设置用于接收外部输入的脉冲宽度调制(Pulse Width Modulation)信号(以下，记为PWM信号)并基于这些信号生成设置有空载时间DT1、DT2的栅极驱动信号SgM9、SgR9的结构。其结果，产生了栅极驱动电路结构复杂化的问题。
本发明是鉴于上述问题进行的，其目的在于提供一种防止在主开关单元和整流用开关单元之间流过短路电流，同时能够简化栅极驱动电路结构的转换器。
【用于解决问题的技术方案】
为了实现上述目的，本说明书中公开的转换器是是同步整流型的转换器，其具备：第1开关单元；第2开关单元，其与所述第1开关单元串联连接，与所述第1开关单元的开关动作同步地进行开关动作；和栅极驱动电路，其通过脉冲宽度调制来控制所述第1开关单元和所述第2开关单元的导通动作及截止动作，其中，所述第1及第2开关单元具有：在导通动作时在正向及反向的双向导通而在截止动作时正向不导通的沟道区域；和仅在所述反向导通的单极型的二极管区域，所述栅极驱动电路，使从所述栅极驱动电路输出用于所述第1开关单元变为所述导通的开关动作的信号的定时、与从所述栅极驱动电路输出用于所述第2开关单元变为所述截止的开关动作的信号的定时相一致，并且使从所述栅极驱动电路输出用于所述第1开关单元变为所述截止的开关动作的信号的定时、与从所述栅极驱动电路输出用于所述第2开关单元变为所述导通的开关动作的信号的定时相一致。
【发明效果】
根据本说明书公开的转换器的结构，由于开关单元具有在正向及反向的双向进行导通的沟道区域，因此通过使用该等开关单元能够实现同步整流方式。
另一方面，由于开关单元还具备仅在反向导通的二极管区域，因此能够将开关单元作为回流二极管发挥作用。并且，由于单极型的二极管区域与双极型的二极管区域相比，其开关速度块且正向的电压降也低，因此能够降低开关损耗。如上述那样，一般已知被串联连接的开关单元的双方处于导通会流过短路电流。但是，本申请发明者通过认真研究之后发现，只要该双方开关单元处于导通的期间为规定期间内则不会流过短路电流。产生不会流过该短路电流的“规定期间”的原因在于，直流电源与转换器之间的布线具有寄生电感等。
因此，本说明书公开的转换器具备的栅极驱动电路按照在第1开关单元与第2开关单元之间，使用于开关动作的信号从栅极驱动电路输出的定时相一致的方式来控制各开关单元。其结果，能够实现不需要用于生成设置了空载时间的栅极驱动信号的结构的栅极驱动电路。
在此，所谓“使用于开关动作的信号从栅极驱动电路输出的定时相一致”，是指在栅极驱动电路作为针对各开关单元的指令而输出的信号波形上，第1开关单元进行开关动作的定时与第2开关单元进行开关动作的定时相一致。但是，即便在针对上述开关单元的指令的信号波形上第1及第2开关单元进行开关动作的定时相一致，实际中也存在第1及第2开关单元所进行的开关动作的定时不一致的情况。这是因为从栅极驱动电路输出至各开关单元的上述指令的传送延迟中存在偏差、各开关单元自身的阈值存在偏差等各种原因而产生的。在此，实际中不仅包含第1开关单元和第2开关单元进行的开关动作的定时相一致的情况，还包含实际上尽管第1开关单元和第2开关单元进行的开关动作的定时错开，但是按照双方开关单元处于导通的期间包含在上述“规定期间”内的方式错开的情况。
再有，即便构成为在栅极驱动信号中没有设置空载时间，在实际的开关单元的驱动中，由于上述的原因，也会存在第1及第2开关单元双方都处于截止的期间。假设在使用双极型二极管时产生了双方开关单元处于截止的期间的情况下，会流过因所谓少数载流子积蓄效应引起的恢复电流。在流过该恢复电流的期间中，双方的开关单元处于导通，即，流过恢复电流的期间相当于双方开关单元处于导通的期间。因此，在流过恢复电流的期间超过了上述“规定期间”的情况下，意味着双方开关单元处于导通的期间超过了“规定期间”，会在开关单元间流过短路电流。
但是，由于在本发明中使二极管区域为单极型，因此即便产生双方开关单元处于截止的期间，也几乎不出现流过因少数载流子积蓄效应引起的恢复电流的期间。因此，能够防止因流过恢复电流的期间超过“规定期间”而流过短路电流。
如以上所说明那样，能够提供一种防止在主开关单元与整流用开关单元间流过短路电流，同时能够简化栅极驱动电路的结构的转换器。
附图说明
图1是表示具备第1实施方式所涉及的降压转换器104的负载驱动系统100的整体结构的图。
图2是表示第1实施方式所涉及的栅极驱动电路GD1的电路结构的示意图。
图3是示意地表示第1实施方式所涉及的降压转换器104具备的开关单元M1、R1的结构的剖视图。
图4是表示第1实施方式所涉及的降压转换器104动作时的时序图。
图5是将栅极驱动信号SgM1、SgR1的电压波形和开关单元M
1、R1的状态对应起来进行表示的时序图。
图6是示意地表示比较例(专利文献2)所涉及的开关单元的结构的剖视图。
图7表示比较例所涉及的存在主开关单元、整流用开关单元的双方处于截止的期间时的时序图。
图8表示第1实施方式所涉及的存在开关单元M1、R1的双方处于截止的期间时的时序图。
图9是表示具备第2实施方式所涉及的降压转换器204的负载驱动系统200的整体结构的图。
图10是示意地表示第2实施方式所涉及的降压转换器204具备的开关单元M2、R2的结构的剖视图。
图11是用于说明第2实施方式所涉及的降压转换器204具备的开关单元M2、R2的动作的示意剖视图。
图12是用于说明第2实施方式所涉及的半导体元件2000的正向、反向特性的图。
图13(a)是表示第2实施方式所涉及的半导体元件2000的室温中的I-V特性的图，(b)是表示作为比较例的采用Si半导体的MOSFET的室温中的I-V特性的图。
图14是表示第2实施方式所涉及的半导体元件2000的制造方法的一例的图。
图15是表示第2实施方式所涉及的半导体元件2000的制造方法的一例的图。
图16是表示第2实施方式所涉及的半导体元件2000的制造方法的一例的图。
图17是表示第2实施方式所涉及的半导体元件2000的制造方法的一例的图。
图18是示意地表示第2实施方式的变形例所涉及的半导体元件2000A的结构的剖视图。
图19是表示第2实施方式的变形例所涉及的半导体元件2000A的制造方法的一例的图。
图20是表示第2实施方式的变形例所涉及的半导体元件2000A的制造方法的一例的图。
图21是表示第2实施方式的变形例所涉及的半导体元件2000A的制造方法的一例的图。
图22是表示第2实施方式的变形例所涉及的半导体元件2000A的制造方法的一例的图。
图23(a)是表示第3实施方式所涉及的栅极驱动电路的电路结构的图，(b)是表示进行开关动作时的开关单元的端子间电压波动的图。
图24(a)是表示进行开关动作时的主开关单元的端子间电压波动的图，(b)是表示进行开关动作时的整流用开关单元的端子间电压波动的图。
图25是表示第4实施方式所涉及的栅极驱动电路的电路结构的图。
图26是表示具备第5实施方式所涉及的升压转换器504的负载驱动系统500的整体结构的图。
图27是表示具备第6实施方式所涉及的升降压转换器604的负载驱动系统600的整体结构的图。
图28是表示具备采用了同步整流方式的转换器的负载驱动系统的整体结构的图。
图29表示负载驱动系统900具备的降压转换器904动作时的时序图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
第1实施方式
(整体结构)
图1表示具备第1实施方式所涉及的转换器的负载驱动系统100的整体结构图。在本实施方式中，说明以三相交流电动机为负载的结构。
负载驱动系统100具备直流电源DC、降压转换器104、逆变器101、三相交流电动机103、控制器105。
直流电源DC例如是对电源系统进行整流而得到的直流电源、或者是电池类型(代表的有镍氢或锂离子等的二次电池)的直流电源。
降压转换器104对直流电源DC的电压进行降压，将降压后的直流电压输出至逆变器101。具体而言，降压转换器104具备：主开关单元M1、整流用开关单元R1、平滑电容器102、电感器106、栅极驱动电路GD1。
主开关单元M1与整流用开关单元R1串联连接，开关单元M1、R1为了实现同步整流，由在导通情况下具有在正向和反向的双向导通的沟道区域的功率半导体元件构成。开关单元M1、R1具备仅在反方向导通的单极型二极管区域，使该二极管区域作为回流二极管DH1、DL1发挥功能。由于本实施方式中的二极管区域是单极型，因此与双极型二极管区域相比，其正向的开关速度快，此外正向的电压下降低。因此，与以往相比，通过使开关速度高速化、或者降低二极管区域的导通损耗，从而能够提高电力变换效率。此外，正向的电压降较低不仅可提高电力变换效率，而且对于抑制作为回流二极管工作时的发热也是有贡献的。
平滑电容器102、电感器106是与图28中的平滑电容器902、电感器906同样的结构。
栅极驱动电路GD1控制开关单元M1、R1的开关动作，使得基于脉冲宽度调制进行使用被施加了反偏置的开关单元的同步整流。图2表示栅极驱动电路GD1的电路结构的示意图。栅极驱动电路GD1基于所输入的PWM信号P1，生成针对主开关单元M1的栅极端子的指令信号即栅极驱动信号SgM1。另一方面，针对整流用开关单元R1，通过使PWM信号P1的波形翻转生成栅极驱动信号SgR1。也就是说，栅极驱动电路GD1基于一个输入信号(在此为PWM信号P1)生成栅极驱动信号SgM1、SgR1的2个驱动信号。并且，这些栅极驱动信号SgM1、SgR1被输出至开关单元M1、R1的栅极端子，由此控制各开关单元动作的定时。
平滑电容器102是为了抑制负载驱动系统100内的电压波动而设置的。
逆变器101具备U相臂、V相臂、W相臂并联连接而成的三相桥式电路，将从降压转换器104供给的直流电流变换为三相交流电流，并向三相交流电动机103供电。
三相交流电动机103由接受三相交流供电的三相绕组构成。
控制器105生成输出至栅极驱动电路的指令信号。具体来说，控制器105比较载波信号与正弦波形的控制指令信号，将其比较结果也就是PWM信号P1作为指令信号输出至栅极驱动电路GD1。由于使用这样生成的PWM信号P1，因此本实施方式所涉及的降压转换器在开关单元中流过的电流不是0[A]而是有限电流值的情况下，即不是零电流开关的情况下，进行开关单元的导通/截止。在此，所谓零电流开关是指在开关单元中流过的电流为0[A]之后，进行开关单元的导通/截止的开关方式。此外，控制器105也生成输出至逆变器101的指令信号。
(开关单元的结构)
图3是示意地表示本实施方式的降压转换器104具备的开关单元M1、R1的结构的剖面图。
如图3所示，半导体元件1000具有在n+基板110的表面侧层叠n-漂移层111的构造。n+基板110使用以SiC等为代表的宽带隙半导体基板。
在n-漂移层111上形成p型体区域117，在p型体区域117的区域内形成n+源极区域115。
在p型体区域117及n+源极区域115上，形成源极电极113。在n-漂移层111、p型体区域117、n+源极区域115上，隔着栅极绝缘膜116形成栅极电极112，该栅极绝缘膜116由SiO2等的硅氧化膜、硅氧氮化膜、氧化铝(Al2O3等)、HfO等的铪氧化物、Ti、Zr、Nb、Ta等过渡金属氧化物等构成。此外，在n-漂移层111的表面侧，设置由Ni、Ti、Mo等的金属构成的肖特基电极119。
另一方面，在n+基板110的背面侧形成漏极电极114。另外，在图3中的n型区域示出的n上的+和-表示n型杂质浓度的高低，表示按照n-＜n＜n+的顺序n型杂质浓度变高。
如以上说明那样，在半导体元件1000中，由n+基板110、n-漂移层111、p型体区域117、n+源极区域115、源极电极113、栅极绝缘膜116、栅极电极112、漏极电极114形成金属-绝缘体-半导体场效应晶体管(MISFET)构造，将具有该MISFET构造的区域称为MISFET区域142。
该MISFET区域142如文字描述那样是作为MISFET发挥功能的区域。以下，将以源极电极113的电位为基准的漏极电极114的电位定义为Vds[V]，将MISFET的阈值定义为Vth[V]，将以源极电极113的电位为基准的栅极电极112的电位定义为Vgs[V]，并继续进行说明。
在Vds≥0的状态(正偏置的状态)下，在Vgs≥Vth时(MISFET导通时)，因p型体区域117与栅极绝缘膜116之间的界面导通，由此经由JFET(Junction Field effect transistor)区域121从漏极电极114向源极电极113流过电流。以下，在本实施方式中，在MISFET导通时而导通的、相当于p型体区域117与栅极绝缘膜116之间的界面的区域称为“沟道区域”。此外，n-漂移层111的表面侧部分之中的被p型体区域117夹着的区域是JFET区域121。在此，从漏极电极114向源极电极113的方向对应于图3的实线所示的箭头方向，以下，将该方向记为正向。
另一方面，在Vds＜0的状态(反偏置的状态)下，在Vgs≥Vth时(MISFET导通时)，因沟道区域导通，经由JFET区域121从源极电极113向漏极电极114流过电流。在此，从源极电极113向漏极电极114的方向对应于与图3的实线所示的箭头相反的方向，以下，将该方向记为反向。
即，在MISFET导通的情况下，沟道区域无论正向还是反向都导通。
在Vgs＜Vth的情况下(MISFET截止的情况下)，无论正向还是反向都不导通。即，在本实施方式中，在MISFET截止的情况下，沟道区域无论正向还是反向都不导通。
此外，半导体元件1000除了MISFET区域以外还具有二极管区域143，该二极管区域143由n+基板110、n-漂移层111、漏极电极114、肖特基电极119构成。在二极管区域143中，形成由n-漂移层111、肖特基电极119构成的肖特基势垒二极管(以下，记为SBD)120。n-漂移层111相当于本发明中的半导体层。
二极管区域143是发挥单极型二极管特性的区域。在相对于漏极电极114对肖特基电极119施加正电压的状态(正偏置状态)下，如图3中虚线所示的路径那样，从肖特基电极119向漏极电极114流过电流。相反，在相对于漏极电极114对肖特基电极119施加负电压的状态(二极管的反偏置状态)下，肖特基电极119与漏极电极114之间不导通。
在此，在转换器中，连接源极电极113和肖特基电极119进行使用，MISFET区域142与二极管区域143为逆并联的关系。因此，对于MISFET区域142而言，正偏置对应于对于二极管区域143而言的反偏置，而对于MISFET区域142而言，反偏置对应于对于二极管区域143而言的正偏置对应。如上所述，由于将从漏极电极114向源极电极113的方向定义为正向，因此对于二极管区域143而言，为正偏置时(对于MISFET区域142而言为反偏置时)，在二极管区域143中流过反向的电流。此外，对于二极管区域143而言为反偏置时(对于MISFET区域142而言为正偏置时)，在二极管区域143中没有电流流过。
二极管区域143中的在图3的虚线示出的路径上存在的半导体只有n型。因此，该二极管区域143为单极型。
在本实施方式中，将在该二极管区域143中形成的SBD120用作回流二极管DM1、DR1(图1)。这样，由于将用作回流二极管的SBD内置在构成开关单元的半导体元件内，不需要在半导体元件以外另行设置回流二极管。因此，能够使开关单元小型化，削减制造成本。此外，由于能够减少部件数量，因此达到的效果是能够抑制布线具有的寄生电容或寄生电感等引起的不希望的振动或噪声。
此外，构成半导体元件1000的n+基板110是宽带隙半导体的基板。因此，与使用以往的由Si半导体构成的开关单元的情况相比，因为开关动作快，导通电阻低，所以能够降低开关损耗，具有即便在高温下也能够进行稳定的开关动作的优点。除此之外，由于半导体元件1000具有MISFET构造，因此开关速度快。
接下来，使图3所示的半导体元件1000中流过的电流方向对应于图1所示的电流IM1、IR1、ID1的流向进行说明。
如图3中实线所示的方向那样，在沟道区域中正向流过的电流如图1中IM1所示的路径那样，相当于主开关单元M1中流过的电流。如图3中与实线所示的方向相反的方向那样，在沟道区域中反向流过的电流如图1中IR1所示的路径那样，相当于在整流用开关单元R1中流过的电流。图3中虚线所示那样反向流过的电流，如图1中ID1所示的路径那样相当于在整流用开关单元R1中流过的电流。
(开关动作)
图4是表示本实施方式所涉及的降压转换器104动作时的时序图，参照图4(a)～(h)说明本实施方式所涉及的降压转换器104进行的动作。
在图4(a)中，实线表示电感器106中流过的电流，虚线表示电感器106中流过的电流的平均值IL。在A期间，伴随着电感器106中流过电流，电感器106的电压上升蓄积能量。另一方面，在B期间，电感器106放出所蓄积的能量，流过电感器106的电流减少。伴随于此，电感器106的电压下降。
图4(b)表示从控制器105输出的PWM信号P1的电压波形。
图4(c)表示从栅极驱动电路GD1输出的栅极驱动信号SgM1的电压波形，图4(d)表示栅极驱动信号SgR1的电压波形。
图4(e)表示在主开关单元M1的沟道区域中流过的电流IM1(图1)的波形，图4(f)表示在整流用开关单元R1整体中流过的电流的波形。图4(g)表示在整流用开关单元R1中流过的电流之中、沟道区域中流过的电流IR1(图3中的实线路径)的波形，图4(h)表示在回流二极管DR1(SBD120)中流过的电流ID1(图3中的虚线路径)的波形。也就是说，图4(g)与图4(h)的波形之和相当于图4(f)所示的波形。在图4(e)中以向上方的迁移表示正向电流，在图4(f)、(g)、(h)中以向下方的迁移表示正向电流。
本实施方式中的开关动作的特征在于，在图4(c)、(d)所示的栅极驱动信号中未设置空载时间。
因此，如上述那样，因为在图4(c)、(d)所示的栅极驱动信号中不需要设置空载时间，所以能够不必对PWM信号P1进行延迟动作等而直接用作栅极驱动信号SgM1、SgR1。因不需要在栅极驱动信号中设置空载时间，由此能够从栅极驱动电路GD1中去除用于将控制器105所输出的PWM信号P1变换为设置了空载时间的栅极驱动信号SgM1、SgR1的结构，如图2中示出该电路结构那样，能够简化栅极驱动电路的结构。此外，现有技术中降压转换器104需要具备控制主开关单元的栅极驱动电路、控制整流用开关单元的栅极驱动电路的2个栅极驱动电路。但是，根据本实施方式的结构，针对降压转换器104只要配备1个栅极驱动电路，就能够进行针对开关单元的控制，其结果实现转换器组装体积的缩小。
此外，在图4(c)、d)所示的栅极驱动信号中没有设置空载时间的结果，在不存在开关单元M1、R1双方都处于截止的期间的情况下，如图4(h)所示，在回流二极管DR1没有电流流过。
栅极驱动信号中设置的空载时间，本来是为了防止因串联连接的主开关单元M1与整流用开关单元R1同时处于导通状态由此流过短路电流，而设置在栅极驱动信号中的。但是，本申请的发明者经过认真研究发现，只要双方的开关单元处于导通状态的期间是在规定期间内，则在两开关单元之间就不会流过短路电流。
<验证若在规定期间内则不会流过短路电流>
首先，考察开关单元与电源连接的状态。电源与开关单元之间例如可由被称为母线的金属板或金属线连接、或者由在印刷基板上形成的金属线路进行连接。此外，开关单元与地线之间也与电源的情况同样地连接。
上述母线作为电力线路具有电感，其值较小，将这种并非有意设置的电感称为寄生电感。该寄生电感通常难以保持在100[nH]以下的小值。在此，考虑经由具有100[nH]寄生电感的电力线路来连接电源和开关单元的情况。在该状态下，即便使用将主开关单元和整流用开关单元的双方导通的情况下从截止转移至导通的转移时间为0[sec]这种的理想的开关单元，也不会流过短路电流。这是因为：作用于寄生电感L的电源电压V相对于寄生电感L中流过的电流I存在V＝L×dI/dt的关系式。若对该关系式变形，则成为dI/dt＝V/L，如果设定电源电压为100[V]，寄生电感L为100[nH]，则dI/dt＝100[A/sec]。根据该电流的变化dI/dt可知，短路电流随着时间经过而增大，在从双方的开关单元变为导通开始经过1[ns]之后，开关单元中流过1[A]的短路电流。
通常，对于转换器而言，由于在开关单元中流过10[A]左右以上的电流，因此即便在这种的开关单元中流过电流，也不会引起开关单元和母线的损坏。根据上述见解可知，为了流过10[A]左右的电流，需要10[ns]左右的时间。因此，这表示只要双方开关单元处于导通的期间为上述的10[ns]左右的期间，在开关单元中就不会流过短路电流，能进行稳定动作。
此外，在上述寄生电感L为10[nH]的情况下，从双方的开关单元变为导通开始经过10[ns]之后，在开关单元中流过100[A]的电流，但是此时作为短期间的脉冲电流也是能够容许的。
然而，在将寄生电感L设定为100[nH]的情况下，若双方的开关单元处于导通的期间持续100[ns]以上，则开关单元中流过的电流变为100[A]以上，难以进行安全动作。
通过以上的验证，表示出即便存在双方的开关单元导通的期间只要该期间为10～100[ns]左右也不会流过短路电流，能够进行安全动作。
<PWM信号与栅极驱动信号的波形不一致的情况>
如以上所说明那样，在本实施方式中，通过使从栅极驱动电路输出用于各开关单元的开关动作的信号的定时一致，由此不必在栅极驱动信号中设置空载时间。在此，所谓“使用于各开关单元的开关动作的信号从栅极驱动电路输出的定时一致”，是指在栅极驱动电路作为针对各开关单元的指令而输出的信号波形上，高侧开关单元H1进行开关动作的定时、与低侧开关单元L1进行开关动作的定时相一致。但是，在连接栅极驱动电路和开关单元的布线上包含寄生电容和寄生电感等，会产生由此引起的延迟。因此，在“使从栅极驱动电路输出用于各开关单元的开关动作的信号的定时一致”中，不仅存在栅极驱动信号指定的定时与实际各开关单元进行的开关动作的定时相一致的情况，也可能存在栅极驱动信号指定的定时与实际进行各开关单元的开关动作的定时不一致的情况。利用图5详细进行说明。
图5是将栅极驱动信号SgM1、SgR1的电压波形和开关单元M1、R1的状态对应起来表示的时序图。
图5(a)表示栅极驱动信号SgM1、SgR1的电压波形。另一方面，图5(b)～(e)表示开关单元M1、R1为导通状态或截止状态的某个状态，上侧的波形表示主开关单元M1的状态，下侧的波形表示整流用开关单元R1的状态。
图5(b)表示栅极驱动信号SgM1、SgR1指定的定时与实际各开关单元进行的开关动作的定时相一致的情况。该图5(b)所示的情况对应于图4所示的时序图。
图5(c)～(e)表示栅极驱动信号SgM1、SgR1指定的定时与实际各开关单元进行的开关动作的定时不一致的情况。在图5(c)中，按照存在主开关单元M1和整流用开关单元R1的双方都处于截止的期间的方式进行动作。此外，在图5(d)中，相对于主开关单元M1，整流用开关单元R1的开关动作整体存在延迟。最后，在图5(e)中，存在主开关单元M1和整流用开关单元R1的双方都处于导通的期间。
在图5(d)、(e)的情况下，只要开关单元双方都处于导通状态的A期间、B期间的长度为10～100[ns]，则根据上述的验证所示那样，不会流过短路电流。
在图5(c)、(d)的情况下，存在开关单元双方都处于截止状态的C期间、D期间、E期间。
在此，若使用专利文献2中记载的开关单元，并且如上述C期间、D期间、E期间那样出现开关单元M1、R1双方处于截止的期间的情况下，存在有可能在开关单元M1、R1之间流过短路电流的问题。参照图6、7对其进行详细说明。
图6是示意表示作为比较例的专利文献2所涉及的开关单元的结构的剖视图。构成开关单元的半导体元件9000与图3中记载的半导体元件1000中的MISFET区域的构造同样，以由SiC等的宽带隙半导体构成的MISFET作为基本构造。
半导体元件9000在n+基板(SiC基板)910的表面侧层叠n-漂移层911，在其上方依次形成p型体区域917、n+源极区域915。在p型体区域917及n+源极区域915上形成源极电极913。在n-漂移层911、p型体区域917、n+源极区域915上，隔着栅极绝缘膜916形成栅极电极912。另一方面，在n+基板910的背面侧形成漏极电极914。在半导体元件9000中流过正向电流的情况下，如实线所示的路径那样，经由相当于p型体区域917和栅极绝缘膜916之间的界面的区域即沟道区域在JFET区域921中流过电流。此外，在该路径中流过的电流相当于在主开关单元中流过的电流。另一方面，在对整流用开关单元施加反偏置进行同步整流的情况下，在与实线所示的路径相反的方向上流过电流。
在n-漂移层911和p型体区域917的界面，由PN结形成寄生的体二极管925(有时也称为寄生二极管。)。体二极管925是在MISFET中在构造上形成的寄生要素。在半导体元件9000作为二极管发挥作用时，即反向流过电流时，沿着虚线所示的路径在体二极管925中流过电流。
在专利文献2中，该体二极管925被用作回流二极管。根据这种结构，较之与半导体元件9000另行连接二极管将其用作回流二极管的情况，能够实现开关单元的小型化。
但是，若将P N结的体二极管用作回流二极管，则因流过恢复电流而存在有可能流过短路电流的问题。参照图7的时序图对此进行详细说明。
图7是表示比较例所涉及的存在主开关单元、整流用开关单元的双方处于截止的期间的情况下的时序图。图7中是对应于图5(c)所示的情况的时序图。
在图7(a)中，实线表示在降压转换器所具备的电感器中流过的电流，虚线表示在电感器中流过的电流的平均值IL。
图7(b)表示输出至主开关单元的栅极驱动信号的电压波形，图7(c)表示输出至整流用开关单元的栅极驱动信号的电压波形。
图7(d)、(e)分别表示主开关单元、整流用开关单元处于导通状态或者截止状态的某个状态。
图7(f)表示在主开关单元的沟道区域中流过的电流的波形，图7(g)表示在整流用开关单元整体中流过的电流的波形。图7(h)表示在整流用开关单元中流过的电流之中的、流过沟道区域的电流的波形，图7(i)表示流过体二极管925的电流(图6的虚线的路径)的波形。即，图7(h)和图7(i)的波形相加相当于图7(g)所示的波形。在图7(f)中以向上方的转移表示正向电流，在图7(g)、(h)、(i)中以向下方的转移表示正向电流。
在空载时间DT1、DT2的期间，仅在双方的开关单元处于截止的期间，在回流二极管中流过反向电流。在此，被用作回流二极管的体二极管925是PN二极管、即双极型元件。因此，流过因所谓的少数载流子积蓄效应而引起的恢复电流(A)。若具体进行说明，当从在空载时间DT2在回流二极管中流过反向电流的状态(对于回流二极管来说为正偏置的状态)起、转移至时刻(1)所示的主开关单元导通的状态时，回流二极管从正偏置切换至反偏置。此时，由于回流二极管是双极型元件，因此需要用于从正偏置状态下在回流二极管中流过反向电流的状态切换至没有二极管反偏置的正向电流流过的截止状态的期间。用于向该截止状态切换的期间相当于n区域中存在的少数载流子(空穴)消失的期间，在该期间流过作为反向电流的恢复电流(A)。
再者，流过恢复电流的期间(恢复时间)在Si半导体的P N结型二极管中为数百[ns]以上的程度。
如图7(f)、(g)所示，流过该恢复电流的期间是主开关单元和整流用开关单元的双方处于导通的状态(导通状态)。即，流过恢复电流的期间相当于双方的开关单元处于导通的期间。因此，在流过恢复电流的期间超过上述的10～100[ns]的期间的情况下，意味着双方的开关单元处于导通的期间超过了10～100[ns]的期间，会在开关单元之间流过短路电流。
再有，对于使用专利文献2所涉及的开关单元时的问题，除了上述说明的短路电流的问题以外，还列举出如下问题。首先，已知恢复电流是开关损耗、噪声增大、因过电流引起的元件损坏等问题的原因。由于回流二极管中反向流过的电流量越多，则恢复电流越大，因此在转换器中使用的开关单元这种的处理大功率的功率半导体元件的情况下，该问题尤为显著。此外，在将MISFET具有的体二极管用作回流二极管的情况下，据称会出现MISFET的结晶劣化(专利文献4、非专利文献1)，其结果将无法保障MISFET的稳定动作。并且，作为SiC固有的技术问题，在PN结中持续流过正向电流会引起SiC的结晶缺陷增大，伴随于此存在开关损耗增大的问题(非专利文献2)。再有，由于SiC是宽带隙半导体，因此体二极管的室温中的启动电压为较高的约2.7V，其结果还存在损耗变大的问题。
另一方面，在使用本实施方式所涉及的开关单元的情况下，即便出现开关单元双方处于截止状态的期间，也不会产生专利文献2中发生的短路电流的问题。参照图8对此进行说明。
图8是表示本实施方式所涉及的存在开关单元M1、R1的双方处于截止的期间的情况下的时序图。在图8中也与图7同样，表示对应于图5(c)所示的情况的时序图。此外，图8(a)～(i)所示的波形对应于图7(a)～(i)所示的波形。
在本实施方式中，如图3所示那样SBD被用作回流二极管。由于SBD是单极型二极管，因此不同于MISFET自身具有的体二极管这种的双极型二极管，没有少数载流子流入。因此，如图8(i)中的时刻(1)所示，几乎不存在流过因少数载流子积蓄效应引起的恢复电流的期间。因此，能够防止由于流过恢复电流的期间超过上述的10[ns]-100[ns]的期间而流过短路电流的情况。
再有，因为几乎没有恢复电流流过，从而以此为原因的开关损耗被降低，所以能够提高开关频率。其结果，由于能够减小作为被动部件的电容器的电容值和作为被动部件的电抗器的电感值，因此能够实现电容器及电抗器的小型化，并且有助于成本的降低。此外，若噪声降低，则能够削减噪声滤波器等的减噪部件，可降低成本。
此外，在本实施方式中，由于在MISFET具有的体二极管中没有电流流过，因此不会引起MISFET出现结晶劣化、或者因二极管的启动电压较高而导致损耗变大等的问题。
第2实施方式
以下，对于第2实施方式主要说明与第1实施方式不同的部分。此外，由于本实施方式中的时序图与图4相同，因此省略说明。
(整体结构)
图9表示具备第2实施方式所涉及的降压转换器的负载驱动系统200的整体结构图。与第1实施方式所涉及的负载驱动系统100的不同点是降压转换器204的结构，特别是开关单元M2、R2的结构。此外，对于与负载驱动系统100相同的结构附于与图1相同的符号，并省略其说明。
降压转换器204是主开关单元M2和整流用开关单元R2串联连接而成。栅极驱动电路GD2基于从控制器105输出的PWM信号P1，生成针对主开关单元M2、R2的栅极驱动信号SgM1、SgR1。尽管在开关单元M2、R2中分别连接回流二极管DM2、DR2，但本实施方式所涉及的开关单元M2、R2的结构与第1实施方式所涉及的开关单元M1、R1的结构不同。以下，参照图10、图28对其不同点进行说明。
(开关单元的结构)
图10是示意地表示本实施方式的降压转换器204具备的开关单元M2、R2的结构的剖面图。另一方面，图28是用于说明开关单元M2、R2的动作的示意剖面图，是仅从图10所示的构成中取出用于说明动作所需要的部分的剖面图。构成开关单元M2、R2的半导体元件2000与第1的实施方式同样，由具有金属-绝缘体-半导体场效应晶体管(MISFET)构造的宽带隙半导体构成。
如图10、11所示，半导体元件2000具有在n+基板210的表面侧层叠了n-漂移层211的构造。n+基板210采用以SiC等为代表的宽带隙半导体基板。
在n-漂移层211内形成p型体区域217，在p型体区域217的区域内形成n+源极区域215。在p型体区域217的区域内还形成p型接触区域218。在n+源极区域215及p型接触区域218上，形成源极电极213。源极电极213与n+源极区域215及p型接触区域218的双方电连接。
此外，将n-漂移层211的表面侧部分之中的由p型体区域217夹着的区域作为JFET区域221。
在n-漂移层211上，形成通过外延生长所形成的n型SiC半导体层即作为碳化硅半导体层的沟道层222。沟道层222形成得与p型体区域217及n+源极区域215的至少一部分相接。在沟道层222上，隔着栅极绝缘膜216形成栅极电极212。在多个栅极电极212之间形成层间绝缘膜227，在其上方层叠源极布线226。
另一方面，在n+基板210的背面侧形成漏极电极214，在漏极电极214的背面侧形成芯片接合(die bonding)用的背面电极228(图10)。
如图28所示，在半导体元件2000中，由n+基板210、n-漂移层211、p型体区域217、n+源极区域215、p型接触区域218、源极电极213、沟道层222、栅极绝缘膜216、栅极电极212、漏极电极214形成金属-绝缘体-半导体场效应晶体管(MISFET)构造，将具有该MISFET构造的区域称为MISFET区域242。
在图11中，位于沟道层222中的p型体区域217上方的区域223，是作为在MISFET导通的情况下源极电极213与漏极电极214之间导通时的沟道发挥功能的区域。以下，将该区域223称为沟道区域223。此外，沟道区域223的长度由图面上的与p型体区域217中的沟道层222相接的界面的水平方向尺寸来规定。
在第1的实施方式中，与MISFET区域142独立地形成二极管区域143，将该二极管区域143作为回流二极管发挥功能。另一方面，在本实施方式中，在半导体元件2000内并不形成独立的二极管区域，而是MISFET区域242兼用作二极管区域。接下来对此进行详细说明。
<半导体元件2000的动作>
参照图11说明半导体元件2000的动作。在以下的说明中，将以源极电极213的电位为基准的漏极电极214的电位定义为Vds[V]，将MISFET的阈值定义为Vth[V]，将以源极电极213的电位为基准的栅极电极212的电位定义为Vgs[V]。
在Vds≥0的状态(正偏置状态)下，在Vgs≥Vth时(MISFET导通时)，沟道区域223变为导通，由此经由JFET区域221流过正向电流。再者，n-漂移层211的表面侧部分之中的被p型体区域217夹着的区域是JFET区域221。此处的正向是与图11的实线所示的路径224相反的方向。
另一方面，在Vds＜0状态(反偏置状态)下，在Vgs≥Vth时(MISFET导通时)，沟道区域223变为导通，由此经由JFET区域221流过反向电流。此处的反向是图11的实线所示的路径224的方向。
即，在MISFET导通的情况下，沟道区域223无论正向还是反向都导通。再者，该动作是与第1实施方式所涉及的半导体元件1000中的MISFET区域142相同的动作。但是，在Vgs＜Vth时(MISFET截止时)的动作与半导体元件1000中的MISFET区域142不同。
在此，利用图12说明本实施方式所涉及的半导体元件2000的正向、反向特性。图12(a)是表示半导体元件2000中的沟道区域223的周边部分的剖视图，图12(b)、(c)是表示出分别在流过(a)所示的A-A’剖面的正向、反向的电流时的传导带能量分布的曲线的图。
首先，参照图12(b)说明半导体元件2000的正向特性(Vds≥0时)。在Vds＝20[V]且Vgs＝0[V]时、即在(b)所示的曲线之中的最上侧的曲线的情况下，由于沟道区域223的传导带能量比源极上区域及JFET上区域的传导带能量高，因此没有载流子流过。并且，若在Vds＝20[V]的状态下按照使Vgs从0V开始上升的方式施加栅极电压，则沟道区域223的传导带能量下降，源极上区域与沟道区域223之间的势垒消失。由此，从源极区域215经由沟道区域223向JFET区域221侧(漏极电极214侧)流入载流子(电子)。
接下来，参照图12(c)说明半导体元件2000的反向特性(Vds＜0时)。在Vgs＝0[V]且Vds＝0[V]时，即在(c)所示的曲线之中的最下侧的曲线的情况下，由于沟道区域223的传导带能量比源极上区域及JFET上区域的传导带能量还高，因此没有载流子流过。并且，若在Vgs＝0[V]的状态下使Vds从0V开始下降，则JFET上区域的传导带能量升高，与沟道区域223之间的势垒变低。由此，从JFET区域221侧(漏极电极侧)经由沟道区域223向源极区域215流入载流子(电子)。由此，在反向电流流过体二极管225之前，开始在沟道层222内的沟道区域223、即沟道二极管中流动。将沟道二极管中流出电流的Vds的绝对值定义为Vf0。
在第1实施方式的MISFET区域142中，在Vgs＜Vth时(MISFET截止时)，沟道区域无论正向还是反向都不会导通。另一方面，在本实施方式中的MISFET区域242中，即便在0≤Vgs＜Vth时(MISFET截止时)，只要满足Vds＜-Vf0(反偏置状态)的条件，沟道区域223就会导通，由此经由JFET区域221流过反向电流，即在图11的实线所示的路径224的方向上流过电流。因此，在满足0≤Vgs＜Vth、且Vds＜-Vf0的条件时，MISFET区域242能够作为二极管区域发挥作用。在本实施方式中，将MISFET区域242具备的作为二极管区域的功能用作回流二极管。以下，将在满足0≤Vgs＜Vth、且Vds＜-Vf0的条件时流过反向电流的特性称为沟道二极管。此外，沟道二极管的启动电压(Vf0)设定得小于MISFET区域242具备的体二极管225的启动电压即2.7[V](图13(a))。
在MISFET导通时经由沟道区域223流过反向电流的路径与沟道二极管导通时经由沟道区域223流过反向电流的路径相同，此时的路径是图11中实线所示的路径224。此外，作为参考在图11中以虚线表示了MISFET区域242具备的体二极管225中流过反向电流时的路径，但该虚线所示的路径与实线所示的路径224明显不同。
再者，在0≤Vgs＜Vth且Vds≥0时与一般的MISFET同样，源极电极213与漏极电极214之间无论正向还是反向都不导通，MISFET处于截止状态。
<半导体元件2000的电流-电压特性>
接下来，参照图13说明半导体元件2000的电流-电压特性(I-V特性)。图13(a)表示本申请发明者试制的半导体元件2000的室温中的I-V特性。试制的半导体元件2000是MISFET的一种即采用SiC的DMOSFET(Double ImplantedMOSFET)，具有与图10所示的构造相同的构造。
图13的各曲线是横轴取Vds、纵轴取正向流过的电流值的曲线。假设在电流反向流过时纵轴的值具有负的值。
正向(Vds≥0V)的I-V特性在Vgs＝0、5、10、15、20[V]处测得。反向(Vds≤0V)的I-V特性在Vgs＝0V处测得。
根据图13(a)可知，在半导体元件2000中，反向电流的启动电压Vf0的绝对值为1V附近，是小于作为SiC的PN扩散电位的2.7V的值。在此，PN扩散电位相当于体二极管的启动电压。由此，因为Vf0的绝对值比体二极管的启动电压低，因此反向流动的电流经由MISFET的沟道区域(沟道二极管)流过，而不是经由体二极管流过。
因此，通过使用沟道二极管能够降低导通损耗。此外，由于体二极管的启动电压依赖于半导体材料的带隙大小，因此在碳化硅半导体这种的宽带隙半导体中，体二极管的启动电压特别高。其结果，因经由沟道二极管流过反向电流而引起的导通损耗的降低，将更有意义。
图13(b)表示作为比较例采用了Si的MOSFET的室温中的I-V特性。在比较例的情况下，反向电流的启动电压的绝对值为0.6V。此时的反向电流流过体二极管，反向电流的启动电压相当于体二极管的启动电压。在比较例的情况下，由于Si的绝缘击穿电场比SiC低，因此为了具有与SiC相同的耐压，需要至少增大n-漂移层的膜厚，减小n漂移层的杂质浓度。但是，如果使n-漂移层具有这种结构，则与具有相同耐压的SiC-MISFET相比，Si-MISFET存在导通损耗变高的问题。再有，由于Si的带隙为较低的1.1e V，因此在150℃左右PN结的漏电流增大。因此，在使用Si-MISFET时工作温度受到限制。
如以上所说明那样，在本实施方式的半导体元件2000中，开关单元作为二极管发挥功能时的反向电流通过沟道区域流动。也就是说，流过该沟道二极管的电流的路径与流过寄生的体二极管时的路径完全不同。根据该结构，能够将沟道二极管的启动电压设定得低于体二极管的启动电压，可降低导通损耗。
此外，与第1实施方式中的半导体元件1000不同，由于MISFET区域兼用于作为二极管区域的功能，因此不需要在MISFET区域以外另行形成二极管区域。因此，能够进一步实现开关单元的小型化。再有，由于在本实施方式中作为回流二极管发挥功能时的反向电流通过沟道区域，因此反向电流流过的路径长度比第1实施方式短。因此，本实施方式可进一步加快回流二极管的启动速度，相对于栅极驱动信号开关单元实际的动作延迟减少。
由于上述的沟道二极管，与第1实施方式中的SBD相同是单极动作，因此较之双极型的二极管其正向电压降较低。因此，较之使用双极型二极管的情况，能够提高电力变换效率，并且能够期待回流二极管的发热抑制效果。
除此以外，在半导体元件2000中，因为经由沟道外延生长层流过反向电流，所以能够避免因PN结中流过电流引起的结晶缺陷增加的问题。
<半导体元件2000的制造方法>
接下来，参照图10、及图14至图17，说明半导体元件2000的制造方法。
如图14(a)所示，准备n+基板(SiC基板)210。n+基板210例如可采用低电阻的n型4H-SiC的切割基板等。接下来，如图14(b)所示，通过外延生长在n+基板210上形成高电阻的n-漂移层211。n-漂移层211例如可采用n型4H-SiC等。然后，如图14(c)所示，在n-漂移层211上形成由例如SiO2构成的掩膜230，注入例如铝(Al)离子或者硼(B)离子231。
在图14(c)所示的离子注入之后，除去掩膜230，在例如1700℃左右的高温中在惰性环境气中进行活性化退火，如图15(a)所示形成p型体区域217。接下来，如图15(b)所示，设置未图示的掩膜，在p型体区域217中注入例如氮离子，由此形成n+源极区域215。接着，例如通过注入Al或者B离子由此形成p型接触区域218。然后，除去掩膜进行活性化退火。在此，活性化退火例如在惰性环境气中以1700～1800℃左右的温度实行30分钟左右。
再者，尽管在图15(a)中实施了活性化退火，但也可以在图15(a)的工序中不实施活性化退火，而通过在图15(b)中进行活性化退火，由此统一进行图15(a)中的活性化退火。
接下来，如图15(c)所示，在包括p型体区域217、n+源极区域215及p型接触区域218在内的n-漂移层211的整个表面，利用碳化硅使外延生长层232进行外延生长。再者，外延生长层232也可以具有杂质浓度在厚度方向上变化的构造。
接着，如图16(a)所示，对外延生长层232的规定部位进行干法蚀刻，形成沟道层222。然后，通过对沟道层222的表面进行热氧化，形成栅极绝缘膜216。之后，如图16(b)所示，在栅极绝缘膜216的表面，堆积掺杂了磷(P)离子的多结晶硅膜233。多结晶硅膜233的厚度例如为500[n m]左右。接着，如图16(c)所示，使用掩膜(未图示)对多结晶硅膜233进行干法蚀刻，由此在期望的区域形成栅极电极212。
接下来，如图17(a)所示，以覆盖栅极电极212的表面及n-漂移层211的表面的方式，例如通过CVD法堆积SiO2层234。SiO2层234的厚度例如为1.5[μm]。接下来，如图17(b)所示，通过使用了掩膜(未图示)的干法蚀刻，形成层间绝缘膜227，同时形成通孔235。
之后，如图17(c)所示，例如在层间绝缘膜227上形成厚度50[nm]左右的镍膜，接下来，通过蚀刻按照使通孔235的内部及其周边的一部分残留的方式除去镍膜。在蚀刻之后，在惰性环境气内通过例如950℃、5分钟的热处理，使镍与碳化硅表面反应，从而形成由硅化镍构成的源极电极213。并且，在n+基板210的背面例如也在整面堆积镍，同样通过热处理使其与碳化硅反应来形成漏极电极214。
接下来，在层间绝缘膜227及通孔235上堆积厚度4μm左右的铝，按照期望的图案进行蚀刻来获得源极布线226。最后，在半导体芯片端形成与栅极电极接触的栅极布线，并且在漏极电极214的背面，堆积例如Ti/Ni/Ag，作为芯片接合用的背面电极228。这样一来，可获得图10所示的半导体元件2000。
[第2实施方式的变形例]
图18是示意地表示第2实施方式的变形例所涉及的半导体元件2000A的结构的剖视图。
第2实施方式所涉及的半导体元件2000是所谓的纵型平板MISFET构造。另一方面，图18所示的半导体元件2000A具有纵型沟槽MISFET构造。构成开关单元的半导体元件即便是纵型沟槽MISFET构造，也能够获得与上述相同的效果。再者，在图18中，对于与图10所示的构造相同的结构附于相同符号。
<半导体元件2000A的制造方法>
接下来，参照图18至图22说明半导体元件2000A的制造方法。
首先，如图19(a)所示，准备n+基板210。作为n+基板210，可采用例如低电阻的n型4H-SiC切割基板。接下来，如图19(b)所示，通过外延生长在n+基板210上形成高电阻的n-漂移层211。n-漂移层211可采用例如n型4H-SiC等。接着，如图19(c)所示，通过外延生长在n-漂移层211的表面上形成例如厚度为0.5m～1m左右的p型体区域217。
接下来，如图20(a)所示，通过在p型体区域217的表面注入例如氮离子，或者通过外延生长形成高浓度的n+半导体层237。接着，通过注入例如铝(Al)离子或者硼(B)离子，按照从n+半导体层237的表面到达p型体区域217的方式，形成p型接触区域218，并进行活性化退火。接着，如图20(b)所示，利用掩膜(未图示)对碳化硅进行干法蚀刻，从而在期望的区域与沟槽236一起形成n+源极区域215。沟槽236是贯通n+源极区域215及p型体区域217n并到达漂移层211的凹部。接着，如图20(c)所示，在包含沟槽236的侧面的区域上，利用碳化硅使外延生长层232进行外延生长。再者，外延生长层232也可以具有杂质浓度在厚度方向上变化的构造。
接下来，如图21(a)所示，通过对外延生长层232进行干法蚀刻，形成沟道层222。之后，对沟道层222的表面进行热氧化，由此形成栅极绝缘膜216。接着，如图21(b)所示，在栅极绝缘膜216的表面堆积掺杂了例如磷(P)的厚度为500[nm]左右的多结晶硅膜233，接下来，通过干法蚀刻为期望的图案，形成栅极电极212。
接下来，如图22(a)所示，在栅极电极212的表面堆积例如厚度1.5m左右的SiO2层。接着，通过使用掩膜(未图示)的干法蚀刻，形成层间绝缘膜227，同时形成通孔235。之后，如图22(b)所示，在层间绝缘膜227上形成例如厚度50[nm]左右的镍膜，接着通过蚀刻，保留通孔235的内部及其周边的一部分，除去镍膜。在蚀刻之后，在惰性环境气内，通过例如950℃、5分钟的热处理，使镍与碳化硅表面反应，从而形成由硅化镍构成的源极电极213。再者，在n+基板210的背面，也在整面堆积例如镍，同样通过热处理使其与碳化硅反应，由此形成漏极电极214。
接着，在层间绝缘膜227及通孔235上，堆积例如厚度4μm左右的铝，蚀刻成期望的图案之后，如图18所示那样得到源极布线226。最后，在半导体芯片端形成与栅极电极接触的栅极布线，并且在漏极电极214的背面堆积例如Ti/Ni/Ag，作为芯片接合用的背面电极228。这样一来，得到图18所示的半导体元件2000A。
第3实施方式
在本实施方式中，说明构成为在开关单元间更加不易流过短路电流的栅极驱动电路。
图23(a)是表示本实施方式所涉及的栅极驱动电路的电路结构的图，图23(b)是表示在进行开关动作时的开关单元的端子间电压波动的图。再者，对于图23(a)中的结构，附于基于图1中图示的符号。以下，尽管仅说明主开关单元，但在整流用开关单元中也可同样地进行说明。
首先，参照图23(a)、(b)，对于开关单元进行的开关动作，着眼于各开关单元的栅极电极与源极电极间的栅极电容(以下，简记为各开关单元的栅极电容。)的充放电进行说明。
如图23(b)所示，在区间X中，从直流电源D C供给的电力对各开关单元的栅极电容进行充电，开关单元的端子间电压逐渐增加。并且，在端子间电压超过了虚线所示的阈值时，开关单元进行从截止切换至导通的开关动作。之后尽管开关单元的端子间电压继续上升，但如果各开关单元的栅极电容的充电结束，则端子间电压停止上升。
另一方面，在区间Y中，各开关单元的栅极电容中所充的电力被放电，开关单元的端子间电压逐渐减少。并且，在端子间电压变为虚线所示的阈值以下时，开关单元进行从导通切换至截止的开关动作。之后，尽管开关单元的端子间电压继续下降，但如果各开关单元的栅极电容的放电结束，则端子间电压停止下降。
如图23(a)所示，在区间X中在供给来自直流电源DC的电力的路径上包含电阻rst1。此外，在区间Y中在从各开关单元的栅极电容进行放电的路径上包含电阻rst2。因此，通过改变电阻rst1、rst2的电阻值，能够改变区间X及区间Y的长度。
因此，通过使从截止变为导通的转移时间比从导通变为截止的转移时间长，从而能够防止在开关单元间流过短路电流。即，通过将电阻rst1的电阻值设定得大于rst2的电阻值，能够构成为在开关单元间更加不易流过短路电流。再者，图23所示的栅极驱动电路的结构当然可以应用于第1及第2实施方式的双方。
图24是使应用本实施方式的结构时所涉及的开关单元进行开关动作时的、开关单元的端子间电压波动与此时的开关单元的状态对应起来进行表示的图。图24(a)表示主开关单元，(b)表示整流用开关单元。如图24(a)、(b)的时刻(1)所示，(a)中的端子间电压开始上升的时刻与(b)中的端子间电压开始下降的时刻一致。此外，在时刻(2)处，(a)中的端子间电压开始下降的时刻与(b)中高的端子间电压开始上升的时刻一致。这样，设在开始上升的时刻和开始下降的时刻一致的情况下，在栅极驱动信号中没有设置空载时间。此外，在采用本实施方式的结构时，产生主开关单元和整流用开关单元的双方开关单元处于截止的期间F、G。但是，在使用具备第1及第2实施方式所涉及的半导体元件的开关单元的情况下，由于如上述所说明那样几乎不会产生恢复电流，因此不会带来在使用专利文献2所涉及的半导体元件时产生的那种问题。
第4实施方式
采用在栅极驱动信号不设置空载时间的构成的结果，如已叙述那样能够简化栅极驱动电路的结构。在本实施方式中，具体例示了简化结构之后的栅极驱动电路。
图25表示本实施方式所涉及的栅极驱动电路的电路结构图。此外，在图25中的结构中附于基于图1中图示的符号。虽然以下仅对主开关单元进行说明，但在整流用开关单元也能够同样说明。
图25(a)所示的栅极驱动电路GD1具备脉冲变压器240、脉冲电流发生器241。
脉冲变压器240由被施加从脉冲电流发生器241输出的脉冲电流的初级线圈LP1、将栅极驱动信号SgM1施加于主开关单元M1的栅极电极的第1次级线圈LM1、将栅极驱动信号SgR1施加于整流用开关单元R1的栅极电极的第2次级线圈LR1组成。
从脉冲电流发生器241向脉冲变压器240的初级线圈LP1中流过脉冲电流，由此经由次级线圈LM1、LR1向主开关单元、整流用开关单元供给栅极驱动信号SgM1、SgR1。此外，通过使第2次级线圈LR1的卷绕方向与第1次级线圈LM1的卷绕方向相反，能够生成相对于栅极驱动信号SgM1波形翻转的栅极驱动信号SgR1。
图25(b)表示简化了结构同时，在开关单元之间更不易流过短路电流的结构下的栅极驱动电路。如图25(b)所示，在来自直流电源DC的电力向各开关单元的栅极电容进行充电的路径上，包含电阻rst3。另一方面，在从各开关单元的栅极电容进行放电的路径上，不包含电阻。通过采用这种电路结构，能够使从截止向导通的转移时间比从导通向截止的转移时间长，其结果能够防止在开关单元之间流过短路电流。
根据本实施方式所涉及的栅极驱动电路，无需详细地设定开关动作的时序图，能够简化控制。此外，只要针对各相臂配备一个栅极驱动电路，就能够进行对开关单元的控制，其结果能够实现转换器的装配体积的缩小。此外，图25的各图所示的栅极驱动电路的结构当然可应用于第1及第2实施方式的双方。
此外，通过实验可确认即便在采用这种结构时，降压转换器也正常进行动作。
第5实施方式
在上述实施方式中说明了降压转换器，但本发明并不限定于降压转换器，也可应用于升压转换器。以下，对其进行详细说明。
图26是表示具备本实施方式所涉及的升压转换器504的负载驱动系统500的整体结构的图。
负载驱动系统500具备：直流电源DC、升压转换器504、逆变器501、三相交流电动机503、控制器505。由于直流电源DC、逆变器501、三相交流电动机503、控制器505是分别与图1及图2所示的直流电源DC、逆变器101、三相交流电动机103、控制器105相同的结构，因此在此省略说明，主要说明升压转换器504的结构。
升压转换器504对直流电源DC的电压进行升压，将升压后的直流电压输出至逆变器501。具体而言，升压转换器504具备：主开关单元M5、整流用开关单元R5、平滑电容器502、电感器506、栅极驱动电路GD5。
主开关单元M5与整流用开关单元R5串联连接，各开关单元具备回流二极管DM5、DR5。这些开关单元M5、R5中采用第1及第2实施方式及其变形例所涉及的半导体元件的某一个。
栅极驱动电路GD5与开关单元M5、R5的栅极端子连接，基于从控制器505输出的PWM信号P1，生成针对开关单元M5、R5的栅极驱动信号SgM1、SgR1。这些栅极驱动信号SgM1、SgR1被输出至开关单元M5、R5的栅极端子，来控制开关单元M5、R5的开关动作。此外，栅极驱动电路GD5是与图2所示的栅极驱动电路GD1相同的电路结构。
对于在本实施方式的电感器506中流过的电流波形、栅极驱动信号SgM1、SgR1的电压波形、以及开关单元M5、R5中流过的电流波形的时序图，由于与第1实施方式所涉及的时序图(图4、图8)相同，因此省略其详细说明。在图4、图8的各时序图中，将第1实施方式所涉及的主开关单元M1置换为主开关单元M5，将第1实施方式所涉及的整流用开关单元R1置换为整流用开关单元R5，从而能同样地进行说明。
如以上所说明那样，即便在升压转换器中也能够同样地获得第1及第2实施方式中的效果。再有，也可将第3及第4的实施方式应用于本实施方式。
第6实施方式
本发明不仅能应用于降压转换器和升压转换器，还能应用于升降压转换器。
图27是表示具备本实施方式所涉及的升降压转换器604的负载驱动系统600的整体结构的图。
负载驱动系统600具备：直流电源DC、升降压转换器604、逆变器601、三相交流电动机603、控制器605。直流电源DC、逆变器601、三相交流电动机603、控制器605分别是与图1及图2所示的直流电源DC、逆变器101、三相交流电动机103、控制器105相同的结构。
本实施方式所涉及的升降压转换器604在从直流电源DC向三相交流电动机603供给电力时进行降压动作，在从三相交流电动机603向直流电源DC供给电力时(各旋转中的三相交流电动机603所产生的电力充电至直流电源DC时、例如再生制动时)进行升压动作。升降压转换器604具备：第1开关单元SW1、第2开关单元SW2、平滑电容器602、电感器606、栅极驱动电路GD6。
开关单元SW1、SW2串联连接，各开关单元具备回流二极管D61、D62。在这些开关单元SW1、SW2中，使用第1及第2实施方式及其变形例所涉及的半导体元件的某一个。
栅极驱动电路GD6基于从控制器605输出的PWM信号P1，生成针对开关单元SW1、SW2的栅极驱动信号SgM1、SgR1。由这些栅极驱动信号SgM1、SgR1来控制开关单元SW1、SW2的开关动作。此外，栅极驱动电路GD6是与图2所示的栅极驱动电路GD1相同的电路结构。
在升降压转换器604进行降压动作时，开关单元SW1作为主开关单元、开关单元SW2作为整流用开关单元发挥作用。另一方面，在进行升压动作时，开关单元SW1作为整流用开关单元、开关单元SW2作为主开关单元发挥作用。
对于本实施方式中的电感器606中流过的电流波形、栅极驱动信号SgM1、SgR1的电压波形、以及开关单元SW1、SW2中流过的电流波形的时序图，能够与第1实施方式所涉及的时序图(图4、图8)同样地进行说明。在图4、图8的各时序图中，第1实施方式所涉及的主开关单元M1相当于作为主开关单元发挥作用一侧的开关单元，第1实施方式所涉及的整流用开关单元R1相当于作为整流用开关手发挥作用的一侧的开关单元。
在升降压转换器中，也能够获得第1及第2实施方式中的效果。再有，也能够将第3及第4实施方式应用于本实施方式中。
再者，在本实施方式中，例示了在从直流电源DC向三相交流电动机603供给电力时进行降压动作、在从三相交流电动机603向直流电源DC供给电力时进行升压动作的升降压转换器的结构。本实施方式并不限定于该例示，也可以应用于如下的升降压转换器，该升降压转换器在从直流电源向三相交流电动机供给电力时进行升压动作，在从三相交流电动机向直流电源供给电力时进行降压动作。
以上，对第1～第6的实施方式进行了说明，但本发明并不限于这些实施方式。例如，可考虑以下这种的变形例等。
[变形例]
(1)第1实施方式中记载的SBD只要对n-漂移层形成肖特基电极就可得到必要的特性。因此，作为形成SBD的位置可选择各种的位置。例如，可对n-漂移层实施加工，在其位置形成SBD。此外，未必对一个MISFET区域形成一个SBD，也可以对于多个MISFET区域形成一个SBD。
(2)在将第1实施方式中记载的SBD用作回流二极管的情况下，如果适当地选择肖特基电极中使用的金属，能够进一步降低正向的电压降，能够进一步抑制导通损耗。
(3)在上述实施方式中，并未在MISFET之外单独设置回流二极管，但所要求的负载电流大于沟道二极管的电流容量的情况下，也可以另行单独设置回流二极管元件。在该情况下，负载电流流过沟道二极管和另行设置的回流二极管元件的双方，因此，回流二极管元件的电流容量能够设定得小于现有的回流二极管元件的电流容量。这样一来，能够缩小回流二极管的芯片面积并且降低成本。
(4)用于实施本发明的开关单元的结构并不限于上述实施方式所涉及的开关单元。
(5)在图10、11所示的半导体元件2000中，说明了在n漂移层211的上面形成沟道层222的例子。本发明并不限定于该例，沟道层222的上面也可以存在于与n+源极区域215、p型接触区域218的上面相同的面上、即沟道层222存在于n-漂移层211内。例如通过依次实行在形成p型体区域217之后形成沟道层222的工序、和形成n+源极区域215、p型接触区域218的工序，能够制造出这种半导体元件。
(6)在第1实施方式中，说明了没有形成第2实施方式所涉及的半导体元件2000所具备的沟道层的半导体元件1000的构造。本发明并不限定于此，第1实施方式所涉及的半导体元件1000也可以构成为具有沟道层。此时，位于沟道层中的p型体区域117的上方的区域作为沟道区域发挥作用。
(7)在本说明书中，将多数载流子设定为电子、将少数载流子设定为空穴、将权利要求中记载的第1导电型设定为n型、将第2导电型设定为p型进行了说明，但即便在相反极性的情况下，即将多数载流子设定为空穴、将少数载流子设定为电子、将权利要求中记载的第1导电型设定为p型、将第2导电型设定为n型的情况下也能够以同样的原理进行说明。
(8)在本说明书中，控制器例如由MCU(Micro Controller Unit)、微计算机等实现。此外，栅极驱动电路例如由集成电路(IntegratedCircuit：IC)来实现。
(9)各图只不过是以能够理解本发明的程度示意表示了配置关系，因此，本发明并不限定于图示的例子，此外为了容易理解附图，有时会省略其一部分。
(10)上述的实施方式及变形例仅仅是适当的例子，并不限定于此。此外，也可以适当组合这些实施方式及变形例中列举出的结构。
【产业上的可利用性】
本发明适于应用在例如要求小型化的转换器中。
【符号说明】
100、200、500、600、900  负载驱动系统
101、501、601、901  逆变器
102、502、602、902  平滑电容器
103、503、603、903  三相交流电动机
104、204、904  降压转换器
105、505、605  控制器
106、506、606、906  电感器
110、210、910  n+SiC基板
111、211、911  n-漂移层
112、212、912  栅极电极
113、213、913  源极电极
114、214、914  漏极电极
115、215、915  n+源极区域
116、216、916  栅极绝缘膜
117、217、917  p型体区域
119  肖特基电极
120  肖特基势垒二极管(SBD)
121、221、921  JFET区域
142  MISFET区域
143  二极管区域
1000、2000、2000A、9000  半导体元件
218  p型接触区域
222  沟道层
223  沟道区域
224  沟道二极管中流过反向电流的路径
225、925  体二极管
226  源极布线
227  层间绝缘膜
228  背面电极
230  掩膜
231  Al、B离子
232  外延生长层
233  多结晶硅膜
234  SiO2层
235  通孔
236  沟槽
237  n+半导体层
240  脉冲变压器
241  脉冲电流发生器
242  MISFET区域
504  升压转换器
604  升降压转换器
DC  直流电源
M1、M2、M5、M9  主开关单元
R1、R2、R5、R9  整流用开关单元
SW1、SW2  开关单元
DM1、DR1、DM2、DR2、DM5、DR5、D61、D62、DM9、DR9  回流二极管
GD1、GD2、GD5、GD6、GD91、GD92  栅极驱动电路
IM1  主开关单元中正向流过的电流
IR1  整流用开关单元中反向流过的电流
ID1  极管区域中反向流过的电流
DT1、DT2  空载时间
LP1  初级线圈
LM1  第1次级线圈
LR1  第2次级线圈
rst1、rst2、rst3  电阻
P1  PWM信号

Claims (14)

1.一种转换器，是同步整流型的转换器，其具备：
第1开关单元；
第2开关单元，其与所述第1开关单元串联连接，与所述第1开关单元的开关动作同步地进行开关动作；和
栅极驱动电路，其通过脉冲宽度调制来控制所述第1开关单元和所述第2开关单元的导通动作及截止动作，其中，
所述第1及第2开关单元具有：
在导通动作时在正向及反向的双向导通而在截止动作时正向不导通的沟道区域；和
仅在所述反向导通的单极型的二极管区域，
所述栅极驱动电路，使从所述栅极驱动电路输出用于所述第1开关单元变为所述导通的开关动作的信号的定时、与从所述栅极驱动电路输出用于所述第2开关单元变为所述截止的开关动作的信号的定时相一致，并且使从所述栅极驱动电路输出用于所述第1开关单元变为所述截止的开关动作的信号的定时、与从所述栅极驱动电路输出用于所述第2开关单元变为所述导通的开关动作的信号的定时相一致。
2.根据权利要求1所述的转换器，其中，
所述栅极驱动电路基于一个输入信号，生成用于驱动所述第1开关单元的第1驱动信号、和驱动所述第2开关单元并且波形相对于所述第1驱动信号翻转的第2驱动信号。
3.根据权利要求2所述的转换器，其中，
所述栅极驱动电路由脉冲变压器构成，
所述脉冲变压器具备：
初级线圈，其被施加所述输入信号；
第1次级线圈，其将所述第1驱动信号施加于所述第1开关单元；和
第2次级线圈，其将所述第2驱动信号施加于所述第2开关单元。
4.根据权利要求1所述的转换器，其中，
通过所述栅极驱动电路对所述各开关单元的所述栅极包含的电容进行充电，从而使该开关单元进行切换至所述导通的开关动作，
通过所述栅极驱动电路从所述各开关单元的所述栅极包含的电容中进行放电，从而使该开关单元进行切换至所述截止的开关动作，
将进行所述充电的回路内的第1电阻设定得大于进行所述放电的回路内的第2电阻，由此与切换至所述导通的开关动作相比，加快所述各开关单元中切换至所述截止的开关动作。
5.根据权利要求1所述的转换器，其中，
通过所述栅极驱动电路对所述各开关单元的所述栅极包含的电容进行充电，从而使该开关单元进行切换至所述导通的开关动作，
通过所述栅极驱动电路从所述各开关单元的所述栅极包含的电容中进行放电，从而使该开关单元进行切换至所述截止的开关动作，
在进行所述充电的回路内及进行所述放电的回路内，分别包含二极管，
在进行所述充电的回路内，还包含与所述二极管串联连接的电阻，由此与切换至所述导通的开关动作相比，进一步加快所述各开关单元中的切换至所述截止的开关动作。
6.根据权利要求1所述的转换器，其中，
所述二极管区域具备：构成所述各开关单元的半导体元件具有的半导体层、以及与该半导体层相接配置的肖特基电极。
7.根据权利要求1所述的转换器，其中，
所述各开关单元是金属-绝缘体-半导体场效应晶体管。
8.根据权利要求7所述的转换器，其中，
所述金属-绝缘体-半导体场效应晶体管还具备源极及漏极，
所述沟道区域和所述二极管区域是同一区域，
将所述金属-绝缘体-半导体场效应晶体管的阈值电压设为Vth，
将以所述源极的电位为基准的所述栅极的电位设为Vgs，
将以所述源极的电位为基准的所述漏极的电位设为Vds，
在Vgs≥Vth且Vds≥0的情况下，经由所述沟道区域从所述漏极向所述源极流过电流，
在Vgs≥Vth且Vds＜0的情况下，经由所述沟道区域从所述源极向所述漏极流过电流，
在Vgs＜Vth且Vds≥0的情况下，所述源极与所述漏极不导通，
在0≤Vgs＜Vth、且Vds低于规定电压的情况下，经由所述沟道区域从所述源极向所述漏极流过电流。
9.根据权利要求8所述的转换器，其中，
所述金属-绝缘体-半导体场效应晶体管还具备体二极管，
在0≤Vgs＜Vth的情况下，经由所述沟道区域从所述源极向所述漏极流过电流的所述金属-绝缘体-半导体场效应晶体管的启动电压的绝对值小于所述体二极管的启动电压的绝对值。
10.根据权利要求7所述的转换器，其中，
所述金属-绝缘体-半导体场效应晶体管是金属-氧化物-半导体场效应晶体管。
11.根据权利要求7所述的转换器，其中，
所述金属-绝缘体-半导体场效应晶体管具备：
第1导电型的半导体基板；
第1导电型的漂移层，其配置在所述半导体基板的主面上；
第2导电型的体区域，其配置在所述漂移层上；
第1导电型的源极区域，其配置在与所述体区域相接的位置；
第1导电型的沟道层，其配置成分别与所述漂移层的至少一部分、所述体区域、及所述源极区域的至少一部分相接；
栅极绝缘膜，其配置在所述沟道层上；
所述栅极，其配置在所述栅极绝缘膜上；
源极，其配置在所述源极区域上；和
漏极，其设置在所述半导体基板的与主面侧相反一侧的背面。
12.根据权利要求1所述的转换器，其中，
所述各开关单元由宽带隙半导体构成。
13.根据权利要求1所述的转换器，其中，
所述各开关单元的额定电压值为100V以上、或者额定电流值为10A以上。
14.根据权利要求1所述的转换器，其中，
在所述脉冲宽度调制中，基于作为载流子信号与正弦波形的控制指令信号之间的比较结果的脉冲宽度调制信号，来控制所述各开关单元的开关动作器。
CN201180004663.5A 2010-10-29 2011-10-28 转换器 Expired - Fee Related CN102668348B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-243972 2010-10-29
JP2010243972 2010-10-29
PCT/JP2011/006063 WO2012056719A1 (ja) 2010-10-29 2011-10-28 コンバータ

Publications (2)

Publication Number Publication Date
CN102668348A true CN102668348A (zh) 2012-09-12
CN102668348B CN102668348B (zh) 2014-12-03

Family

ID=45993463

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180004663.5A Expired - Fee Related CN102668348B (zh) 2010-10-29 2011-10-28 转换器
CN2011204216007U Expired - Lifetime CN202340195U (zh) 2010-10-29 2011-10-28 转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011204216007U Expired - Lifetime CN202340195U (zh) 2010-10-29 2011-10-28 转换器

Country Status (5)

Country Link
US (1) US8350549B2 (zh)
EP (1) EP2493061A4 (zh)
JP (1) JP5044065B2 (zh)
CN (2) CN102668348B (zh)
WO (1) WO2012056719A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792163A (zh) * 2016-09-30 2019-05-21 株式会社富士 非接触供电装置
CN109792162A (zh) * 2016-10-18 2019-05-21 株式会社富士 非接触供电装置
CN110322847A (zh) * 2018-03-30 2019-10-11 京东方科技集团股份有限公司 栅极驱动电路、显示装置及驱动方法
CN110392979A (zh) * 2017-03-02 2019-10-29 黑拉有限责任两合公司 混合式开关控制器

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212541B2 (en) 2008-05-08 2012-07-03 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US8693226B2 (en) * 2010-10-29 2014-04-08 Panasonic Corporation Synchronous rectification type inverter
US10389235B2 (en) 2011-05-05 2019-08-20 Psemi Corporation Power converter
US10680515B2 (en) 2011-05-05 2020-06-09 Psemi Corporation Power converters with modular stages
US9882471B2 (en) 2011-05-05 2018-01-30 Peregrine Semiconductor Corporation DC-DC converter with modular stages
CN108964442A (zh) 2011-05-05 2018-12-07 北极砂技术有限公司 用于电源转换的装置
US8723491B2 (en) 2011-12-19 2014-05-13 Arctic Sand Technologies, Inc. Control of power converters with capacitive energy transfer
US8693224B1 (en) 2012-11-26 2014-04-08 Arctic Sand Technologies Inc. Pump capacitor configuration for switched capacitor circuits
US9998008B2 (en) * 2013-01-09 2018-06-12 Infineon Technologies Austria Ag Active transient response for DC-DC converters
JP6191017B2 (ja) 2013-01-24 2017-09-06 パナソニックＩｐマネジメント株式会社 ハーフブリッジ回路及びハーフブリッジ回路から構成されるフルブリッジ回路及び３相インバータ回路
EP2770624B1 (en) * 2013-02-22 2017-02-22 ABB Research Ltd. Method and apparatus for producing three-phase current
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US8724353B1 (en) 2013-03-15 2014-05-13 Arctic Sand Technologies, Inc. Efficient gate drivers for switched capacitor converters
US9203299B2 (en) 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US9847712B2 (en) 2013-03-15 2017-12-19 Peregrine Semiconductor Corporation Fault control for switched capacitor power converter
US9660520B2 (en) 2013-04-09 2017-05-23 Massachusetts Institute Of Technology Method and apparatus to provide power conversion with high power factor
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US9041459B2 (en) 2013-09-16 2015-05-26 Arctic Sand Technologies, Inc. Partial adiabatic conversion
US9742266B2 (en) 2013-09-16 2017-08-22 Arctic Sand Technologies, Inc. Charge pump timing control
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
WO2015069516A1 (en) 2013-10-29 2015-05-14 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
CN106105001B (zh) 2014-03-14 2019-07-09 北极砂技术有限公司 电荷平衡的电荷泵控制
US10693368B2 (en) 2014-03-14 2020-06-23 Psemi Corporation Charge pump stability control
KR102581009B1 (ko) 2014-03-14 2023-09-21 피세미 코포레이션 전하 펌프 안정성 제어
KR102314037B1 (ko) * 2014-06-09 2021-10-15 엘지전자 주식회사 모터 구동장치 및 이를 구비하는 공기조화기
WO2016004427A1 (en) 2014-07-03 2016-01-07 Massachusetts Institute Of Technology High-frequency, high-density power factor correction conversion for universal input grid interface
WO2016149063A1 (en) 2015-03-13 2016-09-22 Arctic Sand Technologies, Inc. Dc-dc transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport
JP6605887B2 (ja) * 2015-09-07 2019-11-13 日立ジョンソンコントロールズ空調株式会社 直流電源装置及びこれを搭載した空気調和機
WO2017077596A1 (ja) * 2015-11-04 2017-05-11 三菱電機株式会社 車両用モータ制御装置および車両用モータ制御方法
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
EP3232470B1 (en) * 2016-04-13 2019-01-02 ABB Schweiz AG Cooling of wide bandgap semiconductor devices
SE541402C2 (en) * 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
JP7061953B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US10848063B2 (en) 2019-01-11 2020-11-24 Analog Devices International Unlimited Company Converter techniques for sinking and sourcing current
US10686367B1 (en) 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps
JP7159119B2 (ja) * 2019-06-27 2022-10-24 ルネサスエレクトロニクス株式会社 電子装置
US11521965B2 (en) * 2021-04-23 2022-12-06 Monolithic Power Systems, Inc. Junction field effect transistor with integrated high voltage capacitor
US11658563B2 (en) 2021-06-15 2023-05-23 Atieva, Inc. Half-bridge power supply with dynamic dead time

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103355A (en) * 1980-12-19 1982-06-26 Hitachi Ltd Mos semiconductor device
JPH09154276A (ja) * 1995-09-26 1997-06-10 Fujitsu Denso Ltd 同期整流回路
US6344768B1 (en) * 2000-08-10 2002-02-05 International Business Machines Corporation Full-bridge DC-to-DC converter having an unipolar gate drive
US20070040471A1 (en) * 2005-08-17 2007-02-22 Nokia Corporation Load adaptive class de driving amplifier for piezoelectric actuators
US20090321784A1 (en) * 2008-06-25 2009-12-31 Great Wall Semiconductor Corporation Semiconductor Device and Method of Forming Lateral Power MOSFET with Integrated Schottky Diode on Monolithic Substrate
CN101675579A (zh) * 2007-12-17 2010-03-17 松下电器产业株式会社 功率转换电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110867A (ja) 1989-09-26 1991-05-10 Nippon Inter Electronics Corp 縦型電界効果トランジスタ
JPH05243945A (ja) 1992-02-27 1993-09-21 Nec Corp モータ駆動用集積回路
JP3110867B2 (ja) 1992-06-03 2000-11-20 キヤノン株式会社 通信端末装置及びその制御方法
JPH08148675A (ja) 1994-11-15 1996-06-07 Fuji Electric Co Ltd 半導体装置
US5907481A (en) * 1997-10-31 1999-05-25 Telefonaktiebolaget Lm Ericsson Double ended isolated D.C.--D.C. converter
JP2000068039A (ja) 1998-08-27 2000-03-03 Uchino:Kk 誘導加熱装置
US6091616A (en) * 1998-10-21 2000-07-18 Lucent Technologies Inc. Drive compensation circuit for synchronous rectifier and method of operating the same
JP2001145369A (ja) 1999-11-18 2001-05-25 Fuji Electric Co Ltd インバータ
KR20020059652A (ko) 1999-10-27 2002-07-13 다쯔타 도키오 유니폴라 트랜지스터 및 이 유니폴라 트랜지스터를 구비한전력 컨버터
JP2001186780A (ja) 1999-12-27 2001-07-06 Fuji Electric Co Ltd 電源装置
JP4197400B2 (ja) 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP2004215357A (ja) 2002-12-27 2004-07-29 Toyota Industries Corp 電力変換装置及びリカバリ電流抑制方法
JP2005110440A (ja) 2003-09-30 2005-04-21 Toshiba Mitsubishi-Electric Industrial System Corp 電圧駆動型スイッチング素子の制御方法及びゲート制御回路
JP3929454B2 (ja) 2004-05-31 2007-06-13 松下電器産業株式会社 充電器および充電制御方法
US7148670B2 (en) * 2005-01-18 2006-12-12 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation
JP2008017237A (ja) 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
JP2008061403A (ja) 2006-08-31 2008-03-13 Daikin Ind Ltd 同期整流装置
CN101517878B (zh) * 2006-10-02 2012-02-08 株式会社村田制作所 双端绝缘型dc-dc转换器
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
JP2009159696A (ja) 2007-12-26 2009-07-16 Panasonic Corp スイッチング電源装置
JP5050874B2 (ja) * 2008-01-22 2012-10-17 富士電機株式会社 スイッチング電源装置
JP5678407B2 (ja) 2009-03-02 2015-03-04 日産自動車株式会社 半導体装置
WO2011033550A1 (ja) 2009-09-15 2011-03-24 株式会社 東芝 半導体装置
US20110063877A1 (en) * 2009-09-16 2011-03-17 Ta-Yung Yang Synchronous rectifying circuit with primary-side swithching current detection for offline power converters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103355A (en) * 1980-12-19 1982-06-26 Hitachi Ltd Mos semiconductor device
JPH09154276A (ja) * 1995-09-26 1997-06-10 Fujitsu Denso Ltd 同期整流回路
US6344768B1 (en) * 2000-08-10 2002-02-05 International Business Machines Corporation Full-bridge DC-to-DC converter having an unipolar gate drive
US20070040471A1 (en) * 2005-08-17 2007-02-22 Nokia Corporation Load adaptive class de driving amplifier for piezoelectric actuators
CN101675579A (zh) * 2007-12-17 2010-03-17 松下电器产业株式会社 功率转换电路
US20090321784A1 (en) * 2008-06-25 2009-12-31 Great Wall Semiconductor Corporation Semiconductor Device and Method of Forming Lateral Power MOSFET with Integrated Schottky Diode on Monolithic Substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792163A (zh) * 2016-09-30 2019-05-21 株式会社富士 非接触供电装置
CN109792162A (zh) * 2016-10-18 2019-05-21 株式会社富士 非接触供电装置
CN110392979A (zh) * 2017-03-02 2019-10-29 黑拉有限责任两合公司 混合式开关控制器
CN110322847A (zh) * 2018-03-30 2019-10-11 京东方科技集团股份有限公司 栅极驱动电路、显示装置及驱动方法
US11538394B2 (en) 2018-03-30 2022-12-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Gate driver circuit, display device and driving method

Also Published As

Publication number Publication date
US20120236615A1 (en) 2012-09-20
CN202340195U (zh) 2012-07-18
JP5044065B2 (ja) 2012-10-10
CN102668348B (zh) 2014-12-03
EP2493061A4 (en) 2013-11-06
US8350549B2 (en) 2013-01-08
EP2493061A1 (en) 2012-08-29
WO2012056719A1 (ja) 2012-05-03
JPWO2012056719A1 (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
CN102668348B (zh) 转换器
CN202334359U (zh) 变换器
CN102414818B (zh) 半导体元件、半导体装置及电力变换器
CN102315272B (zh) 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法
US9935625B2 (en) Gate drive circuit and power supply capable of reducing surge voltage
Iannaccone et al. Power electronics based on wide-bandgap semiconductors: Opportunities and challenges
CN103545308B (zh) 具有至少两个开关的集成电路
CN1914786B (zh) 变换器模块
JP5171776B2 (ja) 半導体装置、及びそれを用いた電力変換装置
JPWO2011096232A1 (ja) 電力変換装置
CN106936298B (zh) 一种半导体器件、控制方法以及变流器
CN103620930A (zh) 栅极驱动电路
US20150003133A1 (en) Drive Circuit of Semiconductor Switching Element and Power Conversion Circuit Using the Same
JP2012099630A (ja) 半導体装置および電力変換器
JP2012170304A (ja) Ｄｃ／ｄｃ電圧変換装置
JP2014068428A (ja) 電力変換装置
JP6964538B2 (ja) 半導体装置および電力変換装置
JP2007082351A (ja) 電力変換装置
JP6641782B2 (ja) 電力変換装置
JP6338145B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP7371393B2 (ja) 駆動装置、半導体装置及びゲート駆動方法
WO2023219135A1 (ja) 電力変換装置、電力変換装置の制御方法、半導体装置および半導体装置の制御方法
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置
JP2011151905A (ja) 双方向スイッチのゲート駆動装置
JP2013146189A (ja) 半導体スイッチ回路および電力変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141203

Termination date: 20211028