CN102593119B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102593119B
CN102593119B CN201110427177.6A CN201110427177A CN102593119B CN 102593119 B CN102593119 B CN 102593119B CN 201110427177 A CN201110427177 A CN 201110427177A CN 102593119 B CN102593119 B CN 102593119B
Authority
CN
China
Prior art keywords
region
type
conduction type
isolated area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110427177.6A
Other languages
English (en)
Other versions
CN102593119A (zh
Inventor
李孟烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102593119A publication Critical patent/CN102593119A/zh
Application granted granted Critical
Publication of CN102593119B publication Critical patent/CN102593119B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体器件及其制造方法，半导体器件包括具有第一横向双扩散金属氧化物半导体(LDMOS)的输出端口和具有第二LDMOS器件和双极晶体管的静电放电保护器件，该静电放电保护器件用于防止输出端口受到静电放电的损害。第二LDMOS器件的击穿电压等于或低于第一LDMOS器件的击穿电压。

Description

半导体器件及其制造方法
相关申请的交叉引用
2011年1月12日向韩国知识产权局提交的韩国专利申请No.10-2011-0003178，名称为“半导体器件及其制造方法(SemiconductorDeviceandFabricatingMethodThereof)”，通过引用将其全部内容合并于此。
技术领域
本发明公开涉及半导体器件及其制造方法。
背景技术
半导体集成电路(IC)器件可以采用多种类型的技术制造。例如，可以使用互补金属氧化物半导体(CMOS)技术制造半导体IC器件。
发明内容
可以通过提供如下半导体器件来实现实施例，该半导体器件包括：输出端口，包括第一横向双扩散金属氧化物半导体(LDMOS)；以及包括第二LDMOS和双极晶体管的静电放电保护器件，静电放电保护器件用于保护输出端口免受静电放电。第二LDMOS器件的击穿电压等于或低于第一LDMOS器件的击穿电压。
第一LDMOS器件可以包括：在衬底上的第一栅极；在第一栅极一侧的第一源区，所述第一源区具有第一导电类型；以及第一本体区，在所述第一源区下面并包围所述第一源区，第一本体区具有第二导电类型，所述第二导电类型与所述第一导电类型不同。第一LDMOS器件还可以包括：在第一本体区中的第一本体触点区，该第一本体触点区具有第二导电类型；在第一栅极另一侧的第一漏区，所述第一漏区具有第一导电类型；在衬底中并在第一源区和第一漏区之间的第一隔离区，该第一隔离区与第一栅极的一部分交叠；在第一本体区下面的第一深阱，该第一深阱具有第二导电类型；在第一深阱下面的第一埋层，该第一埋层具有第一导电类型。
第二LDMOS器件可以包括：在衬底上的第二栅极；在第二栅极一侧的第二本体区，所述第二本体区具有第二导电类型；在第二本体区中的第二本体触点区，该第二本体触点区具有第二导电类型；在第二栅极另一侧的第二漏区，所述第二漏区具有第一导电类型；在衬底中并在第二本体区和第二漏区之间的第二隔离区，该第二隔离区与第二栅极的一部分交叠；在第二本体区下面的第二深阱，该第二深阱具有第二导电类型；和在第二深阱下面的第二埋层，该第二埋层具有第一导电类型。该第二LDMOS器件可以包括第二本体区中的第二源区，该第二源区具有第一导电类型。
双极晶体管可以包括与第二本体区隔开的发射区、在发射区下面并包围该发射区的基极区、以及第二漏区，该发射区具有第一导电类型，该基极区具有第二导电类型。双极晶体管可以包括在基极区下面的外延层。基极区与第二深阱之间可以是非交叠关系。基极区的掺杂浓度可以比第二深阱的掺杂浓度高并比第二本体区的掺杂浓度低。
从衬底的底面到基极区的底面的第一距离大于从衬底的底面到第二本体区的底面的第二距离。第二隔离区的长度可以等于或小于第一隔离区的长度。第二隔离区和第二深阱之间的第二交叠长度可以等于或大于第一隔离区和第一深阱之间的第一交叠长度。
第一LDMOS器件可以包括在第一隔离区和第一漏区下面并包围该第一隔离区和第一漏区的第一漂移区，该第一漂移区具有第一导电类型。第二LDMOS器件可以包括在第二隔离区和第二漏区下面并包围该第二隔离区和第二漏区的第二漂移区，该第二漂移区具有第一导电类型。第二隔离区的长度等于或小于第一隔离区的长度。
基极区的一部分与第二深阱的一部分可以相互交叠。基极区的实质上整个区域与第二深阱之间可以是非交叠关系。双极晶体管可以包括在第二本体区中的发射区、包围该发射区的第二本体区、以及第二漏区，所述发射区具有第一导电类型。
可以通过提供如下来实现实施例：输出端口，包括第一横向双扩散金属氧化物半导体(LDMOS)；以及包括第二LDMOS和可控硅整流器的静电放电保护器件，静电放电保护器件用于保护输出端口免受静电放电。第二LDMOS器件的击穿电压等于或低于第一LDMOS器件的击穿电压。
可控硅整流器可以包括NPN双极晶体管和PNP双极晶体管。第一LDMOS器件可以包括在衬底上的第一栅极、在第一栅极一侧的第一源区、以及在所述第一源区下面并包围所述第一源区的第一本体区，所述第一源区具有第一导电类型，所述第一本体区具有第二导电类型，第二导电类型与第一导电类型不同。第一LDMOS器件还可以包括：在第一本体区中的第一本体触点区，该第一本体触点区具有第二导电类型；在第一栅极另一侧的第一漏区，所述第一漏区具有第一导电类型；在衬底中并在第一源区和第一漏区之间的第一隔离区，该第一隔离区与第一栅极的一部分交叠；在第一本体区下面的第一深阱，该第一深阱具有第二导电类型；以及在第一深阱下面的第一埋层，该第一埋层具有第一导电类型。
第二LDMOS器件可以包括：在衬底上的第二栅极；在第二栅极一侧的第二本体区，所述第二本体区具有第二导电类型；在第二本体区中的第二本体触点区，该第二本体触点区具有第二导电类型；在第二栅极另一侧的第二漏区，所述第二漏区具有第一导电类型；在衬底中并在第二本体区和第二漏区之间的第二隔离区，该第二隔离区与第二栅极的一部分交叠；在第二本体区下面的第二深阱，该第二深阱具有第二导电类型；以及在第二深阱下面的第二埋层，该第二埋层具有第一导电类型。
第二隔离区的长度可以等于或小于第一隔离区的长度。第二隔离区和第二深阱之间的第二交叠长度等于或大于第一隔离区和第一深阱之间的第一交叠长度。
NPN双极晶体管可以包括具有第一导电类型的发射区和具有第二导电类型的基极区。所述具有第一导电类型的发射区可以与第二本体区隔开。所述基极区可以在第一导电类型的发射区的下面，并且可以包围所述第一导电类型的发射区和第二漏区。PNP双极晶体管可以包括具有第二导电类型的发射区和具有第一导电类型的外延层。具有第二导电类型的发射区可以在第二漏区和第二隔离区之间，并且外延层可以在所述第二埋层和第二本体触点区上。
静电放电保护器件可以包括具有第一导电类型的杂质区，该杂质区在第二隔离区和具有第二导电类型的发射区之间。半导体器件可以包括连接到第二本体触点区的多晶硅电阻器(polyresistor)。
NPN双极晶体管可以包括第二漏区、具有第二导电类型并在第二本体区一侧的基极区、以及具有第一导电类型的发射区。具有第一导电类型的发射区可以在基极区和第二本体区上，并在基极区和第二本体区上延伸。PNP双极晶体管可以包括具有第二导电类型的发射区和具有第一导电类型的外延层。具有第二导电类型的发射区可以在第二漏区和第二隔离区之间，并且具有第一导电类型的外延层可以在第二埋层和第二本体触点区上。该半导体器件可以包括在第二漏区和具有第二导电类型的发射区之间的第三隔离区。
可以通过提供如下半导体器件来实现实施例，该半导体器件包括：衬底，在该衬底中定义了第一区和第二区，第一区中形成有输出端口的第一LDMOS器件，第二区中形成有静电放电保护器件，该静电放电保护器件包括第二LDMOS器件和双极晶体管。实施例还可以包括形成该半导体器件的方法，包括：通过向衬底中注入第一导电类型的杂质，在第一区中形成第一埋层以及在第二区中形成第二埋层；通过向衬底中注入第二导电类型的杂质，在第一区中形成第一深阱以及在第二区中形成第二深阱；在第一区中形成第一隔离区以及在第二区中形成第二隔离区；在第一区中在衬底上形成第一栅极以及在第二区中在衬底上形成第二栅极；通过向衬底中注入第二导电类型的杂质，在第一区中形成第一本体区以及在第二区中形成第二本体区；以及向衬底中注入第一和第二导电类型的杂质，以在第一本体区中形成第二导电类型的第一本体触点区，在第二本体区中形成第二导电类型的第二本体触点区，在第一区中形成第一导电类型的第一源区和第一漏区，在第二区中形成第一导电类型的发射区，以及在第二区中形成第一导电类型的第二漏区。
第二隔离区可以形成为具有等于或小于第一隔离区长度的长度。第二隔离区可以形成为具有在第二隔离区和第二深阱之间的第二交叠长度，该第二交叠长度等于或大于在第一隔离区和第一深阱之间的第一交叠长度。
在形成第一和第二隔离区之后并在形成第一和第二栅极之前，该方法还包括：通过向衬底中注入第二导电类型的杂质，在第二区中形成基极区。基极区的一部分可以形成为与第二深阱交叠，使得该基极区的其他部分与第二深阱不具有交叠关系。基极区的掺杂浓度可以比第二深阱的掺杂浓度高，并比第二本体区的掺杂浓度低。
从衬底的底面到基极区的底面的第一距离大于从衬底的底面到第二本体区的底面的第二距离。在形成第一和第二深阱之后并在形成第一和第二隔离区之前，该方法还可以包括：通过向衬底中注入第一导电类型的杂质的二次工艺，在第一区中形成第一漂移区以及在第二区中形成第二漂移区。
在形成第一和第二埋层之后并在形成第一和第二深阱之前，该方法还可以包括：在第一和第二埋层上形成具有第一导电类型的外延层。该方法可以包括：在通过向衬底注入第二导电类型的杂质以在第二本体区中形成具有第二导电类型的第二本体触点区的过程中，在第二区中形成具有第二导电类型的发射区。所述方法可以包括：在形成第一和第二隔离区的过程中，在第二区中形成第三隔离区。
附图说明
通过参照附图详细的描述示例性实施例，本发明的特征对本领域技术人员来说将会变得明了，其中：
图1示出了根据示例性实施例的半导体器件的等效电路图；
图2示出了图1中所示的半导体器件的横截面图；
图3示出了图1的等效电路图合并到图2的横截面图中；
图4-7示出了根据示例性实施例的半导体器件的横截面图；
图8示出了根据示例性实施例的半导体器件的等效电路图；
图9示出了图8中所示的半导体器件的横截面图；
图10示出了图8的等效电路图合并到图9的横截面图中；
图11-14示出了根据示例性实施例的半导体器件的横截面图；
图15示出了根据示例性实施例的半导体器件的等效电路图；
图16示出了图15中所示半导体器件的横截面图；
图17示出了图15的等效电路图合并到图16的横截面图中；
图18-21示出了图16中所示半导体器件的示例性变型的横截面图；以及
图22-29示出了根据示例性实施例的半导体器件的制造方法中示例性阶段的横截面图。
具体实施方式
下面，将参照附图更充分地描述本发明的示例性实施例；但是，这些实施例可以实现为不同的形式，并且不应解释为限制这里阐述的实施例。相反，这些实施例应使得本说明书更彻底和完整，并且会将本发明的范围完全传达给本领域技术人员。
还应该理解，当某个层或元件被提到是在另一层或衬底“上”时，它可以是直接在该另一层或衬底上，或者，可以在二者之间存在介入层。进一步，应该理解，当某个层被提到是在另一层“下面”时，它可以是直接在其下面，或者可以在二者之间存在一个或多个介入层。此外，还应该理解，当某个层被提到是在两个层“之间”时，它可以是在这两个层之间的唯一的层，或者可以在这两个层之间存在一个或多个介入层。
在附图中，可以放大层或区的尺寸以便于清楚的说明。进而，也可以为了清楚的目的放大层或区的厚度。附图中相同的附图标记表示相同的元件。本文中所使用的术语“和/或”包括一个或多个列出的相关对象的任一个或其所有的组合。
应该理解，尽管术语第一、第二等在本文中可用于描述多个元件，但这些元件不应被这些术语限制。这些术语仅用于使一个元件与其他元件区分开。因此，下文中讨论的例如第一元件、第一部件或第一部分也可以称为第二元件，第二部件或第二部分，而不会偏离实施例的教义。
下文中，将参照图1-3描述根据示例性实施例的半导体器件。图1示出了根据示例性实施例的半导体器件的等效电路图，图2示出了图1中所示的半导体器件的横截面图，以及图3示出了图1的等效电路图合并到图2的横截面图中。
参照图1和图2，半导体器件可以包括输出端口，输出端口例如可以包括第一横向双扩散金属氧化物半导体(LDMOS)器件1。半导体器件可以包括可以保护输出端口免受静电放电的静电放电(ESD)保护器件2。ESD保护器件2可以例如包括双极晶体管3和第二LDMOS器件4。在本说明书全文中，短语“LDMOS器件”的含义是包括下述的器件：栅极，第一导电类型的漏区，第二导电类型的本体区，以及在第一导电类型的漏区和第二导电类型的本体区之间形成的隔离区。
为了方便说明，图1和图2将第一LDMOS器件1示出为包括N型LDMOS晶体管，将双极晶体管3示出为NPN双极晶体管，以及把第二LDMOS器件2示出为包括N型漏区。但是，实施例不受此限制。例如，本领域技术人员显然可以想到，第一LDMOS器件1可以包括P型LDMOS晶体管，双极晶体管3可以是PNP双极晶体管，以及第二LDMOS器件2可以包括P型漏区。N型和P型在LDMOS器件中可以互换。
参照图2，衬底10可以包括第一区I，第一区I中可以形成输出端口的第一LDMOS器件1。衬底10可以包括第二区II，第二区II中可以形成ESD保护器件2。第二区II例如可以包括双极晶体管区IV和/或第二LDMOS器件区V。
衬底10可以包括P型体衬底(bulksubstrate)100和形成在P型体衬底100上的N型外延层200。P型体衬底100例如可以包括硅半导体衬底、砷化镓半导体衬底、锗硅半导体衬底、陶瓷半导体衬底、石英半导体衬底、玻璃半导体衬底等中的至少一个。N型外延层200可以形成在第一区I和第二区II中。
下文中，将描述形成在第一区I中的第一LDMOS器件1。第一栅极180可以形成在例如第一漂移区120和第一隔离区130等部分上。第一栅极180可以例如由多晶硅构成。但是，实施例不受此限制。例如，第一栅极180可以例如由金属、金属与多晶硅的组合、或其他导电材料构成。第一栅极绝缘层133可以形成在第一栅极180下面，以将第一栅极180与衬底10电隔离。
可以放置第一隔离区130，以提供第一栅极180与N型第一漏区170之间的分隔，例如使得第一栅极180可以通过第一隔离区130与N型第一漏区170隔开。第一隔离区130可以例如采用浅沟槽隔离(STI)工艺形成。但是，实施例不受此限制。例如，第一隔离区130可以采用硅局部氧化(LOCOS)工艺形成。当例如高电压施加到N型第一漏区170上时，可以减小和/或防止半导体器件可靠性劣化的可能性。例如，可以减小和/或防止由于在N型第一漏区170和第一栅极180的边缘之间形成的高电场所导致的半导体器件可靠性劣化的可能性。
N型第一源区160可以形成在第一栅极180的一侧。在N型第一源区160上可以形成硅化物层(未显示)，以例如减小N型第一源区160和源电极之间的电阻。第一栅极180可以与N型第一源区160的一部分交叠。N型第一漏区170可以形成为与第一栅极180的相对侧隔开。在N型第一漏区170上可以形成硅化物层(未显示)，以例如减小N型第一漏区170和漏电极之间的电阻。
P型第一本体区151可以形成在第一栅极180的一侧。例如，P型第一本体区151可以形成在N型第一源区160下面。P型第一本体区151可以形成为包围N型第一源区160。P型第一本体区151可以具有比N型第一源区160和N型第一漏区170的掺杂浓度低的掺杂浓度，例如，P型第一本体区151可以是轻度掺杂体。掺杂浓度例如是掺杂(或注入)到每个区中的杂质的浓度。
P型第一本体触点区152可以形成在P型第一本体区151中。P型第一本体触点区152可以在N型第一源区160附近和/或与N型第一源区160邻接。P型第一本体区151的一部分可以布置在P型第一本体触点区152和N型第一源区160之间。P型第一本体触点区152的深度可以与N型第一源区160的深度相对应，例如，P型第一本体触点区152和N型第一源区160都可以形成为在P型第一本体区151中具有预定深度。
N型第一漂移区120可以形成在衬底10中，以例如从P型第一本体区151延伸到N型第一漏区170。N型第一漂移区120可以形成为包围第一隔离区130和N型第一漏区170。N型第一漂移区120可以形成在N型外延层200上，并与P型第一深阱140隔开。N型第一漂移区120可以具有与N型外延层200相同的导电类型。N型第一漂移区120可以具有比N型第一漏区170和P型第一本体区151的掺杂浓度低的掺杂浓度。因此，当向N型第一源区160和N型第一漏区170施加反向偏置时，可以更容易的在衬底10的水平方向上在P型第一本体区151和N型第一漏区170之间的区(例如N型第一漂移区120和N型外延层200中的至少一个)中形成耗尽区。
不受限于上述理论，如果N型第一漂移区120比N型外延层200具有更高的掺杂浓度，在N型第一源区160和N型第一漏区170上施加比阈值电压高的电压，这允许电流在N型第一漂移区120中比N型外延层200中流动得更流畅。因此，如果在N型第一源区160和N型第一漏区170上施加比阈值电压高的电压，电流可以通过使用了N型第一漂移区120的电流路径，更容易地从N型第一源区160流向第一漏区170。这样，可以降低半导体器件的导通电阻。
不受限于上述理论，如果在P型第一本体区151和N型第一漏区170之间形成具有足够低的掺杂浓度的N型外延层200、以及比N型外延层200具有稍高一点的掺杂浓度的N型第一漂移区120，则可以容易地在半导体器件导通之前在P型第一本体区151和N型第一漏区170之间形成耗尽区。这样，一旦半导体器件导通，则通过例如提供使用了N型第一漂移区120的电流路径，可以提高阈值电压和/或降低导通电阻。
P型第一深阱140可以布置在N型第一漂移区120和N型第一埋层110之间。P型第一深阱140可以连接到(例如实际地接触)P型第一本体区151，例如可以直接在P型第一本体区151下面。这样，P型第一深阱140可以利用例如源电压在半导体器件中形成垂直电场。
根据示例性实施例，可以在P型第一本体区151和N型第一漏区170之间的区域处(例如在N型第一漂移区120和N型外延层200中)形成水平和垂直电场。从而，可以减小表面场(RESURF)效应。可以在交叉方向上形成水平和垂直电场。例如，P型第一深阱140可以在P型第一本体区151和N型第一漏区170之间的区中垂直地形成耗尽区。此外，通过垂直形成的耗尽区，可以对P型第一本体区151和N型第一漏区170之间的水平耗尽区进行优化，例如可以更有效的形成该耗尽区。因此，在P型第一本体区151和N型第一漏区170之间的区中完全形成耗尽区的情况下，阈值电压可以更少的受到在P型第一本体区151和N型第一漏区170之间的区的掺杂浓度的影响。相应地，例如可以降低(例如，从效果上看降低)导通电阻，同时提高半导体器件的击穿电压。
如上所述，N型第一埋层110可以具有比N型第一漂移区120和N型外延层200的掺杂浓度高的掺杂浓度，从而例如可以更容易地在P型第一本体区151和N型第一漏区170之间的区中在垂直方向上形成耗尽区。
P型绝缘层300可以在第一区I中形成的第一LDMOS器件1和在第二区II中形成的ESD保护器件2之间形成。P型绝缘层300可以形成在第一区I和第二区II这两个区中，例如与第一LDMOS器件1和ESD保护器件2邻接。P型埋层301可以在第一区I中形成的N型第一埋层110和在第二区II中形成的N型第二埋层210之间形成。P型埋层301可以在P型绝缘层300下面，例如直接在其下面。
将描述形成在第二区II中的ESD保护器件2。ESD保护器件2可以包括双极晶体管区IV和/或第二LDMOS器件区V。例如，双极晶体管区IV可以与第二区II中的LDMOS器件区V邻接。双极晶体管3的元件，例如图1所示，可以形成在双极晶体管区IV中。第二LDMOS器件4的元件，例如图1所示，可以形成在第二LDMOS器件区V中。
与第一LDMOS器件1类似，第二LDMOS器件区V可以包括下述的多个组合：第二栅极280、第二栅极绝缘层233、N型第二漂移区220、第二隔离区230、N型第二漏区270、P型第二本体区251、P型第二本体触点区252、N型外延层200、P型第二深阱240以及N型第二埋层210。与第一区I不同，第二LDMOS器件区V可以不包括，例如可以排除，N型源区。第二LDMOS器件区V的各个组件可以与第一区I中的组件实质上相同和/或类似。因此，将省略第二LDMOS器件区V的各个组件的重复详细描述。
双极晶体管区IV可以形成在第二LDMOS器件区V的P型第二本体区251的一侧。例如，双极晶体管区IV可以形成在第二LDMOS器件区V的P型第二本体区251和P型绝缘层300之间。双极晶体管区IV可以包括N型发射区290、P型基极区295以及N型外延层200。N型外延层200可以形成在P型基极区295和N型发射区290下面。
N型发射区290可以例如通过P型基极区295与P型第二本体区251隔开。P型基极区295可以形成在N型发射区290下面以包围N型发射区290，例如，P型基极区295的一部分可以在N型发射区290下面。P型基极区295和P型第二本体区251可以彼此接触，例如P型基极区295和P型第二本体区251的侧边可以邻接布置。
P型基极区295的掺杂浓度可以比P型第二深阱240的掺杂浓度高，以及比P型第二本体区251的掺杂浓度低。P型基极区295和P型第二深阱240可以形成为彼此不交叠，即具有非交叠关系。从例如衬底10的顶面到P型基极区295的底面之间的深度可以小于从例如衬底10的顶面到P型第二本体区251的底面之间的深度。从衬底10的底面到P型基极区295的底面之间的高度可以大于从衬底10的底面到P型第二本体区251的底面之间的高度。根据示例性实施例，P型基极区295可以作为例如图1中的双极晶体管3的基极，并且，通过例如降低P型基极区295的掺杂浓度以及减小结深度，可以提高ESD保护器件2的电流能力。
参照图1和图3，N型第一源区160、N型第一漏区170和第一栅极180可以分别是第一LDMOS器件1的源极、漏极和栅极。N型发射区290、P型基极区295和N型第二漏区270可以分别是双极晶体管3的发射极、基极和集电极。N型第二漏区270和第二栅极280可以分别是第二LDMOS器件4的漏极和栅极。
第一LDMOS器件1的漏极可以连接到输出焊盘(未显示)。第一LDMOS器件1的栅极可以连接到驱动电路(未显示)。第一LDMOS器件1的源极可以连接到地电压(未显示)。第一LDMOS器件1和ESD保护器件2可以在输出焊盘和地电压之间彼此并联连接。第二LDMOS器件4的漏极可以例如通过输出焊盘连接到电源电压。第一LDMOS器件4的栅极可以连接到本体区。可选地，第二LDMOS器件4的栅极可以连接到地电压。双极晶体管3的发射极可以连接到地电压。
在图1中，R1表示P型第二本体区251的电阻。可选地，R1表示额外提供以例如降低双极晶体管3的导通电流的外部多晶硅电阻器(polyresistor)。外部多晶硅电阻器可以例如由用于形成第二LDMOS器件4的第二栅极280的多晶硅形成。外部多晶硅电阻器可以是例如提供为无源元件的电阻器。
参照图1-3，ESD保护器件2的击穿电压(BV)可以比半导体器件的工作电压高。ESD保护器件2的击穿电压(BV)低于输出端口的第一LDMOS器件1的击穿电压。例如，第二LDMOS器件4的击穿电压等于或低于第一LDMOS器件1的击穿电压(BV)。
ESD保护器件2的击穿电压可以在第二LDMOS器件4处生成。根据示例性实施例，如果第一LDMOS器件1和第二LDMOS器件4都由LDMOS器件形成，则可以同样的机制生成它们的击穿电压。因此，如果半导体器件设计为使得第二LDMOS器件4的击穿电压低于第一LDMOS器件1的击穿电压，则第二LDMOS器件4的击穿电压可以始终低于第一LDMOS器件1的击穿电压。相应地，ESD保护器件2的击穿电压可以始终保持为低于第一LDMOS器件1的击穿电压。这样，可以减少和/或阻止例如由静电放电引起的故障的可能性。此外，如果ESD保护器件2包括双极晶体管3，即使第二LDMOS器件4的击穿电压等于第一LDMOS器件1的击穿电压，ESD保护器件2的击穿电压也可以始终低于第一LDMOS器件1的击穿电压。因此，即使第二LDMOS器件4的击穿电压等于第一LDMOS器件1的击穿电压，也可以减少和/或阻止例如由静电放电引起的故障的可能性。
根据示例性实施例，第二LDMOS器件区V的第二隔离区230的长度L2可以形成为等于或小于第一LDMOS器件1的第一隔离区130的长度L1，以例如将半导体器件设计为使得第二LDMOS器件4的击穿电压等于或低于第一LDMOS器件1的击穿电压。第一和第二隔离区130、230的长度L1、L2分别是指在与从P型第一本体区151和P型第二本体区251延伸到N型第一漏区170和N型第二漏区270的方向相同的方向上的长度。例如，第一隔离区130可以布置为使得相比于第二栅极280，第一栅极180以相同或者更大的距离隔开，以及使得N型第二漏区270通过第二隔离区230被隔开。
参照图1-3，下面描述在存在静电放电事件时半导体器件的操作。如果产生静电放电，第一LDMOS器件1和第二LDMOS器件4的漏极电压会增大。根据示例性实施例，如果第二LDMOS器件4的击穿电压等于或低于第一LDMOS器件1的击穿电压，击穿会发生在第二LDMOS器件4上而不会发生在第一LDMOS器件1上。
如果击穿发生在第二LDMOS器件4上，由碰撞电离引起的电流在第二LDMOS器件4中流过。相应地，该电流流向第二LDMOS器件4的P型第二本体触点区252，然后流回到电阻器R1。因此，电阻器R1上产生电压降。如果电阻器R1的电压等于或大于双极晶体管3的导通电压，双极晶体管3操作，使得由于静电放电产生的电流在双极晶体管3中流动。因此，在输出端口中的第一LDMOS器件1得到保护。
根据示例性实施例，如果ESD保护器件2包括与输出端口中的第一LDMOS器件1具有相同和/或类似配置的第二LDMOS器件4，当产生静电放电时，以实质上相同的机制在第一LDMOS器件1和ESD保护器件2处产生击穿。结果，即使产生工艺分散(processdispersion)，ESD保护器件2的击穿电压也总是低于第一LDMOS器件1的击穿电压。因此，可以保护第一LDMOS器件免受静电放电。
下面将参照图4描述根据另一示例性实施例的半导体器件。图4示出了根据另一示例性实施例的半导体器件的横截面图。图4中所示的半导体器件的示例性等效电路基本上与图1的相同或类似。在图4中，与图1-3中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。
参照图4，根据示例性实施例的半导体器件包括使第二LDMOS器件4的击穿电压等于或低于第一LDMOS器件1的击穿电压的可选示例性设计方案。根据示例性实施例，可以使第二隔离区230与P型第二深阱240之间的交叠长度O2等于或大于在第一隔离区130和P型第一深阱140之间的交叠长度O1。例如，第二隔离区230在第一方向上与下面的P型第二深阱240交叠的长度可以比第一隔离区130在第一方向上与下面的P型第一深阱140交叠的长度长。
下面将参照图5描述根据另一示例性实施例的半导体器件。图5示出了根据另一示例性实施例的半导体器件的横截面图。图5中所示的半导体器件的示例性等效电路可以基本上与图1的相同或类似。在图5中，与图1-4中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。
参照图5，与图2中所示半导体器件不同，根据本示例性实施例的半导体器件可以包括P型第二深阱240的与P型基极区295交叠的预定部分。P型第二深阱240可以与P型基极区295的局部部分交叠。例如，P型第二深阱240可以仅仅与P型第二深阱240的包围N型发射区290的横向侧的一侧交叠。如果P型第二深阱240与P型基极区295的所有部分交叠，则双极晶体管3的电流能力会降低。因此，P型第二深阱240可以不与P型基极区295的所有部分交叠。
下面将参照图6描述根据另一示例性实施例的半导体器件。图6示出了根据所述示例性实施例的半导体器件的横截面图。图6中所示的半导体器件的示例性等效电路基本上与图1的相同或类似。在图6中，与图1-5中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。
参照图6，与图2所示半导体器件不同，P型第二本体区251可以形成为包围N型发射区290，而例如不形成P型基极区295。在这种情况中，P型第二本体区251可以包围N型发射区290和P型第二本体触点区252两者。根据示例性实施例，P型第二本体区251的掺杂浓度可以比P型第二深阱240的掺杂浓度高。P型第二本体区251可以包括与P型第二深阱240接触的第一部分(例如在P型第二本体触点区252下面的部分)、以及与P型第二深阱240没有接触关系的第二部分(例如在N型发射区290下面的部分)。
下面将参照图7描述根据另一示例性实施例的半导体器件。图7示例性示出了根据另一示例性实施例的半导体器件的横截面图。图7中所示的半导体器件的等效电路与图1的相同或实质上类似。在图7中，与图1-6中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。
参照图7，与图2所示半导体器件不同，在该半导体器件中，第二LDMOS器件区V可以包括形成在第二栅极280一侧的N型第二源区260。因此，在第二LDMOS器件区V中的第二LDMOS器件4可以由例如LDMOS晶体管构成。如果ESD保护器件2包括双极晶体管3，即使第二LDMOS器件4由LDMOS晶体管构成，在静电放电的情况下电流也可以流至双极晶体管3。
下面将参照图8-10描述根据另一示例性实施例的半导体器件。在根据该示例性实施例的半导体器件中，ESD保护器件例如包括可控硅整流器(siliconcontrolledrectifier，SCR)。图8示出了根据示例性实施例的半导体器件的等效电路图，图9示出了图8中所示的半导体器件的横截面图，以及图10示出了图8所示等效电路图合并到图9的横截面图中。
参照图8和图9，半导体器件可以包括在输出端口中的第一LDMOS器件1、以及例如保护输出端口免受静电放电的ESD保护器件5。ESD保护器件5可以包括可控硅整流器6和第三LDMOS器件7。在本说明书中，可控硅整流器6是指包括PNP双极晶体管8和NPN双极晶体管9的器件。
为了方便说明，图8和图9将第一LDMOS器件1示出为N型LDMOS晶体管，以及将第二LDMOS器件7示出为包括N型漏区。但是，实施例不受此限制。例如，本领域技术人员应该理解，第一LDMOS器件1可以是P型LDMOS晶体管，第三LDMOS器件7可以包括P型漏区。这样根据示例性实施例，N型和P型可以互换。
参照图9，衬底10可以包括第一区I和第三区III，在第一区I中例如形成有输出端口的第一LDMOS器件1，在第三区III中例如形成有ESD保护器件5。形成在第一区I中的第一LDMOS器件1可以实质上与图2中所示的第一LDMOS器件1相同或类似。因此，省略对其的详细描述。
下文中将描述形成在第三区III中的ESD保护器件5。第三栅极480可以形成在N型第三漂移区420和第三隔离区430的部分上。第三栅极绝缘层433可以形成在第三栅极480下面。
P型第三本体区451可以形成在第三栅极480的一侧。P型第三本体触点区452可以形成在P型第三本体区451中，例如与第三栅极绝缘层433邻接。第三栅极480可以与P型第三本体触点区452交叠。
N型第三漏区470可以形成在第三栅极480的另一侧，例如第三栅极480的相对侧。可以在N型第三漏区470上施加漏极电压。N型杂质区491和P型发射区493可以顺序地形成在第三隔离区430和N型第三漏区470之间。例如，当由于施加到N型第三漏区470上的漏极电压导致在P型第三深阱440和N型外延层200之间形成的耗尽区延伸到P型发射区493时，N型杂质区491可以减少击穿电流流动的可能性，和/或防止击穿电流流动。
N型第三漂移区420可以从衬底10中的P型第三本体区451延伸到N型第三漏区470。例如，N型第三漂移区420可以形成为包围第三隔离区430、N型杂质区491、P型发射区493和N型第三漏区470。N型第三漂移区420可以与P型第三深阱440隔开，并且形成在N型外延层200上。
P型第三深阱440可以布置在N型第三漂移区420和N型第三埋层410之间。P型第三深阱440可以实质上与P型第三本体区451接触，例如P型第三本体区451的实质上整个底面可以与P型第三深阱440直接接触。
N型发射区490和P型基极区495可以形成在N型发射区490下面。P型基极区495可以包围N型发射区490。N型发射区490可以形成在P型第三本体区451和P型绝缘层300之间。如上所述，在根据图1-3中所示的前述实施例的半导体器件中，P型基极区495和P型第三深阱440可以形成为彼此不交叠，即非交叠关系。从衬底10的顶面到P型基极区495的底面之间的深度可以小于从衬底10的顶面到P型第三本体区451的底面之间的深度。从衬底10的底面到P型基极区495的底面之间的高度可以大于从衬底10的底面到P型第三本体区451的底面之间的高度。P型基极区495和P型第三本体区451可以彼此接触，例如处于邻接关系。P型基极区495可以作为双极晶体管的基极，并且，通过降低P型基极区495的掺杂浓度以及减小结深度，可以提高ESD保护器件5的电流能力。
参照图8和图10，N型第一源区160、N型第一漏区170和第一栅极180区域可以分别是第一LDMOS器件1的源极、漏极和栅极。N型第三漏区470和第三栅极480可以分别是第三LDMOS器件7的漏极和栅极。P型发射区493、N型外延层200和P型第三本体触点区452可以分别是PNP双极晶体管8的发射极、基极和集电极。N型发射区490、P型基极区495和N型第三漏区470可以分别是NPN双极晶体管9的发射极、基极和集电极。
在图8中，R2表示电阻器，例如连接到P型第二本体区452的外部多晶硅电阻器。外部多晶硅电阻器可以例如由形成第三栅极480的多晶硅形成。外部多晶硅电阻器可以是作为例如无源元件而提供的电阻器。R3可以表示例如N型第三漂移区420的电阻器。R4可以表示例如P型基极区495的电阻器。
第三LDMOS器件7的N型第三漏区470和PNP双极晶体管8的P型发射区493可以例如通过输出焊盘连接到电源电压。NPN双极晶体管9的N型发射区490和电阻器R2可以连接到地电压。P型第三本体触点区452、P型第三本体区451和P型基极区495可以相互连接。
参照图8-10，半导体器件可以设计为使得ESD保护器件5的击穿电压高于该半导体器件的工作电压，并低于输出端口中第一LDMOS器件1的击穿电压。例如，可以使第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压。
根据示例性实施例，ESD保护器件5的击穿电压可以在第三LDMOS器件7处生成。由于第一LDMOS器件1和第二LDMOS器件7都由LDMOS器件形成，可以同样的机制产生它们的击穿电压。如果半导体器件设计为使得第三LDMOS器件7的击穿电压低于第一LDMOS器件1的击穿电压，则第三LDMOS器件7的击穿电压可以始终低于第一LDMOS器件1的击穿电压。这样，ESD保护器件5的击穿电压可以始终保持为低于第一LDMOS器件1的击穿电压。因此，可以减少和/或阻止由静电放电引起的故障的可能性。
根据示例性实施例，如果ESD保护器件5包括具有PNP双极晶体管8和NPN双极晶体管9的可控硅整流器6，即使第三LDMOS器件7的击穿电压等于第一LDMOS器件1的击穿电压，ESD保护器件5的击穿电压也可以始终低于第一LDMOS器件1的击穿电压。这样，即使第三LDMOS器件7的击穿电压等于第一LDMOS器件1的击穿电压，也可以减少和/或阻止由静电放电引起的故障的可能性。
根据示例性实施例，第三隔离区430的长度L3可以形成为等于或小于第一LDMOS器件1的第一隔离区130的长度L1，以例如设计半导体器件，使得第二LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压。
参照图8-10，下面描述在发生静电放电事件时半导体器件的操作。如果发生静电放电，第一LDMOS器件1和第三LDMOS器件7的漏极电压会增加。根据示例性实施例，如果第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压，击穿会发生在第三LDMOS器件7上而不会发生在第一LDMOS器件1上。
如果击穿发生在第三LDMOS器件7上，由碰撞电离引起的电流会在第三LDMOS器件7中流动。相应地，该电流会在第三LDMOS器件7的P型第二本体触点区452中流动，然后流向电阻器R2。因此，电阻器R2上会产生电压降。如果电阻R2器的电压等于或大于NPN双极晶体管9的导通电压，则NPN双极晶体管9会工作。
如果例如由碰撞电离导致电流持续地增加，则例如由于电阻器R3中流动的电流，在电阻器R3中会产生电压降。如果电阻R3的电压等于或大于PNP双极晶体管8的导通电压，则PNP双极晶体管8会工作。如果PNP双极晶体管8和NPN双极晶体管9处于工作模式，例如由于正反馈状态，电流快速地增加。这样，由静电放电产生的电流(例如全部电流)会在PNP双极晶体管8和NPN双极晶体管9中流动，从而保护了在输出端口中的第一LDMOS器件1。
下文中，将参照图11-14描述根据另一示例性实施例的半导体器件的变型。图11-14示出了根据示例性实施例的半导体器件变型的横截面图。
图11-14中所示的半导体器件的等效电路与图8的实质上相同或类似。在图11-14中，与图8-10中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。
参照图11，半导体器件包括使第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压的可选示例性设计方案。第三隔离区430与P型第三深阱440之间的交叠长度O3可以形成为等于或大于在第一隔离区130和P型第一深阱140之间的交叠长度O1。第一隔离区130具有的长度可以等于或大于第三隔离区430的长度。例如，相比于P型第一深阱140，P型第三深阱440与第三隔离区430的交叠可以占第三隔离区430长度上的更大部分，例如更大百分比。P型第三深阱440与第三栅极480的交叠可以比P型第一深阱140与第一栅极180的交叠占第三栅极480长度上的更大部分，例如更大百分比。
参照图12，P型第三深阱440的预定部分可以与P型基极区495交叠，例如可以仅交叠P型基极区495中包围N型发射区490一横向侧的那部分。如果P型第三深阱440与P型基极区495的所有部分交叠，则可控硅整流器6的电流能力会降低。因此，P型第三深阱440不与P型基极区495的所有部分交叠。
参照图13，在半导体器件中，P型第二本体区451可以形成为包围N型发射区490，而不形成例如图9所示的P型基极区495。在这方面，P型第二本体区451可以包围N型发射区490和P型第二本体触点区452二者。根据示例性实施例，P型第二本体区451的掺杂浓度可以比P型第二深阱440的掺杂浓度高。P型第二本体区451可以包括与P型第二深阱440接触的第一部分(例如在P型第二本体触点区452下面的部分)、以及与P型第二深阱440没有接触关系的第二部分(例如在N型发射区490下面的部分)。
参照图14，N型第三源区460可以形成在P型第三本体区451中的第三栅极480的一侧。相应地，第三LDMOS器件7可以由LDMOS晶体管形成。如果ESD保护器件5包括具有双极晶体管8和9的可控硅整流器6，则即使第三LDMOS器件7由LDMOS晶体管形成，在静电放电情况下电流也会在可控硅整流器6中流动。
下面将参照图15-17描述根据另一示例性实施例的半导体器件。
在根据示例性实施例的半导体器件中，ESD保护器件可以包括可控硅整流器，例如如图8-10中所示半导体器件中一样。图15示出了半导体器件的等效电路图，图16示出了图15中所示的半导体器件的横截面图，以及图17示出了图15所示的等效电路图合并到图16的横截面图中。
在图15-17中，与图8-10中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。因此，下面主要集中于不同点进行说明。
参照图15和16，在ESD保护器件11中，P型发射区493和第四隔离区435可以顺序形成在第三隔离区430和N型第三漏区470之间。N型发射区490可以形成在P型第三本体区451和P型基极区495这两个区中，例如N型发射区490可以在P型第三本体区451和P型基极区495这两个区上延伸。
P型基极触点区497可以形成在N型发射区490的一侧。P型基极触点区497可以形成在P型基极区495中，例如P型基极触点区497可以通过P型基极区495的一部分与N型发射区490隔开。根据示例性实施例，可以不形成连接到P型第三本体触点区452的外部多晶硅电阻器，即可以排除该电阻器。
参照图15和图17，N型第一源区160、N型第一漏区170和第一栅极180可以分别是第一LDMOS器件1的源极、漏极和栅极。N型第三漏区470和第三栅极480可以分别是第三LDMOS器件7的漏极和栅极。P型发射区493、N型外延层200和P型第三本体触点区452可以分别是PNP双极晶体管8的发射极、基极和集电极。N型发射区490、P型基极区495和N型第三漏区470可以分别是NPN双极晶体管9的发射极、基极和集电极。
在图15中，R3可以表示N型第三漂移区420的电阻器。R4可以表示P型基极区495的电阻器。第三LDMOS器件7的N型第三漏区470和PNP双极晶体管8的P型发射区493可以例如通过输出焊盘连接到电源电压。NPN双极晶体管9的N型发射区490以及P型基极触点区497可以连接到地电压。根据示例性实施例，P型第三本体触点区452、P型第三本体区451和P型基极区495可以相互连接。
参照图15-17，半导体器件可以设计为使得ESD保护器件11的击穿电压高于该半导体器件的工作电压，并低于输出端口中的第一LDMOS器件1的击穿电压。例如，该半导体器件可以设计为使得第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压。
为了使第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压，在另一示例实施例中，第三隔离区430的长度L3可以等于或小于1的第一隔离区130的长度L1。
参照图15-17，描述在静电放电情况下半导体器件的操作。根据示例性实施例，如果产生静电放电，第一LDMOS器件1和第三LDMOS器件7的漏极电压会增加。如果第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压，击穿会发生在第三LDMOS器件7上而不会发生在第一LDMOS器件1上。
如果击穿发生在第三LDMOS器件7上，例如由碰撞电离引起的电流会在第三LDMOS器件7中流动。该电流会在第三LDMOS器件7的P型第三本体触点区452中流动，然后流向电阻器R4。这样，在电阻器R4中会产生电压降。如果电阻器R4的电压等于或大于NPN双极晶体管9的导通电压，则NPN双极晶体管9会工作。
如果例如由碰撞电离导致电流持续地增加，例如由于在电阻器R3中流经的电流，在电阻器R3中会产生电压降。如果电阻器R3的电压等于或大于PNP双极晶体管8的导通电压，则PNP双极晶体管8会工作。如果PNP双极晶体管8和NPN双极晶体管9处于工作模式，例如由于正反馈状态，电流快速地增加。因此，由静电放电产生的电流(例如全部电流)会在PNP双极晶体管8和NPN双极晶体管9中流动。因此，在输出端口中的第一LDMOS器件1得到保护。
下面将参照图18-21描述图16中所示半导体器件的示例性变型。图18-21示出了图16中所示半导体器件变型例的横截面图。图18-21中所示的半导体器件的等效电路与图15的实质上相同或类似。在图18-21中，与图15-17中实质上相同的功能部件采用相同的附图标记表示，并省略与其有关的详细描述。
参照图18，半导体器件包括使第三LDMOS器件7的击穿电压等于或低于第一LDMOS器件1的击穿电压的可选示例性设计方案。例如，第三隔离区430与P型第三深阱440之间的交叠长度O3可以形成为等于或大于在第一隔离区130和P型第一深阱140之间的交叠长度O1。
参照图19，P型第三深阱440的预定部分可以与P型基极区495交叠。如果P型第三深阱440与P型基极区495的所有部分交叠，则可控硅整流器6的电流能力会降低。因此，P型第三深阱440不与P型基极区495的所有部分交叠。
参照图20，P型第三本体区451可以形成为包围N型发射区490，而不形成例如图16所示的P型基极区495。根据示例性实施例，例如图16所示的P型基极触点区497不形成在半导体器件中，例如可以排除在外。
参照图21，N型第三源区460可以形成在P型第三本体区451中第三栅极480的一侧。相应地，第三LDMOS器件7可以由LDMOS晶体管形成。如果ESD保护器件11包括具有双极晶体管8和9的可控硅整流器6，则即使第三LDMOS器件7由LDMOS晶体管形成，在静电放电情况下电流也会在可控硅整流器6中流动。
下面参照图2和22-29描述制造半导体器件的示例性方法。图22-29示出了描述根据示例性实施例的半导体器件制造方法中的中间工艺阶段中结构的横截面图。
参照图22，N型第一埋层110和N型第二埋层210形成在P型体衬底100中。例如，其中定义了多个区域的掩模图案(未显示)可以形成在P型体衬底100上。掩模图案中的区域可以是用于形成N型第一埋层110和N型第二埋层210的潜在区域。然后，通过掩模图案可以将N型杂质注入到P型体衬底100上。然后，可以去除掩模图案，并在P型体衬底100中形成N型第一埋层110和N型第二埋层210。
接着，可以在P型体衬底100中在N型第一埋层110和N型第二埋层210之间形成P型埋层301。例如，可以在P型体衬底100上形成其中定义有区域的掩模图案(未显示)，并且该区域可以是形成P型埋层301的潜在区域。然后，将P型杂质注入到P型体衬底100上，去除掩模图案，形成P型埋层301。
参照图23，N型外延层200可以形成在P型体衬底100上。例如，可以通过例如选择性外延生长(SEG)或固相外延(SPE)来形成N型外延层200。
接着，N型外延层300可以形成在第一区I和第二区II的边界区域中。P型绝缘层300可以通过例如离子注入和P型杂质扩散形成。为了减少掩模数量，可以在形成例如图24的P型深阱140和240或在形成例如图27的P型基极区295时形成P型绝缘层300。
参照图24，可以在N型外延层200中形成P型第一深阱140和P型第二深阱240。例如，可以在N型外延层200上形成其中定义有区域的掩模(未显示)，这些区域是用于形成P型第一深阱140和P型第二深阱240的潜在区域。然后，可以在衬底10中N型第一埋层110和N型第二埋层210的顶部上注入P型杂质，去除掩模图案，形成P型第一深阱140和P型第二深阱240。形成P型第一深阱140和P型第二深阱240的P型杂质的掺杂浓度在大约1×1015到大约5×1016个原子/立方厘米(atom/cm3)的范围内。该P型杂质浓度可以在更窄的范围内，该范围包括但不限制于例如大约2×1015到大约4×1016个原子/立方厘米，大约3×1015到大约3×1016个原子/立方厘米，大约9×1015到大约1×1016个原子/立方厘米，等等。
参照图25，可以在N型外延层200上形成N型第一漂移区120和N型第二漂移区220。例如，可以在N型外延层200上形成其中定义有区域的掩模(未显示)，这些区域是用于形成N型第一漂移区120和N型第二漂移区220的潜在区域。然后，可以在N型外延层200上注入N型杂质，去除掩模图案，形成N型第一漂移区120和N型第二漂移区220。形成N型第一漂移区120和N型第二漂移区220的N型杂质的掺杂浓度可以在大约5×1015到大约7×1016个原子/立方厘米的范围内。该N型杂质浓度可以在更窄的范围内，该范围包括但不限制于例如大约7×1015到大约6×1016个原子/立方厘米，大约9×1015到大约5×1016个原子/立方厘米，大约2×1016到大约7×1016个原子/立方厘米，等等。
参照图26，可以分别在N型第一漂移区120和N型第二漂移区220上形成第一隔离区130和第二隔离区230。第一和第二隔离区130和230可以例如采用浅沟槽隔离(STI)工艺形成。但是，实施例不受此限制。例如，第一和第二隔离区130和230可以采用例如硅的局部氧化(LOCOS)工艺形成。为了制造图2中所示的半导体器件，可以使第一隔离区130的长度等于或大于第二隔离区230的长度。
参照图27，可以在第二区II中在P型绝缘层300和N型第二漂移区220之间形成P型基极区295。例如，可以在N型外延层200上形成其中定义有区域的掩模图案(未显示)，并且该区域可以是形成P型基极区295的潜在区域。然后，将P型杂质注入到衬底10中，去除掩模图案，形成P型基极区295。在示例性实施例中，半导体器件形成在其上具有CMOS器件的衬底10上，可以在形成该CMOS器件的P型阱的同时形成所述P型基极区295。形成P型基极区295的N型杂质的掺杂浓度可以在大约1×1016到大约5×1017个原子/立方厘米的范围内。该N型杂质的浓度可以在更窄的范围内，该范围包括但不限制于例如大约2×1016到大约4×1017个原子/立方厘米，大约5×1016到大约1×1017个原子/立方厘米，大约9×1016到大约3×1017个原子/立方厘米，等等。
参照图28，可以在N型第一漂移区120和第一隔离区130上形成第一栅极绝缘层133和第一栅极180。可以在N型第二漂移区220和第二隔离区230上形成第二栅极绝缘层233和第二栅极280。例如，可以在衬底10上顺序地堆叠由例如氧化硅形成的前置栅极绝缘层和由例如多晶硅形成的前置栅极(pre-gate)。接着，对前置栅极绝缘层和前置栅极进行构图以分别形成第一栅极绝缘层133和第一栅极180、以及第二栅极绝缘层233和第二栅极280。
参照图29，P型第一本体区151可以形成在第一栅极180的一侧，P型第二本体区251可以形成在第二栅极280的一侧。例如，可以形成其中定义有区域的掩模(未显示)，这些区域是用于形成P型第一本体区151和P型第二本体区251的潜在区域。然后，可以在衬底10中注入P型杂质，去除掩模图案，形成P型第一本体区151和P型第二本体区251。形成P型第一本体区151和P型第二本体区251的P型杂质的掺杂浓度在大约5×1016到大约8×1017个原子/立方厘米的范围内。P型杂质的浓度可以在更窄的范围内，该范围包括但不限制于例如大约6×1016到大约7×1017个原子/立方厘米，大约9×1016到大约4×1017个原子/立方厘米，大约1×1017到大约3×1017个原子/立方厘米，等等。
再次参照图2，可以在衬底10中注入P型杂质，以在P型第一本体区151中形成P型第一本体触点区125，以及在P型第二本体区251中形成P型第二本体触点区252。然后，可以注入N型杂质以形成N型第一源区160、N型第一漏区170、N型发射区290和N型第二漏区270。
本领域技术人员可以根据图22-29中所描述的示例性方法推导出根据其他示例性实施例的制造半导体器件的方法。例如，下面将着重描述其他示例性实施例的制造方法之间的不同点。
在图4所示半导体器件的制造方法中，第二隔离区230与P型第二深阱240之间的交叠长度O2可以等于或大于在第一隔离区130和P型第一深阱140之间的交叠长度O1。
在图5所示的半导体器件的制造方法中，P型第二深阱240的预定部分可以与P型基极区295交叠。
在图6所示的半导体器件的制造方法中，可以省略图27所示P型基极区295的形成步骤，以及P型第二本体区251可以形成为包围N型发射区290。
在图7所示的半导体器件的制造方法中，可以在例如形成N型第一源区160、N型第一漏区170，N型发射区290和N型第二漏区270的步骤期间在衬底10中注入N型杂质以形成N型第二源区260。
在图9所示的半导体器件的制造方法中，可以在例如形成P型第一本体触点区152和P型第三本体触点区452的步骤期间在衬底10中注入P型杂质以形成P型发射区493。此外，可以在例如形成N型第一源区160、N型第一漏区170、N型发射区490和N型第二漏区470的步骤期间在衬底10中注入N型杂质以形成N型杂质区491。
本领域技术人员可以根据图22-29中所描述的示例性方法，并考虑有关图4-7的上述描述，推导出根据其他示例性实施例的制造半导体器件的方法。例如，可以推导出根据图11-14所示的示例性实施例的半导体器件的制造方法。
在图16所示的半导体器件的示例性制造方法中，可以在形成第一隔离区130和第三隔离区430时形成第四隔离区435。此外，可以在例如形成P型第一本体触点区152和P型第三本体触点区452的步骤期间在衬底10中注入P型杂质，以形成P型发射区493和P型基极触点区497。
本领域技术人员可以根据图22-29中所描述的示例性方法，并考虑有关图18-21的上述描述，推导出根据所示实施例的半导体器件的制造方法。
在半导体器件的示例性制造方法中，如果将LDMOS器件提供在输出端口和ESD保护器件中，则可以利用相同的掩模制造LDMOS器件。可以使ESD保护器件中LDMOS器件的击穿电压等于或低于输出端口中LDMOS器件的击穿电压。这样，即使发生工艺分散，也可以使得ESD保护器件中LDMOS器件的击穿电压例如始终保持等于或低于输出端口中LDMOS器件的击穿电压。相应地，根据示例性实施例，ESD保护器件的击穿电压可以始终低于输出端口的击穿电压。
通过总结和回顾，由CMOS技术制造的半导体集成电路(IC)器件可能很敏感地受到静电放电所引起的高电压和/或高电流的影响，静电放电例如是由于与电荷携带对象(例如人体)接触而产生的。例如，当IC芯片中引发高电压或高电流时，该IC不会正常工作，这是例如因为绝缘层可能受到损坏或击穿，和/或因为沟道可能被静电放电的瞬时电力短路。
相反，在本发明实施例涉及如下半导体IC器件，该半导体IC器件包括在输入/输出电路中设置的静电放电保护电路，以例如预先执行放电操作，从而减少和/或阻止高电压或高电流引入到半导体IC器件的内部器件中的可能性和/或发生。进一步，本发明实施例涉及半导体IC器件及其制造方法，包括静电放电保护器件，该静电放电保护器件在即使出现工艺分散时也具有比输出端口的击穿电压低的击穿电压。
本文中描述的实施例还通过理想示意图的方式涉及到示例性实施例的平面图和/或横截面图。因此，可以依据制造技术和/或容差对这些示例性视图进行修改。因此，这些实施例不限于这些视图中所显示的内容，而是可以包括基于制造工艺对形成的结构进行的变型。因此，附图中例示的区域的性质是示意性的，并且图中显示的区域形状仅仅是例示这些实施例的区域的具体形状，而不会限制这些实施例的各个方面。
本文中使用的术语仅用于描述具体实施例，而不试图限制这些实施例。本文中所使用的单数形式“一”、“一个”等也旨在包括复数形式，除非上下文另外明确的指出。还应该进一步理解，本说明书中使用的术语“包括”和/或“由...构成”特指存在所述的特征、整数、步骤、操作、元件和/或部件，而不排除存在或增加一个或多个其他的特征、整数、步骤、操作、元件、部件和/或他们的组合。
除非另外定义，本文中使用的所有术语(包括技术和科学术语)具有与本发明所属领域中普通技术人员的通常理解相同的含义。还应该理解，术语，例如在常用字典中定义的那些术语，应解释为其含义与相关领域和本发明的上下文中他们的含义一致，而不应解释为理想化或过于形式的意义，除非本文中明确地这样定义。
虽然已经在本文中描述了示例性实施例，并使用了一些特定术语，但他们仅仅使用并解释为广义和描述性的含义，而不旨在构成限制。在有些情况中，本申请提交的技术领域中的普通技术人员会明白，与特定实施例一起描述的特征、特性和/或元件可以单独的使用，或者与其他实施例中描述的特征、特性和/或元件一起组合使用，除非另外特别指出。因此，本领域技术人员应该理解，在不偏离权利要求所阐述的本发明精神和范围情况下，可以在形式和细节上进行多种改变。

Claims (37)

1.一种半导体器件，包括：
输出端口，包括第一横向双扩散金属氧化物半导体LDMOS器件；以及
静电放电保护器件，包括第二LDMOS器件和双极晶体管，该静电放电保护器件保护所述输出端口免受静电放电，
第二LDMOS器件的击穿电压等于或低于第一LDMOS器件的击穿电压。
2.根据权利要求1所述的半导体器件，其中第一LDMOS器件包括：
在衬底上的第一栅极，
在第一栅极一侧的第一源区，所述第一源区具有第一导电类型，
第一本体区，在所述第一源区下面并包围所述第一源区，该第一本体区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，
在第一本体区中的第一本体触点区，该第一本体触点区具有第二导电类型，
在第一栅极另一侧的第一漏区，所述第一漏区具有第一导电类型，
在衬底中并在第一源区和第一漏区之间的第一隔离区，该第一隔离区与第一栅极的一部分交叠，
在第一本体区下面的第一深阱，该第一深阱具有第二导电类型，
在第一深阱下面的第一埋层，该第一埋层具有第一导电类型。
3.根据权利要求2所述的半导体器件，其中所述第二LDMOS器件包括：
在衬底上的第二栅极，
在第二栅极一侧的第二本体区，所述第二本体区具有第二导电类型，
在第二本体区中的第二本体触点区，该第二本体触点区具有第二导电类型，
在第二栅极另一侧的第二漏区，所述第二漏区具有第一导电类型，
在衬底中并在第二本体区和第二漏区之间的第二隔离区，该第二隔离区与第二栅极的一部分交叠，
在第二本体区下面的第二深阱，该第二深阱具有第二导电类型，和
在第二深阱下面的第二埋层，该第二埋层具有第一导电类型。
4.根据权利要求3所述的半导体器件，其中所述第二LDMOS器件包括在第二本体区中的第二源区，该第二源区具有第一导电类型。
5.根据权利要求3所述的半导体器件，其中所述双极晶体管包括：
与第二本体区隔开的发射区，该发射区具有第一导电类型，
基极区，在发射区下面并包围该发射区，该基极区具有第二导电类型，以及
第二漏区。
6.根据权利要求5所述的半导体器件，其中所述双极晶体管包括在基极区下面的外延层。
7.根据权利要求5所述的半导体器件，其中基极区与第二深阱之间是非交叠关系。
8.根据权利要求5所述的半导体器件，其中基极区的掺杂浓度高于第二深阱的掺杂浓度并低于第二本体区的掺杂浓度。
9.根据权利要求5所述的半导体器件，其中从衬底的底面到基极区的底面的第一距离大于从衬底的底面到第二本体区的底面的第二距离。
10.根据权利要求5所述的半导体器件，其中：
第一LDMOS器件包括在第一隔离区和第一漏区下面并包围该第一隔离区和第一漏区的第一漂移区，该第一漂移区具有第一导电类型，和
第二LDMOS器件包括在第二隔离区和第二漏区下面并包围该第二隔离区和第二漏区的第二漂移区，该第二漂移区具有第一导电类型。
11.根据权利要求5所述的半导体器件，其中第二隔离区的长度等于或小于第一隔离区的长度。
12.根据权利要求5所述的半导体器件，其中第二隔离区和第二深阱之间的第二交叠长度等于或大于第一隔离区和第一深阱之间的第一交叠长度。
13.根据权利要求5所述的半导体器件，其中基极区的一部分与第二深阱的一部分相互交叠。
14.根据权利要求5所述的半导体器件，其中基极区的整个区域与第二深阱之间是非交叠关系。
15.根据权利要求3所述的半导体器件，其中所述双极晶体管包括：
在第二本体区中的发射区，该发射区具有第一导电类型，
包围所述发射区的第二本体区，和
第二漏区。
16.一种半导体器件，包括：
输出端口，包括第一横向双扩散金属氧化物半导体LDMOS器件；以及
静电放电保护器件，包括第二LDMOS器件和可控硅整流器，该静电放电保护器件保护所述输出端口免受静电放电，
第二LDMOS器件的击穿电压等于或低于第一LDMOS器件的击穿电压。
17.根据权利要求16所述的半导体器件，其中可控硅整流器包括NPN双极晶体管和PNP双极晶体管。
18.根据权利要求17所述的半导体器件，其中第一LDMOS器件包括：
在衬底上的第一栅极，
在第一栅极一侧的第一源区，所述第一源区具有第一导电类型，
第一本体区，在所述第一源区下面并包围所述第一源区，该第一本体区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，
在第一本体区中的第一本体触点区，该第一本体触点区具有第二导电类型，
在第一栅极另一侧的第一漏区，所述第一漏区具有第一导电类型，
在衬底中并在第一源区和第一漏区之间的第一隔离区，该第一隔离区与第一栅极的一部分交叠，
在第一本体区下面的第一深阱，该第一深阱具有第二导电类型，和
在第一深阱下面的第一埋层，该第一埋层具有第一导电类型。
19.根据权利要求18所述的半导体器件，其中所述第二LDMOS器件包括：
在衬底上的第二栅极，
在第二栅极一侧的第二本体区，所述第二本体区具有第二导电类型，
在第二本体区中的第二本体触点区，该第二本体触点区具有第二导电类型，
在第二栅极另一侧的第二漏区，所述第二漏区具有第一导电类型，
在衬底中并在第二本体区和第二漏区之间的第二隔离区，该第二隔离区与第二栅极的一部分交叠，
在第二本体区下面的第二深阱，该第二深阱具有第二导电类型，和
在第二深阱下面的第二埋层，该第二埋层具有第一导电类型。
20.根据权利要求19所述的半导体器件，其中第二隔离区的长度等于或小于第一隔离区的长度。
21.根据权利要求19所述的半导体器件，其中第二隔离区和第二深阱之间的第二交叠长度等于或大于第一隔离区和第一深阱之间的第一交叠长度。
22.根据权利要求19所述的半导体器件，其中：
NPN双极晶体管包括具有第一导电类型的发射区和具有第二导电类型的基极区，所述具有第一导电类型的发射区与第二本体区隔开，所述基极区在第一导电类型的发射区的下面，并且包围所述第一导电类型的发射区和第二漏区，以及
PNP双极晶体管包括具有第二导电类型的发射区和具有第一导电类型的外延层，所述具有第二导电类型的发射区在第二漏区和第二隔离区之间，所述外延层在第二埋层和第二本体触点区上。
23.根据权利要求22所述的半导体器件，其中静电放电保护器件包括具有第一导电类型的杂质区，该杂质区在第二隔离区和具有第二导电类型的发射区之间。
24.根据权利要求23所述的半导体器件，还包括连接到第二本体触点区的多晶硅电阻。
25.根据权利要求19所述的半导体器件，其中：
NPN双极晶体管包括第二漏区、具有第二导电类型并在第二本体区一侧的基极区、以及具有第一导电类型的发射区，所述具有第一导电类型的发射区在基极区和第二本体区上，并在基极区和第二本体区上延伸，以及
PNP双极晶体管包括具有第二导电类型的发射区和具有第一导电类型的外延层，所述具有第二导电类型的发射区在第二漏区和第二隔离区之间，所述具有第一导电类型的外延层在第二埋层和第二本体触点区上。
26.根据权利要求25所述的半导体器件，还包括在第二漏区和所述具有第二导电类型的发射区之间的第三隔离区。
27.一种半导体器件的制造方法，所述半导体器件包括：衬底，在该衬底中定义了第一区和第二区，第一区中形成有输出端口的第一LDMOS器件，第二区中形成有静电放电保护器件，该静电放电保护器件包括第二LDMOS器件和双极晶体管，所述方法包括：
通过向衬底中注入第一导电类型的杂质，在第一区中形成第一埋层以及在第二区中形成第二埋层；
通过向衬底中注入第二导电类型的杂质，在第一区中形成第一深阱以及在第二区中形成第二深阱；
在第一区中形成第一隔离区，并在第二区中形成第二隔离区；
在第一区中在衬底上形成第一栅极，并在第二区中在衬底上形成第二栅极；
通过向衬底中注入第二导电类型的杂质，在第一区中形成第一本体区以及在第二区中形成第二本体区；以及
向衬底中注入第一和第二导电类型的杂质以在第一本体区中形成第二导电类型的第一本体触点区，在第二本体区中形成第二导电类型的第二本体触点区，在第一区中形成第一导电类型的第一源区和第一漏区，在第二区中形成第一导电类型的发射区，以及在第二区中形成第一导电类型的第二漏区。
28.根据权利要求27所述的制造方法，其中第二隔离区形成为具有等于或小于第一隔离区长度的长度。
29.根据权利要求27所述的制造方法，其中第二隔离区形成为具有在第二隔离区和第二深阱之间的第二交叠长度，该第二交叠长度等于或大于在第一隔离区和第一深阱之间的第一交叠长度。
30.根据权利要求27所述的制造方法，在形成第一和第二隔离区之后并在形成第一和第二栅极之前，还包括：通过向衬底中注入第二导电类型的杂质，在第二区中形成基极区。
31.根据权利要求30所述的制造方法，其中所述基极区的一部分形成为与第二深阱交叠，使得该基极区的其他部分与第二深阱不具有交叠关系。
32.根据权利要求31所述的制造方法，其中基极区的掺杂浓度高于第二深阱的掺杂浓度并低于第二本体区的掺杂浓度。
33.根据权利要求31所述的制造方法，其中从衬底的底面到基极区的底面的第一距离大于从衬底的底面到第二本体区的底面的第二距离。
34.根据权利要求27所述的制造方法，在形成第一和第二深阱之后并在形成第一和第二隔离区之前，还包括：通过向衬底中注入第一导电类型的杂质的二次工艺，在第一区中形成第一漂移区以及在第二区中形成第二漂移区。
35.根据权利要求27所述的制造方法，在形成第一和第二埋层之后并在形成第一和第二深阱之前，还包括：在第一和第二埋层上形成具有第一导电类型的外延层。
36.根据权利要求27所述的制造方法，还包括：在向衬底注入第二导电类型的杂质以在第二本体区中形成具有第二导电类型的第二本体触点区的过程中，在第二区中形成具有第二导电类型的发射区。
37.根据权利要求36所述的制造方法，还包括：在形成第一和第二隔离区的过程中，在第二区中形成第三隔离区。
CN201110427177.6A 2011-01-12 2011-12-19 半导体器件及其制造方法 Expired - Fee Related CN102593119B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0003178 2011-01-12
KR1020110003178A KR101710599B1 (ko) 2011-01-12 2011-01-12 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102593119A CN102593119A (zh) 2012-07-18
CN102593119B true CN102593119B (zh) 2016-03-23

Family

ID=46454599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110427177.6A Expired - Fee Related CN102593119B (zh) 2011-01-12 2011-12-19 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8569836B2 (zh)
JP (1) JP2012146978A (zh)
KR (1) KR101710599B1 (zh)
CN (1) CN102593119B (zh)
DE (1) DE102011055039A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8648419B2 (en) * 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
JP5703790B2 (ja) * 2011-01-31 2015-04-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8575692B2 (en) * 2011-02-11 2013-11-05 Freescale Semiconductor, Inc. Near zero channel length field drift LDMOS
US8803193B2 (en) 2011-05-11 2014-08-12 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US8742455B2 (en) * 2011-05-11 2014-06-03 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8816389B2 (en) 2011-10-21 2014-08-26 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
KR101872942B1 (ko) * 2012-03-29 2018-06-29 삼성전자주식회사 반도체 장치
US9142554B2 (en) 2012-06-29 2015-09-22 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US9129990B2 (en) 2012-06-29 2015-09-08 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with drain and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US20140001546A1 (en) 2012-06-29 2014-01-02 Hubert M. Bode Semiconductor device and driver circuit with a current carrying region and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
US9111767B2 (en) 2012-06-29 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with source and isolation structure interconnected through a diode circuit, and method of manufacture thereof
CN103594492B (zh) * 2012-08-14 2016-12-28 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
JP5904905B2 (ja) * 2012-08-23 2016-04-20 株式会社東芝 半導体装置
US8648417B1 (en) * 2012-10-01 2014-02-11 O2Micor, Inc. LDMOS transistors with improved ESD capability
JP6222825B2 (ja) * 2012-11-07 2017-11-01 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． ダイオード回路を通じて相互接続される能動素子および分離構造を有する半導体デバイスおよびドライバ回路、ならびにその製造方法
JP6156841B2 (ja) * 2012-11-07 2017-07-05 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
CN103855153B (zh) * 2012-12-07 2018-08-10 中国科学院微电子研究所 一种基于scr的集成电路静电保护器件
TWI521683B (zh) * 2013-05-13 2016-02-11 力旺電子股份有限公司 具可程式可抹除的單一多晶矽層非揮發性記憶體
CN104183596B (zh) * 2013-05-22 2017-06-13 中芯国际集成电路制造(上海)有限公司 静电放电保护结构
US9059281B2 (en) 2013-07-11 2015-06-16 International Business Machines Corporation Dual L-shaped drift regions in an LDMOS device and method of making the same
US9543420B2 (en) 2013-07-19 2017-01-10 Nxp Usa, Inc. Protection device and related fabrication methods
TWI512990B (zh) * 2013-08-30 2015-12-11 Richtek Technology Corp 半導體結構與具有該半導體結構之半導體元件
US9263436B2 (en) * 2014-04-30 2016-02-16 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US9245952B2 (en) 2014-05-12 2016-01-26 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
CN105226094B (zh) * 2014-06-19 2018-10-02 旺宏电子股份有限公司 半导体结构
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
JP6455169B2 (ja) * 2015-01-19 2019-01-23 株式会社豊田中央研究所 半導体装置
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9761656B2 (en) * 2015-04-10 2017-09-12 Macronix International Co., Ltd. Semiconductor device having buried region and method of fabricating same
CN106206565B (zh) * 2015-05-08 2019-04-23 创意电子股份有限公司 二极管与二极管串电路
KR102374203B1 (ko) * 2015-08-31 2022-03-15 삼성전자주식회사 정전기 방전 보호 장치 및 이를 포함하는 전자 장치
US10381342B2 (en) * 2015-10-01 2019-08-13 Texas Instruments Incorporated High voltage bipolar structure for improved pulse width scalability
US10153366B2 (en) * 2016-03-09 2018-12-11 Polar Semiconductor, Llc LDMOS transistor with lightly-doped annular RESURF periphery
WO2017152414A1 (zh) * 2016-03-11 2017-09-14 江南大学 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件
KR102088548B1 (ko) * 2016-03-25 2020-04-14 주식회사 디비하이텍 고전압 반도체 소자
KR101788459B1 (ko) * 2016-07-11 2017-10-20 매그나칩 반도체 유한회사 디스플레이 드라이버 ic 구조물
CN107887375B (zh) * 2016-09-29 2021-11-09 联华电子股份有限公司 半导体静电放电保护元件
US10347621B2 (en) * 2016-10-12 2019-07-09 Texas Instruments Incorporated Electrostatic discharge guard ring with snapback protection
JP6844273B2 (ja) * 2017-01-19 2021-03-17 富士電機株式会社 半導体装置
TWI632686B (zh) * 2017-01-20 2018-08-11 通嘉科技股份有限公司 可耐受靜電放電事件之高壓半導體元件
CN108346653B (zh) * 2017-01-25 2021-03-09 通嘉科技股份有限公司 可耐受静电放电事件的高压半导体元件
US11227925B2 (en) * 2017-04-14 2022-01-18 Ptek Technology Co., Ltd. Semiconductor device and charging system using the same
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
US10128331B1 (en) * 2017-08-01 2018-11-13 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
US10861844B2 (en) * 2017-08-07 2020-12-08 Texas Instruments Incorporated ESD device with fast response and high transient current
KR102424768B1 (ko) 2017-12-13 2022-07-25 주식회사 디비하이텍 Pldmos 트랜지스터 및 이의 제조 방법
JP6971877B2 (ja) * 2018-02-20 2021-11-24 ルネサスエレクトロニクス株式会社 半導体装置
CN108520874B (zh) * 2018-03-28 2021-04-06 南京矽力微电子技术有限公司 半导体器件及其制造方法
TWI706534B (zh) * 2018-07-05 2020-10-01 新唐科技股份有限公司 靜電放電防護結構及靜電放電強健型半導體裝置
TWI699888B (zh) * 2018-11-07 2020-07-21 新唐科技股份有限公司 高壓半導體裝置
KR102224364B1 (ko) * 2019-10-02 2021-03-05 주식회사 키 파운드리 고전압 반도체 소자 및 그 제조 방법
CN112768521B (zh) * 2019-10-21 2022-08-12 东南大学 横向双扩散金属氧化物半导体器件
CN112736078B (zh) * 2019-10-28 2024-05-24 上海积塔半导体有限公司 基于bcd工艺的pnp型高压esd器件及ldmos
US11817447B2 (en) * 2019-12-10 2023-11-14 Samsung Electronics Co., Ltd. Electrostatic discharge protection element and semiconductor devices including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101048867A (zh) * 2004-08-26 2007-10-03 德州仪器公司 双向esd保护电路
US20080246345A1 (en) * 2004-08-03 2008-10-09 Freescale Semiconductor, Inc. Semiconductor Switch Arrangement and an Electronic Device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US7190563B2 (en) * 2002-10-18 2007-03-13 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
KR100614806B1 (ko) * 2004-10-27 2006-08-22 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법
JP4845410B2 (ja) 2005-03-31 2011-12-28 株式会社リコー 半導体装置
JP5015509B2 (ja) 2006-07-27 2012-08-29 ルネサスエレクトロニクス株式会社 静電保護回路および半導体装置
JP5237626B2 (ja) 2007-12-26 2013-07-17 旭化成エレクトロニクス株式会社 静電保護回路
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
KR101186576B1 (ko) 2009-07-03 2012-10-08 주식회사 포스코 시편 가장자리 돌출부 제거장치
EP2515334B1 (en) * 2011-04-20 2013-11-20 Nxp B.V. ESD protection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246345A1 (en) * 2004-08-03 2008-10-09 Freescale Semiconductor, Inc. Semiconductor Switch Arrangement and an Electronic Device
CN101048867A (zh) * 2004-08-26 2007-10-03 德州仪器公司 双向esd保护电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCR-LDMOS - A NOVEL LDMOS DEVICE WITH ESD ROBUSTNESS;Sameer Pendharkar等;《ISPSO"2000, May 22-25, Toulouse, France》;20000525;341-344 *

Also Published As

Publication number Publication date
US20120175673A1 (en) 2012-07-12
CN102593119A (zh) 2012-07-18
JP2012146978A (ja) 2012-08-02
KR101710599B1 (ko) 2017-02-27
KR20120081830A (ko) 2012-07-20
US8569836B2 (en) 2013-10-29
DE102011055039A1 (de) 2012-07-12

Similar Documents

Publication Publication Date Title
CN102593119B (zh) 半导体器件及其制造方法
US9647069B2 (en) Drain extended field effect transistors and methods of formation thereof
US20150187749A1 (en) Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same
US10037986B2 (en) ESD protection structure and method of fabrication thereof
TWI570839B (zh) 用於cmos積體電路的緊密保護環結構
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
JP4844621B2 (ja) トランジスタ型保護素子および半導体集積回路
CN104704636B (zh) 具有用于负电压操作的隔离式scr的esd保护电路
CN101667591A (zh) 多射极型双极结晶体管、双极cmos dmos器件及其制造方法
JP6275282B2 (ja) 半導体装置、その製造方法および半導体モジュール
KR20180027850A (ko) Ｅｓｄ 보호용 ｓｃｒ 소자
CN107564901B (zh) 具有esd保护功能的ldmos器件及其版图
US8598625B2 (en) ESD protection device with tunable design windows
CN102856317B (zh) Esd保护元件
JP2009038130A (ja) 横型ｍｏｓトランジスタ及びこれを用いた半導体装置
KR101392569B1 (ko) 바이폴라 트랜지스터 및 그 제조 방법
KR102454469B1 (ko) Esd 보호용 scr 소자
US9960251B2 (en) ESD protection structure and method of fabrication thereof
CN112447703A (zh) 静电放电防护元件
US20120112291A1 (en) Semiconductor Apparatus And Manufacturing Method Thereof
Wu et al. Single event transient analysis of isolation problems for the high side devices in a 0.18 μm BCD Process
JP5494519B2 (ja) トランジスタ型保護素子および半導体集積回路
JP5416478B2 (ja) 半導体装置
CN115602676A (zh) 高维持高失效双向可控硅静电防护器件及其制作方法
TWI246176B (en) Electrostatic discharge protection apparatus for high voltage device, and the manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160323

Termination date: 20201219