CN102544013B - 具有垂直沟道晶体管的动态随机存取存储单元及阵列 - Google Patents
具有垂直沟道晶体管的动态随机存取存储单元及阵列 Download PDFInfo
- Publication number
- CN102544013B CN102544013B CN201010609548.8A CN201010609548A CN102544013B CN 102544013 B CN102544013 B CN 102544013B CN 201010609548 A CN201010609548 A CN 201010609548A CN 102544013 B CN102544013 B CN 102544013B
- Authority
- CN
- China
- Prior art keywords
- channel transistors
- vertical
- embedded type
- semiconductor column
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- -1 albronze Chemical compound 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
Abstract
本发明公开一种具有垂直沟道晶体管的动态随机存取存储单元及阵列。该具有垂直沟道晶体管的动态随机存取存储单元包括半导体柱、漏极层、辅助栅极、控制栅极、源极层、电容器。半导体柱构成垂直沟道晶体管的有源区。漏极层设置于半导体柱底部。辅助栅极隔着第一栅介电层而设置于漏极层附近。控制栅极隔着第二栅介电层而设置于有源区附近。源极层设置于半导体柱顶部。电容器电性连接源极层。
Description
技术领域
本发明涉及一种半导体元件及其制造方法，且特别是涉及一种具有垂直沟道晶体管的动态随机存取存储单元及阵列。
背景技术
随着现今电脑微处理器的功能愈来愈强，软件所进行的程序与运算也愈来愈庞大。因此，存储器的制作技术已成为半导体产业重要的技术之一。动态随机存取存储器(Dynamic Random Access Memory，DRAM)属于一种易失性存储器，其是由多个存储单元构成。每一个存储单元主要是由一个晶体管与一个电容器所构成，且每一个存储单元通过字线(Word Line，WL)与位线(Bit Line，BL)彼此电性连接。
随着科技的日新月益，在元件尺寸缩减的要求下，动态随机存取存储器的晶体管的沟道区长度亦会有随之逐渐缩短的趋势，以使元件的操作速度加快。但是，如此会造成晶体管具有严重的短沟道效应(short channel effect)，以及导通电流(on current)下降等问题。
因此，已知的一种解决方法是将水平方向的晶体管改为垂直方向的晶体管的结构。此种动态随机存取存储器的结构是将垂直式晶体管制作于沟槽中，并形成埋入式位线与埋入式字线。
一种埋入式位线的设置方式是直接在半导体基底中形成掺杂区，然而由掺杂区构成的埋入式位线的阻值较高，无法提升元件效能。若为了降低埋入式位线的阻值，而增加掺杂浓度及深度，则会增加工艺的困难度。
另一种埋入式位线的设置方式是形成金属埋入位线，然而由金属构成的埋入式位线的工艺复杂。而且，在操作此动态随机存取存储器时，在相邻两埋入式位线之间产生严重的耦合噪声(coupling noise)，进而影响元件效能。
发明内容
有鉴于此，本发明提供一种具有垂直沟道晶体管的动态随机存取存储单元及阵列，可以避免相邻位线之间产生耦合噪声并提高元件效能。
本发明提出一种具有垂直沟道晶体管的动态随机存取存储单元，其包括半导体柱、漏极层、辅助栅极、控制栅极、源极层、电容器。半导体柱设置于半导体基底中，此半导体柱构成垂直沟道晶体管的有源区。漏极层设置于半导体柱底部。辅助栅极隔着第一栅介电层而设置于漏极层附近。控制栅极隔着第二栅介电层而设置于半导体柱附近。源极层设置于半导体柱顶部。电容器电性连接源极层。
在实施例中，上述辅助栅极设置于漏极层的相对的两侧壁上。
在实施例中，上述控制栅极设置于半导体柱的相对的两侧壁上。
在实施例中，上述漏极层包括掺杂区。
本发明提出一种具有垂直沟道晶体管的动态随机存取存储单元阵列，包括多个存储单元、多条埋入式位线、多条辅助栅极线、多条埋入式字线。多个存储单元设置于半导体基底中，排列成行和列的阵列。各存储单元包括半导体柱、漏极层、辅助栅极、控制栅极、源极层、电容器。半导体柱设置于半导体基底中，此半导体柱构成垂直沟道晶体管的有源区。漏极层设置于半导体柱底部。辅助栅极隔着第一栅介电层而设置于漏极层附近。控制栅极隔着第二栅介电层而设置于半导体柱附近。源极层设置于半导体柱顶部。电容器电性连接源极层。
多条埋入式位线平行设置于半导体柱下方，在行方向延伸，并电性连接同一行的漏极层。多条辅助栅极线，设置于埋入式位线附近，并电性连接同一行的辅助栅极。多条埋入式字线，平行设置于埋入式位线上方，在列方向延伸，并电性连接同一列的控制栅极。
在实施例中，上述各埋入式位线设置于相邻两辅助栅极线之间。
在实施例中，上述埋入式字线分别设置于各半导体柱的相对的两侧壁上。
在实施例中，上述各埋入式位线包括掺杂区。
在实施例中，上述辅助栅极线电性连接在一起。
本发明的具有垂直沟道晶体管的动态随机存取存储单元及阵列，由于设置辅助栅极(辅助栅极线)，通过于辅助栅极(辅助栅极线)施加电压，可以控制埋入式位线的电阻值，使埋入式位线的电阻值降低，而提升元件操作效率。而且，埋入式位线的高度可以由辅助栅极(辅助栅极线)的高度来控制。
此外，本发明的具有垂直沟道晶体管的动态随机存取存储单元及阵列，由于在埋入式位线之间设置有辅助栅极(辅助栅极线)，因此可以隔绝相邻埋入式位线之间产生耦合噪声，而可以缩小元件尺寸。
另外，本发明的具有垂直沟道晶体管的动态随机存取存储单元及阵列的制造方法简单。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1为绘示本发明实施例的具有垂直沟道晶体管阵列的动态随机存取存储单元的剖面图。
图2A为绘示本发明实施例的具有垂直沟道晶体管的动态随机存取存储单元阵列的部分透视图。
图2B所绘示为图2A中沿埋入式字线方向的剖面图。
图2C所绘示为图2A中沿埋入式位线方向的剖面图。
附图标记说明
100：半导体基底
102：存储单元
104：半导体柱
106：埋入式位线
106a：漏极层
108：辅助栅极线
108a：辅助栅极
110、114：栅介电层
112：埋入式字线
112a：控制栅极
118：电容器
118a：下电极
118b：电容介电层
118c：上电极
具体实施方式
图1为绘示本发明实施例的具有垂直沟道晶体管阵列的动态随机存取存储单元的剖面图。
请参照图1，本发明的具有垂直沟道晶体管的动态随机存取存储单元102包括半导体柱104、漏极层106a、辅助栅极108a、控制栅极112a、电容器118、源极层120。
半导体柱104设置于半导体基底100中，半导体柱104构成垂直沟道晶体管的有源区。半导体基底100例如是硅基底。半导体柱104例如是硅柱。
漏极层106a设置于半导体柱104底部。漏极层106a例如是由掺杂区构成。对应垂直沟道晶体管的形式，漏极层106a可为N型掺杂区或P型掺杂区。P型掺杂区掺杂有周期表第三族元素，例如硼(B)、镓(Ga)、铟(In)等等。N型掺杂区掺杂有周期表第五族元素，例如磷(P)、砷(As)、锑(Sb)等等。
辅助栅极108a隔着栅介电层110而设置于漏极层106a附近。辅助栅极108a设置于漏极层106a的相对的两侧壁上。辅助栅极108a的材料包括N型掺杂硅、P型掺杂硅或金属材料，例如钨、铜、铝、铜铝合金、硅铜铝合金等。栅介电层110的材料例如是氧化硅、氮化硅等。
控制栅极112a隔着栅介电层114而设置于半导体柱104附近。控制栅极112a设置于半导体柱104的相对的两侧壁上。控制栅极112a的材料包括N型掺杂硅、P型掺杂硅或金属材料，例如钨、铜、铝、铜铝合金、硅铜铝合金等。栅介电层114的材料例如是氧化硅、氮化硅等。
源极层120设置于半导体柱104顶部。源极层120例如是由掺杂区构成。对应垂直沟道晶体管的形式，源极层120可为N型掺杂区或P型掺杂区。P型掺杂区掺杂有周期表第三族元素，例如硼(B)、镓(Ga)、铟(In)等等。N型掺杂区掺杂有周期表第五族元素，例如磷(P)、砷(As)、锑(Sb)等等。
电容器118电性连接源极层120。
接着说明本发明的具有垂直沟道晶体管的动态随机存取存储单元阵列。
图2A为绘示本发明实施例的具有垂直沟道晶体管的动态随机存取存储单元阵列的部分透视图。为使附图简化，只绘示出半导体柱、埋入式位线、辅助栅极线、埋入式字线、电容器等主要构件。
图2B所绘示为图2A中沿埋入式字线方向的剖面图。图2C所绘示为图2A中沿埋入式位线方向的剖面图。
在图2A至图2C中，构件与图1相同者，给予相同的标号，并省略其说明。
请参照图2A至图2C，本发明的具有垂直沟道晶体管的动态随机存取存储器阵列是设置在半导体基底100中。半导体基底100例如是硅基底。
动态随机存取存储器阵列包括多个存储单元102、多条埋入式位线106、多条辅助栅极线108、多条埋入式字线112。
多个存储单元102设置于半导体基底100中，排列成行和列的阵列，各存储单元102的半导体柱104构成垂直沟道晶体管的有源区。
多条埋入式位线106，平行设置于半导体基底100中，且位于半导体柱104下方，在行方向(X方向)延伸。埋入式位线106例如是由掺杂区构成，并连接同一行的存储单元102的漏极层106a。埋入式位线106可为N型掺杂区或P型掺杂区。
多条辅助栅极线108隔着栅介电层110而设置于埋入式位线附近。各埋入式位线106设置于相邻两辅助栅极线108之间。多条辅助栅极线108在行方向(X方向)延伸，并连接同一行的存储单元102的辅助栅极108a。多条辅助栅极线108的材料包括N型掺杂硅、P型掺杂硅或金属材料，例如钨、铜、铝、铜铝合金、硅铜铝合金等。在本实施例中，辅助栅极线108电性连接在一起。在另一实施例中，多条辅助栅极线108分别设置于各埋入式位线106的相对的两侧壁上。
多条埋入式字线112平行设置于埋入式位线106上方，在列方向(Y方向)延伸，并连接同一列的存储单元102的控制栅极112a。各埋入式字线112分别设置于同一列的半导体柱104的相对的两侧壁上。埋入式字线112的材料包括N型掺杂硅、P型掺杂硅或金属材料，例如钨、铜、铝、铜铝合金、硅铜铝合金等。在另一实施例中，埋入式字线112具有阻障层(未绘示)，阻障层的材料例如是氮化钛(TiN)、钛(Ti)/氮化钛(TiN)、钴(Co)/氮化钛(TiN)等。
多个电容器118分别通过源极层而电性连接各导电柱104。电容器118包括下电极118a、电容介电层118b及上电极118c。下电极118a及上电极118c的材料包括金属材料，例如钨、铜、铝、铜铝合金、硅铜铝合金等。电容介电层118b例如是使用高介电常数的介电材料层，以提高电容器的电容值。高介电常数的介电材料层的材料例如是氧化硅/氮化硅/氧化硅(ONO)、氮化硅/氧化硅(NO)、氧化钽(Ta2O5)、氧化锆(ZrO2)、氧化铪(HfO2)、钛酸钡锶(barium strontium titanate，BST)或其他高介电常数的介电材料。
本发明的具有垂直沟道晶体管的动态随机存取存储单元及阵列，由于设置辅助栅极(辅助栅极线)，通过于辅助栅极(辅助栅极线)施加电压，可以控制埋入式位线的电阻值，使埋入式位线的电阻值降低，而提升元件操作效率。而且，埋入式位线的高度可以由辅助栅极(辅助栅极线)的高度来控制。
此外，本发明的具有垂直沟道晶体管的动态随机存取存储单元及阵列，由于在埋入式位线之间设置有辅助栅极(辅助栅极线)，因此可以隔绝相邻埋入式位线之间产生耦合噪声，而可以缩小元件尺寸。
另外，本发明的具有垂直沟道晶体管的动态随机存取存储单元及阵列的制造方法简单。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准。
Claims (9)
1.一种具有垂直沟道晶体管的动态随机存取存储单元，包括：
半导体柱，设置于半导体基底中，该半导体柱构成垂直沟道晶体管的有源区；
漏极层，设置于该半导体柱底部；
辅助栅极，隔着第一栅介电层而设置于该漏极层附近，所述辅助栅极在行方向延伸；
控制栅极，隔着第二栅介电层而设置于该半导体柱附近，所述控制栅极在列方向延伸，所述行方向不同于所述列方向；
源极层，设置于该半导体柱顶部；以及
电容器，电性连接该源极层。
2.如权利要求1所述的具有垂直沟道晶体管的动态随机存取存储单元，其中该辅助栅极设置于该漏极层的相对的两侧壁上。
3.如权利要求1所述的具有垂直沟道晶体管的动态随机存取存储单元，其中该控制栅极设置于该半导体柱的相对的两侧壁上。
4.如权利要求1所述的具有垂直沟道晶体管的动态随机存取存储单元，其中该漏极层包括掺杂区。
5.一种具有垂直沟道晶体管的动态随机存取存储单元阵列，包括：
多个存储单元，设置于半导体基底中，排列成行和列的阵列，该多个存储单元每个包括：
半导体柱，该半导体柱构成垂直沟道晶体管的有源区；
漏极层，设置于该半导体柱底部；
辅助栅极，隔着第一栅介电层而设置于该漏极层附近，所述辅助栅极在行方向延伸；
控制栅极，隔着第二栅介电层而设置于该半导体柱附近，该控制栅极在列方向延伸，所述列方向不同于所述行方向；
源极层，设置于该半导体柱顶部；以及
电容器，电性连接该源极层；
多条埋入式位线，平行设置于该多个半导体柱下方，在所述行方向延伸，并电性连接同一行的该多个漏极层；
多条辅助栅极线，设置于该多条埋入式位线附近，并电性连接同一行的该多个辅助栅极；以及
多条埋入式字线，平行设置于该多条埋入式位线上方，在所述列方向延伸，并电性连接同一列的该多个控制栅极。
6.如权利要求5所述的具有垂直沟道晶体管的动态随机存取存储单元阵列，其中各埋入式位线设置于相邻两辅助栅极线之间。
7.如权利要求5所述的具有垂直沟道晶体管的动态随机存取存储单元阵列，其中该多条埋入式字线分别设置于各半导体柱的相对的两侧壁上。
8.如权利要求5所述的具有垂直沟道晶体管的动态随机存取存储单元阵列，其中各埋入式位线包括掺杂区。
9.如权利要求5所述的具有垂直沟道晶体管的动态随机存取存储单元阵列，其中该多条辅助栅极线电性连接在一起。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099144063 | 2010-12-15 | ||
| TW099144063A TWI415247B (zh) | 2010-12-15 | 2010-12-15 | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102544013A CN102544013A (zh) | 2012-07-04 |
| CN102544013B true CN102544013B (zh) | 2014-09-24 |
Family
ID=46233251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010609548.8A Active CN102544013B (zh) | 2010-12-15 | 2010-12-28 | 具有垂直沟道晶体管的动态随机存取存储单元及阵列 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8324682B2 (zh) |
| CN (1) | CN102544013B (zh) |
| TW (1) | TWI415247B (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799655B1 (en) | 2016-04-25 | 2017-10-24 | International Business Machines Corporation | Flipped vertical field-effect-transistor |
| US10355002B2 (en) | 2016-08-31 | 2019-07-16 | Micron Technology, Inc. | Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
| US10079235B2 (en) | 2016-08-31 | 2018-09-18 | Micron Technology, Inc. | Memory cells and memory arrays |
| US10276230B2 (en) | 2016-08-31 | 2019-04-30 | Micron Technology, Inc. | Memory arrays |
| CN109155310B (zh) | 2016-08-31 | 2023-03-31 | 美光科技公司 | 存储器单元及存储器阵列 |
| KR20180130581A (ko) | 2016-08-31 | 2018-12-07 | 마이크론 테크놀로지, 인크 | 메모리 셀 및 메모리 어레이 |
| EP3507832A4 (en) | 2016-08-31 | 2020-04-08 | Micron Technology, Inc. | MEMORY CELLS AND MEMORY MATRICES |
| KR102195321B1 (ko) | 2016-08-31 | 2020-12-24 | 마이크론 테크놀로지, 인크 | 감지 증폭기 구성물 |
| US9761580B1 (en) | 2016-11-01 | 2017-09-12 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10014305B2 (en) | 2016-11-01 | 2018-07-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US10062745B2 (en) * | 2017-01-09 | 2018-08-28 | Micron Technology, Inc. | Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor |
| US9935114B1 (en) | 2017-01-10 | 2018-04-03 | Micron Technology, Inc. | Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors |
| US9837420B1 (en) * | 2017-01-10 | 2017-12-05 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor |
| US9842839B1 (en) | 2017-01-12 | 2017-12-12 | Micron Technology, Inc. | Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above |
| WO2018132250A1 (en) | 2017-01-12 | 2018-07-19 | Micron Technology, Inc. | Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry |
| US11251227B2 (en) * | 2017-03-31 | 2022-02-15 | Intel Corporation | Fully self-aligned cross grid vertical memory array |
| WO2018182730A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | A vertical 1t-1c dram array |
| WO2018182729A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Co-integration of on chip memory technologies |
| WO2019045882A1 (en) | 2017-08-29 | 2019-03-07 | Micron Technology, Inc. | MEMORY CIRCUITS |
| WO2019050805A1 (en) | 2017-09-06 | 2019-03-14 | Micron Technology, Inc. | MEMORY BARRETTES COMPRISING VERTICALLY ALTERNATE STAGES OF INSULATING MATERIAL AND MEMORY CELLS AND METHODS OF FORMING A MEMORY BAR |
| US10229874B1 (en) | 2018-03-22 | 2019-03-12 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays |
| US10388658B1 (en) | 2018-04-27 | 2019-08-20 | Micron Technology, Inc. | Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors |
| CN112930600B (zh) | 2018-10-09 | 2023-12-01 | 美光科技公司 | 包含垂直晶体管的装置及相关方法 |
| CN112956030A (zh) | 2018-10-09 | 2021-06-11 | 美光科技公司 | 包含具有增加阈值电压的晶体管的半导体装置及其相关方法与系统 |
| WO2020139710A1 (en) * | 2018-12-26 | 2020-07-02 | Micron Technology, Inc. | Vertical 2-transistor memory cell |
| WO2020139761A1 (en) * | 2018-12-26 | 2020-07-02 | Micron Technology, Inc. | Memory device having 2-transistor vertical memory cell |
| US11038027B2 (en) | 2019-03-06 | 2021-06-15 | Micron Technology, Inc. | Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material |
| US11587929B2 (en) | 2019-08-05 | 2023-02-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
| US10937479B1 (en) | 2019-08-29 | 2021-03-02 | Spin Memory, Inc. | Integration of epitaxially grown channel selector with MRAM device |
| US10957370B1 (en) | 2019-08-29 | 2021-03-23 | Spin Memory, Inc. | Integration of epitaxially grown channel selector with two terminal resistive switching memory element |
| US11127744B2 (en) * | 2020-01-08 | 2021-09-21 | Micron Technology, Inc. | Memory devices and methods of forming memory devices |
| US11205651B2 (en) * | 2020-02-24 | 2021-12-21 | Nanya Technology Corporation | Memory structure and method for manufacturing the same |
| US11672128B2 (en) | 2020-07-20 | 2023-06-06 | Micron Technology, Inc. | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices |
| US11706927B2 (en) | 2021-03-02 | 2023-07-18 | Micron Technology, Inc. | Memory devices and methods of forming memory devices |
| CN113517345A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113517343A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113517344A (zh) * | 2021-04-16 | 2021-10-19 | 芯盟科技有限公司 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
| CN113629011A (zh) * | 2021-07-02 | 2021-11-09 | 芯盟科技有限公司 | 半导体器件及其制造方法 |
| US11695072B2 (en) | 2021-07-09 | 2023-07-04 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
| US11917834B2 (en) | 2021-07-20 | 2024-02-27 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
| WO2023221925A1 (en) * | 2022-05-19 | 2023-11-23 | Yangtze Memory Technologies Co., Ltd. | Memory devices having vertical transistors and methods for forming the same |
| CN117337027A (zh) * | 2022-06-23 | 2024-01-02 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525820A (en) * | 1990-04-20 | 1996-06-11 | Kabushiki Kaisha Toshiba | Semiconductor memory cell |
| US6077745A (en) * | 1997-01-22 | 2000-06-20 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
| CN101226960A (zh) * | 2007-01-18 | 2008-07-23 | 三星电子株式会社 | 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03205867A (ja) * | 1990-01-08 | 1991-09-09 | Nec Corp | 半導体記憶装置 |
| JPH0831569B2 (ja) * | 1990-01-20 | 1996-03-27 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JP2660111B2 (ja) * | 1991-02-13 | 1997-10-08 | 株式会社東芝 | 半導体メモリセル |
| KR0147584B1 (ko) * | 1994-03-17 | 1998-08-01 | 윤종용 | 매몰 비트라인 셀의 제조방법 |
| KR960016773B1 (en) * | 1994-03-28 | 1996-12-20 | Samsung Electronics Co Ltd | Buried bit line and cylindrical gate cell and forming method thereof |
| US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
| US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
| US6150687A (en) * | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
| US6528837B2 (en) * | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US6242775B1 (en) * | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
| US6246083B1 (en) * | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
| EP0945901A1 (de) * | 1998-03-23 | 1999-09-29 | Siemens Aktiengesellschaft | DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung |
| US6208164B1 (en) * | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
| JP2002203913A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
| US6559491B2 (en) * | 2001-02-09 | 2003-05-06 | Micron Technology, Inc. | Folded bit line DRAM with ultra thin body transistors |
| DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
| US6804142B2 (en) * | 2002-11-12 | 2004-10-12 | Micron Technology, Inc. | 6F2 3-transistor DRAM gain cell |
| US7195959B1 (en) * | 2004-10-04 | 2007-03-27 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device and method of fabrication |
| US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7285812B2 (en) * | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US7271433B1 (en) * | 2004-09-02 | 2007-09-18 | Micron Technology, Inc. | High-density single transistor vertical memory gain cell |
| US7326611B2 (en) * | 2005-02-03 | 2008-02-05 | Micron Technology, Inc. | DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays |
| US7120046B1 (en) * | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7679118B2 (en) * | 2005-06-13 | 2010-03-16 | Micron Technology, Inc. | Vertical transistor, memory cell, device, system and method of forming same |
| KR100800469B1 (ko) * | 2005-10-05 | 2008-02-01 | 삼성전자주식회사 | 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법 |
| KR100675285B1 (ko) * | 2005-10-10 | 2007-01-29 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 |
| KR100675297B1 (ko) * | 2005-12-19 | 2007-01-29 | 삼성전자주식회사 | 캐패시터가 없는 동적 메모리 셀을 구비한 반도체 메모리장치 및 이 장치의 배치 방법 |
| US7491995B2 (en) * | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
| US9564200B2 (en) * | 2007-04-10 | 2017-02-07 | Snu R&Db Foundation | Pillar-type field effect transistor having low leakage current |
| KR100924197B1 (ko) * | 2007-10-30 | 2009-10-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8546876B2 (en) * | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7910971B2 (en) * | 2008-08-07 | 2011-03-22 | Micron Technology, Inc. | Methods of forming vertical field effect transistors, vertical field effect transistors, and dram cells |
| TW201007930A (en) * | 2008-08-07 | 2010-02-16 | Nanya Technology Corp | Dynamic random access memory structure, array thereof, and method of making the same |
| US8213226B2 (en) * | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| KR101528823B1 (ko) * | 2009-01-19 | 2015-06-15 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| KR101534679B1 (ko) * | 2009-02-20 | 2015-07-07 | 삼성전자주식회사 | 금속-반도체 화합물 영역을 갖는 반도체소자 제조방법 |
| KR20100097468A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| CN101877240B (zh) * | 2009-04-30 | 2012-12-12 | 世界先进积体电路股份有限公司 | 内存及存储装置 |
| KR101645257B1 (ko) * | 2010-05-20 | 2016-08-16 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
| KR101699442B1 (ko) * | 2010-10-13 | 2017-01-25 | 삼성전자 주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 |
-
2010
- 2010-12-15 TW TW099144063A patent/TWI415247B/zh active
- 2010-12-28 CN CN201010609548.8A patent/CN102544013B/zh active Active
-
2011
- 2011-02-17 US US13/030,116 patent/US8324682B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525820A (en) * | 1990-04-20 | 1996-06-11 | Kabushiki Kaisha Toshiba | Semiconductor memory cell |
| US6077745A (en) * | 1997-01-22 | 2000-06-20 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
| CN101226960A (zh) * | 2007-01-18 | 2008-07-23 | 三星电子株式会社 | 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120153371A1 (en) | 2012-06-21 |
| TWI415247B (zh) | 2013-11-11 |
| CN102544013A (zh) | 2012-07-04 |
| TW201225260A (en) | 2012-06-16 |
| US8324682B2 (en) | 2012-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102544013B (zh) | 具有垂直沟道晶体管的动态随机存取存储单元及阵列 | |
| US11871556B2 (en) | Memory device | |
| US20220130845A1 (en) | Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells | |
| KR20220005866A (ko) | 반도체 장치 | |
| US20160126246A1 (en) | Integrated circuit devices having metal-insulator-silicon contact and methods of fabricating the same | |
| US11950404B2 (en) | Memory device | |
| US11631676B2 (en) | Semiconductor device | |
| US11832434B2 (en) | Memory cell and memory device | |
| US11081487B2 (en) | Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices | |
| US20220246618A1 (en) | Support pillars for vertical three-dimensional (3d) memory | |
| US20220122974A1 (en) | Memory cell and semiconductor device with the same | |
| US20230397399A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20220122975A1 (en) | Memory cell and memory device with the same | |
| US11950406B2 (en) | Memory device | |
| US10256242B2 (en) | Memory circuit with thyristor | |
| US20190088488A1 (en) | Method for manufacturing semiconductor device | |
| US11929411B2 (en) | Recessed access devices and methods of forming a recessed access devices | |
| US20230035006A1 (en) | Semiconductor memory device | |
| US20230397403A1 (en) | Semiconductor device and method for fabricating the same | |
| US20230207699A1 (en) | Transistors, Array Of Transistors, And Array Of Memory Cells Individually Comprising A Transistor | |
| CN100479166C (zh) | 静态随机存取存储器单元 | |
| US20240107742A1 (en) | Semiconductor memory device | |
| CN116133430A (zh) | 半导体结构及其制造方法 | |
| WO2022086609A1 (en) | Widened conductive line structures and staircase structures for semiconductor devices | |
| CN116782643A (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190628 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |
|
| TR01 | Transfer of patent right |