CN102473618A - 半导体用膜和半导体装置的制造方法 - Google Patents

半导体用膜和半导体装置的制造方法 Download PDF

Info

Publication number
CN102473618A
CN102473618A CN2010800310845A CN201080031084A CN102473618A CN 102473618 A CN102473618 A CN 102473618A CN 2010800310845 A CN2010800310845 A CN 2010800310845A CN 201080031084 A CN201080031084 A CN 201080031084A CN 102473618 A CN102473618 A CN 102473618A
Authority
CN
China
Prior art keywords
semiconductor
adhesion coating
adhesion
film
adhesive linkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800310845A
Other languages
English (en)
Inventor
安田浩幸
平野孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN102473618A publication Critical patent/CN102473618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24983—Hardness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809—Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明的半导体用膜，是依次层叠支承膜、第二粘着层、第一粘着层和粘接层来形成，并以如下方式构成：在粘接层上层叠半导体晶片并切割半导体晶片时支承半导体晶片，并且在拾取单片化的半导体晶片(半导体元件)时，有选择性地使第一粘着层与粘接层之间发生剥离。该半导体用膜的特征在于，与半导体晶片进行层叠并且通过切割使半导体晶片单片化后，测定所获得的半导体元件的粘附力，若设定半导体元件的边缘部的粘附力为a(N/cm)、半导体元件的中央部(边缘部以外的部分)的粘附力为b(N/cm)，则在a/b为1以上且4以下。由于a/b达到最优化，因此在拾取半导体元件时，能可靠地抑制因局部施加有高负荷而引起的半导体元件的裂纹或缺损等缺陷。

Description

半导体用膜和半导体装置的制造方法
技术领域
本发明涉及一种半导体用膜和半导体装置的制造方法。
背景技术
近年来，随着电子设备的高性能化和在移动装置用途上的扩大，对半导体装置的高密度化、高集成化的要求在加强，并且在IC封装的大容量高密度化方面不断发展。
在这些半导体装置的制造方法中，首先，在由硅、镓、砷等构成的半导体晶片上粘贴粘接片，并且在用晶片环(wafer ring)固定半导体晶片周围的同时，通过切割工序将上述半导体晶片切割分离(单片化)成单独的半导体元件。接着进行如下工序：使单片化的单个半导体元件相互分离的展开工序，以及拾取单片化的半导体元件的拾取工序。然后，移送至芯片接合工序中，以使所拾取的半导体元件搭载于金属引线框或者基板(例如，胶带基板(tapesubstrate)、有机硬质基板等)。由此，获得半导体装置。
另外，在芯片接合工序中，通过将所拾取的半导体元件层叠在其它半导体元件上，还能够获得在一个封装内搭载有多个半导体元件的芯片堆叠式半导体装置。
作为上述半导体装置的制造方法中所用的粘接片，已知有在基材膜上依次层叠第一粘接剂层和第二粘接剂层而形成的粘接片(例如，参照专利文献1)。
该粘接片，以粘贴于半导体晶片上的状态应用于上述切割工序中。在切割工序中，通过设置切槽以使切割刀的刀尖到达基材膜，由此使半导体晶片和双层粘接剂层单片化成多个部分。并且，在拾取工序中，在基材膜与双层粘接剂层的界面上产生剥离，将单片化半导体元件与单片化双层粘接剂层一起进行拾取。所拾取的双层粘接剂层在芯片接合工序中，发挥单片化半导体元件与金属引线框(或者基板)之间的粘接作用。
但是，当制造半导体装置时，要求具有优良的拾取性，即要求在拾取工序中半导体元件不会发生裂纹或缺损等缺陷并在应该剥离的界面(在专利文献1中指基材膜与双层粘接剂层之间的界面)上容易且可靠地产生剥离的特性，但在以往的方法中存在该特性不足的问题。
现有技术文献
专利文献
专利文献1：日本特开2004-43761号公报
发明内容
并且，当切割刀片到达基材膜时，基材膜被切削，并产生其切屑。该切屑通过切槽向粘接剂层周边或半导体元件周边移动，由此在拾取半导体元件时会发生卡住，或在芯片接合工序中侵入半导体元件与金属引线框或基板之间，进而附着于半导体元件上等，由此会导致各种缺陷发生。
另一方面，即使切割刀片不到达基材膜，当切槽达到粘接剂层时，粘接剂层中的成分通过切槽渗出。该成分特别是在半导体元件边缘部中导致并不希望的粘着力的增加。其结果，在拾取时，会对半导体元件施加局部负荷，从而有时会导致半导体元件的裂纹或缺损等缺陷。
本发明的目的在于，提供一种能够提高拾取性、可防止半导体元件发生缺陷且可制造出可靠性高的半导体装置的半导体用膜以及使用该半导体用膜的半导体装置的制造方法。
为了实现上述目的，本发明提供一种半导体用膜，所述半导体用膜是依次层叠粘接层和至少一层粘着层以及支承膜来形成，是在上述粘接层的与上述粘着层相反侧的面上层叠半导体晶片，通过在该状态下切割该半导体晶片和上述粘接层来分别进行单片化，并拾取所获得单片时使用的半导体用膜，其特征在于，
若设定从上述粘着层剥离上述单片的边缘部时测定的粘附力为a(N/cm)、设定从上述粘着层剥离上述单片的上述边缘部以外的部分时测定的粘附力为b(N/cm)，则a/b为1以上且4以下。
基于上述本发明，可获得在拾取半导体元件时，能可靠地抑制由局部的高负荷而引起的半导体元件的裂纹或缺损等缺陷的半导体用膜。
另外，在本发明的半导体用膜中，优选上述粘附力b为0.05～0.3(N/cm)。
另外，在本发明的半导体用膜中，优选上述粘接层的外周边缘位于上述粘着层的外周边缘的内侧。
另外，在本发明的半导体用膜中，优选对上述粘着层的上述粘接层侧面中的层叠上述半导体晶片的区域，在层叠上述半导体晶片之前，预先照射紫外线。
另外，在本发明的半导体用膜中，优选上述粘着层由多层构成。
另外，在本发明的半导体用膜中，优选上述多层包含：位于上述半导体晶片侧的第一粘着层，以及邻接于该第一粘着层的上述支承膜侧并且粘着性比上述第一粘着层大的第二粘着层。
另外，在本发明的半导体用膜中，优选上述粘接层的外周边缘和上述第一粘着层的外周边缘，分别位于上述第二粘着层的外周边缘内侧。
另外，在本发明的半导体用膜中，优选上述第二粘着层的硬度小于上述第一粘着层的硬度。
另外，在本发明的半导体用膜中，优选上述第一粘着层的肖氏(Shore)D硬度为20～60。
为了实现上述目的，本发明提供一种半导体装置的制造方法，其特征在于，包括下列工序：
第一工序，以上述粘接层与半导体晶片相接触的方式，将上述半导体用膜与半导体晶片加以层叠，获得层叠体；
第二工序，通过在上述层叠体上从上述半导体晶片侧设置切槽，使上述半导体晶片单片化，获得多个半导体元件；以及
第三工序，拾取上述半导体元件。
基于上述本发明，通过使用上述半导体用膜，在提高半导体装置的制造成品率的同时，能够获得可靠性高的半导体装置。
另外，在本发明的半导体装置的制造方法中，优选将上述切槽设置成使其最深处到达上述支承膜。
另外，在本发明的半导体装置的制造方法中，优选在一条上述切槽中，比所述粘接层与所述粘着层的界面更位于前端侧的部分的横截面积为5×10-5mm2～300×10-5mm2。
附图说明
图1是用于说明本发明的半导体用膜和本发明的半导体装置的制造方法的第一实施方式的图(纵向剖面图)。
图2是用于说明本发明的半导体用膜和本发明的半导体装置的制造方法的第一实施方式的图(纵向剖面图)。
图3是用于说明本发明的半导体用膜的制造方法的图。
图4是用于说明第一粘着层和粘接层之间的粘附力的测定方法的图(纵向剖面图)。
图5是用于说明本发明的半导体装置的制造方法的其它实施方式的图(纵向剖面图)。
图6是用于说明本发明的半导体用膜和本发明的半导体装置的制造方法的第二实施方式的图(纵向剖面图)。
具体实施方式
下面，基于附图中所示的优选实施方式，详细说明本发明的半导体用膜和半导体装置的制造方法。
<第一实施方式>
首先，说明本发明的半导体用膜和本发明的半导体装置的制造方法的第一实施方式。
图1和图2是用于说明本发明的半导体用膜和本发明的半导体装置的制造方法的第一实施方式的图(纵向剖面图)；图3是用于说明本发明的半导体用膜的制造方法的图。此外，在下面的说明中，将图1至图3中的上侧称为“上”、下侧称为“下”。
[半导体用膜]
图1中所示的半导体用膜10，具有支承膜4、第一粘着层1、第二粘着层2以及粘接层3。更详细而言，半导体用膜10，是通过在支承膜4上依次层叠第二粘着层2、第一粘着层1以及粘接层3而成。
如图1(a)所示，上述半导体用膜10具有如下功能：在粘接层3的上面层叠半导体晶片7并通过切割使半导体晶片7单片化时支承半导体晶片7，而且，在拾取单片化的半导体晶片7(半导体元件71)时选择性地使第一粘着层1与粘接层3之间剥离，由此提供用于使所拾取的半导体元件71粘接于绝缘基板5上的粘接层31。
另外，支承膜4的外周部41和第二粘着层2的外周部21，分别超过第一粘着层1的外周边缘11而存在于外侧。
其中，在外周部21，粘贴有晶片环9。由此，可靠地支承半导体晶片7。
然而，在拾取半导体元件71时，必须以高于第一粘着层1与粘接层3之间的粘附力的负荷来提拉半导体元件71，但是，在以往的半导体用膜中，由于在半导体元件的边缘部和中央部(边缘部以外的部分)上述粘附力不同，因此拾取性降低，有可能在拾取时在半导体元件上产生裂纹或缺损等缺陷。
鉴于如上所述的问题，本发明人反复精心研究了防止半导体元件产生缺陷并且能够进行良好拾取的条件。结果发现，将半导体用膜10与半导体晶片7加以层叠并且通过切割使半导体晶片7单片化后，测定所获得的半导体元件71的粘附力，当设定半导体元件71边缘部的粘附力为a(N/cm)、设定半导体元件71的中央部(边缘部以外的部分)的粘附力为b(N/cm)时，若a/b为1以上且4以下，则对实现上述目的有效。
基于上述半导体用膜10，能够将半导体元件71的各部分的负荷偏差控制在较小的范围内，因此在拾取时能够可靠地抑制在半导体元件71上发生裂纹或缺损等缺陷的现象。通过使用上述半导体用膜10，可提高半导体装置100的制造成品率，而且最终能够获得可靠性高的半导体装置100。关于上述特征，则在后面详细说明。
下面，首先，依次详细说明半导体用膜10的各部分的构成。
(第一粘着层)
第一粘着层1，通常由粘合剂构成。具体而言，第一粘着层1，是由包含丙烯酸类粘合剂、橡胶类粘合剂等的第一树脂组合物所构成。
作为丙烯酸类粘合剂，例如，可以举出：由(甲基)丙烯酸及它们的酯所构成的树脂；(甲基)丙烯酸和它们的酯以及能够与它们共聚合的不饱和单体(例如，醋酸乙烯酯、苯乙烯、丙烯腈等)的共聚物等。并且，也可以将这些树脂混合两种以上。
并且，其中，优选为选自由(甲基)丙烯酸甲酯、(甲基)丙烯酸乙基己基酯和(甲基)丙烯酸丁酯所组成的组中的一种以上与选自(甲基)丙烯酸羟乙酯和醋酸乙烯酯中的一种以上的共聚物。由此，易于控制第一粘着层1与其粘着对象(被粘着体)之间的粘附性或粘着性。
另外，为了控制粘着性(粘接性)，也可以在第一树脂组合物中添加聚氨酯丙烯酸酯(urethane acrylate)、丙烯酸酯单体、多元异氰酸酯化合物(例如，2，4-甲苯基二异氰酸酯、2，6-甲苯基二异氰酸酯)等异氰酸酯化合物等的单体和低聚物。
并且，当通过紫外线等来固化第一粘着层1时，在第一树脂组合物中，作为光聚合引发剂可以添加：甲氧基苯乙酮、2，2-二甲氧基-2-苯基苯乙酮、2，2-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)-苯基]-2-吗啉基-1-丙酮等苯乙酮类化合物、二苯甲酮类化合物、安息香类化合物、安息香异丁醚类化合物、安息香苯甲酸甲酯类化合物、安息香苯甲酸类化合物、安息香甲醚类化合物、苄基苯基硫醚类化合物、苄基类化合物、联苄基类化合物、丁二酮类化合物等。
另外，为了提高粘接强度和肖氏硬度，也可以添加松香树脂、萜烯树脂、氧(杂)茚树脂(cumarone resin)、酚醛树脂、苯乙烯树脂、脂肪族类石油树脂、芳香族类石油树脂、脂肪族芳香族类石油树脂等增粘材料等。
对上述第一粘着层1的平均厚度并没有特别限定，但优选为1～100μm左右，尤其更优选为3～50μm左右。若厚度低于上述下限值，则有时难以确保充分的粘着力，并且即使超过上述上限值，没有对特性有太大的影响，也没有优点。若厚度在上述范围内，则特别是在切割时不发生剥离，在拾取时随着提拉负荷可较容易剥离，因此，可获得切割性、拾取性优良的第一粘着层1。
(第二粘着层)
第二粘着层2是粘着性比上述第一粘着层1高的层。由此，与第一粘着层1和粘接层3之间相比，第二粘着层2和晶片环9之间更坚固地粘着在一起，在第二工序中，通过切割半导体晶片7进行单片化时，能够可靠地固定第二粘着层2与晶片环9之间。其结果是，能够可靠地防止半导体晶片7的位置偏移，防止半导体元件71尺寸精度的降低。
第二粘着层2可使用与上述第一粘着层1相同的材料。具体而言，第二粘着层2是由包含丙烯酸类粘合剂、橡胶类粘合剂等的第二树脂组合物构成。
作为丙烯酸类粘合剂，例如，可以使用：由(甲基)丙烯酸及它们的酯所构成的树脂；(甲基)丙烯酸和它们的酯以及能够与它们共聚合的不饱和单体(例如，醋酸乙烯酯、苯乙烯、丙烯腈等)的共聚物等。并且，也可以将这些共聚物混合两种以上。
并且，其中，优选选自由(甲基)丙烯酸甲酯、(甲基)丙烯酸乙基己基酯和(甲基)丙烯酸丁酯所组成的组中的一种以上与选自(甲基)丙烯酸羟乙酯和醋酸乙烯酯中的一种以上的共聚物。由此，易于控制第二粘着层2与其粘着对象(被粘着体)之间的粘附性或粘着性。
另外，为了控制粘着性(粘接性)，也可以在第二树脂组合物中添加聚氨酯丙烯酸酯、丙烯酸酯单体、多元异氰酸酯化合物(例如，2，4-甲苯基二异氰酸酯、2，6-甲苯基二异氰酸酯)等异氰酸酯化合物等的单体和低聚物。
并且，在第二树脂组合物中，也可以添加与第一树脂组合物相同的光聚合引发剂。
另外，为了提高粘接强度和肖氏硬度，也可以添加松香树脂、萜烯树脂、氧(杂)茚树脂(cumarone resin)、酚醛树脂、苯乙烯树脂、脂肪族类石油树脂、芳香族类石油树脂、脂肪族芳香族类石油树脂等增粘材料等。
对上述第二粘着层2的平均厚度也没有特别的限定，但优选为1～100μm左右，尤其更优选为3～20μm左右。若厚度低于上述下限值，则有时难以确保充分的粘着力，并且即使超过上述上限值也不会获得特别优良的效果。另外，由于第二粘着层2比第一粘着层1柔软性高，因此，若第二粘着层2的平均厚度在上述范围内，则能够确保第二粘着层2的形状追随性并且可进一步提高半导体用膜10对半导体晶片7的粘附性。
(粘接层)
粘接层3，例如由含有热塑性树脂和热固性树脂的第三树脂组合物来构成。该树脂组合物在成膜性、粘接性和固化后的耐热性方面优良。
其中，作为热塑性树脂，例如，可以举出：聚酰亚胺树脂、聚醚酰亚胺树脂等聚酰亚胺类树脂，聚酰胺树脂、聚酰胺酰亚胺树脂等聚酰胺类树脂，丙烯酸类树脂，苯氧基树脂等。其中，优选为丙烯酸类树脂。由于丙烯酸类树脂的玻璃化转变温度低，所以能够进一步提高粘接层3的初期粘附性。
此外，所谓丙烯酸类树脂是指丙烯酸及其衍生物，具体而言，可以举出：丙烯酸，甲基丙烯酸，丙烯酸甲酯、丙烯酸乙酯等丙烯酸酯，甲基丙烯酸甲酯、甲基丙烯酸乙酯等甲基丙烯酸酯，丙烯腈、丙烯酰胺等的聚合物以及与其它单体的共聚物等。
另外，在丙烯酸类树脂中，优选具有包含环氧基、羟基、羧基、硝基等官能团的化合物(共聚单体成分)的丙烯酸类树脂(尤其是丙烯酸酯共聚物)。由此，能够进一步提高半导体元件71等对被粘着体的粘附性。作为包含上述官能团的化合物，具体而言，可以举出：含有缩水甘油醚基的甲基丙烯酸缩水甘油酯，含有羟基的甲基丙烯酸羟基酯，含有羧基的甲基丙烯酸羧基酯，含有硝基的丙烯腈等。
并且，对包含上述官能团的化合物的含量并没有特别限定，但优选为丙烯酸类树脂总量的0.5～40重量％左右，特别是更优选为5～30重量％左右。若含量低于上述下限值，则有时提高粘附性的效果会降低，若超过上述上限值，则有时粘着力过强而会导致提高操作性的效果降低。
并且，对热塑性树脂的玻璃化转变温度并没有特别限定，但优选为-25～120℃，特别是更优选为-20～60℃，进一步优选为-10～50℃。若玻璃化转变温度低于上述下限值，则有时粘接层3的粘着力增强而降低操作性；若超过上述上限值，则有时提高低温粘接性的效果会降低。
此外，对热塑性树脂(尤其是丙烯酸类树脂)的重均分子量并没有特别限定，但优选为10万以上，特别优选为15万～100万。若重均分子量在上述范围内，则尤其是能够提高粘接层3的成膜性。
作为热固性树脂，例如，可以举出：苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、双酚A酚醛清漆树脂等酚醛清漆型酚醛树脂，甲阶酚醛树脂等酚醛树脂，双酚A环氧树脂、双酚F环氧树脂等双酚型环氧树脂，酚醛清漆环氧树脂、甲酚酚醛清漆环氧树脂等酚醛清漆型环氧树脂，联苯型环氧树脂、芪型环氧树脂、三苯酚甲烷型环氧树脂、烷基改性三苯酚甲烷型环氧树脂、含有三嗪核的环氧树脂、双环戊二烯改性酚型环氧树脂等的环氧树脂，脲(尿素)树脂，三聚氰胺树脂等具有三嗪环的树脂，不饱和聚酯树脂，双马来酰亚胺树脂，聚氨酯树脂，邻苯二甲酸二烯丙基酯树脂，硅酮树脂，具有苯并噁嗪环的树脂，氰酸酯树脂等，也可使用它们中的一种或者两种以上的混合物。并且，其中更优选为环氧树脂或者酚醛树脂。基于这些树脂，能够进一步提高粘接层3的耐热性和粘附性。
并且，对热固性树脂的含量并没有特别限定，但优选相对于100重量份热塑性树脂为0.05～100重量份左右，特别是更优选为0.1～50重量份左右。若含量高于上述上限值，则有时会引起崩边(Chipping)或裂纹，或者会降低对粘附性的提高效果；若含量低于上述下限值，则有时粘着力过强而引起拾取不良问题，或者会降低对操作性的提高效果。
并且，优选第三树脂组合物还含有固化剂(当热固性树脂为环氧树脂时尤其是酚类固化剂)。
作为固化剂，例如，可以举出：二乙烯三胺(DETA)、三乙烯四胺(TETA)、间苯二甲胺(MXDA)等的脂肪族多胺，二氨基二苯基甲烷(DDM)、间苯二胺(MPDA)、二氨基二苯砜(DDS)等的芳香族多胺，含有双氰胺(DICY)、有机酸二酰肼等的多胺化合物等的胺类固化剂，六氢苯酐(HHPA)、甲基四氢苯酐(MTHPA)等的脂环族酸酐(液体酸酐)、偏苯三甲酸酐(TMA)、均苯四甲酸酐(PMDA)、二苯甲酮四羧酸(BTDA)等芳香族酸酐等酸酐类固化剂，酚醛树脂等酚类固化剂。其中，优选为酚类固化剂，具体而言，可以举出：双(4-羟基-3，5-二甲基苯基)甲烷(通称四甲基双酚F)、4，4′-磺酰基二苯酚、4，4′-异亚丙基二苯酚(通称双酚A)、双(4-羟苯基)甲烷、双(2-羟基苯基)甲烷、(2-羟基苯基)(4-羟基苯基)甲烷，以及它们中的双(4-羟基苯基)甲烷、双(2-羟基苯基)甲烷、(2-羟基苯基)(4-羟基苯基)甲烷三种的混合物(例如，双酚F-D，本州化学工业(株)制造)等双酚类，1，2-苯二酚、1，3-苯二酚、1，4-苯二酚等的二羟基苯类，1，2，4-苯三酚等三羟基苯类，1，6-二羟基萘等二羟基萘类的各种异构体，2，2′-联酚、4，4′-联酚等联酚类的各种异构体。
并且，对固化剂(尤其是酚类固化剂)的含量，并没有特别限定，但优选相对于100重量份的热塑性树脂为1～90重量份，特别是更优选为3～60重量份。若含量低于上述下限值，则有时会降低对粘接层3的耐热性的提高效果；若含量高于上述上限值，则有时会降低粘接层3的保存性。
另外，若上述热固性树脂为环氧树脂，则能够通过计算环氧基当量与固化剂当量的比值来进行确定，优选环氧树脂的环氧基当量与固化剂的官能团的当量(例如，在酚醛树脂的情况下是羟基当量)的比值为0.5～1.5，特别优选为0.7～1.3。若含量低于上述下限值，则有时会降低保存性；若超过上述上限值，则有时会降低对耐热性的提高效果。
另外，虽然没有特别的限定，但优选第三树脂组合物还含有固化催化剂。由此，能够提高粘接层3的固化性。
作为固化催化剂，例如，可以举出：咪唑类、1，8-二氮杂双环(5，4，0)十一碳烯等胺类催化剂、三苯基膦等磷类催化剂等。其中，优选为咪唑类。基于此，尤其是能够兼备速固化性和保存性。
作为咪唑类，例如，可以举出：1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰基乙基-2-乙基-4-甲基咪唑、2-苯基-4-甲基咪唑、1-氰基乙基-2-苯基咪唑鎓偏苯三酸酯、2，4-二氨基-6-[2′-甲基咪唑基-(1′)]-乙基-s-三嗪、2，4-二氨基-6-[2′-十一烷基咪唑基-(1′)]-乙基-s-三嗪、2，4-二氨基-6-[2′-乙基-4′-甲基咪唑基-(1′)]-乙基-s-三嗪、2，4-二氨基-6-[2′-甲基咪唑基-(1′)]-乙基-s-三嗪异氰脲酸加成物、2-苯基咪唑异氰脲酸加成物、2-苯基-4，5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑、2，4-二氨基-6-乙烯基-s-三嗪、2，4-二氨基-6-乙烯基-s-三嗪异氰脲酸加成物、2，4-二氨基-6-甲基丙烯酰基氧基乙基-s-三嗪、2，4-二氨基-6-甲基丙烯酰基氧基乙基-s-三嗪异氰脲酸加成物等。其中，优选为2-苯基-4，5-二羟基甲基咪唑或者2-苯基-4-甲基-5-羟基甲基咪唑。基于此，尤其是能够提高保存性。
并且，对固化催化剂的含量并没有特别限定，但优选相对于100重量份热塑性树脂为0.01～30重量份左右，特别是更优选为0.5～10重量份左右。若含量低于上述下限值，则有时固化性不足；若超过上述上限值，则有时会降低保存性。
并且，对固化催化剂的平均粒径并没有特别限定，但优选为10μm以下，特别是优选为1～5μm。若平均粒径在上述范围内，则尤其是固化催化剂的反应性优良。
并且，虽然没有特别的限定，但优选第三树脂组合物还含有偶联剂。由此，能够进一步提高树脂与被粘着体以及树脂界面的粘附性。
作为上述偶联剂，可以举出硅烷类偶联剂、钛类偶联剂、铝类偶联剂等。其中，优选为硅烷类偶联剂。基于此，能够进一步提高耐热性。
其中，作为硅烷类偶联剂，例如，可列举：乙烯基三氯硅烷、乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷、β-(3，4-环氧基环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二甲氧基硅烷、γ-甲基丙烯酰氧基丙基三甲氧基硅烷、γ-甲基丙烯酰氧基丙基甲基二乙氧基硅烷、γ-甲基丙烯酰氧基丙基三乙氧基硅烷、N-β(氨基乙基)γ-氨基丙基甲基二甲氧基硅烷、N-β(氨基乙基)γ-氨基丙基三甲氧基硅烷、N-β(氨基乙基)γ-氨基丙基三乙氧基硅烷、γ-氨基丙基三甲氧基硅烷、γ-氨丙基三乙氧基硅烷、N-苯基-γ-氨基丙基三甲氧基硅烷、γ-氯代丙基三甲氧基硅烷、γ-巯基丙基三甲氧基硅烷、3-异氰酸酯基丙基三乙氧基硅烷、3-丙烯酰氧基丙基三甲氧基硅烷、双(3-三乙氧基甲硅烷基丙基)四硫烷等。
对偶联剂的含量并没有特别限定，但优选相对于100重量份热塑性树脂为0.01～10重量份左右，特别是更优选为0.5～10重量份左右。若含量低于上述下限值，则有时粘附性的效果不足；若超过上述上限值，则有时会成为脱气(outgas)或空隙的原因。
当形成粘接层3的膜时，将上述第三树脂组合物溶解于诸如甲乙酮、丙酮、甲苯、二甲基甲醛(dimethyl formaldehyde)等溶剂中以形成清漆的状态，然后通过使用逗点涂布机(comma coater)、压铸模涂布机(die coater)、凹版涂布机等涂布于载体膜上并进行干燥，由此能够获得粘接层3。
对粘接层3的平均厚度而言，并没有特别限定，但优选为3～100μm左右，尤其更优选为5～70μm左右。若厚度在上述范围内，则尤其是能够容易控制厚度精度。
并且，第三树脂组合物可以根据需要含有填料。通过含有填料，能够实现粘接层3的机械特性和粘接力的提高。
作为上述填料，例如，可以举出银、氧化钛、二氧化硅、云母等的粒子
另外，优选填料的平均粒径为0.1～25μm左右。若平均粒径低于上述下限值，则会降低添加填料的效果；若超过上述上限值，则有可能造成作为膜的粘接力降低。
对填料的含量并没有特别限定，但优选相对于100重量份热塑性树脂为0.1～100重量份左右，特别是更优选为5～90重量份左右。由此，能够在提高粘接层3的机械特性的同时进一步提高粘接力。
(支承膜)
支承膜4，是对如上所述的第一粘着层1、第二粘着层2和粘接层3进行支承的支承体。
作为这种支承膜4的构成材料，例如，可以举出：聚乙烯、聚丙烯、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、氯乙烯共聚物、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚氨酯、乙烯-醋酸乙烯酯共聚树脂、离聚物、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯共聚物、聚苯乙烯、乙烯基聚异戊二烯、聚碳酸酯等，并且可以举出它们中的一种或者两种以上的混合物。
对支承膜4的平均厚度并没有特别的限定，但优选为5～200μm左右，更优选为30～150μm左右。基于此，使支承膜4具有适度的刚性，因此，可靠地支承第一粘着层1、第二粘着层2和粘接层3而使半导体用膜10易于操作，并且使半导体用膜10适度弯曲，从而能够提高与半导体晶片7的粘附性。
(半导体用膜的特性)
第一粘着层1、第二粘着层2和粘接层3，分别具有不同的粘附力，但优选它们具有如下特性。
首先，优选第一粘着层1对粘接层3的粘附力小于第二粘着层2对支承膜4的粘附力。基于此，在后述的第三工序中，当拾取单片83时，在第二粘着层2与支承膜4之间不发生剥离，而有选择性地在粘接层3与第一粘着层1之间进行剥离。并且，在切割时，通过晶片环9能够可靠持续地支承层叠体8。
即，在本实施方式中，使用了第一粘着层1和第二粘着层2的双层粘着层，因此通过使各自的粘附力不同，如上所述，可同时实现对层叠体8的可靠固定和单片83的容易拾取。换言之，能够实现切割性和拾取性的兼备。
此外，第一粘着层1对粘接层3的粘附力、第二粘着层2对晶片环9的粘附力，可分别通过改变上述丙烯酸类树脂等的种类(组成)、单体等的种类、含量、硬度等来进行调节。
另外，对切割前的第一粘着层1对粘接层3的粘附力并没有特别限定，但优选粘附界面的平均粘附力为10～80cN/25mm(4～32N/m)左右，特别是更优选为30～60cN/25mm(12～24N/m)左右。若粘附力在上述范围内，则如后面所述，在对层叠体8进行拉伸(展开)或者对层叠体8进行切割时，能防止半导体元件71从第一粘着层1上脱落等缺陷，并且能够确保优良的拾取性。
此外，作为上述粘附力单位的“cN/25mm”是表示下述情况下的负荷：在第一粘着层1的表面粘贴粘接层3作为试样，将该试样制成25mm宽度的长方条状，然后，在23℃(室温)下，在该层叠膜中，以180°剥离角且1000mm/min拉伸速度来剥离粘接层部分时的负荷(单位cN)。即，在此将第一粘着层1对粘接层3的粘附力，作为180°剥离强度进行说明。
作为具有如上所述特性的第一粘着层1的组成，例如，可以举出：相对于100重量份丙烯酸类树脂配合1～50重量份丙烯酸酯单体和0.1～10重量份异氰酸酯化合物而成的组成。
另一方面，对第二粘着层2对晶片环9的粘附力并没有特别限定，但优选粘附界面的平均粘附力为100～2000cN/25mm(40～800N/m)左右，特别是更优选为400～1200cN/25mm(160～480N/m)左右。若粘附力在上述范围内，则如后面所述，在对层叠体8进行拉伸(展开)或者对层叠体8进行切割时，能防止第一粘着层1和第二粘着层2之间的界面发生剥离，其结果，能够可靠地防止半导体元件71的脱落等。并且，能够通过晶片环9来可靠地支承层叠体8。
此外，作为上述粘附力单位的“cN/25mm”是表示下述情况下的负荷：在23℃(室温)下，在晶片环9上面粘贴25mm宽度的长方条状粘着膜，然后，在23℃(室温)下，以180°剥离角且1000mm/min拉伸速度来剥离上述粘着膜时的负荷(单位cN)。即，在此将第二粘着层2对晶片环9的粘附力，作为180°剥离强度进行说明。
作为具有如上所述特性的第二粘着层2的组成，例如，可以举出：相对于100重量份丙烯酸类树脂，配合有1～50重量份聚氨酯丙烯酸酯和0.5～10重量份异氰酸酯化合物而成的组成。
此外，若设定第一粘着层1对粘接层3的粘附力为A1、第二粘着层2对第一粘着层1的粘附力为A2，虽没有特别限定，但优选A2/A1为5～200左右，更优选为10～50左右。基于此，第一粘着层1、第二粘着层2和粘接层3在切割性和拾取性方面特别优良。
并且，优选第一粘着层1对粘接层3的粘附力小于粘接层3对半导体晶片7的粘附力。基于此，在拾取单片83时，能够防止在半导体晶片7和粘接层3的界面发生并不希望的剥离。即，能够有选择性地在第一粘着层1和粘接层3的界面产生剥离。
另外，对粘接层3对半导体晶片7的粘附力并没有特别限定，但优选粘附力为50～500cN/25mm(20～200N/m)左右，特别是更优选为80～250cN/25mm(32～100N/m)左右。若粘附力在上述范围内，则尤其是能够充分防止在切割时在振动或冲击下半导体元件71发生跳跃而脱落的所谓“芯片跳跃”现象。
并且，优选第一粘着层1对粘接层3的粘附力小于第一粘着层1对第二粘着层2的粘附力。基于此，在拾取单片83时，能够防止在第一粘着层1和第二粘着层2的界面发生并不希望的剥离的现象。即，能够有选择性地在第一粘着层1和粘接层3的界面产生剥离。
另外，第一粘着层1对第二粘着层2的粘附力并没有特别限定，但优选粘附力为100～1000cN/25mm(40～400N/m)左右，特别是更优选为300～600cN/25mm(120～240N/m)左右。若粘附力在上述范围内，则尤其在切割性和拾取性方面优良。
(半导体用膜的制造方法)
如上所述说明的半导体用膜10，例如，可采用如下所述的方法进行制造。
首先，准备图3(a)中所示的基材4a，在该基材4a的一侧面上形成第一粘着层1的膜。由此获得基材4a和第一粘着层1的层叠体61。形成第一粘着层1的膜，能够采用下列方法来进行：通过各种涂布法等来涂布含有上述第一树脂组合物的树脂清漆后使涂布膜干燥的方法，或者，将由第一树脂组合物所构成的膜进行层压的方法等。另外，也可以采用通过照射紫外线等放射线来使涂布膜固化的方法。
作为上述涂布法，例如，可以举出：刀片涂布法、辊式涂布法、喷涂法、凹版涂布法、棒式涂布法、帘式涂布法等。
并且，如图3(a)所示，与层叠体61同样地进行操作，在所准备的基材4b的一侧面形成粘接层3的膜，由此获得基材4b和粘接层3的层叠体62。
进而，如图3(a)所示，与各层叠体61、62同样地进行操作，在所准备的支承膜4的一侧面形成第二粘着层2的膜，由此获得支承膜4和第二粘着层2的层叠体63。
接着，如图3(b)所示，以第一粘着层1和粘接层3相接触的方式，对层叠体61和层叠体62进行层叠，获得层叠体64。该层叠，例如能够采用辊式层压法等来进行。
接着，如图3(c)所示，从层叠体64剥离基材4a。并且，如图3(d)所示，对已剥离了上述基材4a的层叠体64，在保留基材4b的情况下，以环状去除上述粘接层3和上述第一粘着层1的有效区域的外侧部分。在此，所谓有效区域，是指其外周大于半导体晶片7的外径并且小于晶片环9的内径的区域。
接着，如图3(e)所示，以使第一粘着层1的露出面与第二粘着层2相接触的方式，将剥离了基材4a并以环状去除了有效区域的外侧部分的层叠体64与层叠体63进行层叠。然后，通过剥离基材4b来获得图3(f)中所示的半导体用膜10。
[半导体装置的制造方法]
接着，说明通过使用如上所述的半导体用膜10来制造半导体装置100的方法(本发明的半导体装置的制造方法的第一实施方式)。
图1和图2中所示的半导体装置的制造方法，包括下列工序：第一工序，将半导体晶片7和半导体用膜10进行层叠，获得层叠体8；第二工序，在将半导体用膜10的外周部21粘贴于晶片环9的状态下，从半导体晶片7侧在层叠体8设置(进行切割)切槽81，由此使半导体晶片7和粘接层3进行单片化，获得由半导体元件71和粘接层31所构成的多个单片83；第三工序，对至少一个单片83进行拾取；以及，第四工序，将所拾取的单片83载置于绝缘基板5上，获得半导体装置100。下面，依次详细说明各个工序。
[1]
[1-1]首先，准备半导体晶片7和半导体用膜10。
半导体晶片7，是预先在其表面形成有多个电路的半导体晶片。作为该半导体晶片7，除硅晶片(silicon wafer)之外，还可举出诸如镓砷、氮化镓等化合物半导体晶片等。
对如上所述的半导体晶片7的平均厚度并没有特别限定，但优选为0.01～1mm左右，更优选为0.03～0.5mm左右。基于本发明的半导体装置的制造方法，对这种厚度的半导体晶片7，在不会发生缺损或裂纹等缺陷的情况下，能够简单且可靠地进行切割来实施单片化。
[1-2]接着，如图1(a)所示，使如上所述的半导体用膜10的粘接层3与半导体晶片7进行粘附，并同时对半导体用膜10和半导体晶片7进行层叠(第一工序)。此外，在图1所示的半导体用膜10中，预先将粘接层3在俯视下的大小和形状设定为大于半导体晶片7的外径并且小于晶片环9的内径的形状。因此，半导体晶片7的整个下面与粘接层3的整个上面进行粘附，基于此，可由半导体用膜10来支承半导体晶片7。
上述层叠的结果，如图1(b)所示，能够获得将半导体用膜10和半导体晶片7进行层叠而成的层叠体8。
[2]
[2-1]接着，准备晶片环9。然后，以使第二粘着层2的外周部21的上面和晶片环9的下面进行粘附的方式，对层叠体8和晶片环9进行层叠。基于此，由晶片环9来支承层叠体8的外周部。
晶片环9通常是由不锈钢、铝等各种金属材料等所构成，因此刚性高，能够确实地防止层叠体8的变形。
如上所述，通过半导体用膜10具有粘着性不同的双层粘着层(第一粘着层1和第二粘着层2)，利用这些粘着性的差异，能够实现切割性和拾取性的兼备。
[2-2]接着，准备未图示的切片机台，以切片机台与支承膜4相接触的方式，将层叠体8载置于切片机台上。
接下来，如图1(c)所示，使用切割刀82，在层叠体8形成多个切槽81(切割)。切割刀82由圆盘状金刚石刀片等所构成，通过使其旋转并同时推到层叠体8的半导体晶片7侧的面，形成切槽81。并且，沿着形成于半导体晶片7的电路图案相互之间的间隙来相对地移动切割刀82，从而将半导体晶片7单片化为多个半导体元件71(第二工序)。并且，对粘接层3也同样地单片化为多个粘接层31。在进行上述切割时，半导体晶片7会受到振动和冲击，但由于通过半导体用膜10来支承半导体晶片7的下面，所以会缓和上述振动和冲击。其结果是，能够可靠地防止半导体晶片7上发生裂纹和缺损等缺陷。
对切槽81的深度而言，只要是能贯穿半导体晶片7和粘接层3的深度即可，并没有特别限定。即，只要切槽81的前端达到第一粘着层1、第二粘着层2和支承膜4中的任一者即可。基于此，使半导体晶片7和粘接层3确实得到单片化，并分别形成半导体元件71和粘接层31。
此外，如图1(c)所示，在本实施方式中，以切槽81的前端达到支承膜4的情况为例进行说明。当如上所述地以前端达到支承膜4的方式设置切槽81时，由于支承膜4的厚度与第一粘着层1或第二粘着层2的厚度相比足够厚，因此，若对切割刀82在上下方向的位置精度和切槽81的深度偏差考虑时，则能够提高制造容易性。换言之，当以前端停止于第一粘着层1内或者第二粘着层2内的方式来形成切槽81时，则必须严密控制切割刀82在上下方向上的位置，有可能会降低制造效率。
[3]
[3-1]接着，采用未图示的展开装置，将形成有多个切槽81的层叠体8拉伸(展开)成放射状。基于此，如图1(d)所示，扩大了形成于层叠体8的切槽81的宽度，随之单片化半导体元件71的相互间隔也扩大。其结果是，在半导体元件71相互之间不会发生彼此干扰，容易拾取单个半导体元件71。此外，以能够在后述的工序中也可以保持该展开状态的方式，构成展开装置。
[3-2]接着，采用未图示的芯片接合机，将单片化的半导体元件71中的一个，通过芯片接合机的夹持器(芯片吸附部)来吸附并同时向上方提拉。其结果是，如图2(e)所示，粘接层31和第一粘着层1之间的界面选择性地进行剥离，并拾取将半导体元件71和粘接层31层叠而成的单片83(第三工序)
此外，粘接层31与第一粘着层1的界面选择性地进行剥离的原因在于，如前面所述，第二粘着层2的粘着性高于第一粘着层1的粘着性，从而支承膜4与第二粘着层2的界面的粘附力、以及第二粘着层2与第一粘着层1的界面的粘着力，均大于第一粘着层1与粘接层3之间的粘附力。即，当向上方拾取半导体元件71时，则会有选择性地从上述三处部位中粘着力最小的、第一粘着层1与粘接层3的界面上发生剥离。
并且，在拾取单片83时，可以有选择性地从半导体用膜10的下方往上顶所要拾取的单片83。基于此，由于从层叠体8往上顶单片83，从而能够更容易地拾取上述单片83。此外，在往上顶单片83时，采用从下方往上顶半导体用膜10的针状体(细针)等。
[4]
[4-1]接着，准备用于搭载(安装)半导体元件71(芯片)的绝缘基板5。
作为该绝缘基板5，可以举出：搭载半导体元件71，并且具有用于使半导体元件71与外部进行电连接的布线或端子等的、具有绝缘性的基板。
具体而言，可以举出：聚酯覆铜膜基板、聚酰亚胺覆铜膜基板、芳族聚酰胺覆铜膜基板等的挠性基板，或者，玻璃布-环氧覆铜层压板等的玻璃基材覆铜层压板、玻璃无纺布-环氧覆铜层压板等的复合覆铜层压板，聚醚酰亚胺树脂基板、聚醚醚酮树脂基板、PSF(聚砜)类树脂基板等所谓耐热性、热塑性基板的硬质性基板，除此之外，还有氧化铝基板、氮化铝基板、碳化硅基板等的陶瓷基板等。
此外，也可以使用引线框等来代替绝缘基板5。
接着，如图2(f)所示，将所拾取的单片83放置于绝缘基板5上。
[4-2]接着，如图2(g)所示，对放置于绝缘基板5上的单片83进行加热、压合。基于此，通过粘接层31来使半导体元件71与绝缘基板5进行粘接(芯片接合)(第四工序)。
作为加热、压合的条件，例如，优选加热温度为100～300℃左右，更优选为100～200℃左右。并且，优选压合时间为1～10秒左右，更优选为1～5秒左右。
并且，之后也可施以加热处理。此时的加热条件，优选加热温度为100～300℃左右、更优选为150～250℃左右，优选加热时间为1～240分钟左右、更优选为10～60分钟左右。
然后，通过电线84使半导体元件71的端子(未图示)与绝缘基板5上的端子(未图示)进行电连接。此外，在该连接中，也可以使用导电膏、导电膜等来代替电线84。
然后，用树脂材料覆盖放置于绝缘基板5上的单片83和电线84，形成注模层85。作为构成该注模层85的树脂材料，可以举出环氧类树脂等各种注模树脂。
并且，通过将球形电极86与设置于绝缘基板5下面的端子(未图示)接合，获得通过将半导体元件71收纳于封装内来形成的如图2(h)所示的半导体装置100。
基于如上所述的方法，在第三工序中是以粘接层31附着于半导体元件71上的状态、即以单片83的状态进行拾取，因此，在第四工序中能够将该粘接层31直接利用于与绝缘基板5的粘接中。由此，不需要另外准备粘接剂等，能够进一步提高半导体装置100的制造效率。
然而，如前面所述，半导体用膜10(本发明的半导体用膜)是，与半导体晶片7进行层叠，然后在半导体晶片7和粘接层3进行单片化后的状态下，测定由所获得的半导体元件71和粘接层31层叠而成的单片83的粘附力，若设定单片83边缘部的粘附力为a(N/cm)、单片83中央部(边缘部以外的部分)的粘附力为b(N/cm)时，则以使a/b成为1以上且4以下的方式，使第一粘着层1和粘接层3的粘附力达到最优化而成。
基于上述半导体用膜10，能够在拾取时可靠地抑制在半导体元件71上发生裂纹或缺损等缺陷。
此外，详细而言，可如下所述地分别测定粘附力a和粘附力b。图4是用于说明第一粘着层1和粘接层3之间的粘附力的测定方法的图(纵向剖面图)。
首先，通过层叠半导体用膜10和半导体晶片7而获得层叠体8，然后在将半导体晶片7单片化成边长为10mm×10mm的四方形的状态下，在第三工序施行前的层叠体8上面，在23℃(室温)下粘贴1cm宽度的长方条状的粘着膜87(参照图4(a))。
接着，在23℃(室温)下，如图4(b)所示，以剥离角度为90°且拉伸速度为50mm/min，从层叠体8剥离第一粘着层1、第二粘着层2、支承膜4。此时，在剥离第一粘着层1、第二粘着层2、支承膜4的同时，测定对第一粘着层1、第二粘着层2、支承膜4所施加的拉伸负荷(单位N)的大小。并且，当单片83的边缘部E从第一粘着层1剥离时，对第一粘着层1、第二粘着层2、支承膜4所施加的拉伸负荷的平均值相当于“粘附力a”，如图4(c)所示，当单片83的中央部(边缘部以外的部分)C从第一粘着层1剥离时，对第一粘着层1、第二粘着层2、支承膜4所施加的拉伸负荷的平均值相当于“粘附力b”。
即，基于半导体用膜10，不管是在图4(b)的状态(单片83的边缘部E即将从第一粘着层1剥离的状态)下、还是在图4(c)的状态(单片83的中央部C即将从第一粘着层1剥离的状态)下，都能够较小地控制对第一粘着层1、第二粘着层2、支承膜4上所施加的拉伸负荷大小的差别，因此，即使如图4(c)所示地在半导体元件71上发生了翘曲时，也会将其翘曲程度控制在最小限度内。其结果是，使半导体元件71的裂纹或缺损等缺陷控制在最小限度内。
在此，通常地，在剥离如单片83所示的平板状单片时，存在边缘部的粘附力大于中央部(边缘部以外的部分)的粘附力的趋势。对此认为与下述原因有很大关系。
其中一个原因在于，在单片83的边缘部E处，由于第一粘着层1中的成分、第二粘着层2中的成分攀升至单片83的端面上等，有助于单片83的端面与第一粘着层1之间的粘附。因此，与中央部C相比，粘附力易于变大。
并且，另一个原因在于，在切槽81达到支承膜4的情况下，支承膜4被切削而产生切屑。这些切屑在剥离单片83时，通过挂在单片83的端面等，由此会造成边缘部E的粘附力的局部上升。
与此相对，基于本发明，即使存在诸如上面所述的趋势，也能使其差异(中央部C的粘附力和边缘部E的粘附力的差)达到最优化。因此，会使半导体元件71的裂纹或缺损等缺陷控制在最小限度内。
此外，所谓单片83的边缘部E，是指从半导体元件71的外缘到半导体元件71的宽度的10％以下的区域(参照图4)。另一方面，所谓单片83的中央部C，是指上述边缘部E以外的区域(参照图4)。即，例如在俯视下半导体元件71的形状为10mm见方的正方形时，从外缘到1mm宽度的区域为边缘部E，剩余区域则为中央部C。
另外，虽然设定上述a/b为1以上且4以下，但优选为1～3左右，更优选为1～2左右。基于此，能够实现单片83的拾取性的进一步提高。
并且，优选单片83的中央部C(边缘部E以外的部分)的粘附力b，处于上述第一粘着层1和粘接层3的粘附力的范围内，但在此基础上，更优选为0.05～0.3N/cm(5～30N/m)左右，进一步优选为0.10～0.25N/cm(10～25N/m)左右。通过使粘附力b处于上述范围内，尤其是可提高单片83的拾取性，并在拾取时能够防止在半导体元件71上产生裂纹或缺损、毛边(burr)等缺陷。其结果是，最终能够以高成品率来制造可靠性高的半导体装置100。
尤其是，当半导体晶片7的厚度较薄(例如200μm以下)时，通过使粘附力b设在上述范围内，防止在半导体元件71上产生如上述的缺陷等的效果变得显著。
另外，对第一粘着层1的肖氏D硬度而言，优选为20～60左右，更优选为30～50左右。具有上述硬度的第一粘着层1，不仅粘着性被适当地抑制，而且能抑制成分的流动性或流出性，因此，即使在该第一粘着层1形成有切槽81，也能够同时实现提高拾取性和防止从第一粘着层1渗出物质所引起的缺陷。
并且，优选第二粘着层2的肖氏A硬度为20～90左右，更优选为30～80左右。具有上述硬度的第二粘着层2，不仅具有充分的粘着性，而且，能抑制成分的流动性或流出性，因此，能同时实现提高切割性(切割中的层叠体8和晶片环9的固定性)和防止物质渗出所引起的缺陷。
并且，为了使半导体用膜10显示如上所述的特性，在一条切槽81中，比粘接层3与第一粘着层1的界面更位于前端侧的部分的横截面积，虽然根据切割刀82的厚度或各粘着层1、2的厚度不同而有所不同，但优选为5～300(×10-5mm2)左右，更优选为10～200(×10-5mm2)左右。通过将切槽81的上述部分的横截面积设定于上述范围内，能够抑制第一粘着层1中的成分渗出或第二粘着层2中的成分渗出以及从支承膜4产生切屑。其结果是，使半导体元件71的边缘部与中央部之间的粘附力的差达到最优化，并且进一步降低半导体元件71的裂纹或缺损等缺陷。
此外，在图1中，说明了前端达到支承膜4的方式形成切槽81时的情况，在图5中，则说明以前端停止于第一粘着层1内的方式形成切槽81时的情况。
图5是用于说明本发明的半导体装置的制造方法的其它实施方式的图(纵向剖面图)。此外，在下面的说明中，将图5中的上侧称为“上”、下侧称为“下”。
下面说明图5，但以不同于图1中的部分为中心进行说明，对于同样的事项则省略其说明。此外，在图5中，对相同于图1的构成部分，赋予了与在前说明的图1相同的标记。
在图5中，以前端停止于第一粘着层1内的方式形成有切槽81。当如上所述地使切槽81的前端停止于第一粘着层1内时，能够防止第二粘着层2的成分通过切槽81向粘接层3的周边或半导体晶片7的周边渗出。其结果是，能够防止所渗出的物质造成并不希望的粘接层3和第一粘着层1之间粘附力(特别是边缘部E的粘附力)的提高，从而妨碍单片83的拾取的缺陷。进而，能够防止所渗出的物质引起半导体元件71的变质、劣化的现象。
对上述成分的渗出，认为是：由于第二粘着层2的粘着性强于第一粘着层1的粘着性，所以第二粘着层2的柔软性必然高于第一粘着层1，因此第二粘着层2中所含的物质的流动性或流出性高于第一粘着层1，从而引起上述现象。即，如本实施方式，当粘着层由多层所构成并且支承膜4侧的粘着层(图5中的第二粘着层2)的粘着性强于粘接层3侧的粘着层(图5中的第一粘着层1)时，如图5所示的使切槽81的前端停止于第一粘着层1内，对防止上述缺陷尤其有效。
另外，在本实施方式中，通过使切槽81的前端停止于第一粘着层1内，能够确实地使半导体晶片7和粘接层3进行单片化，但并不使第一粘着层1和第二粘着层2单片化。从而，在第三工序中拾取单片83时，由于第一粘着层1或第二粘着层2留在支承膜4侧，因此，能够防止并不希望地粘贴在单片83侧的状态被拾取的现象。其原因在于，由于没有使第一粘着层1和第二粘着层2单片化，从而保持了它们在面方向上的相连，因此，防止了第一粘着层1与第二粘着层2间的粘附力、以及第二粘着层2与支承膜4间的粘附力降低的问题。即，其原因在于，第一粘着层1与第二粘着层2之间的粘附力、以及第二粘着层2与支承膜4之间的粘附力，对于在拾取时向上方的拉伸力而言，具有充分的阻力。
并且，如上所述，由于防止了第一粘着层1与第二粘着层2之间的粘附力以及第二粘着层2与支承膜4之间的粘附力的降低，因此，即使增大第一粘着层1与粘接层3之间的粘附力，也能够抑制拾取性的降低。即，对第一粘着层1与粘接层3之间的粘附力而言，能够进一步扩大可进行良好拾取的允许范围，因此，还具有提高半导体用膜10的制造容易性和提高安装后半导体元件71与绝缘基板5之间的粘接性的优点。
此外，在图5所示的方法中，也能获得与图1所示的方法相同的作用、效果。
<第二实施方式>
接着，说明本发明的半导体用膜和本发明的半导体装置的制造方法的第二实施方式。
图6是用于说明本发明的半导体用膜和本发明的半导体装置的制造方法的第二实施方式的图(纵向剖面图)。此外，在下面的说明中，将图6中的上侧称为“上”、下侧称为“下”。
下面说明第二实施方式，但以不同于第一实施方式的部分为中心进行说明，对于同样的事项则省略其说明。此外，在图6中，对相同于第一实施方式的构成部分，赋予了与上述图1中所说明的相同的标记。
图6中所示的半导体用膜10′，除了粘着层的层构成不同以外，与上述第一实施方式相同。
即，在图6所示的半导体用膜10′中，省略了第一粘着层1，只设置有一层第二粘着层2。
并且，当制造上述半导体用膜10′时，预先对第二粘着层2上面中与粘接层3相接触的区域(层叠半导体晶片7的区域)照射紫外线。由此，使该区域的粘着性失活，作为结果降低了第二粘着层2与粘接层3之间的粘附力。其结果是，在第三工序中拾取单片83时，即使不施加大的负荷也可以拾取单片83，因此能够实现拾取性的提高。
另一方面，由于对第二粘着层2上面中与粘接层3不接触的区域，并没有照射紫外线，因此在该区域中仍然保持有第二粘着层2本来的粘着力。因此，也能保持第二粘着层2与晶片环9之间的粘附力，会防止切割性的降低。
换言之，在第一实施方式中，基于使用粘着性不同的双层粘着层，实现了切割性和拾取性的兼备，但在本实施方式中，通过仅仅使第二粘着层2的局部区域的粘着性降低，即使只有一层粘着层也会兼备切割性和拾取性。
如图6(a)所示，通过将如上所述的半导体用膜10′与半导体晶片7进行层叠，获得层叠体8。
接下来，如图6(b)所示，通过切割刀82，在层叠体8形成多个切槽81(切割)。此时，如图6(b)所示，通过以切槽81的前端停止于第二粘着层2内的方式进行切割，支承膜4不会产生切屑，因此，能获得与上述第一实施方式相同的作用、效果。
然后，通过实施第三工序和第四工序，获得半导体装置。
此外，作为照射第二粘着层2的紫外线，优选使用波长为100～400nm左右的紫外线，更优选使用波长为200～380nm左右的紫外线。并且，作为紫外线的照射时间，虽然还取决于波长或能量(power)，但优选为10秒～1小时左右，更优选为30秒～30分钟左右。基于上述紫外线，能够改变第二粘着层2中的化学结构，有效地使粘着性失活，并同时防止第二粘着层2的粘着性下降至所需程度以上的现象。
并且，作为照射第二粘着层2的射线并不限于紫外线，还可以是电子射线、X射线等各种放射线。
此外，对紫外线的照射而言，并不限于如本实施方式所述的预先对第二粘着层2上面中与粘接层3相接触的区域进行照射的情况。例如，当第二粘着层2的构成材料是通过感应紫外线而发生固化的材料时，可在层叠第二粘着层2和粘接层3后、在层叠第二粘着层2和粘接层3以及半导体晶片7后、或者在层叠第二粘着层2和粘接层3以及半导体晶片7并且切割半导体晶片7后的任一种情况下照射紫外线。在这种情况下，第二粘着层2随着紫外线的照射而发生固化，因此，位于照射区域的第二粘着层2的粘着力降低。其结果是，即使在上述情况下，也能够实现单片83的拾取性的提高。
以上，基于图示的实施方式对本发明的半导体用膜和半导体装置的制造方法进行了说明，但本发明不限于这些。
例如，对封装方式而言，可以是诸如BGA(Ball Grid Array)、LGA(LandGrid Array)等的CSP(Chip Size Package)、TCP(Tape Carrier Package)之类的表面安装型封装，诸如DIP(Dual Inline Package)、PGA(Pin Grid Array)之类的插入型封装等，并没有特别限定。
并且，在上述各实施方式中，说明了在绝缘基板5上安装单片83的情况，但也可以在其它半导体元件上安装该单片83。即，本发明的半导体装置的制造方法，也能够应用于制造通过层叠多个半导体元件而成的芯片堆叠式半导体装置的情况。基于此，不用担心切屑等会侵入半导体元件之间的问题，能够以高成品率制造可靠性高的芯片堆叠式半导体装置。
此外，当将本发明的半导体用膜提供于切割时，只要形成有可使半导体晶片7和粘接层3进行单片化的切槽81即可，对切槽81的深度并没有特别限定。
另外，在本发明的半导体装置的制造方法中，根据需要能够追加任意工序。
实施例
下面来说明本发明的具体的实施例。
1.半导体装置的制造
(实施例1)
<1>第一粘着层的形成
将使30重量％丙烯酸2-乙基己基酯与70重量％醋酸乙烯酯进行共聚所得到的100重量份的重均分子量为300000的共聚物、45重量份的分子量为700的五官能丙烯酸酯单体、5重量份的2，2-二甲氧基-2-苯基苯乙酮以及3重量份的二异氰酸甲苯酯(CORONET T-100，日本聚氨酯工业(株)(NipponPolyurethane Industry Co.，Ltd.)制造)，对剥离处理后的38μm厚度的聚酯膜，以使干燥后的厚度成为10μm的方式进行涂布，然后在80℃干燥5分钟。然后，对所获得的涂布膜照射500mJ/cm2紫外线，从而在聚酯膜上形成第一粘着层的膜。
此外，所获得的第一粘着层的肖氏D硬度为40。
<2>第二粘着层的形成
将使70重量％丙烯酸丁酯与30重量％丙烯酸2-乙基己基酯进行共聚所得到的100重量份的重均分子量为500000的共聚物以及3重量份的二异氰酸甲苯酯(CORONET T-100，日本聚氨酯工业(株)制造)，对剥离处理后的38μm厚度的聚酯膜，以使干燥后的厚度成为10μm的方式进行涂布，然后在80℃干燥5分钟，在聚酯膜上形成第二粘着层的膜。然后，作为支承膜，层压厚度为100μm的聚乙烯片。
此外，所获得的第二粘着层的肖氏A硬度为80。
<3>粘接层的形成
将下列物质溶解于甲乙酮中，获得树脂固体成分为20重量％的树脂清漆：以固体成分计为100重量份的丙烯酸酯共聚物(SG-708-6，Tg为6℃，重均分子量为500000，丙烯酸乙酯-丙烯酸丁酯-丙烯腈-丙烯酸-甲基丙烯酸羟基乙基酯共聚物的甲乙酮(MEK)溶解品，长濑产业(株)(Nagase ChemteXCorporation)制造)、9.8重量份的苯氧基树脂(JER1256，重均分子量为50000，日本环氧树脂(株)(Japan Epoxy Resins Co.Ltd.)制造)、90.8重量份作为填料来添加的球状二氧化硅(SC1050，平均粒径为0.3μm，(株)ADMATECHS制造)、1.1重量份作为偶联剂来添加的γ-环氧丙氧基丙基三甲氧基硅烷(KBM403E，信越化学工业(株)制造)、以及0.1重量份的酚醛树脂(PR-53647，羟基当量为104g/OH基，住友电木(株)制造)。
接着，采用逗点涂布机，将所获得的树脂清漆涂布于聚对苯二甲酸乙二醇酯膜(商品编号为Purex A43，厚度为38μm，帝人杜邦薄膜(株)(TeijinDuPont Films Japan Limited)制造)上，然后在150℃温度下干燥3分钟，在聚对苯二甲酸乙二醇酯膜上形成了25μm厚度的粘接层的膜。
<4>半导体用膜的制造
将成膜为第一粘着层的膜与成膜为粘接层的膜，以使第一粘着层和粘接层相连接的方式进行层压(层叠)，通过剥离第一粘着层侧的聚酯膜来获得层叠体。
接着，采用辊状金属模，以大于半导体晶片外径且小于晶片环内径的方式对第一粘着层和粘接层进行冲孔，然后去除不需要部分，获得第二层叠体。
进而，剥离位于第二粘着层一方侧面上的聚酯膜。然后，以使上述第二层叠体的第一粘着层和第二粘着层相接触的方式，对它们进行层叠。基于此，获得了依次层叠有聚乙烯片(支承膜)、第二粘着层、第一粘着层、粘接层和聚酯膜这五层而成的半导体用膜。
<5>半导体装置的制造
接着，准备100μm厚度的8英寸硅晶片。
然后，从半导体用膜剥离聚酯膜并在其剥离面上在60℃下层叠硅晶片。基于此，获得了依次层叠有聚乙烯片(支承膜)、第二粘着层、第一粘着层、粘接层和硅晶片这五层而成的层叠体。
接着，采用切割锯(DFD6360，株式会社迪斯科(DISCO Inc.)制造)，按下列条件从硅晶片侧切割(截断)该层叠体。基于此，使硅晶片单片化，获得下列切割尺寸的半导体元件。
<切割条件>
·切割尺寸：10mm×10mm四方形
·切割速度：50mm/sec
·主轴旋转速度：40000rpm
·切割最大深度：0.130mm(从硅晶片表面出发的切入量)
·切割刀片的厚度：15μm
·切槽的横截面积：7.5×10-5mm2(比粘接层与第一粘着层的界面更位于前端侧部分的横截面积)
此外，通过上述切割所形成的切槽，其前端达到第一粘着层内。
在此，为了评价半导体元件的拾取性，对形成有切槽的层叠体，测定了半导体元件(单片)的90°剥离强度(粘附力)。该剥离强度是：在23℃(室温)下，在半导体元件的上面粘贴1cm宽度的长方条状粘着膜，然后，在23℃(室温)下，从该支承膜的侧面，以90°剥离角且50mm/min拉伸速度来进行剥离时的负荷。
该测定的结果，在本实施例中，剥离强度处于0.1～0.3N/cm的较小范围内。
另外，单片中央部的剥离强度的平均值为0.15N/cm，相对于此，单片边缘部的剥离强度平均值为0.25N/cm。即，若设定前者的剥离强度为b而后者的剥离强度为a，则a/b为1.67。
接着，用细针从半导体用膜的背面往上顶半导体元件中的一个，用芯片接合机的夹持器对往上顶的半导体元件表面进行吸附，并同时向上方提拉。基于此，对半导体元件和粘接层的单片进行拾取。
接着，在涂布有阻焊剂(So1der Resist)(商品名为AUS308，太阳油墨制造(株)制造)的双马来酰亚胺-三嗪树脂基板(电路高低差为5～10μm)上，在130℃温度、5N负荷下压合所拾取的单片1.0秒进行芯片接合。
接着，采用引线接合法使半导体元件与树脂基板进行电连接。
并且，将树脂基板上的半导体元件和接合线，用密封树脂EME-G760进行密封，并在175℃温度下进行2小时的热处理。基于此，使密封树脂发生固化而获得半导体装置。此外，在本实施例中，制备10个这种半导体装置。
(实施例2)
除了如下所述地改变一部分切割条件以外，与上述实施例1同样地进行操作来制备半导体装置。
<切割条件>
·切割最大深度：0.134mm(从硅晶片表面出发的切入量)
·切槽的横截面积：13.5×10-5mm2(比粘接层与第一粘着层的界面更位于前端侧的部分的横截面积)
此外，通过上述切割所形成的切槽，其前端达到第一粘着层内。
并且，在本实施例中，也与实施例1同样地，对形成有切槽的层叠体测定了180°剥离强度。该测定的结果，在本实施例中，剥离强度也处于0.1～0.3N/cm的较小范围内。
另外，单片中央部的剥离强度的平均值为0.15N/cm，相对于此，单片边缘部的剥离强度平均值为0.27N/cm。即，若设定前者的剥离强度为b而后者的剥离强度为a，则a/b为1.8。
(实施例3)
除了如下所述地改变一部分切割条件以外，与上述实施例1同样地进行操作来制备半导体装置。
<切割条件>
·切割最大深度：0.140mm(从硅晶片表面出发的切入量)
·切槽的横截面积：22.5×10-5mm2(比粘接层与第一粘着层的界面更位于前端侧的部分的横截面积)
此外，通过上述切割所形成的切槽，其前端达到第二粘着层内。
并且，在本实施例中，也与实施例1同样地对形成有切槽的层叠体测定了180°剥离强度。该测定的结果，在本实施例中，剥离强度也处于0.1～0.3N/cm的较小范围内。
另外，单片中央部的剥离强度的平均值为0.15N/cm，相对于此，单片边缘部的剥离强度平均值为0.28N/cm。即，若设定前者的剥离强度为b而后者的剥离强度为a，则a/b为1.87。
(实施例4)
除了将一部分切割条件进行如下所述地改变以外，与上述实施例1同样地进行操作来制备半导体装置。
<切割条件>
·切割最大深度：0.150mm(从硅晶片表面出发的切入量)
·切槽的横截面积：37.5×10-5mm2(比粘接层与第一粘着层的界面更位于前端侧的部分的横截面积)
此外，通过上述切割所形成的切槽，其前端达到支承膜内。
并且，在本实施例中，也与实施例1同样地对形成有切槽的层叠体测定了180°剥离强度。该测定的结果，虽然与上述实施例1～3相比稍差，但在本实施例中，其剥离强度也处于0.1～0.4N/cm的范围内。
另外，单片中央部的剥离强度的平均值为0.15N/cm，相对于此，单片边缘部的剥离强度平均值为0.35N/cm。即，若设定前者的剥离强度为b而后者的剥离强度为a，则a/b为2.33。
(实施例5)
除了省略第一粘着层并如下所述地改变一部分工序以外，与上述实施例1同样地进行操作来获得半导体装置。
<1>第二粘着层的形成
与实施例1同样地进行操作而形成第二粘着层后，对第二粘着层的表面中的相当于硅晶片的形状和大小的区域照射紫外线。基于此，降低了紫外线照射区域的粘着性。
<2>半导体用膜的制造
以使紫外线照射区域和粘接层相接触的方式，将成膜为第二粘接层的膜和成膜为粘接层的膜进行层压。基于此，获得了依次层叠有聚乙烯片(支承膜)、第二粘着层、粘接层和聚酯膜这四层而成的层叠体。然后，通过去除该层叠体的不需要的部分，获得半导体用膜。
<3>半导体装置的制造
从半导体用膜剥离聚酯膜并在其剥离面上层叠硅晶片。基于此，获得了依次层叠有聚乙烯片(支承膜)、第二粘着层、粘接层和硅晶片这四层而成的层叠体。
接着，从硅晶片侧切割该层叠体。基于此，使硅晶片得到单片化。此外，通过上述切割所形成的切槽，其前端达到第二粘着层内。
下面，与实施例1同样地进行操作来制备半导体装置。
并且，在本实施例中，也与实施例1同样地对形成有切槽的层叠体测定了180°剥离强度。该测定的结果，虽然与上述实施例1、2相比稍差，但本实施例中的剥离强度也处于0.1～0.4N/cm的较小范围内。
另外，单片中央部的剥离强度的平均值为0.12N/cm，相对于此，单片边缘部的剥离强度平均值为0.37N/cm。即，若设定前者的剥离强度为b而后者的剥离强度为a，则a/b为3.08。
(比较例)
除了将一部分切割条件进行如下改变以外，与上述实施例1同样地进行操作来制备半导体装置。
<切割条件>
·切割最大深度：0.170mm(从硅晶片表面出发的切入量)
·切槽的横截面积：67.5×10-5mm2(比粘接层与第二粘着层的界面更位于前端侧的部分的横截面积)
此外，通过上述切割所形成的切槽，其前端达到聚乙烯片(支承膜)。
并且，在本比较例中，也与实施例1同样地对形成有切槽的层叠体测定了90°剥离强度。该测定的结果，在本比较例中，剥离强度存在0.1～1.0N/cm的宽大范围的偏差。
另外，单片中央部的剥离强度的平均值为0.15N/cm，相对于此，单片边缘部的剥离强度平均值为0.70N/cm。即，若设定前者的剥离强度为b而后者的剥离强度为a，则a/b为4.67。
2.切割性和拾取性的评价
在各实施例和比较例中的切割性均为良好。即，在切割时，未产生半导体元件的缺损和剥离等。
并且，已明确在各实施例中均能够稳定地进行拾取。因此，已明确在各实施例中，能可靠地抑制由局部施加高负荷而引起的半导体元件的裂纹或缺损等缺陷。另外，在各实施例中，当观察拾取后的半导体元件边缘部时，未见有毛边或切屑等异物的附着。
另一方面，在比较例中，在剥离(peel)后的半导体元件上，产生了裂纹或缺损等缺陷。并且，在比较例中，当观察拾取后的半导体元件边缘部时，确认有毛边、切屑等异物的附着。
工业实用性
本发明的半导体用膜，是通过依次层叠粘接层、至少一层粘着层以及支承膜来形成，通过在上述粘接层的与上述粘着层相反侧的面上层叠半导体晶片，并在该状态下切割该半导体晶片和上述粘接层来分别进行单片化，并拾取所获得的单片时使用的半导体用膜，其特征在于，若设定从上述粘着层剥离上述单片的边缘部时测定的粘附力为a(N/cm)、设定从上述粘着层剥离上述单片的上述边缘部以外的部分时测定的粘附力为b(N/cm)，则a/b为1以上且4以下。基于此，可获得在拾取半导体元件时，能可靠地抑制由局部施加高负荷而引起的半导体元件的裂纹或缺损等缺陷。并且，通过使用上述半导体用膜，在提高半导体装置的制造成品率的同时，能够获得可靠性高的半导体装置。因此，本发明的半导体用膜，具有工业实用性。

Claims (12)

1.一种半导体用膜，所述半导体用膜是依次层叠粘接层和至少一层粘着层以及支承膜来形成，是在所述粘接层的与所述粘着层相反侧的面上层叠半导体晶片，通过在该状态下切割该半导体晶片和所述粘接层来分别进行单片化，并拾取所获得的单片时使用的半导体用膜，其特征在于，
若设定从所述粘着层剥离上述单片的边缘部时测定的粘附力为a、设定从所述粘着层剥离所述单片的所述边缘部以外的部分时测定的粘附力为b，则a/b为1以上且4以下，其中，所述a和b的单位是N/cm。
2.如权利要求1所述的半导体用膜，其中，所述粘附力b为0.05N/cm～0.3N/cm。
3.如权利要求1所述的半导体用膜，其中，所述粘接层的外周边缘，位于所述粘着层的外周边缘的内侧。
4.如权利要求1所述的半导体用膜，其中，对所述粘着层的所述粘接层侧的面中的层叠所述半导体晶片的区域，在层叠所述半导体晶片之前，预先照射紫外线。
5.如权利要求1所述的半导体用膜，其中，所述粘着层由多层构成。
6.如权利要求5所述的半导体用膜，其中，所述多层包含：位于所述半导体晶片侧的第一粘着层；以及邻接于该第一粘着层的所述支承膜侧且粘着性大于所述第一粘着层的第二粘着层。
7.如权利要求6所述的半导体用膜，其中，所述粘接层的外周边缘和所述第一粘着层的外周边缘，分别位于所述第二粘着层的外周边缘的内侧。
8.如权利要求6所述的半导体用膜，其中，所述第二粘着层的硬度小于所述第一粘着层的硬度。
9.如权利要求6所述的半导体用膜，其中，所述第一粘着层的肖氏D硬度为20～60。
10.一种半导体装置的制造方法，其特征在于，包括：
第一工序，以所述粘接层与半导体晶片相接触的方式，将所述半导体用膜与半导体晶片加以层叠，获得层叠体；
第二工序，通过在所述层叠体上从所述半导体晶片侧设置切槽，使所述半导体晶片单片化，获得多个半导体元件；以及
第三工序，拾取所述半导体元件。
11.如权利要求10所述的半导体装置的制造方法，其中，将所述切槽设置成使其最深部到达所述支承膜。
12.如权利要求10所述的半导体装置的制造方法，其中，在一条所述切槽中，比所述粘接层与所述粘着层的界面更位于前端侧的部分的横截面积为5×10-5mm2～300×10-5mm2。
CN2010800310845A 2009-07-09 2010-05-31 半导体用膜和半导体装置的制造方法 Pending CN102473618A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-163034 2009-07-09
JP2009163034A JP2011018804A (ja) 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法
PCT/JP2010/059188 WO2011004657A1 (ja) 2009-07-09 2010-05-31 半導体用フィルムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102473618A true CN102473618A (zh) 2012-05-23

Family

ID=43429083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800310845A Pending CN102473618A (zh) 2009-07-09 2010-05-31 半导体用膜和半导体装置的制造方法

Country Status (8)

Country Link
US (1) US20120100697A1 (zh)
EP (1) EP2453467A1 (zh)
JP (1) JP2011018804A (zh)
KR (1) KR20120041753A (zh)
CN (1) CN102473618A (zh)
SG (1) SG177575A1 (zh)
TW (1) TW201110219A (zh)
WO (1) WO2011004657A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990100A (zh) * 2014-09-17 2016-10-05 株式会社东芝 半导体装置的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101819133B1 (ko) * 2011-06-30 2018-01-16 삼성전자주식회사 반도체 모듈의 형성 방법 및 이에 의해 형성된 반도체 모듈
WO2013008757A1 (ja) * 2011-07-08 2013-01-17 住友ベークライト株式会社 ダイシングテープ一体型接着シート、半導体装置、多層回路基板及び電子部品
JP5472275B2 (ja) * 2011-12-14 2014-04-16 株式会社村田製作所 エキスパンド装置及び部品の製造方法
JP2013239600A (ja) * 2012-05-15 2013-11-28 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
DE102013210847B4 (de) * 2013-06-11 2015-04-02 Infineon Technologies Ag Verfahren zum bestücken von schaltungsträgern
JP6367084B2 (ja) * 2014-10-30 2018-08-01 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
JP6995612B2 (ja) * 2017-12-26 2022-02-10 日東電工株式会社 ダイシングテープ一体型粘接着性シート
CN108219695B (zh) * 2017-12-31 2021-07-09 宁波大榭开发区综研化学有限公司 一种高耐反翘窄边框遮光胶带及其制备方法
JP7141924B2 (ja) * 2018-02-09 2022-09-26 日東電工株式会社 ダイシングテープ
WO2020159856A1 (en) * 2019-01-28 2020-08-06 Amerasia International Technology, Inc. Semiconductor wafer processing system and method
WO2020174529A1 (ja) * 2019-02-25 2020-09-03 三菱電機株式会社 半導体素子の製造方法
TW202134374A (zh) * 2019-11-05 2021-09-16 日商積水化學工業股份有限公司 半導體加工用積層體、半導體加工用黏著帶、及半導體裝置之製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142429A (ja) * 2001-11-07 2003-05-16 Murata Mfg Co Ltd 被加工物の切断方法
CN1248293C (zh) * 2001-04-23 2006-03-29 古河电气工业株式会社 激光切割用粘结带
WO2008047610A1 (fr) * 2006-10-06 2008-04-24 Sumitomo Bakelite Company Limited Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs
CN100473704C (zh) * 2001-08-27 2009-04-01 日立化成工业株式会社 粘合薄片和半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP4087144B2 (ja) * 2001-04-23 2008-05-21 古河電気工業株式会社 レーザーダイシング用粘着テープ
US20060128065A1 (en) * 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4716668B2 (ja) * 2004-04-21 2011-07-06 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
JP4550680B2 (ja) * 2005-07-12 2010-09-22 古河電気工業株式会社 半導体ウエハ固定用粘着テープ
CN101506948B (zh) * 2006-09-12 2012-12-12 日东电工株式会社 切割/芯片焊接膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248293C (zh) * 2001-04-23 2006-03-29 古河电气工业株式会社 激光切割用粘结带
CN100473704C (zh) * 2001-08-27 2009-04-01 日立化成工业株式会社 粘合薄片和半导体装置及其制造方法
JP2003142429A (ja) * 2001-11-07 2003-05-16 Murata Mfg Co Ltd 被加工物の切断方法
WO2008047610A1 (fr) * 2006-10-06 2008-04-24 Sumitomo Bakelite Company Limited Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990100A (zh) * 2014-09-17 2016-10-05 株式会社东芝 半导体装置的制造方法

Also Published As

Publication number Publication date
KR20120041753A (ko) 2012-05-02
US20120100697A1 (en) 2012-04-26
WO2011004657A1 (ja) 2011-01-13
TW201110219A (en) 2011-03-16
JP2011018804A (ja) 2011-01-27
SG177575A1 (en) 2012-02-28
EP2453467A1 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
CN102498548A (zh) 半导体用膜和半导体装置的制造方法
CN102473618A (zh) 半导体用膜和半导体装置的制造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
CN102473619A (zh) 半导体用膜和半导体装置的制造方法
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101999856B1 (ko) 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법
CN109041575B (zh) 电子器件封装用带
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
KR20120024390A (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 반도체 장치의 제조 방법
TW201444934A (zh) 熱固性樹脂組合物及半導體裝置之製造方法
TWI673338B (zh) 帶切割帶的晶粒接合膜及半導體裝置的製造方法
JP5807340B2 (ja) ダイシングテープ一体型接着シート
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP6977588B2 (ja) 半導体装置の製造方法及び接着フィルム
JP2020053453A (ja) 電子デバイスパッケージ用テープ
WO2014083973A1 (ja) 半導体装置の製造方法
JP5728859B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2020053451A (ja) 電子デバイスパッケージ用テープ
JP7251167B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP6193627B2 (ja) シート状樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置
JP2011253949A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP2012039025A (ja) 半導体用フィルムおよび半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523